KR930002451B1 - 반도체 소자 제조방법 및 그 소자 - Google Patents

반도체 소자 제조방법 및 그 소자 Download PDF

Info

Publication number
KR930002451B1
KR930002451B1 KR1019890010699A KR890010699A KR930002451B1 KR 930002451 B1 KR930002451 B1 KR 930002451B1 KR 1019890010699 A KR1019890010699 A KR 1019890010699A KR 890010699 A KR890010699 A KR 890010699A KR 930002451 B1 KR930002451 B1 KR 930002451B1
Authority
KR
South Korea
Prior art keywords
tungsten
junction
deposition
diffusion barrier
self
Prior art date
Application number
KR1019890010699A
Other languages
English (en)
Other versions
KR900003996A (ko
Inventor
리프쉬쯔 나디아
죠셉 슈츠 로날드
Original Assignee
아메리칸 텔리폰 앤드 텔레그라프 캄파니
브루스 에스. 슈나이더
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아메리칸 텔리폰 앤드 텔레그라프 캄파니, 브루스 에스. 슈나이더 filed Critical 아메리칸 텔리폰 앤드 텔레그라프 캄파니
Publication of KR900003996A publication Critical patent/KR900003996A/ko
Application granted granted Critical
Publication of KR930002451B1 publication Critical patent/KR930002451B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

반도체 소자 제조방법 및 그 소자
제1도 및 제2도는 본 발명의 특성을 나타내는 그래프.
본 발명은 집적회로 제조, 특히, 얇은 접합을 갖는 반도체 소자 제조방법 및 그 소자에 관한 것이다.
집적회로 제조에 있어서, 전계 효과 트랜지스터의 소스 및 드레인과 같은 접합에 대한 전기적 접촉이 요구된다. 이들 소자에 대한 바람직한 전기적 특성은 10오옴(ohms)보다 작은 접합 접촉 저항 및 10-7A/cm2보다 작은 접합 누설 전류를 포함한다. 견고한 설계 방식에서의 고유의 복잡성은 상당히 곤란한 요구 조건을 만족시킨다(이러한 소자 설계 방식은 소자회로내의 모든 특성에 대해 가장 작은 측면 치수이다). 예를들어, 소스 및 드레인 접합이 전형적으로 1마이크론 이하의 설계방식에서 0.25μm 보다 더 깊지 않게되어 있기 때문에, 제조방법에 의해 만들어진 접합과의 바람직하지 않은 화학 반응은 상기 접합을 빠르게 파괴시킨다. 따라서, 전기 접촉은 상층 절연체내의 개구를 통해 하층 접합 영역, 즉, 드레인 또는 소스접합 영역으로 구성된다. 전형적으로, 견고한 설계 방식의 결과로서, 상기 개구(경로) 1.1 보다 큰 높은 종횡비를 갖는다(종횡비는 접합에서 절연체 두께를 접합에서 개구의 유효 직경, 즉, 접합에서 개구와 같은 동일한 지역을 갖는 원주의 직경으로 나눈 것이다). 고 종횡비로 접합을 접촉시키기 위해서는, 개구는 개구에서 전도하는 횡단면이 저 전류 밀도 및 접촉 저항을 유지하기 위해 채택되도록 개구를 채우거나, 또는 동일한 성질이 되게하는 전도 재료의 증착이 필요하다. 그러므로, 요약하면, 적당한 접촉을 얻기 위해, 접합점과의 바람직하지 않은 화학 반응은 개구를 채우거나, 또는 동일한 성질이 되게 하는 코팅을 형성하여 피해야 한다.
일반적으로, 고 전도율, 엣칭을 실리콘 산화물에 대한 우수한 접착성 및 저렴한 가격으로 인하여, 전기전도 접촉 재료로써 알루미늄을 이용하는 것이 바람직하다. 그러나, 1.1 보다 큰 종횡비를 갖는 개구에 적당한 코팅을 처리하는 알루미늄 직접 증착은 보고되어 있지 않다. 그러므로, 직접 알루미늄 증착의 단순 및 바람직한 특성은 이용되지 않는다.
다른 접촉 재료는 연구되어왔다. 예를들어, 저압 화학증착(LPCVD)기법에 의한 텅스텐의 증착은 알려져있다(예를들어, Solid State Technol., 25(12), 85(1982), 엔.이.밀러 및 베인그라스의 "CVD Tungsten inter connect and contact Barroler Technology for VLSI", J. Electrochem. SOC., 131, 1427(1984) 이.케이.브로드벤트 및 시.엘.라밀러의 "Selective Low Pressure Chemical Vapor Deposition of Tungsten" 및 Solid State Technol., 49(12), 51(1984) 이.케이.브로드벤트 및 더블류.티.스태시의 "Selective Tungsten Procesing by Low Pressure CVD"를 참조한다). 이 기법은 1.1 보다 큰 종횡비를 갖는 개구로 증착을 허용하는 잇점을 갖는다.
그러나, 접합(실리콘 위에 있는 규화물(silicide)을 포함하는)과 텅스텐의 증착시에 도입된 화학 실재물(entities)간의 바람직하지 않은 상호 작용이 존재한다(예를들어, Semicon East Technical Proceedings, 57(1985), 엠.엘.그린 및 알.에이.레비의 "Selective LPCVD Tungsten As A Diffusion Barrier", J. Electrochem.SOC., 132, 1243(l985), 엠.엘.그린 및 알.에이.레비의 "Strcture of Selective Low Pressure Chemically Vapor-Deposited Films of Tungsten", 펜실베니아 피츠버그 소재의 MRS(MATERIALS RESEARCH SOCIETY)에서 발행한 Tungsten and other Refractory Metals for VLSI Application II, Page 227, 이.죠오지 등의 "The Influence of selective Tungsten Deposition on shallow Junction Leakage", 펜실베니아, 피츠버그 소재의 MRS의 브이.에이.웰에 의해 발행한 Tungsten and Other Refractory Metals for VLSI Applications II, 225페이지에서 엔, 리프시트의 "shallow silicated Diodes with LPCVD Tungsten plug"를 참조한다). 일정 상태하에서, 상기 상호 작용은 자체 제한된다. 즉, 증착 동안 소비된 접합 실리콘의 양은 반응 조건에 따라 최대값에 도달한다. 상기 자체-제한효과에도 불구하고, 발생한 손상은 0.25μm 보다 얕은 소스 및 드레인 접합과 같은, 접합에 대해 훨씬 더 크게 된다. 부가적으로, 증착된 텅스텐 재료와 절연 재료, 예를들어, 실리콘 이산화물 사이의 증착은 전체적으로 바람직하지 않다. 그러므로, 적당한 조건하에서 비록 텅스텐이 공형(conformal) 코팅을 발생하더라도, 이 코팅은 소자에 적당하지 않은 특성을 초래한다.
고 종횡비 경로를 통하여 수용할 수 있는 얕은 접합을 형성하는 텅스텐 헥사 플루오라이드로부터 텅스텐의 증착은 특정 수단의 사용을 통해 활용될 수 있다. 특히, 텅스텐 증착전에 텅스텐과 실리콘 이산화물 사이의 증착을 증진시키는 층이 증착된다. 적당한 층은 티타늄 질화물을 포함하여 티타늄과 텅스텐을 합금시킨 것이다. 이들 층은 텅스텐 실재물의 확산에 대한 장벽으로써 여겨진다. 그럼에도 불구하고, 적당한 상태하에서 텅스텐 헥사 플루오라이드를 사용한 연속 텅스텐 증착이 이용되지 않는다면, 적당한 전기 특성을 얻을 수 없다.
텅스텐 헥사 플로오라이드로부터 증착시의 자체-제한(sedlf-limiting) 반응은 텅스텐 확산에 대한 장벽(barrier)을 고려한 재료의 존재에도 불구하고 필요하다. 보다 더 놀랍게도, 텅스텐 증착에 대한 적합한 상태는 상기 장벽층 없이 실리콘을 포함한 제어 실험을 이용하여 식별할 수 있으며, 개선된 수율은 일반적으로, 기대한 낮은 증착 온도보다 높은 온도에서 얻을 수 있다.
텅스텐 증착에 대한 적합한 상태는 최종적으로 제조될 소자에 이용된 동일한 양으로 주입된 원형 실리콘기판에 직접 증착될 때, 얻어진 결과를 기준으로 하여 결정된다. 얕은 접합으로 소정의 접촉을 얻기 위한 증착은 증착이 실리콘 기판에서 일어날때, 적당한 자체-제한 효과를 발생하는 상태하에서 얻어진다. 이러한 텅스텐 증착은 가) 온도의 범위가 250℃와 600℃ 사이에서 수행되고, 나) 이 범위에서 적당한 온도는 증착 온도가 증가할때 자체-제한 두께를 고려하여 적당히 결정되어야 한다.
적당한 텅스텐 증착이 수행된 후에, 필요시, 즉 표면의 텅스텐 제거후에 남아있는 증착재료에 또는 증착된 모든 재료에 직접 알루미늄같은 위에 있는 금속(overlying metal)을 증착시키므로서 금속화의 두께를 증가시킬 수 있다. 적합한 조건하에서 증착된 텅스텐층, 증착층, 그리고 필요시, 알루미늄과 같은 위에 있는 금속층의 조합은 오옴보다 적은 접촉 저항과, 10-7A/cm2보다 적은 접합 누설 전류를 갖는 접합을 얻을수 있다.
집적회로의 방법은 여러 문헌에 더 자세히 기재되어 있다, 얕은 접합 즉, 위에 있는 절연 영역과 함께, 0.25μm 보다 더 얕은 접합을 갖는 구조를 얻기 위한 적당한 상태는, 예를들어, 1988년, 에스.엠.스제에 의해 발행된 McGraw-Hill BooK Company의 VLSI Techno1ogy, 제2편, 페이지 364에 기술되어 있다. 종래의 방법은 위에 있는 절연 영역을 통해 개구를 형성하기에 적당하다. 일반적으로, 반응성 이온 엣칭 또는 플라즈마 엣칭과 같은 기법이 이용된다. 본 발명의 방법은 실리콘 영역 위에 있는 규화물 영역을 전형적으로 포함하는 트랜지스터 소스 및 드레인 구조를 갖는 어떤 얕은 접합에 1.1 보다 큰 종횡비를 갖는 개구를 통해 접촉이 형성되도록 이용한다.
어떤 층은 증착은 층과 절연체 사이의 적당한 접착을 보장하기 위해 먼저 증착된다. 실리콘 산화물, 예를들어, 실리콘 이산화물과 같은 절연체에 대해서, 적당한 접착층은 텅스텐 실제물의 확산에 장벽에 형성하게될 합성물을 포함한다. 이들 합성물은 티타늄 질환물 또는 티타늄/텅스텐 합금과 같은 재료를 포함한다. 이들 층을 침전시키는 종래의 방법이 채택될 수 있다. Materials research Society Symposia Proceedings, 18, 89(1982)의 "Tin As A Diffusion Barrier Between CoSi2PtSi And Aluminum" 및 Thin Solid Films, 53, 117(1977), 피.비.가트 등의 "Application of Ti : W Barrier Metallization for intergrated Circults"에 각각 기술된 것처럼 티타늄 질화물 및 텅스덴/티타늄 합금에 대한 마그네트론 스퍼터링과 같은 방법이 이용될 수 있다. 일반적으로, 증착층은 100Å 내지 1500Å의 범위의 두께(큰 측면 소자 표면을 측정한 두께)를 갖는다. 100Å 보다 얇은 층은 확실한 연속성이 결여되어 있기 때문에 바람직하지 않고, 반면에 1500Å 보다 큰 두께는 엣칭과 같은 복잡한 방법에 적용될 수 없기 때문에 바람직하지 않다. 적당한 티타늄질화물 또는 티타늄/텅스텐 합금의 구조는 Rroccedings of the Symposium on Thin Film Interfaces and Interactions, 80-2, 316(1980) 엠 맨파 등의 "characterization of Thitamium Nitride Films Prepared by RF sputtering"에 기재되어 있다.
그 다음, 텅스텐은 텅스텐 헥사 플루오라이드 및 수소와 같은 환원제가 포함된 상술한 화합물을 이용한 LPCVD에 의해 증착된다. 이 증착에 이용되는 상태는 매우 중요하다. 일반적으로, 증착 기판은 250℃ 내지 600℃ 범위의 온도로 가열된다. 250℃ 보다 낮은 온도에서는 부적당한 증착 속도를 유발시키며, 600℃보다 높은 온도에서는 처리되는 웨이퍼에 형성되는 구조 및 웨이퍼에 존재하는 다른 소자 구조에서 바람직하지 않는 상호 확산을 초래한다.
상기 텅스텐 증착에 적당한 조건은 반응기 설계와 함께 변화한다. 적당한 조건은 가) 단지 텅스텐 헥시플루오라이드 및 아르곤을 포함한 예비적인 화합물 및 나) 소자에 이용되기에 적당한 전체의 주입량과 동일한 주입량에 따른 베어(bare) 실리콘 원형 웨이퍼를 이용한 소정의 증착 소자에 제어 샘플을 수행하므로서 결정된다. 접합 두께보다 작은 자체-제한 두께를 가진 자체-제한 효과가 250℃ 내지 600℃ 온도 범위에서 실리콘 원형 웨이퍼상에 얻어지도록 조건이 선택된다(이 자체-제한 효과는 초기 균형 속도의 10% 보다 적은 10분에서의 텅스텐 형성 속도에 특징으로 한다. 이 자체 제한 두께는 10분에서 얻어진 이들 조건에 다른 텅스텐 두께이다).
예를들어, 고온 벽(hot wal1), 즉, 튜우브 반응기(Solid state Teehnoiogy 1979년 12월, 페이지 61, 엠.엘.하몬드의 "Introduction to Chemical Vapor deposition"을 참고) 텅스텐 헥사 플루오라이드 및 아르콘을 이용할때, 자체-제한 두께에 대한 온도의 관계는 제1도에 도시되어 있다. 유사하게, 냉각 벽(cold wall) 반응기(하몬드에 의한 상기 참조문을 참고)가 250℃ 내지 600℃에서 이용될 때, 자체-제한 효과는 관찰되지 않기 때문에, 이러한 조건하에서는 이 반응기를 사용할 수 없다(이러한 현상에 대해 제시된 메카니즘은 고온 성분의 텅스텐의 존재가 소정의 자체 제한을 유도한다는 점이다. 이 자체-제한 효과는 고온(400℃이상)텅스텐이 없을 경우 즉, 텅스텐의 본래 장소에서의 발생이 일어나지 않거나 또는 고온 성분 텅스텐이 도입되지 않으면 발생하지 않는다. 사실상, 증착전에 웨이퍼상의 대부분의 텅스텐의 존재는 자체-제한 두께를 감소시킨다).
적합한 온도범위내에서는 일반적으로, 자체-제한 두께의 한 극값이 관찰된다. 이 극값을 초과하면, 온도가 높을수록 전형적으로, 보다 작은 자체-제한 두께를 갖는다. 이것은 보다 높은 온도에서 반응 및 확산이 증가되는 일반적인 견해와는 상반되는 것이다. 온도는 자체 제한 두께가 접합 깊이보다 더 낮게, 증착속도가 적당하게 되도록 선택되어야 한다. 전형적으로, 이 접합 두께 제한을 초과하면, 자체-제한 두께가 작아질수록, 그 소자 산수율은 높아진다. 작업 시험 접합의 소자 산수율은 종횡비 0.75의 개구와 단지 알루미늄의 접촉을 갖는 동일한 접합으로 얻는 산수율에 비해 10% 보다 더 감소하지 않도록 적당한 온도를 선택한다(시험 접합은 주위 소자 구조체를 가지지 않지만 전기 측정을 하기 위한 리이드 또는 접촉 패드를 가진 소자에서 접촉되는 접합의 구조와 동일하다. 온도의 범위가 원형 웨이퍼상의 동일한 자체-제한 두께를 발생하면, 이들 온도중 가장 낮은 온도가 소자 제조에 이용되는 것이 바람직한데, 그 이유는 보다 낮은 온도에서 처리하는 것이 바람직하기 때문이다. 그러나, 자체-제한 두께 극값(250℃이상)이하의 온도는 보다 늦은 증착에서의 수율을 포함할지라도 바람직하지 못하다.
주어진 증착 절차에 대한 적당한 온도의 결정은 제1도에 예시되어 있다. 수율의 증가를 위하여, 자체-제한 두께가 비교적 최소값을 가진 약 425℃의 온도에서 본 발명의 제조방법을 수행하는 것이 바람직하다. 이 자체 제한 두께가 본 실시예에 있어서, 425℃의 이상에서 상당히 감소하지 않기 때문에, 그리고, 자체-제한 두께에 관련되지 않는 것을 처리하기 위하여 일반적으로, 보다 낮은 온도에서 증착시키는 것이 바람직하기 때문에, 본 실시예에서는 425℃가 적당하다.
한 실시예에 있어서, 텅스텐의 증착은 40 내지 200sccm에서 텅스텐 헥사 플루오라이드 유동과 총압력이 0.2 내지 1Torr를 가지는 500 내지 2000sccm에서의 환원 가스, 예를들어 수소 유동을 포함하는 가스 합성물을 이용한 고온 벽 반응기에서 실행된다(다른 가스의 첨가는 방해되지 않는다). 이 증착 텅스텐의 두께는 전형적으로 2000Å부터 개구 유효직경의 0.6배까지의 범위에 있다. 2000Å보다 작은 두께는 고접촉 저항 또는 전류밀도를 수용하지 못하며, 개구 유효 직경의 0.6배보다 큰 두께는 다음 방법을 어렵게 한다. 어떤 경우에 있어서, 최종 금속화된 영역의 최대 두께는 소자에서 금속화된 영역의 최소 측면 치수보다 더 크게 되질 않는다.
원한다면, 다른 금속 재료를 증착하는 것도 가능하다. 본 재료와 같은 알루미늄을 이용하는 것이 더 많은 장점을 얻을 수 있다. 1980년 뉴욕, 윌레이 소재의 J. F. O'Hanlon의 A User's Guide to Vacuum Technology와, 1970년 뉴욕 맥그로우 힐 소재의 에스. 엠. 스제가 발생한 Maissel and Glang의 Handbook of Thin film Technology에 기재된 마그네트론 스퍼터링처럼 알루미늄 증착이 흔히 사용된다. 전체 금속 두께는 상술한 한계값을 초과하지 않는다. 그후, 최종 금속화 접촉은 상기 기술된 스제의 챕터 4에 기재된 것처럼 종래의 석판 인쇄 방법에 의해 소정의 소자 형상을 만들도록 형상화된다.
다음 실시예는 본 발명의 방법에 이용되는 조건을 설명한다.
[실시예 1]
다양한 크기의 경로를 가진 3500Å두께의 열적 SiO2절연체를 갖는 16개의 웨이퍼가 처리된다. 활성 접합은 상기 기술된, 스제, 챕터 9의 스퍼터링 처리를 이용한 코발트의 300Å증착에 의해 웨이퍼에 처음으로 형성된다. 이 코발트는 개구에서 코발트 단일 규소물을 형성하기 위해 450℃에서 90분동안 소결된다. SiO2에 존재하는 원래의 코발트는 인산, 질산, 빙초산, 탈이온화물의 혼합물을 체적으로 16 : 1 : 1 : 2로 웨이퍼를 침지시켜 선택적으로 제거한다. 이 단일 규화물은 100KeV의 가속 전압 및 5×l015cm-2의 전체 용량으로 이온 주입기를 사용하여 비소와 함께 주입되었다. 코발트 탈규화물은 아르곤에서 700℃ 온도에서 30분 동안 웨이퍼를 어닐링하여 형성되었다(이 방법의 다른 설명은 힐레니우스 등, 요약 10-5, IEDM 1986을 참조한다). 이 주입된 비소는 수소 분위기에서 800℃에서 120분 동안 실리콘 기판으로 이동되었다. 결과적으로, 1μm두께의 실리콘 이산화물층은 테트라에소지실리안(tetraethoxysilan)분위기에서 LPCVD에 의해 증착되었다. 상기 증착에 이용된 상태는 580mTorr의 전체 챔버 압력을 산출하기 위해 7300의 증착 기판 온도 및 액체 TEOS로부터 펌프되는 증기와 함께 480SCCM의 N2의 가스 유동이었다. 이 다음 1.25 내지 0.2범위의 여러 종횡비를 갖는 개구는 표준 석판 인쇄 기법 및 이온 반응 엣칭 처리를 이용하여 실리콘 이산화물을 통해 하층의 코발트 규화물로 형성되었다. 약 1000Å의 티타늄 질화물은 마그네트론 스퍼터링에 의해 웨이퍼에 증착되었다.
이러한 방법은 가) 80℃의 기판 온도, 나) 150V의 RF전압 및 2KW의 DC전원 및 다) 2.2×l0-2Torr의 전체 압력을 산출하는 Ar 및 N2의 10 : 1볼륨 유동으로 수행된다.
16개의 웨이퍼는 고온벽 반응기의 증착 보우트(boat)에 위치되었다. 이 보우트는 수직 평면에 40개의 병렬 웨이퍼를 유지하기 위해 제공된다. 처리되어질 웨이퍼는 약 1cm 간격으로 이격된 슬롯수 5 내지 21에 위치되고, 남아있는 공간은 텅스텐 코팅을 갖는 처리안된 실리콘 웨이퍼로 채워진다. 1000sccm의 질소 유동은 300℃ 가열된 반응기에서 설정되었으며, 보우트는 증착 위치에 놓이게 되었다. 이 질소 유동은 중지되고, 반응기는 약 15m Torr의 압력으로 유출되었다. 이 반응기는 325℃의 온도로 되며, 열 안정을 위해 15분 동안 이 온도를 유지한다. WF6의 100sccm 및 수소 1000sccm은 0.2Torr의 전체 압력을 일으키기 위해 유입되었다. 이러한 유동은 처리되는 웨이퍼상에 1000Å과 2000Å사이로 증착될때까지 계속된다. 제1증착후에, 위치 5 내지 21내의 웨이퍼의 배치는 질소하에서 전환되고, 텅스텐의 제2증착은 제1텡스덴 증착과 동일한 증착 조건하에서 시작되었다. 증착은 전체의 증착된 텅스텐 두께가 약 2500Å이 될때까지 계속되었다(웨이퍼의 반전은 로딩 효과로 인하여 불균일한 두께를 평균하여 수행된다. 최종 두께는 웨이퍼 사이의 단지 5%만을 변화시킨다). 이 전체 증착 시간은 약 40분이 소요되었다.
알루미늄의 약 1마이크론은 RF프라즈마에서 백스퍼터링을 유도하고 실온에서 Ar의 7m Torr분위기에서 마그네트론 스퍼터링에 위해 유도시켜 초기 크리닝(cleaning)을 이용하여 웨이퍼상에 마그네트론 스퍼터링 하였다. 이 증착된 알루미늄은 수소 분위기를 이용하여 450℃에서 용광로(tube furnace)에서 어닐링 처리되었다. 이 알루미늄층은 접합을 검사하는데 적당한 전기적 접속을 만들기 위해 형상화된다. p-n 접합의 특성은 본 소자 배열에 3.5볼트의 역 전압을 인가하여 측정되었다(각각의 웨이퍼는 한 측면에 약 5μm의 영역을 차지하는 소자로 98소자를 갖는다). 이 전기적 특성은 자동 웨이퍼 검지기를 통해 Programmable Voltage Source와 keithley Mode1 617 Electrometer로 측정되었다. 역전압은 각 소자에 5초 동안 인가되었고, 빠른 속도로 전류 값을 10번 읽었다. 그리고 나서 평균값이 기록되었고, 이 측정된 누설 전류의 통계분포는 제2도에 도시되어 있다.
[실시예 2]
증착이 총 32분이 걸리고 375℃에서 실행된 것을 제외하고는 제1실시예에 기술된 것과 같은 동일한 절차가 따른다. 이 결과의 전기적 특성은 제2도에 도시되어 있다.
[실시예 3]
제1실시예의 처리는 425℃의 온도에서 28분의 전체 증착 시간이 이용되는 것을 제외하고는 제1실시예의 동일한 절차가 따른다. 그 결과의 전기적 특성은 제2도에 도시되어 있다.

Claims (11)

  1. 소자 접합위에 있는 영역을 통과하는 개구(경로)를 형성하도록 기판을 처리하는 단계와, 상기 접합에 전기적 접촉을 형성하기 위해 상기 영역의 최소한 일부 위에 재료를 증착시키는 단계와, 상기 소자가 완료되는 쪽으로 진행시키는 단계를 포함하는 반도체 소자 제조방법에 있어서, 상기 개구는 최소한 1.1의 종횡비를 가지며, 상기 접합은 2500Å보다 얕은 깊이를 가지고, 상기 전기 접촉은 가) 텅스텐의 고체 상태 확산에 장벽을 제공하는 재료의 증착과, 나) WF6실제물 및 환원제를 구비한 증착 합성물과 상기 기판의 상호작용에 의한 텅스텐의 증착을 포함하며, 상기 기판은 상기 텅스텐 증착 동안 250℃ 내지 600℃내의 증착 온도로 가열되고, 상기 증착 온도 및 분위기는 상기 상호 작용이 상기 접합 깊이보다 적은 자체-제한 두께를 가진 자체-제한이 되도록 제어되는 것을 특징으로 하는 반도체 소자 제조방법.
  2. 제1항에 있어서, 상기 환원제는 수소를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
  3. 제2항에 있어서, 상기 확산 장벽은 티타늄 질화물로 되어 있는 것을 특징으로 하는 반도체 소자 제조방법.
  4. 제2항에 있어서, 상기 확산 장벽은 티타늄/텅스텐 합금으로 되어 있는 것을 특징으로 하는 반도체소자 제조방법.
  5. 제1항에 있어서, 상기 확산 장벽은 티타늄 질화물로 되어 있는 것을 특징으로 하는 반도체 소자 제조방법.
  6. 제1항에 있어서, 상기 확산 장벽은 티타늄/텅스텐 합금으로 되어 있는 것을 특징으로 하는 반도체소자 제조방법.
  7. 제1항에 있어서, 상기 증착 온도는 상기 접합의 수율이 알루미늄만의 접촉을 갖고, 0.75의 개구 종횡비를 갖는 동일한 접합을 얻는 수율과 비교하여 단지 10%만 감소되도록 선택되는 것을 특징으로 하는 반도체 소자 제조방법.
  8. 절연 영역내의 개구를 통해 소자 접합으로 구성된 전기 접촉을 가진 상기 소자 접합위에 있는 상기 절연 영역을 갖는 소자에 있어서, 상기 접합은 2500℃보다 얕은 깊이를 가지며, 상기 개구는 1.1보다 큰 종횡비를 가지며, 상기 접합에 대한 상기 접촉은 위에 있는 텅스텐 영역 및 아래에 있는 실리콘 접합 영역으로 된 확산 장벽 재료를 포함하는 것을 특징으로 하는 소자.
  9. 제8항에 있어서, 상기 확산 장벽 재료는 티타늄 질화물인 것을 특징으로 하는 소자.
  10. 제8항에 있어서, 상기 확산 장벽 재료는 티타늄/텅스톈 합금인 것을 특징으로 하는 소자.
  11. 제8항에 있어서, 상기 텅스텐은 알루미늄을 구비하는 재료에 의해서 위에 놓여 있는 것을 특징으로 하는 소자.
KR1019890010699A 1988-08-01 1989-07-28 반도체 소자 제조방법 및 그 소자 KR930002451B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US22691788A 1988-08-01 1988-08-01
US226,917 1988-08-01
US226917 1988-08-01

Publications (2)

Publication Number Publication Date
KR900003996A KR900003996A (ko) 1990-03-27
KR930002451B1 true KR930002451B1 (ko) 1993-03-30

Family

ID=22850977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890010699A KR930002451B1 (ko) 1988-08-01 1989-07-28 반도체 소자 제조방법 및 그 소자

Country Status (5)

Country Link
EP (1) EP0357221B1 (ko)
JP (2) JP3311343B2 (ko)
KR (1) KR930002451B1 (ko)
CA (1) CA1314631C (ko)
DE (1) DE68920932T2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0478233B1 (en) * 1990-09-27 1996-01-03 AT&T Corp. Process for fabricating integrated circuits
JP3469420B2 (ja) * 1996-12-20 2003-11-25 東京エレクトロン株式会社 Ｃｖｄ成膜方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3777538D1 (de) * 1986-11-10 1992-04-23 American Telephone & Telegraph Wolfram metallisierung.
US4924295A (en) * 1986-11-28 1990-05-08 Siemens Aktiengesellschaft Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same
US4749597A (en) * 1987-10-19 1988-06-07 Spectrum Cvd, Inc. Process for CVD of tungsten

Also Published As

Publication number Publication date
EP0357221B1 (en) 1995-02-01
JPH0279426A (ja) 1990-03-20
EP0357221A1 (en) 1990-03-07
DE68920932D1 (de) 1995-03-16
JP3311343B2 (ja) 2002-08-05
DE68920932T2 (de) 1995-06-01
KR900003996A (ko) 1990-03-27
CA1314631C (en) 1993-03-16
JP2000031090A (ja) 2000-01-28

Similar Documents

Publication Publication Date Title
US5918149A (en) Deposition of a conductor in a via hole or trench
JP2828540B2 (ja) シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法
US7443032B2 (en) Memory device with chemical vapor deposition of titanium for titanium silicide contacts
US7154178B2 (en) Multilayer diffusion barrier for copper interconnections
US4443930A (en) Manufacturing method of silicide gates and interconnects for integrated circuits
US6255216B1 (en) Methods of forming a contact having titanium silicide and titanium formed by chemical vapor deposition
US6410383B1 (en) Method of forming conducting diffusion barriers
US5773363A (en) Semiconductor processing method of making electrical contact to a node
JPH08316321A (ja) 半導体装置の拡散障壁膜の形成方法
JP3221381B2 (ja) 半導体装置の製造方法
KR20010051101A (ko) 텅스텐, 알루미늄 및 구리 제공을 위한 라이너, 장벽,및/또는 씨드 층으로서의 ｐｖｄ－ｉｍｐ 텅스텐 및 질화텅스텐
JP2005527098A (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
US6426293B1 (en) Minimizing resistance and electromigration of interconnect by adjusting anneal temperature and amount of seed layer dopant
US6391778B1 (en) Contact/via force fill techniques and resulting structures
US7224065B2 (en) Contact/via force fill techniques and resulting structures
KR930002451B1 (ko) 반도체 소자 제조방법 및 그 소자
US6433434B1 (en) Apparatus having a titanium alloy layer
US5149672A (en) Process for fabricating integrated circuits having shallow junctions
KR100280933B1 (ko) 동박막의 성막방법
JP3998937B2 (ja) 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法
Taguwa et al. Low contact resistance metallization for gigabit scale DRAM's using fully-dry cleaning by Ar/H/sub 2/ECR plasma
JP2000124310A (ja) 半導体装置およびその製造方法
WO2024095887A1 (ja) 半導体装置の製造方法、半導体装置の製造装置及び半導体装置
JPH06120355A (ja) 半導体装置の製造方法
JP2800818B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090324

Year of fee payment: 17

EXPY Expiration of term