KR920008605A - 최소 경합 프로세서 및 시스템 버스 시스템 - Google Patents

최소 경합 프로세서 및 시스템 버스 시스템 Download PDF

Info

Publication number
KR920008605A
KR920008605A KR1019910017356A KR910017356A KR920008605A KR 920008605 A KR920008605 A KR 920008605A KR 1019910017356 A KR1019910017356 A KR 1019910017356A KR 910017356 A KR910017356 A KR 910017356A KR 920008605 A KR920008605 A KR 920008605A
Authority
KR
South Korea
Prior art keywords
bus
request
units
idle
signal
Prior art date
Application number
KR1019910017356A
Other languages
English (en)
Other versions
KR960005395B1 (ko
Inventor
제이. 바로우 조오지
엘. 스미스 도날드
Original Assignee
루이스 피. 엘빈저
불 에이치엔 인포오메이션 시스템즈 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루이스 피. 엘빈저, 불 에이치엔 인포오메이션 시스템즈 인코오포레이티드 filed Critical 루이스 피. 엘빈저
Publication of KR920008605A publication Critical patent/KR920008605A/ko
Application granted granted Critical
Publication of KR960005395B1 publication Critical patent/KR960005395B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/376—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a contention resolving method, e.g. collision detection, collision avoidance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)

Abstract

내용 없음

Description

최소 경합 프로세서 및 시스템 버스 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 원리를 구체화 하는 멀티프로세서 시스템의 블록선도.
제2도는 제1도의 중앙 서브시스템(CSS)유닛의 블록선도.
제5도는 본 발명의 동작을 설명하기 위한 타이밍도.

Claims (7)

  1. 우선 순위 기준에 따라 시스템 버스상의 상이한 유닛들간에 요구를 전송하기 위하여 상응하는 다수의 인터페이스 유닛을 통하여 시스템 버스에 공통으로 연결되는 다수의 중앙 버스 시스템(CSS)유닛, 다수의 메모리 서브시스템 유닛 및 다수의 입력/출력(I/O)서브 시스템 유닛을 포함한 멀티프로세서 시스템에 있어서, 데이타의 고속 전송을 위해 상기 다수의 CSS 유닛 및 메모리 서브 시스템 유닛에 공통으로 연결되는 전용 (P)버스를 구비하고, 상기 다수의 CSS 유닛 각각의 상기 인터페이스 유닛은, 관련된 상기 CSS 유닛으로 부터의 요구를 수신하도록 결합되고 상기 P버스에 결합되며 상기 P버스가 유혹 상태에 있는지를 검사하고 P버스 데이타 전송을 특정화 시키는 수신된 사전 설정된 형태의 요구가 제1버스 유휴 신호를 발생하는 제어회로 수단과, 상기 시스템 버스와 상기 제어 회로 수단에 연결되는 버스 요구 논리 회로 수단을 구비하며, 상기 버스 요구 논리 회로 수단은, 상기 시스템버스에 연결되어 상기 시스템 버스가 유휴 상태에 있을때를 나타내는 제2버스 유휴 신호를 발생하는 검출회로 수단과, 상기 제어 회로 수단 및 상기 검출 회로 수단에 연결되고 양 버스가 유휴상태에 있을때를 나타내는 합성유휴 신호를 발생하도록 상기 제1및 제2버스 유휴 신호에 결합하는 논리 회로 수단과, 상기 논리 회로 수단에 연결되고 상기 사전 설정된 형태의 메모리 요구를 나타내는 요구 신호를 수신하도록 연결되며 단지 시스템 버스사용을 위하여 경합 요구를 제거하도록 상기 합성 유효 신호에 응답하는 지정된 하나의 상기 메모리 서브 시스템 유닛에 의해 수신하기 위해 상기 요구를 상기 시스템 버스에 전송하는 요구 회로 수단을 구비하는 것을 특징으로 하는 멀티프로세서 시스템.
  2. 제1항에 있어서, 상기 사전 설정된 형태의 메모리 요구가 P버스 고속 데이타 전송 작동을 특정화 하고, 상기 사전 설정된 형태의 메모리 요구 각각에 응답하는 상기 메모리 서브 시스템 유닛중 지정된 하나의 유닛이 다른 요구를 처리함에 있어서 상기 시스템 버스를 사용할 수 있는 상기 요구 처리의 초기 부분을 완성하는 승인 신호를 발생하는 것을 특징으로 하는 멀티프로세서 시스템.
  3. 제2항에 있어서, 상기 메모리 서브 시스템이 상기 메모리 요구 처리를 완성하는 상기 P버스 상의 사전 설정된 다수의 데이타 워드를 전송하는 수단을 추가로 구비하는 것을 특징으로 하는 멀티프로세서 시스템.
  4. 제1항에 있어서, 각각의 상기 인터페이스 유닛이 P버스 요구를 발생시키도록 상기 시스템 버스에 결합되는 커맨드 발생회로를 추가로 구비하고, 상기 제어 수단이 상기 커맨드 발생 수단에 접속되는 프로그램 가능 배열 논리(PAL)회로를 구비하여, 상기 P버스가 상기 메모리 서브 시스템에 의해 발생되고 상기 사전 설정된 형태의 요구에 응답하는 P버스비지 신호의 상태에 의해 나타내지는 유휴 상태 일때 상기 합성유휴신호를 발생하기 위해 사기 PAL 회로가 상기 P버스및 상기 커맨드 발생 회로에 접속되는 것을 특징으로 하는 멀티프로세서 시스템.
  5. 고속으로 데이타 블록을 전송하기 위해 전용(P)버스에 다수의 메모리 유닛과 공통으로 접속되는 다수의 중앙 서브 시스템을 포함하며 상기 다수의 중앙 서브 시스템 및 상기 메모리 유닛이 각각의 상기 유닛내에 포함된 버스 인터페이스 부분을 통하여 우선순위 기준에 따라 한쌍의 유닛간의 요구를 전송하기 위하여 다수의 입력/출력 유닛과 공통으로 시스템 버스에 접속되는 시스템을 구성하는 방법에 있어서, (a)각각의 상기 인터페이스 부분을 포함하고, 프로그램 가능 제어 회로가 상응하는 상기 CSS 유닛 중의 하나로 부터 요구를 수신하도록 결합되고 상기P버스 상태를 나타내는 적어도 하나의 신호를 수신하도록 상기 P버스에 결합되는 단계와, (b) P버스 데이타 전송을 특정화 하는 사전 설정된 형태의 요구의 수신 및 상기 P버스가 유휴상태임을 나타내는 상기 하나의 신호에 따라 상기 프로그램 가능 제어 회로에 의해 제1버스 유휴 신호를 발생하는 단계와, (c)상기 시스템 버스가 유휴 상태에 있을때를 나타내기 위해 상기 시스템 버스에 연결되는 검출회로에 의해 제2버스 유휴신호를 발생하는 단계와, (d)양 버스가 유휴 상태임을 나타내기 위해 상기 제1및 제2버스 유휴 신호를 논리적으로 결합함으로써 합성 버스 유휴 신호를 발생하는 단계와, (e)경합량을 최소화 하는 상기 유휴 신호 버스가 존재할때만 지정된 메모리 서브시스템으로 상기 사전 설정된 형태의 요구를 전송하도록 상기 시스템 버스에 대해 액세스를 요구하는 단계를 포함하는 것을 특징으로 하는 시스템 구성방법.
  6. 제5항에 있어서, 상기 방법이 각각 상기 사전 설정된 형태의 메모리 요구에 응답하여 상기 지정된 메모리 서브 시스템이 상기 시스템 버스를 사용할 수 있는 상기 요구 처리의 초기 부분의 완성을 나타내는 승인 신호를 발생하는 단계를 추가로 포함하는 것을 특징으로 하는 시스템 구성방법.
  7. 제6항에 있어서, 상기 방법이 상기 메모리 요구의 처리를 완성하는 상기 P버스상의 사전 설정된 다수의 데이타 워드를 송신하는 단계를 추가로 포함하는 것을 특징으로 하는 시스템 구성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910017356A 1990-10-05 1991-10-04 최소 경합 프로세서 및 시스템 버스 시스템 KR960005395B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/593,437 US5243702A (en) 1990-10-05 1990-10-05 Minimum contention processor and system bus system
US593,437 1990-10-05

Publications (2)

Publication Number Publication Date
KR920008605A true KR920008605A (ko) 1992-05-28
KR960005395B1 KR960005395B1 (ko) 1996-04-24

Family

ID=24374708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910017356A KR960005395B1 (ko) 1990-10-05 1991-10-04 최소 경합 프로세서 및 시스템 버스 시스템

Country Status (5)

Country Link
US (1) US5243702A (ko)
EP (1) EP0479229B1 (ko)
JP (1) JP2670397B2 (ko)
KR (1) KR960005395B1 (ko)
DE (1) DE69126937T2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2258069B (en) * 1991-07-25 1995-03-29 Intel Corp High speed computer graphics bus
US6311286B1 (en) * 1993-04-30 2001-10-30 Nec Corporation Symmetric multiprocessing system with unified environment and distributed system functions
IT1268079B1 (it) * 1994-06-23 1997-02-20 Teknox Srl Procedimento per regolare l'accesso di piu' sistemi ad un bus, ad esempio per applicazioni nel settore della domotica, e relativi
US6073197A (en) * 1997-08-21 2000-06-06 Advanced Micro Devices Inc. Apparatus for and method of communicating data among devices interconnected on a bus by using a signalling channel to set up communications
US6704308B2 (en) 1998-09-29 2004-03-09 Cisco Technology, Inc. Apparatus and method for processing signals in a plurality of digital signal processors
DE102016009030B4 (de) * 2015-07-31 2019-05-09 Fanuc Corporation Vorrichtung für maschinelles Lernen, Robotersystem und maschinelles Lernsystem zum Lernen eines Werkstückaufnahmevorgangs

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3995258A (en) * 1975-06-30 1976-11-30 Honeywell Information Systems, Inc. Data processing system having a data integrity technique
US4281380A (en) * 1978-12-27 1981-07-28 Harris Corporation Bus collision avoidance system for distributed network data processing communications system
US4604685A (en) * 1982-02-19 1986-08-05 Honeywell Information Systems Inc. Two stage selection based on time of arrival and predetermined priority in a bus priority resolver
US4642630A (en) * 1982-12-28 1987-02-10 At&T Bell Laboratories Method and apparatus for bus contention resolution
US4639859A (en) * 1984-05-24 1987-01-27 Rca Corporation Priority arbitration logic for a multi-master bus system
US4841295A (en) * 1986-07-24 1989-06-20 American Telephone And Telegraph Company, At&T Bell Laboratories Local area network with biasing arrangement for facilitating access contention between work stations connected to a common bus
US4910666A (en) * 1986-12-18 1990-03-20 Bull Hn Information Systems Inc. Apparatus for loading and verifying a control store memory of a central subsystem
JPS63249241A (ja) * 1987-04-03 1988-10-17 Ricoh Co Ltd キヤツシユメモリのロ−ド方式
US4932040A (en) * 1987-12-07 1990-06-05 Bull Hn Information Systems Inc. Bidirectional control signalling bus interface apparatus for transmitting signals between two bus systems
US4901226A (en) * 1987-12-07 1990-02-13 Bull Hn Information Systems Inc. Inter and intra priority resolution network for an asynchronous bus system
US4992930A (en) * 1988-05-09 1991-02-12 Bull Hn Information Systems Inc. Synchronous cache memory system incorporating tie-breaker apparatus for maintaining cache coherency using a duplicate directory
US5099420A (en) * 1989-01-10 1992-03-24 Bull Hn Information Systems Inc. Method and apparatus for limiting the utilization of an asynchronous bus with distributed controlled access
CA2007737C (en) * 1989-02-24 1998-04-28 Paul Samuel Gallo Data transfer operations between two asynchronous buses
US4993023A (en) * 1989-06-09 1991-02-12 Honeywell Inc. Apparatus for providing multiple controller interfaces to a standard digital modem and including multiplexed contention resolution
US5101482A (en) * 1989-10-16 1992-03-31 Massachusetts Institute Of Technology Bus-based priority arbitration system with optimum codewords

Also Published As

Publication number Publication date
KR960005395B1 (ko) 1996-04-24
EP0479229A2 (en) 1992-04-08
JP2670397B2 (ja) 1997-10-29
EP0479229B1 (en) 1997-07-23
DE69126937D1 (de) 1997-09-04
DE69126937T2 (de) 1998-03-12
US5243702A (en) 1993-09-07
EP0479229A3 (en) 1992-09-02
JPH04286048A (ja) 1992-10-12

Similar Documents

Publication Publication Date Title
KR940001274B1 (ko) 정보처리장치용 버스시스템
US4975833A (en) Multiprocessor system which only allows alternately accessing to shared memory upon receiving read and write request signals
KR880000858A (ko) 멀티 프로세서의 레벨 변경 동기 장치
KR970029121A (ko) 병렬처리 컴퓨터 시스템에서의 메모리 데이타경로 제어장치
JPH04271452A (ja) マルチプロセッサシステム
KR920006858A (ko) 직접 메모리 억세스 테이타 전송중의 버스 중재 최적화 방법 및 장치
US4611275A (en) Time sharing device for access to a main memory through to a single bus connected between a central computer and a plurality of peripheral computers
KR850004820A (ko) 멀티프로세서 스시템의 개선된 데이타 처리량을 갖는 데이타 처리 시스템 및 방법
JP2000500880A (ja) 電子グラフィックプリント及びコピー装置における通信装置
KR920008605A (ko) 최소 경합 프로세서 및 시스템 버스 시스템
KR950704742A (ko) 파이프라인식 데이타 순서화 시스템(Pipelined Data Ordering System)
KR850002914A (ko) 멀티 프로세서 시스템용 메세지 배향식 인터럽트 장치
KR950020197A (ko) 마스타(Master)와 슬레이브 프로세서들(slaves)간의 통신회로
KR100190184B1 (ko) 직렬버스를 통해 데이타를 송신하는 회로
KR960703250A (ko) 버스 시스템의 작동 방법 및 이 작동 방법을 수행하기 위한 장치(process and arrangement for operating a bus system)
KR920001815B1 (ko) 인터럽트 버스의 동기방법
JP2984594B2 (ja) マルチクラスタ情報処理システム
JP2573790B2 (ja) 転送制御装置
KR890013567A (ko) 다이렉트 메모리 액세스 제어장치
JP2820054B2 (ja) バスインタフェース装置
JPH03141455A (ja) データ転送方式
JP3098550B2 (ja) バス制御方式
JP2982301B2 (ja) コンピュータ装置
KR940010807B1 (ko) 정보처리장치용 버스시스템 및 정보처리 버스시스템 컨트롤러용 ic디바이스
JPS58159126A (ja) デ−タ処理システム

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070402

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee