KR920005864B1 - 집적회로의 배치구조 - Google Patents

집적회로의 배치구조 Download PDF

Info

Publication number
KR920005864B1
KR920005864B1 KR1019890011494A KR890011494A KR920005864B1 KR 920005864 B1 KR920005864 B1 KR 920005864B1 KR 1019890011494 A KR1019890011494 A KR 1019890011494A KR 890011494 A KR890011494 A KR 890011494A KR 920005864 B1 KR920005864 B1 KR 920005864B1
Authority
KR
South Korea
Prior art keywords
block
control
wiring
functional block
control signal
Prior art date
Application number
KR1019890011494A
Other languages
English (en)
Other versions
KR900004002A (ko
Inventor
츠네아키 구도
다케지 도쿠마루
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
도시바 마이크로 일렉트로닉스 가부시키가이샤
다케다이 마사다카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치, 도시바 마이크로 일렉트로닉스 가부시키가이샤, 다케다이 마사다카 filed Critical 가부시키가이샤 도시바
Publication of KR900004002A publication Critical patent/KR900004002A/ko
Application granted granted Critical
Publication of KR920005864B1 publication Critical patent/KR920005864B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

내용 없음.

Description

집적회로의 배치구조
제1도는 본 발명의 1실시예에 따른 집적회로의 배치구조를 도시해 놓은 도면,
제2도는 본 발명의 다른 실시예에 따른 집적회로의 배치구조를 도시해 놓은 도면,
제 3도는 제 1도 몇 제 2도에 도시된 배치구조의 배선의 레이아웃을 도시해 놓은 도면,
제4도 및 제6도는 종래의 집적회로의 배치구조를 도시해 놓은 도면,
제5도는 제4도 및 제6도에 도시된 배치구조의 배선의 레이아웃을 도시해 놓은 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 기능블록 3 : 제어블록
5 : 배선영역 7 : 배선
8 : 버퍼회로 13 : 버퍼회로블록
[산업상의 이용분야]
본 발명은 고집적화와 고속화가 가능해지도록 된 집적회로의 배치구조에 관한 것으로, 특히 세미커스컴(semi custom) LSI나 마이크로프로세서등의 집적회로에 사용되는 배치구조에 관한 것이다.
[종래의 기술 및 그 문제점]
반도체기술의 급속한 발전에 따라 집접회로의 고속화와 고집적화가 진척되고 있고, 이와 같은 경향에 맞춰 집적회로의 레이아웃설계에 있어서도 고밀도화가 이루어지고 있다.
제4도는 소정의 기능을 갖춘 2개의 기능블록(1)과 이 기능블록(1)을 제어하는 제어블록(3)의 레이아웃을 도시해 놓은 도면으로, 제4도에서 기능블록(1)은 예컨대 마이크로프로세서에 이용되는 산술논리연산회로나 바렐시프터(barrel shifter)등을 포함하는 실행유니트이다. 그리고 이와 같은 기능블록(1)의 한쪽에는 n비트의 입력데이터신호가 인가되고, 그 기능블록(1)의 다른 쪽으로부터 n비트의 출력데이터신호가 출력되게 된다. 즉 데이터신호는 예컨대 알루미늄 배선을 통해서 Y방향으로 전송되게 된다.
이와 같은 경우에, 기능블록(1)익 동작제어에 관한 제어신호[기능블록(1)을 제어하기 위해 기능블록(1)에 입출력되는 신호]는 주로 데이터신호에 대해서 수직으로 전송되게 된다. 즉 데이터신호가 Y방향으로 전송되는 경우에는 제어신호는 X방향으로 전송되게 된다. 따라서 제어신호를 각각의 기능블록(1)사이로 입출력시키는 제어블록(3)은 기록블록(l)의 좌측 또는 우측의 어느 한쪽 측면에 배치되게 된다.
이와 같은 레이아웃에 있어서, 제어신호가 기능블록(1)이 형성되어 있는 소자영역내에서 전달되도록 하는것은 불가능한데, 이것은 소자영역에서는 그 영역에 형성된 소자에 전기를 공급하는 적어도 1증류의 알루미늄 배선이 필요하기 때문이다. 따라서 기능블록(1)이 Y방향으로부터 사이에 끼워지도록 배선영역(5)을 형성하고, 제어신호가 제5도에 도시된 바와 같이 배선영역(5)내의 배선(7)을 통해서 기능블록(1)과 제어블록(3)사이로 입출력되도록 하고 있다.
이 때문에, 제어신호의 증가에 따라 배선의 갯수가 증가하게 되면 배선영역(5)이 Y방향으로 넓어지게 되고, 이에 따라 배선영역(5)과 기능블록(1)사이에 형성되는 배선(수직방향의 배선)의 길이가 길어지게 됨으로써 배선부하가 커져서 제어신호의 지연이 초래되게 된다.
더욱이, 제어신호가 한쪽 측면으로부터 입출력되도록 하게 되면, 제5도에 도시된 바와 같이 쓸모없는 영역(dead space)이 생기게 되는데, 이 쓸모없는 영역은 제어신호의 증가에 수반하여 배선영역(5)이 커지게되면 대폭 커져서 면적효율을 현저히 악화시키게 된다.
한편, 제어신호가 한번에 큰 부하를 구동시켜야 하는 경우에는, 그 제어신호를 버퍼회로를 통해서 출력시키게 되는데, 이때 버퍼회로가 기능블록(1) 및 제어블록(3)내에 형성되어 있지 않는 경우에는 예컨대 제6도에 도시된 바와 같이 기능블록(1)과 제어블록(3)의 사이에 배치되게 된다. 제6도에 있어서 버퍼회로(8)는 Y방향으로 배열되어 있는 바, 이 버퍼회로(8)의 1셀을 점선으로 나타내었다.
이와 같은 배치구성에 있어서, Y방향으로의 칫수는 버퍼회로(8)에서의 Y방향의 피치(pitch)에 의존하게 된다. 때문에 제어신호가 많아져서 버퍼회로의 수가 증가하게 되면 이 버퍼회로(8)와 기능블록(1) 및 제어블록(3)을 접속하기 위한 배선이 형성되는 배선굴곡영역(9)이 Y방향으로 넓어지게 된다. 따라서 제6도에 도시된 바와 같이 기능블록(1) 및 제어블록(3)의 아랫쪽 영역(11)이 쓸모없는 영역으로 되게 된다.
상기한 바와 같이, 종래의 집적회로의 배치구조에 있어서는 제어신호가 기능블록을 사이에 끼우면서 형성된 배선영역내의 배선을 통해서 기능블록의 측면으로 입출력되는 경우에는, 제어신호의 증가와 더불어 배선영역이 Y방향으로 넓어지게 됨으로써 배선영역에 쓸모없는 영역이 확대되어 면적효율이 악화된다고 하는 문제가 있다.
또한, 상기와 같이 배선영역이 Y방향으로 넓어지게 되면, 배선이 Y방향으로 길어져서 배선의 부하가 증가하게 됨으로써 제어신호의 지연을 초래하게 된다는 문제가 있었다.
더욱이, 기능블록과 제어블록의 사이에 버퍼회로를 배치한 경우에 있어서는 제어신호가 증가하게 되면 배선굴곡영역이 Y방향으로 증대하게 되는 바, 이 때문에 배선굴곡영역의 Y방향의 칫수가 기능블록 및 제어블록의 Y방향의 칫수보다도 커져서 쓸모없는 영역이 생기게 된다. 따라서 제어신호의 증가에 수반하여 면적효율이 악화되게 된다.
[발명의 목적]
이에, 본 발명은 상기한 사정을 감안해서 발명된 것으로, 면적효율을 높여서 고집적화를 도모하고, 신호배선을 단축하여 신호전달의 고속화를 도모함으로써 동작처리의 고속화에 기여할 수 있도록 된 집적회로의 배치구조를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 실현하기 위한 본 발명은 입출력되는 데이터신호에 대해 소정의 처리를 행하는 기능블록과, 이 기능블록의 제어에 관한 제어신호를 상기 기능블록 사이에서 상기 데이터신호와 직교하는 방향으로 입출력시켜 상기 기능블록을 제어하는 제어블록을 구비하고, 상기 기능블록을 그 사이에 삽입시키면서 상기 제어블록을 배치해서 상기 제어신호를 상기 제어블록에 대해서 다른 방향으로부터 입출력시키도록한 구성으로되어 있다.
[작용]
상기한 구조로 된 본 발명에 의하면, 제어블록이 기능블록에 대해서 분산되어 배치됨으로써, 제어신호가 집중되어 출력되지 않게 된다.
[실시예]
이하, 도면을 이용해서 본 발명의 실시예를 설명한다.
제1도는 본 발명의 1실시예에 따른 집적회로의 배치구조를 도시해 놓은 블록도이고, 제2도는 본 발명의 다른 실시예에 따른 집적회로의 배치구조를 도시해 놓은 블록도이다. 또 제1도 및 제2도에서 제4도와 동일한 참조부호가 부가된 것은 제4도의 것과 동일한 기능을 갖춘 것으로서 그 설명은 생략한다.
제1도에 도시된 실시예는 Y방향으로 배치된 2개의 기능블록(1)에 대해서 데이터신호가 Y방향으로 입출력되도록 된 구성에 있어서, 제어블록(3)이 X방향으로 기능블록(1)을 삽입하면서 배치되어 있다. 즉, 제4도에 도시된 제어블록(3)이 2개로 분할되고, 이 분할된 각각의 제어블록(3)이 기능블록(1)의 좌우에 배치되어 있다. 여기서, 제어블록(3)은 에컨대 표준셀을 이용한 자동배치배선에 의해 형성되고, 또 본 실시예에 있어서는 제어블록(3)내에 버퍼회로가 포함되어 있는 것이다.
이와 같이 배치된 각각의 제어블록(3)과 기능블록(1)사이로 입출력되는 제어신호는 제4도와 마찬가지로 기능블록(1)의 상하에 형성된 배선영역(5)내에 배선을 통해서 데이터신호와 직교하도록 X방향으로 전송된다.
따라서 한쪽의 제어블록(3)가 기능블록(1)을 입출력하게 되는 제어신호는 제4도에 도시된 종래예에 대해서 반분되고, 배선영역(5)의 좌우양측에 배선을 형성하는 것이 가능해지게 된다. 즉, 제3도에 도시된 바와같이 좌우 양방향의 각각의 배선(15)을 동일한 Y좌표값으로 해서 배치형성할 수 있게 된다. 때문에 제어신호를 전송하는 4개의 배선을 형성시킨 경우에 제4도에 도시된 종래예에서는 Y방향으로 4개분의 배선폭이 필요하였는데 반해, 본 실시예에서는 제3도에 도시된 바와 같이 Y방향으로의 2개분의 배선폭만으로 배선을 완료할 수 있게 된다.
더욱이, 배선영역(5)에서의 Y방향의 칫수가 축소되므로 배선영역(5)으로부터 기능블록(1)의 방향으로 형성되는 배선의 길이가 짧아지게 되고, 또 좌우 양측으로부터 배선을 형성할 수 있게 됨으로써 배선영역(5)내의 X방향으로 형성되는 배선의 길이도 짧아지게 된다. 이 때문에 배선부하가 저감되어 제어신호를 고속으로 전송할 수 있게 됨으로써 기능블록(1)에서 행해지는 처리를 고속으로 실행하는 것이 가능하게 된다.
이와 같이, 상기한 본 발명에 따른 각각의 실시예는 고밀도화 및 고속처리가 요구되는 마이크로프로세서에 아주 적합하게 된다. 또 상기한 각각의 실시예에서는 데이터신호가 Y방향으로 전송되고, 또 이 데이터신호와 직교하는 X방향으로 제어신호가 입출력되도록 제어블록(3)을 기능블록(1)에 대해 좌우방향에 배치했지만, 본 발명은 이에 한정되지 않고 데이터신호가 X방향으로 전송되는 경우에도 적용할 수 있는데, 이때는 제어블록(3)을 기능블록(1)에 대해서 상하 양방향으로 배치하면 된다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 제어블록을 분산배치하여 제어신호와 기능블록사이에서 입출력되는 제어신호의 집중을 완화시킬 수 있게 되므로, 면적효율이 양호한 레이아웃설계가 가능하게 된다. 따라서 고집적화가 가능해지게 되고, 더욱이 신호배선의 단축에 의해 제어신호를 고속화하는 것이 가능해지게 됨으로써 처리동작을 고속으로 행할 수 있게 된다.

Claims (3)

  1. 입출럭되는 데이터신호에 대해 소정의 처리를 행하는 기능블록(1)과, 이 기능블록(1)을 제어하기 위한 제어신호가 상기 기능블록(1)과의 사이에서 상기 데이터신호와 직교하는 방향으로 압출력되도록 상기 기능블록(1)을 제어하는 제어블록(3)을 구비하고, 상기 기능블록(1)이 사이에 삽입되도록 상기 제어블록(3)을 상기 기능블록(1)의 양측에 분산 배치해서 제어신호가 상기 기능블록(1)에 대해서 각각 다른 방향으로부터 입출력되도록 되어 있는 것을 특징으로 하는 집적회로의 배치구조.
  2. 제1항에 있어서, 상기 제어블록(3)과 상기 기능블록(1)의 사이에 상기 제어신호를 상기 기능블록(1)으로 입력시키는 버퍼회로(13)가 배치된 것을 특징으로 하는 집적회로의 배치구조.
  3. 제1항 또는 제2항에 있어서, 상기 제어블록(3)이 표준셀을 이용한 자동배치배선에 의해서 형성되는 것을 특징으로 하는 집적회로의 배치구조.
KR1019890011494A 1988-08-12 1989-08-12 집적회로의 배치구조 KR920005864B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63-200202 1988-08-12
JP63200202A JP2790287B2 (ja) 1988-08-12 1988-08-12 集積回路の配置構造

Publications (2)

Publication Number Publication Date
KR900004002A KR900004002A (ko) 1990-03-27
KR920005864B1 true KR920005864B1 (ko) 1992-07-23

Family

ID=16420499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890011494A KR920005864B1 (ko) 1988-08-12 1989-08-12 집적회로의 배치구조

Country Status (2)

Country Link
JP (1) JP2790287B2 (ko)
KR (1) KR920005864B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231895B2 (en) 2012-10-23 2016-01-05 International Business Machines Corporation Tag management of information technology services improvement
JP6384201B2 (ja) 2014-08-28 2018-09-05 セイコーエプソン株式会社 集積回路装置及び電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56134745A (en) * 1980-03-26 1981-10-21 Nec Corp Integrated circuit device
JPS59127845A (ja) * 1983-01-13 1984-07-23 Seiko Epson Corp 集積回路のテスト回路
JPS59149424A (ja) * 1983-02-15 1984-08-27 Mitsubishi Electric Corp 半導体集積回路装置
JPH0682801B2 (ja) * 1983-12-23 1994-10-19 株式会社日立製作所 半導体記憶装置とそのレイアウト方法
JPS6244835A (ja) * 1985-08-23 1987-02-26 Hitachi Ltd マイクロ・プロセツサ

Also Published As

Publication number Publication date
KR900004002A (ko) 1990-03-27
JPH0250459A (ja) 1990-02-20
JP2790287B2 (ja) 1998-08-27

Similar Documents

Publication Publication Date Title
KR970062923A (ko) 마이크로컴퓨터
KR930008646B1 (ko) 집적회로의 배치배선방식
US4665538A (en) Bidirectional barrel shift circuit
JPH0828421B2 (ja) 半導体集積回路装置
KR920005864B1 (ko) 집적회로의 배치구조
US4093993A (en) Bit-slice type large scale integrated circuit with multiple functions on a one-chip semiconductor device
KR970051163A (ko) 반도체 메모리장치
JPH02165386A (ja) 描画処理装置及びその描画処理装置を用いた画像表示装置
KR860008505A (ko) 데이타 소스시스템
US5359212A (en) Integrated circuit with layout effective for high-speed processing
KR0123261B1 (ko) 집적회로장치 및 그의 설계방법
US6249163B1 (en) Logic circuits
JPS59220948A (ja) 半導体装置
EP0324374A2 (en) Transistor matrix shifter
GB2112977A (en) Stored-program control machine
JP2006269900A (ja) 半導体集積回路の設計方法
US20030069914A1 (en) Carry lookahead adder having a reduced fanout architecture
JPH027542A (ja) 半導体集積回路
JPS62107362A (ja) システム構成用ｌｓｉ
KR19980065642A (ko) 반도체 메모리장치의 출력패드 배치방법
JPH01135224A (ja) ラッチ回路
JPS6022356A (ja) 大規模集積回路
JPS6182455A (ja) 半導体集積回路装置
KR100412988B1 (ko) 반도체 칩의 자동 배치 설계 방법
JPH06112445A (ja) ゲートアレイ装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030701

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee