KR19980065642A - 반도체 메모리장치의 출력패드 배치방법 - Google Patents

Abstract

본 발명은 반도체 메모리장치의 출력패드 배치방법에 관한 것이다. 본 발명에 따른 출력패드 배치방법은, 메모리셀 어레이 부위와, 주변회로 부위와, 외부에 내부신호를 출력하고 전원공급을 위한 다수개의 출력 패드를 구비하는 반도체 메모리장치의 출력 패드 배치에 있어서, 상기 출력 패드를 패드, 드라이버 트랜지스터, 필드 트랜지스터, 및 제어회로를 포함하여 구성하고, X 방향으로 상기 패드와 패드 사이에 상기 제어회로를 위치시키고 Y 방향으로 상기 패드와 패드 사이에 상기 드라이버 트랜지스터를 위치시키는 것을 특징으로 한다. 따라서 본 발명에 따른 출력패드 배치방법은, 패드를 두 층으로 배치할 경우에 드라이버 트랜지스터의 풀업 트랜지스터 및 풀다운 트랜지스터를 패드의 상하방향의 사이에 배치함으로써 칩 폭 방향, 즉 Y 방향으로의 면적을 줄일 수 있다. 또한 상기 풀업 및 풀다운 트랜지스터들의 졍션을 공유시킴으로써 입력 커패시턴스를 감소시킬 수 있다.

Description

반도체 메모리장치의 출력패드 배치방법

본 발명은 반도체 메모리장치의 출력패드 배치방법에 관한 것으로, 특히 패드를 두 층으로 배치할 경우에 칩 면적을 감소시킬 수 있는 출력패드 배치벙법에 관한 것이다.

반도체 기술이 발전함에 따라 메모리의 용량이 증가하고 처리속도는 급속히 발전하고 있지만, 사용자들은 현재 사용되고 있는 패키지 이상으로 패키지의 크기가 커지는 것을 요구하지 않는다. 이러한 사용자들의 요구에 부응하기 위하여 반도체 칩 설계자들은 칩 면적을 줄이기 위하여 여러 가지 방법을 취하는 데, 그 대표적인 것이 레이아웃과 시뮬레이션을 최적화하여 칩 면적을 줄이는 것이고 또 하나는 반도체 제조공정에 있어서 설계룰(Design Rule)을 줄이는 것이다. 그러나 레이아웃과 시뮬레이션의 최적화로 칩 면적을 줄이는 데는 한계가 있으며 칩 면적의 최소화가 설계자의 한 과제가 되고 있다. DRAM에 있어서 칩 면적의 구성은 메모리셀 부위, 주변회로 부위, 및 패드 부위로 나눌 수 있는 데, 현재의 반도체 제조공정을 살펴보면 메모리 셀 부위와 주변회로 부위는 끊임없는 공정개발로 인해 면적이 많이 줄어들었으나 패드의 면적은 거의 줄어들지 않고 있다. 반대로 메모리장치의 추세는 다 비트화로 가고 있는 데, 이것은 패드의 개수가 늘어남을 의미하고 있다. 그런데 이러한 패드중에서는 메모리장치의 동작 비트가 많아짐에 따라 그에 비례해서 출력 패드의 개수도 증가하게 되어 전체 칩 면적에서 출력 패드가 차지하는 면적의 비율이 커지게 된다. 출력 패드의 구성을 살펴보면 패드, 출력드라이버, 제어회로층으로 구분할 수 있는 데, 현재까지의 출력패드 배치는 칩 전체의 패드를 한 줄로 나열하는 것에 기본을 두었었다.

도 1은 종래의 출력 패드의 배치도를 나타내는 도면이다.

도 1을 참조하면, 상기 종래의 출력패드에서는 패드(1a,1b)를 기준으로 우측 및 좌측에 제어회로(2a,2b) 및 ESD에 관련된 필드 트랜지스터(3a,3b)가 배치되고, 상기 패드(1a,1b)를 기준으로 상하에 풀업트랜지스터(4a,4b) 및 풀다운 트랜지스터(5a,5b)가 배치되어 있다.

상기 도 1에 도시된 종래의 출력 패드의 배치는, 상기 패드(1a,1b)를 한줄로 나열하여 배치시킬 때는 상기 패드 주위의 여유공간을 최대한 활용할 수 있으므로 칩 폭(Width) 방향으로의 면적감소에 도움을 주지만, 상기 패드를 두 층으로 배치할 경우에는 반대로 폭 방향으로 칩의 면적이 증가하게 되는 단점이 있다.

따라서 본 발명의 목적은, 패드를 두 층으로 배치할 경우에 상기 종래기술의 단점을 해결하고 칩 면적을 감소시킬 수 있는 반도체 메모리장치의 출력패드 배치방법을 제공하는 데 있다.

도 1은 종래의 출력 패드의 배치도를 나타내는 도면

도 2는 본 발명의 실시예에 따른 출력 패드의 배치도를 나타내는 도면

상기 목적을 달성하기 위한 본 발명에 따른 출력패드 배치방법은, 메모리셀 어레이 부위와, 주변회로 부위와, 외부에 내부신호를 출력하고 전원공급을 위한 다수개의 출력 패드를 구비하는 반도체 메모리장치의 출력 패드 배치에 있어서, 상기 출력 패드를 패드, 드라이버 트랜지스터, 필드 트랜지스터, 및 제어회로를 포함하여 구성하고, X 방향으로 상기 패드와 패드 사이에 상기 제어회로를 위치시키고 Y 방향으로 상기 패드와 패드 사이에 상기 드라이버 트랜지스터를 위치시키는 것을 특징으로 한다.

이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.

도 2는 본 발명의 실시예에 따른 출력 패드의 배치도를 나타내는 도면이다.

두 층으로 배치된 패드는 주변회로의 영역 때문에 어느 정도의 거리가 있어야 하고, 출력 패드는 드라이버 트랜지스터, 필드 트랜지스터, 제어회로가 필요하다. 도 2를 참조하면, 패드(6a,6b)가 두 층으로 배열되어 있으므로 그 사이의 공간에 X 방향으로는 제어회로(7a,7b)를 배치하며 Y 방향으로는 드라이버 트랜지스터를 배치하고, 즉 상기 드라이버 트랜지스터의 풀업 트랜지스터(8a,8b) 및 풀다운 트랜지스터(9a,9b)를 X 방향으로 나열하여 두 트랜지스터들의 입력 졍션(Junction) 단을 공유시킨다.

따라서 본 발명에 따른 반도체 메모리장치의 출력패드 배치방법은, 패드를 두 층으로 배치할 경우에 드라이버 트랜지스터의 풀업 트랜지스터 및 풀다운 트랜지스터를 패드의 상하방향의 사이에 배치함으로써 칩 폭 방향, 즉 Y 방향으로의 면적을 줄일 수 있다. 또한 상기 풀업 및 풀다운 트랜지스터들의 졍션을 공유시킴으로써 입력 커패시턴스를 감소시킬 수 있다.

Claims (2)

1. 메모리셀 어레이 부위와, 주변회로 부위와, 외부에 내부신호를 출력하고 전원공급을 위한 다수개의 출력 패드를 구비하는 반도체 메모리장치의 출력 패드 배치에 있어서, 상기 출력 패드를 패드, 드라이버 트랜지스터, 필드 트랜지스터, 및 제어회로를 포함하여 구성하고, X 방향으로 상기 패드와 패드 사이에 상기 제어회로를 위치시키고 Y 방향으로 상기 패드와 패드 사이에 상기 드라이버 트랜지스터를 위치시키는 것을 특징으로 하는 출력 패드 배치방법.
2. 메모리셀 어레이 부위와, 주변회로 부위와, 외부에 내부신호를 출력하고 전원공급을 위한 다수개의 출력 패드를 구비하는 반도체 메모리장치의 출력 패드 배치에 있어서, 상기 출력 패드를 패드, 드라이버 트랜지스터, 필드 트랜지스터, 및 제어회로를 포함하여 구성하고, X 방향으로 상기 패드와 패드 사이에 상기 제어회로를 위치시키고 Y 방향으로 상기 패드와 패드 사이에 상기 드라이버 트랜지스터를 위치시키는며 상기 드라이버 트랜지스터의 풀업 트랜지스터 및 풀다운 트랜지스터를 Y 방향으로 나란히 배치시키는 것을 특징으로 하는 출력 패드 배치방법.