KR920003370B1 - Horizontal division display system - Google Patents

Horizontal division display system Download PDF

Info

Publication number
KR920003370B1
KR920003370B1 KR1019890013925A KR890013925A KR920003370B1 KR 920003370 B1 KR920003370 B1 KR 920003370B1 KR 1019890013925 A KR1019890013925 A KR 1019890013925A KR 890013925 A KR890013925 A KR 890013925A KR 920003370 B1 KR920003370 B1 KR 920003370B1
Authority
KR
South Korea
Prior art keywords
address
signal
section
screen
row
Prior art date
Application number
KR1019890013925A
Other languages
Korean (ko)
Other versions
KR910007335A (en
Inventor
배광석
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019890013925A priority Critical patent/KR920003370B1/en
Publication of KR910007335A publication Critical patent/KR910007335A/en
Application granted granted Critical
Publication of KR920003370B1 publication Critical patent/KR920003370B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/222Studio circuitry; Studio devices; Studio equipment
    • H04N5/262Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/265Mixing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Circuits (AREA)
  • Digital Computer Display Output (AREA)

Abstract

The apparatus includes a comparison address storing section (10) for storing and outputting comparison addresses to designate a start address and a termination address. A row address generating section (20) generates row addresses for a picture, and a start address comparing section (30) compares the start designating address of the comparison address storing section (10) with the row address of the row address generating section (20) to output a horizontal division starting signal. A termination address comparing section (40) compares the termination address with the row address to output a horizontal division terminating signal. A segment signal outputting section (50) outputs segment control signals to display the relevant picture.

Description

수퍼 임포저의 화면 수평분할 디스플레이방식Superimposer screen split display

제1도는 본 발명에 따른 회로도.1 is a circuit diagram according to the present invention.

제2도는 본 발명을 설명하기 위한 화면 상태도.2 is a screen state diagram for explaining the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 비교어드레스 저장부 20 : 행어드레스 발생부10: comparison address storage unit 20: hang address generation unit

30 : 시작어드레스 비교기 40 : 종료어드레스 비교기30: start address comparator 40: end address comparator

50 : 구간신호 출력부 60 : 게이트50: section signal output unit 60: gate

본 발명은 수퍼 임포저 기능을 가지는 영상기기에 관한 것으로 캠코더의 수퍼 임포저의 화면을 수평분할하여 디스플레이 하도록 하는 방식에 관한 것이다.The present invention relates to a video device having a super imposer function, and to a method of horizontally dividing a screen of a super impose of a camcorder.

일반적으로 캠코오더는 비디오 카메라(Video Camera)와 비디오 테이프 레코오더(Video Tape Recorder)를 일체화를 뜻한다.In general, a camcorder refers to the integration of a video camera and a video tape recorder.

최근의 캠코오더에는 문자 또는 화면등의 영상신호를 미리 메모리에 저장하였다가 일반 화면 녹화시 상기 메모리에 저장된 문자를 일반화면의 일부구간에 중첩하여 녹화하는 문자삽입 기능을 갖고 있으며, 상기 문자삽입 기능외에 단순예약 및 호출, 화면반전기능등 할수 있는 수퍼 임포저 기능을 구비하고 있다.Recently, a camcorder has a character insertion function for storing a video signal such as a character or a screen in a memory in advance and recording a character stored in the memory by overlapping a portion of the general screen when recording a normal screen. In addition, it has a super imposer function that can be used for simple reservation, calling, and screen reverse function.

현재 각 캠코오더 제작사들은 소비자의 욕구를 충족하여 주기 위해 상기와 같은 새로운 기능들을 개발하여 캠코오더의 다기능화를 추구하고 있는 추세이다.At present, each camcorder manufacturer is pursuing the multifunction of the camcorder by developing new functions as described above to satisfy the needs of consumers.

종래의 수퍼 임포저는 영상신호를 리이드 동작시 혹은 문자신호입력 및 출력시 하나의 화면을 모두 디스플레이하여 왔다.Conventional superimposors have displayed all of a single screen when the video signal is read operation or when the character signal input and output.

따라서 종래의 수퍼 임포저로서는 화면을 수평분할하여 디스플레이 할수 없어 한 화면내의 문자를 편집시에는 어려운 문제가 있다.Therefore, the conventional superimposer cannot display the screen by dividing the screen horizontally, and there is a difficult problem when editing characters in one screen.

따라서 본 발명의 목적은 수퍼 임포저의 하나의 화면을 수평분할하여 소망하는 구간만을 분할하여 디스플레이하는 방식을 제공함에 있다.Accordingly, an object of the present invention is to provide a method of horizontally dividing one screen of a superimposer to divide and display only a desired section.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 발명에 따른 회로도로서, 하나의 영상화면중 소망하는 수평영역의 스타트 어드레스 SRA 및 종료어드레스 ERA을 저장하는 비교어드레스를 저장하여 출력하는 비교어드레스 저장부(10)와, 하나의 영상화면에 대한 행어드레스를 발생하여 출력하는 행어드레스 발생부(20)와, 상기 비교어드레스 저장부(10)의 스타트 지정어드레스 SRA와 행어드레스 발생부(20)의 행어드레스 RA를 비교하여 일치시에만 수평분할 개시신호 SAC를 출력하는 시작어드레스 비교기(30)와, 상기 비교어드레스 저장부(10)의 종료 지정어드레스 ERA와 행어드레스 발생부(20)와 행어드레스 RA를 비교하여 일치시에 수평분할 종료신호 EAC를 출력하는 종료어드레스 비교기(40)와, 상기 시작어드레스 비교기(30)와 종료어드레스 비교기(40)에서 각각 출력되는 수평분할 개시 및 종료신호 SAC,EAC가 입력되는 동안 수평디스플레이 할수 있는 제어신호인 구간 제어신호를 출력하는 구간신호 출력부(50)와, 슈퍼 임포저로부터 출력되는 하나의 화면신호를 상기 구간신호 출력부(50)의 구간 제어신호에 의해 인에이블되어 캐이팅 출력하는 게이트(60)로 구성된다.1 is a circuit diagram according to the present invention, a comparison address storage unit 10 for storing and outputting a comparison address for storing a start address SRA and an end address ERA of a desired horizontal area in one image screen, and one image screen. The row address generation unit 20 for generating and outputting a row address for the row is compared with the start designation address SRA of the comparison address storage unit 10 and the row address RA of the row address generation unit 20 to be horizontal only when they match. Comparing the start address comparator 30 outputting the split start signal SAC, the end designation address ERA of the comparison address storage section 10, the row address generation section 20, and the row address RA, and the horizontal split end signal at the same time. An end address comparator 40 for outputting an EAC, a horizontal division start and end signal SAC output from the start address comparator 30 and the end address comparator 40, respectively; A section signal output section 50 for outputting a section control signal which is a control signal capable of horizontal display while the EAC is input, and one screen signal output from the superimposer section section control signal of the section signal output section 50. It is configured by the gate 60 is enabled by the gated output.

제2도는 본 발명을 설명하기 위한 도면이다.2 is a view for explaining the present invention.

도면중 RAO-RAn는 하나의 화면에 대한 행어드레스이다.RAO-RAn in the figure is a row address for one screen.

우선 제1도의 게이트(60)의 일측에 입력되는 수퍼 임포저 입력신호(SII)에 대하여 설명한다.First, the superimposor input signal SII input to one side of the gate 60 of FIG. 1 will be described.

수퍼 임포저라 함은 전술한 바와 같이 하나의 화면에 대한 문자영상신호를 메모리 1페이지 영역내에 저장하고 있다.As described above, the superimposor stores the character image signal for one screen in the memory 1 page area.

본 발명에서는 메모리에 저장된 화면을 제2a도와 같이 2개의 화면으로 분할하여 입력시킨 것을 사용한다.In the present invention, a screen stored in the memory is divided into two screens and inputted as shown in FIG. 2A.

지금 유저의 지정에 의해 마이컴(도시하지 않음)으로부터 비교하여야 할 수평분할 시작어드레스 SRA와 수평분할 종료어드레스 ERA가 출력되면 비교어드레스 저장부(10)가 이를 저장한다.When the horizontal division start address SRA and the horizontal division end address ERA to be compared from the microcomputer (not shown) are output by the user's designation, the comparison address storage unit 10 stores them.

이때 상기의 수평분할 할 시작어드레스 SRA와 종료어드레스 ERA는 유저에 의해 선정되는 것으로 이는 하기와 같이 된다.At this time, the horizontal division start address SRA and the end address ERA are selected by the user.

제2b도의 화면에서와 같이 하나의 화면을 소정상태로 분할하고저 할시, 예를들면 2b도의 행어드레스 RAO와

Figure kpo00001
사이의 "A"영역 화면분할하여 디스플레이하고저 하면 시작어드레스 SRA에 행어드레스 RAO, 종료어드레스 ERA에 행어드레스
Figure kpo00002
을 세트하면 된다.When dividing one screen into a predetermined state as in the screen of FIG. 2b, for example, the row address RAO of FIG.
Figure kpo00001
If you want to display by dividing the screen between the 'A' area, hang address RAO in start address SRA, hang address in ERA
Figure kpo00002
Just set

이때 마이컴(도시하지 않음)에서는 상기와 같이 세트된 시작어드레스 SRA와 종료어드레스 ERA를 비교 어드레스로서 하여 비교어드레스 저장부(10)에 저장시킨다.At this time, the microcomputer (not shown) stores the set start address SRA and the end address ERA in the comparison address storage unit 10 as a comparison address.

상기 비교어드레스 저장부(10)는 입력된 비교어드레스를 마이컴의 제어에 의해 저장하며, 시작어드레스 SRA는 시작어드레스 비교기(30)에 입력시키고 종료어드레스 ERA는 종료어드레스 비교기(40)에 입력시킨다.The comparison address storage unit 10 stores the input comparison address under the control of the microcomputer, the start address SRA is input to the start address comparator 30, and the end address ERA is input to the end address comparator 40.

만약 제2b도의 하나의 화면중 행어드레스

Figure kpo00003
과 RAn사이의 영역 "B"를 디스플레이하고저 하면 시작어드레스 SRA와 종료어드레스 ERA를 행어드레스
Figure kpo00004
, RAn으로 세트하면 된다.If one of the screens in Figure 2b is a hanger
Figure kpo00003
To display the area "B" between RAn and RAn, start address SRA and end address ERA are displayed.
Figure kpo00004
, RAn can be set.

한편 행어드레스 발생부(20)에서는 2b도의 행어드레스 RAO부터 RAn까지를 계속적으로 증가 발생하여 시작어드레스 비교기(30)와 종료어드레스 비교기(40)에 입력시킨다. 이때 상기 행어드레스 발생부(20)는 통상적인 어드레스 발생기로써 카운터로 구성된다.On the other hand, the row address generator 20 continuously increases and generates the row addresses RAO to RAn of 2b degrees and inputs them to the start address comparator 30 and the end address comparator 40. In this case, the row address generator 20 is a counter as a conventional address generator.

따라서 시작어드레스 비교기(30)와 종료어드레스 비교기(40) 각각은 비교어드레스 저장부(10)에서 출력 증가하는 행어드레스 RA(Row Address)를 비교하게 된다.Therefore, each of the start address comparator 30 and the end address comparator 40 compares the row address RA (Row Address), which increases in output from the comparison address storage unit 10.

상기 행어드레스 발생부(20)로부터 증가 출력되는 행어드레스가 입력된 시작어드레스 SRA와 동일하게 되면, 이를 비교하는 시작어드레스 비교기(30)가 일치신호로써 수평분할 개시신호 SAC을 구간신호 출력부(50)에 입력시킨다.When the row address incrementally output from the row address generation unit 20 is equal to the input start address SRA, the start address comparator 30 comparing the row address output unit 50 converts the horizontal division start signal SAC as a matching signal. ).

수평분할 개시신호 SAC을 입력한 구간신호 출력부(50)는 "하이"의 논리를 앤드게이트(60)에 입력시킨다.The section signal output unit 50 having received the horizontal division start signal SAC inputs the logic of " high " to the AND gate 60.

이때 앤드레이트(60)의 또다른 입력단자로는 슈퍼 임포저(도시하지 않음)으로부터 제2a와 같이 출력되는 영상데이터 신호가 입력된다.At this time, as another input terminal of the rate 60, an image data signal output as a second a from a super imposter (not shown) is input.

따라서 상기 앤드게이트(60)는 구간신호 출력부(50)에서 출력되는 구간신호 "하이"에 의해 인에이블되어 수퍼 임포저로부터 출력되는 수퍼 임포저의 비디오신호를 디스플레이 영상신호로 출력한다.Accordingly, the AND gate 60 is enabled by the section signal “high” output from the section signal output unit 50 and outputs a video signal of the super impizer output from the super impizer as a display video signal.

상기와 같은 상태에서 행어드레스 발생부(20)의 행어드레스가 계속적으로 증가되어 종료어드레스 비교기(40)에 입력되는 종료어드레스 ERA와 일치하면 종료어드레스 비교기(40)에서 수평분할 종료신호 EAC를 "하이"로 출력한다.In the above state, when the row address of the row address generation unit 20 is continuously increased to match the end address ERA input to the end address comparator 40, the end address comparator 40 sets the horizontal split end signal EAC to high. Output as ".

이때 구간신호 출력부(50)가 토들(Toggle)되어 "하이"로 출력되는 구간신호를 "로우"로 천이하여 출력한다.At this time, the section signal output unit 50 is toggled and outputs the section signal that is output as “high” to “low”.

상기 구간신호 출력부(50)의 "로우"출력에 의해 앤드게이트(60)는 디스에이블되어 슈퍼 임포저의 영상데이터신호(SII)가 차단된다.The AND gate 60 is disabled by the FLOW output of the section signal output unit 50 to block the image data signal SII of the superimposer.

따라서 구간신호 출력부(50)의 구간신호는 행어드레스 발생부(20)의 행어드레스가 시작어드레스 SRA로 될때 "하이"로 되고, 상기 행어드레스가 종료어드레스 ERA로 될때 "로우"로 된다.Therefore, the section signal of the section signal output section 50 becomes high when the row address of the row address generating section 20 becomes the start address SRA, and becomes low when the row address becomes the end address ERA.

그리고 앤드게이트(60)가 상기 구간신호 출력부(50) 구간신호 "하이"에 의해서 수퍼 임포저의 출력을 게이팅하여 디스프레이부(도시하지 않음)으로 출력함으로 수평분할된 화면만이 디스플레이된다.In addition, the AND gate 60 gates the output of the super-imposer by the section signal output section 50 section signal “high” and outputs the output to the display section (not shown) so that only the horizontally divided screen is displayed.

따라서 비교어드레스의 시작어드레스 SRR와 종료어드레스 ERA가 제2도 2a의 행어드레스 RAO와

Figure kpo00005
로 세트된 것이며, 게이트(60)에서는 제2a도의 "A"영역의 영상신호만이 출력된다.Therefore, the start address SRR and the end address ERA of the comparison address are compared with the row address RAO of FIG.
Figure kpo00005
The video signal in the region “A” of FIG. 2A is output from the gate 60.

상술한 바와 같이 본 발명은 수퍼 임포저에 저장되는 하나의 화면신호를 수평으로 분할하여 저장시키고, 그 분할된 시작어드레스와 종료어드레스를 세트하여 소망하는 화면신호에 있게 함으로 수퍼 임포저의 기능을 확장시킬 수 있다.As described above, the present invention extends the function of the superimposor by horizontally dividing and storing one screen signal stored in the superimposer, and setting the divided start and end addresses to be in the desired screen signal. Can be.

Claims (1)

수퍼 임포저의 화면 수평분할 디스플레이방식에 있어서, 하나의 영상화면중 소망하는 수평영역의 스타트 어드레스 SRA 및 종료어드레스 ERA을 지정하는 비교어드레스를 저장하여 출력하는 비교어드레스 저장부(10)와, 하나의 영상화면에 대한 행어드레스를 발생하여 출력하는 행어드레스 발생부(20)와, 상기 비교어드레스 저장부(10)의 스타트 지정어드레스 SRA와 행어드레스 발생부(20)의 행어드레스 RA를 비교하여 일치시에만 수평분할 개시신호 SAC를 출력하는 시작어드레스 비교기(30)와, 상기 비교어드레스 저장부(10)의 종료 지정어드레스 ERA와 행어드레스 발생부(20)의 행어드레스 RA를 비교하여 일치시에 수평분할 종료신호 EAC를 출력하는 종료어드레스 비교기(40)와, 상기 시작어드레스 비교기(30)와 종료어드레스 비교기(40)에서 각각 출력되는 수평분할 개시 및 종료신호 SAC,EAC가 입력되는 동안 수평디스플레이 할 수 있는 제어신호인 구간 제어신호를 출력하는 구간신호 출력부(50)와, 수퍼 임포저로부터 출력되는 하나의 화면 신호를 상기 구간신호 출력부(50)의 구간 제어신호에 의해 인에이블되어 게이팅 출력하는 게이트(60)로 구성되어 상기 앤드게이트(60)에 입력되는 하나의 화면신호중 상기 시작어드레스 및 종료어드레스 지정에 의한 수평분할 신호만이 출력도록 동작함을 특징으로 하는 방식.In the screen horizontal division display method of the superimposer, a comparison address storage unit 10 which stores and outputs a comparison address specifying a start address SRA and an end address ERA of a desired horizontal area in one image screen, and one image; The row address generation unit 20 which generates and outputs a row address for the screen and the start designating address SRA of the comparison address storage unit 10 and the row address RA of the row address generation unit 20 are compared and matched only. Comparing the start address comparator 30 for outputting the horizontal division start signal SAC, the end designation address ERA of the comparison address storage unit 10 and the row address RA of the row address generation unit 20, the horizontal division termination is performed at the same time. Horizontal division output from the end address comparator 40 for outputting the signal EAC, and the start address comparator 30 and the end address comparator 40, respectively. The section signal output section 50 outputs a section control signal which is a control signal capable of horizontal display while the start and end signals SAC and EAC are input, and one screen signal output from the superimposor. Gate 60 is enabled by the section control signal of 50 and outputs only the horizontal division signal by the start address and end address designation among one screen signal input to the AND gate 60. To operate.
KR1019890013925A 1989-09-28 1989-09-28 Horizontal division display system KR920003370B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890013925A KR920003370B1 (en) 1989-09-28 1989-09-28 Horizontal division display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890013925A KR920003370B1 (en) 1989-09-28 1989-09-28 Horizontal division display system

Publications (2)

Publication Number Publication Date
KR910007335A KR910007335A (en) 1991-04-30
KR920003370B1 true KR920003370B1 (en) 1992-04-30

Family

ID=19290256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890013925A KR920003370B1 (en) 1989-09-28 1989-09-28 Horizontal division display system

Country Status (1)

Country Link
KR (1) KR920003370B1 (en)

Also Published As

Publication number Publication date
KR910007335A (en) 1991-04-30

Similar Documents

Publication Publication Date Title
KR920015356A (en) Screen editing device during playback in electronic camera system
US4748504A (en) Video memory control apparatus
US5963221A (en) Device for writing and reading of size reduced video on a video screen by fixing read and write of alternating field memories during resize operation
KR920003370B1 (en) Horizontal division display system
US4706075A (en) Circuit arrangement and method for moving characters superimposed on an image represented by a video signal
JPS5846459A (en) Storage system for picture signal
KR0151441B1 (en) Image enlarging apparatus of image processing system
US6266095B1 (en) Apparatus and method for controlling scaler memory of video signal processing system
JPS59128862A (en) Magnifying and reduction device
KR950009701B1 (en) Circuit for memory access extetion
KR100197606B1 (en) The still camera with the enlarging function
KR100468670B1 (en) Apparatus for interfacing close caption between video decoder and display device and method thereof
KR920000577B1 (en) Horizantal divided processing system of multi-screen
JP3332180B2 (en) Image vertical enlargement device
JPS637593A (en) Frequency converting circuit
JP3143194B2 (en) Digital Camera Character Insertion Circuit
JP2943546B2 (en) Image storage circuit and video processing device using the same
JPH0443594B2 (en)
JPH05308544A (en) Video signal processor
JPH0636028A (en) Histogram generating device
JPH08340495A (en) Split screen display system
JP3332770B2 (en) Memory control circuit
KR19980058705A (en) On-Screen Display (OSD) Device and Method Using Memory Device
JPS637594A (en) Video memory device
JPS59223880A (en) Picture input device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030328

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee