JP3332180B2 - Image vertical enlargement device - Google Patents
Image vertical enlargement deviceInfo
- Publication number
- JP3332180B2 JP3332180B2 JP08110794A JP8110794A JP3332180B2 JP 3332180 B2 JP3332180 B2 JP 3332180B2 JP 08110794 A JP08110794 A JP 08110794A JP 8110794 A JP8110794 A JP 8110794A JP 3332180 B2 JP3332180 B2 JP 3332180B2
- Authority
- JP
- Japan
- Prior art keywords
- magnification
- counter
- line
- address
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 8
- 101100364827 Prochlorococcus marinus (strain SARG / CCMP1375 / SS120) ahcY gene Proteins 0.000 description 1
- 101150081953 SAM1 gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ノンインターレース表
示する表示装置に用いて好適な画像を垂直方向に任意に
拡大することができる画像垂直拡大装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image vertical enlargement device which can be used in a display device for non-interlaced display and which can arbitrarily enlarge an image in a vertical direction.
【０００２】[0002]
【従来の技術】バリアブルスキャンの表示装置において
は、種々の水平周波数（走査線数）が入力されるので、
走査線の密度が異なる。これに所定の画像をオンスクリ
ーン表示する場合には、水平方向に対してはＰＬＬ等に
よって解像度（ドットサイズ）を一定に保つことができ
るが、垂直方向に対しては走査線の密度によってドット
サイズが変化することになる。従来のバリアブルスキャ
ンの表示装置におけるオンスクリーン表示では、整数倍
の拡大表示ができるものがある程度で、整数倍の走査線
数の変化に対しては有効である。しかし、走査線数が４
００本で通常表示できるとすると、走査線数が６００本
になると、文字サイズは２／３の大きさになってしま
う。走査線数が８００本になると、文字サイズを２倍に
拡大することにより走査線数４００本と同じ文字サイズ
とすることができるが、走査線が６００本の時に文字サ
イズを２倍に拡大すると、文字サイズは走査線数４００
本に対して４／３倍となり、文字サイズが大きくなって
しまう。2. Description of the Related Art In a variable scan display device, various horizontal frequencies (the number of scanning lines) are input.
Different scan line densities. In the case where a predetermined image is displayed on-screen, the resolution (dot size) can be kept constant by a PLL or the like in the horizontal direction, but the dot size in the vertical direction depends on the density of scanning lines. Will change. In an on-screen display in a conventional variable scan display device, an image which can be enlarged and displayed at an integral multiple is somewhat effective, and is effective against a change in the number of scanning lines which is an integral multiple. However, if the number of scanning lines is 4
Assuming that normal display can be performed with 00 lines, if the number of scanning lines reaches 600, the character size becomes ２. When the number of scanning lines becomes 800, the character size can be made twice as large as the number of scanning lines by expanding the character size twice. However, when the number of scanning lines is 600, the character size is doubled. , Character size is 400 scanning lines
This is 4/3 times the size of a book, and the character size increases.
【０００３】従って、このような場合には小数点以下の
倍率（２-n倍：ｎは正の整数）で拡大倍率を設定するこ
とが必要となる。小数点以下の倍率で拡大倍率を設定す
ることができる従来の画像垂直拡大装置の一例として、
特開平２−１１０４９７号に開示されているものがあ
る。Accordingly, in such a case, it is necessary to set the enlargement magnification by a magnification below the decimal point (2- n times: n is a positive integer). As an example of a conventional image vertical enlargement device that can set an enlargement magnification at a magnification below the decimal point,
There is one disclosed in JP-A-2-110497.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上記の
公報に開示されている従来の画像垂直拡大装置は、重複
するスキャンラインアドレスをレジスタに設定する方式
であるので、重複するスキャンライン数分のレジスタが
必要となる上、スキャンライン２本の重複はできるが３
本の重複はできず、任意の小数点以下の拡大倍率で画像
を垂直拡大することができないという問題点があった。
本発明はこのような問題点に鑑みなされたものであり、
任意の小数点以下の拡大倍率で画像を垂直拡大すること
ができる画像垂直拡大装置を提供することを目的とす
る。However, the conventional vertical image enlargement device disclosed in the above publication is of the type in which overlapping scan line addresses are set in registers. Is required, and two scan lines can be overlapped, but 3
There is a problem that the book cannot be overlapped and the image cannot be vertically enlarged at an arbitrary magnification below the decimal point.
The present invention has been made in view of such problems,
It is an object of the present invention to provide an image vertical enlargement device capable of vertically enlarging an image at an arbitrary magnification below a decimal point.
【０００５】[0005]
【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、表示クロック及び画像デ
ータが入力され、前記表示クロックによって前記画像デ
ータをシリアルデータとして出力するビデオＲＡＭと、
Ｋ１ビットの整数部とＫ２ビットの少数部を有するＫビ
ットの倍率データｎ及び水平同期信号の２K2倍のクロッ
クが入力され、水平同期信号の２K2／ｎ倍のラインカウ
ントクロックを出力する倍率カウンタと、垂直ブランキ
ング信号と前記ラインカウントクロックが入力され、前
記ビデオＲＡＭに書き込まれた前記画像データを読み出
すためのラインアドレスを生成して出力するラインアド
レスカウンタと、前記ラインアドレスと前記ビデオＲＡ
Ｍに前記画像データを書き込むためのアドレスとが入力
され、前記ラインアドレスと前記画像データを書き込む
ための前記アドレスとを切り換えて前記ビデオＲＡＭに
入力するアドレスマルチプレクサとを設けて構成したこ
とを特徴とする画像垂直拡大装置を提供するものであ
る。According to the present invention, there is provided a video RAM which receives a display clock and image data and outputs the image data as serial data according to the display clock. ,
A K-bit magnification data n having an integer part of K1 bits and a decimal part of K2 bits and a clock of 2 K2 times the horizontal synchronization signal are inputted, and a magnification for outputting a line count clock of 2 K2 / n times the horizontal synchronization signal A counter, a vertical blanking signal and the line count clock, and a line address counter for generating and outputting a line address for reading the image data written in the video RAM;
An address for writing the image data is input to M, and an address multiplexer for switching between the line address and the address for writing the image data and inputting to the video RAM is provided. To provide a vertical image enlargement device.
【０００６】[0006]
【実施例】以下、本発明の画像垂直拡大装置について、
添付図面を参照して説明する。図１は本発明の画像垂直
拡大装置の一実施例を示すブロック図、図２は図１中の
倍率カウンタ４の具体的構成を示すブロック図、図３は
本発明の画像垂直拡大装置の動作を説明するための図、
図４は本発明の画像垂直拡大装置による拡大動作を示す
図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an image vertical enlarging apparatus according to the present invention will
This will be described with reference to the accompanying drawings. FIG. 1 is a block diagram showing an embodiment of an image vertical enlarging apparatus of the present invention, FIG. 2 is a block diagram showing a specific configuration of a magnification counter 4 in FIG. 1, and FIG. 3 is an operation of the image vertical enlarging apparatus of the present invention. A diagram for explaining the
FIG. 4 is a diagram showing an enlargement operation by the image vertical enlargement device of the present invention.
【０００７】図１において、画像メモリであるビデオＲ
ＡＭ１はシリアル・アクセス・メモリ（ＳＡＭ）１ａと
ランダム・アクセス・メモリ（ＲＡＭ）１ｂとより構成
されている。このビデオＲＡＭ１におけるＳＡＭ１ａに
は表示クロックが入力され、ＲＡＭ１ｂには図示してい
ないＣＰＵよりオンスクリーン表示のための画像データ
が入力される。一方、倍率カウンタ４にはＣＰＵより任
意の倍率を設定するための倍率データｎが入力され、ま
た、水平同期信号ｆｈの２K2倍（K2は正の整数）のクロ
ック２K2ｆｈが入力される。倍率カウンタ４は後に詳述
するようにクロック２K2ｆｈを倍率データｎで分周した
ラインカウントクロック（２K2／ｎ）ｆｈを生成してラ
インアドレスカウンタ３に供給する。In FIG. 1, a video R as an image memory
The AM 1 includes a serial access memory (SAM) 1a and a random access memory (RAM) 1b. A display clock is input to the SAM 1a of the video RAM 1, and image data for on-screen display is input to the RAM 1b from a CPU (not shown). On the other hand, magnification data n for setting an arbitrary magnification from the CPU is input to the magnification counter 4 and a clock 2 K2 fh of 2 K2 times (K2 is a positive integer) of the horizontal synchronization signal fh is input. . The magnification counter 4 generates a line count clock (2 K2 / n) fh obtained by dividing the clock 2 K2 fh by the magnification data n and supplies it to the line address counter 3 as described in detail later.
【０００８】ラインアドレスカウンタ３には垂直ブラン
キング信号ＶＢＬＫが入力される。そして、ラインアド
レスカウンタ３は垂直ブランキング信号ＶＢＬＫにより
ブランキング期間リセットされ、非ブランキング期間に
順次、ラインアドレスを発生し、アドレスマルチプレク
サ（ＭＰＸ）２に入力する。ＭＰＸ２はＣＰＵより入力
されるビデオＲＡＭ１に画像データを書き込むためのア
ドレスとラインアドレスカウンタ３より入力されるライ
ンアドレスとを切り換えてビデオＲＡＭ１に供給する。
ラインアドレスカウンタ３が表示装置における１スキャ
ンアドレスに対し、１行ずつラインアドレスを更新する
ことにより、ビデオＲＡＭ１のＲＡＭ１ｂに書き込まれ
た画像データ（ビットイメージ）が１行ずつＳＡＭ１ａ
に転送され、シリアル変換されて出力される。ＳＡＭ１
ａより出力されたデータはＤ／Ａ変換器５によってＤ／
Ａ変換され、図示していない表示装置に表示される。The line address counter 3 receives a vertical blanking signal VBLK. Then, the line address counter 3 is reset by a vertical blanking signal VBLK during a blanking period, sequentially generates line addresses during a non-blanking period, and inputs the line addresses to the address multiplexer (MPX) 2. The MPX 2 switches between an address for writing image data in the video RAM 1 input from the CPU and a line address input from the line address counter 3 and supplies the video RAM 1 to the video RAM 1.
The line address counter 3 updates the line address line by line with respect to one scan address in the display device, so that the image data (bit image) written in the RAM 1b of the video RAM 1 becomes SAM 1a line by line.
And converted to serial for output. SAM1
The data output from a is converted by the D / A converter 5 into D / A
A conversion is performed and displayed on a display device (not shown).
【０００９】このように構成される本発明の画像垂直拡
大装置において、画像データを垂直方向に拡大するため
には、ラインアドレスカウンタ３のラインアドレス出力
を表示装置のスキャンラインに対して重複するようにす
れば、同じ表示データが連続するスキャンラインに表示
されるようになり、画面上では垂直方向に拡大されるこ
ととなる。このラインアドレスカウンタ３のカウントを
制御するのが倍率カウンタ４である。ラインアドレスカ
ウンタ３は倍率カウンタ４より出力されるクロックをカ
ウントする。従って、倍率カウンタ４より出力されるク
ロックを整数倍だけではなく少数部を含めたカウントを
行うことにより、２-n倍単位で倍率を制御することがで
きる。In the vertical image enlargement apparatus of the present invention having the above-described configuration, in order to enlarge the image data in the vertical direction, the line address output of the line address counter 3 overlaps the scan lines of the display device. In this case, the same display data is displayed on successive scan lines, and is enlarged in the vertical direction on the screen. The magnification counter 4 controls the count of the line address counter 3. The line address counter 3 counts the clock output from the magnification counter 4. Accordingly, the clock output from the magnification counter 4 is counted not only by an integer multiple but also by a fractional part, whereby the magnification can be controlled in units of 2 −n times.
【００１０】ここで、倍率カウンタ４は図２に示すよう
に構成され、以下のように動作する。倍率カウンタ４
は、カウンタ４１，コンパレータ４２，倍率設定レジス
タ４３，ＮＡＮＤ回路４４，インバータ４５より構成さ
れている。図２において、カウンタ４１には水平同期信
号ｆｈの２K2倍のクロック２K2ｆｈが入力され、倍率設
定レジスタ４３には倍率データｎが入力される。コンパ
レータ４２は倍率設定レジスタ４３に設定された倍率デ
ータとカウンタ４１によるクロック２K2ｆｈのカウント
とを比較し、値が一致するとラインカウントクロック
（２K2／ｎ）ｆｈを出力する。ＮＡＮＤ回路４４はクロ
ック２K2ｆｈをインバータ４５によって反転したパルス
とラインカウントクロック（２K2／ｎ）ｆｈとのＮＡＮ
Ｄをとり、カウンタリセットパルス（負のパルス）をカ
ウンタ４１に入力してカウンタ４１をクリアする。カウ
ンタ４１がリセットされると、コンパレータ４２はライ
ンカウントクロック（２K2／ｎ）ｆｈを“Ｌ（ロー）”
として次の一致条件が整うまでラインカウントクロック
（２K2／ｎ）ｆｈを“Ｌ”に保持する。Here, the magnification counter 4 is configured as shown in FIG. 2, and operates as follows. Magnification counter 4
Comprises a counter 41, a comparator 42, a magnification setting register 43, a NAND circuit 44, and an inverter 45. 2, a counter 2 receives a clock 2 K2 fh that is 2 K2 times the horizontal synchronizing signal fh, and a magnification setting register 43 receives magnification data n. The comparator 42 compares the magnification data set in the magnification setting register 43 with the count of the clock 2 K2 fh by the counter 41, and outputs a line count clock (2 K2 / n) fh when the values match. The NAND circuit 44 is a NAN of a pulse obtained by inverting the clock 2 K2 fh by the inverter 45 and a line count clock (2 K2 / n) fh.
D is taken and a counter reset pulse (negative pulse) is input to the counter 41 to clear the counter 41. When the counter 41 is reset, the comparator 42 sets the line count clock (2 K2 / n) fh to “L (low)”.
Hold the line count clock (2 K2 / n) fh at “L” until the next matching condition is satisfied.
【００１１】さらに、一例としてカウンタ４１，コンパ
レータ４２，倍率設定レジスタ４３を８ビットとし、カ
ウンタ４１と倍率設定レジスタ４３の下位３ビットを少
数部（Ｋ２ビット）、上位５ビットを整数部（Ｋ１ビッ
ト）とする。ここで、Ｋ２は３であるので２3 より８と
なり、カウンタ４１が整数値１を１水平期間にカウント
するには、８クロック必要である。従って、この場合に
は８ｆｈをカウンタ４１に与える。これにより、カウン
タ４１は１水平期間に８回のカウントを行う。図２に示
すように、倍率設定レジスタ４３に２進で“００００１
１００”の倍率が設定されているとすると、下位３ビッ
トは少数部であるので、１＋２-1＝１．５となり、１０
進で１．５倍の倍率が設定されていることになる。Further, as an example, the counter 41, the comparator 42, and the magnification setting register 43 have 8 bits, the lower 3 bits of the counter 41 and the magnification setting register 43 are a decimal part (K2 bit), and the upper 5 bits are an integer part (K1 bit). ). Here, since K2 is 3, it becomes 8 from 2 3 , and 8 clocks are necessary for the counter 41 to count the integer value 1 in one horizontal period. Therefore, in this case, 8fh is given to the counter 41. Thus, the counter 41 counts eight times in one horizontal period. As shown in FIG. 2, the magnification setting register 43 stores “00001” in binary.
Assuming that a magnification of 100 ″ is set, the lower 3 bits are a decimal part, so that 1 + 2 −1 = 1.5, and 10
In other words, a magnification of 1.5 times is set.
【００１２】ここでは、８ビットの内、下位の３ビット
を少数部としたが、これに限定されず、下位４ビットを
少数部としてもよい。この場合は２4 ＝１６より１６ｆ
ｈをカウンタ４１に与えることになる。即ち、倍率デー
タｎをＫビットとし、その内、上位のＫ１ビットを整数
部、下位のＫ２ビットを少数部とすれば、カウンタ４１
には水平同期信号ｆｈの２K2倍のクロックを与える。Here, the lower 3 bits of the 8 bits are set as the decimal part, but the present invention is not limited to this, and the lower 4 bits may be set as the decimal part. In this case, 16f from 2 4 = 16
h is given to the counter 41. That is, if the magnification data n is K bits, of which the upper K1 bit is an integer part and the lower K2 bit is a decimal part, the counter 41
Is supplied with a clock which is 2 K2 times the horizontal synchronizing signal fh.
【００１３】このような構成において、１．５倍の倍率
が設定されている場合には、ラインカウントクロック
（２K2／ｎ）ｆｈが１．５Ｈ周期で倍率カウンタ４より
発生し、１．７５倍の倍率が設定されている場合には、
ラインカウントクロック（２K2／ｎ）ｆｈが１．７５Ｈ
周期で倍率カウンタ４より発生することとなる。従っ
て、スキャンラインとラインアドレスカウンタ３の値と
の関係は、１．５倍の倍率及び１．７５倍の倍率の時、
それぞれ図３（Ａ），（Ｂ）に示すようになる。In such a configuration, when a magnification of 1.5 is set, the line counter clock (2 K2 / n) fh is generated by the magnification counter 4 at a period of 1.5H, and 1.75. If the magnification is set to
Line count clock (2 K2 / n) fh is 1.75H
It is generated by the magnification counter 4 in a cycle. Therefore, the relationship between the scan line and the value of the line address counter 3 is 1.5 times and 1.75 times,
3A and 3B respectively.
【００１４】すると、ビデオＲＡＭ１に入力するアドレ
スが指定された倍率に従って重複しながら増加するの
で、表示装置に表示される画像は、１．５倍の倍率及び
１．７５倍の倍率の時、それぞれ一例として図４
（Ａ），（Ｂ）に示すように拡大されて表示される。従
って、走査線の密度が異なる表示装置においても、実際
には見かけ上、オンスクリーン表示の画像を略一定の大
きさで表示することが可能となる。このように、本発明
の画像垂直拡大装置においては、倍率カウンタ４に倍率
データｎを入力するだけで画像データを任意の小数点以
下の拡大倍率で拡大することができる。なお、本発明の
構成によれば、１倍以下の設定も可能であるので、ライ
ンアドレスを間引くことによって、画像データを縮小す
ることも可能である。Then, the addresses input to the video RAM 1 are increased while overlapping according to the designated magnification, so that the images displayed on the display device are 1.5 times magnification and 1.75 times magnification, respectively. FIG. 4 as an example
The image is enlarged and displayed as shown in (A) and (B). Accordingly, even in a display device having different scanning line densities, it is actually possible to display an on-screen display image with a substantially constant size. As described above, in the image vertical enlarging device of the present invention, the image data can be enlarged at an arbitrary magnification below the decimal point only by inputting the magnification data n to the magnification counter 4. In addition, according to the configuration of the present invention, since the setting can be set to 1 or less, the image data can be reduced by thinning out the line addresses.
【００１５】[0015]
【発明の効果】以上詳細に説明したように、本発明の画
像垂直拡大装置は、倍率データを入力するだけで任意の
小数点以下の拡大倍率で画像を垂直拡大することができ
る。従って、本発明の画像垂直拡大装置をノンインター
レース表示するバリアブルスキャンの表示装置に用いれ
ば、走査線の密度が異なっても、画像を略一定の大きさ
で表示することができる。As described in detail above, the image vertical enlarging apparatus of the present invention can vertically enlarge an image at an arbitrary magnification below the decimal point only by inputting magnification data. Therefore, if the image vertical enlargement device of the present invention is used for a variable scan display device that performs non-interlaced display, an image can be displayed with a substantially constant size even if the density of scanning lines is different.
【図１】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
【図２】図１中の倍率カウンタ４の具体的構成を示すブ
ロック図である。FIG. 2 is a block diagram showing a specific configuration of a magnification counter 4 in FIG.
【図３】本発明の動作を説明するための図である。FIG. 3 is a diagram for explaining the operation of the present invention.
【図４】本発明による拡大動作を示す図である。FIG. 4 is a diagram showing an enlarging operation according to the present invention.
１ ビデオＲＡＭ ２ アドレスマルチプレクサ ３ ラインアドレスカウンタ ４ 倍率カウンタ ５ Ｄ／Ａ変換器 DESCRIPTION OF SYMBOLS 1 Video RAM 2 Address multiplexer 3 Line address counter 4 Magnification counter 5 D / A converter
フロントページの続き (56)参考文献 特開 昭61−139163（ＪＰ，Ａ) 特開 平４−53347（ＪＰ，Ａ) 特開 平４−204999（ＪＰ，Ａ) 特開 平５−158464（ＪＰ，Ａ) 特開 平６−161881（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 5/00 - 5/40 G06T 3/40 H04N 1/393 Continuation of the front page (56) References JP-A-61-139163 (JP, A) JP-A-4-53347 (JP, A) JP-A-4-204999 (JP, A) JP-A-5-158464 (JP) , A) JP-A-6-161881 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G09G 5/00-5/40 G06T 3/40 H04N 1/393
Claims (1)
前記表示クロックによって前記画像データをシリアルデ
ータとして出力するビデオＲＡＭと、 Ｋ１ビットの整数部とＫ２ビットの少数部を有するＫビ
ットの倍率データｎ及び水平同期信号の２K2倍のクロッ
クが入力され、水平同期信号の２K2／ｎ倍のラインカウ
ントクロックを出力する倍率カウンタと、 垂直ブランキング信号と前記ラインカウントクロックが
入力され、前記ビデオＲＡＭに書き込まれた前記画像デ
ータを読み出すためのラインアドレスを生成して出力す
るラインアドレスカウンタと、 前記ラインアドレスと前記ビデオＲＡＭに前記画像デー
タを書き込むためのアドレスとが入力され、前記ライン
アドレスと前記画像データを書き込むための前記アドレ
スとを切り換えて前記ビデオＲＡＭに入力するアドレス
マルチプレクサとを設けて構成したことを特徴とする画
像垂直拡大装置。1. A display clock and image data are input,
A video RAM that outputs the image data as serial data in accordance with the display clock; a K-bit magnification data n having an integer part of K1 bits and a decimal part of K2 bits; and a clock of 2 K2 times the horizontal synchronization signal, A magnification counter for outputting a line count clock of 2K2 / n times the horizontal synchronizing signal; a vertical blanking signal and the line count clock being inputted; and a line address for reading the image data written in the video RAM. A line address counter for generating and outputting, the line address and an address for writing the image data in the video RAM are input, and switching between the line address and the address for writing the image data is performed by switching the video address. Address multiplexer to input to RAM And a vertical enlargement device for an image.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08110794A JP3332180B2 (en) | 1994-03-29 | 1994-03-29 | Image vertical enlargement device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08110794A JP3332180B2 (en) | 1994-03-29 | 1994-03-29 | Image vertical enlargement device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07271340A JPH07271340A (en) | 1995-10-20 |
| JP3332180B2 true JP3332180B2 (en) | 2002-10-07 |
Family
ID=13737165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08110794A Expired - Lifetime JP3332180B2 (en) | 1994-03-29 | 1994-03-29 | Image vertical enlargement device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3332180B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005099516A (en) * | 2003-09-25 | 2005-04-14 | Sony Corp | Image processing circuit and image display device |
-
1994
- 1994-03-29 JP JP08110794A patent/JP3332180B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07271340A (en) | 1995-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4904990A (en) | Display control device | |
| JP2896103B2 (en) | Scaled video output generator overlaid on computer graphic output | |
| US5602565A (en) | Method and apparatus for displaying video image | |
| JPH05167993A (en) | Image conversion device capable of compensating resolution | |
| JPH01194082A (en) | Image magnifying device | |
| JPH05158464A (en) | Resolution converting circuit | |
| US5880741A (en) | Method and apparatus for transferring video data using mask data | |
| US5963221A (en) | Device for writing and reading of size reduced video on a video screen by fixing read and write of alternating field memories during resize operation | |
| JP3332180B2 (en) | Image vertical enlargement device | |
| JP3154190B2 (en) | General-purpose scanning cycle converter | |
| JP2599045B2 (en) | Vertical expansion circuit | |
| JPH11338454A (en) | On-screen display circuit | |
| JP2853743B2 (en) | Video printer | |
| JP2820068B2 (en) | Image data synthesis display device | |
| JP3307736B2 (en) | Image data transfer device | |
| JP3022664B2 (en) | Image display size variable circuit | |
| JPH07134576A (en) | Image enlarging device | |
| JPH11288257A (en) | Method and device for compression display | |
| JPH10274974A (en) | Image display controller | |
| JPH0583652A (en) | Image magnifying device | |
| JPH06261262A (en) | Multi-screen display method | |
| JPH0795227B2 (en) | Display control device and method | |
| JPS5915981A (en) | Display control system for crt display | |
| JPS60189788A (en) | Paning control circuit for crt display unit | |
| JPH05119749A (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130726 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |