KR920001997Y1 - Linear position variable circuit of subsidiary screen - Google Patents

Abstract

내용 없음.No content.

Description

자화면의 선형적 위치 가변회로Linear position variable circuit of own screen

제 1 도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 업-다운 카운터 11: 어드레스 발생부10: Up-down counter 11: address generator

12 : 윈도우신호 발생부 13 : 위치검출부12: window signal generation unit 13: position detection unit

AN1, AN2 : 논리소자AN1, AN2: logic element

본 고안은 텔리비젼(Televison)이나 VTR(Vodeo Tape Recorder)에 있어서 PIP(Picture in Picture)장치에 관한 것으로, 특히 모화면상에 삽입된 자화면의 위치를 가변하는 회로에 관한 것이다.The present invention relates to a picture in picture (PIP) device in a television (Televison) or a Vodeo Tape Recorder (VTR), and more particularly to a circuit for varying the position of a magnetic screen inserted on a mother screen.

텔리비젼이나 VTR에 있어서 PIP화면표시시 모화면상에 삽입된 자화면의 위치는 시청자의 조작에 의해 가변 되도록 되어 있다. 현재 텔리비젼이나 VTR에 있어서 자화면이 모화면상에 삽입되는 위치의 가변가능 횟수는 극히 제한적이벼 가변위치 변위폭도 상당히 컸다. 그러므로 시청자는 모화면에 삽입되는 자화면의 위치를 원하는 위치에 마음대로 조절할 수 없었다.In television or VTR, the position of the child screen inserted on the mother screen during PIP screen display is changed by the viewer's operation. In the present television or VTR, the variable number of positions where the magnetic screen is inserted on the mother screen is extremely limited, and the variable position displacement width is also considerably large. Therefore, the viewer could not arbitrarily adjust the position of the child screen inserted in the mother screen to the desired position.

따라서 본 고안의 목적은 PIP장치에 있어서, 모화면에 삽입되는 자화면의 위치를 선형적으로 가변되도록하여 시청자가 자화면의 위치를 원하는 위치로 조절할 수 있는 자화면의 선형적 위치 가변회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a linear position variable circuit of a child screen in which the viewer can adjust the position of the child screen to a desired position by linearly varying the position of the child screen inserted into the mother screen. Is in.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제 1 도는 본 발명의 회로도로서, 자화면의 위치를 지정하는 위치데이터를 발생하기 위한 업-다운 카운터(10)와, 상기 업-다운 카운터(0)의 출력인 위치데이터를 인입한 후 상기 위치데이터의 값으로 부터 순차적으로 증가되는 순차 어드레스를 발생하여 메모리에 공급하기 위한 어드레스발생 카운터(11)와, 상기 어드레스발생 카운터(11)의 순차어드레스를 인입하여 상기 순차어드레스의 논리값이 일정범위 동안에 윈도우신로호를 발생하는 윈도우신호 발생부(13)와, 상기 어드레스발생 카운터(11)와 공통으로 상기 업- 다운 카운터(10)의 출력인 위치데이터를 인입하여 최저 및 최고 한계값과 비교함으로 최상 및 최하측 가변 제동신호를 발생하는 위치검출부(13)와, 상기 위치검출부(13)의 최상측 가변 제동신호에 의해 마이콤으로 부터 인가되는 상향위치 가변용 클럭을 상기 업-다운 카운터(10)의 업단자로 전송하거나 차단하는 논리소자(AN1)와, 상기 위치검출부(13)의 최하측 가변 제동신호에 의해 마이콤으로 부터 인가되는 하향위치 가변용 클럭을 상기 업-다운 카운터(10)의 다운단자로 전송하거나 차단하는 논리소자(AN2)로 구성한다.1 is a circuit diagram of the present invention, in which an up-down counter 10 for generating position data designating a position of a child screen and position data which is an output of the up-down counter 0 are inserted into the position; An address generation counter 11 for generating a sequential address sequentially increased from the value of data and supplying it to the memory, and a sequential address of the address generation counter 11 are inserted into the logical value of the sequential address for a predetermined range. The window signal generator 13 generating the window signal and the position data which is the output of the up-down counter 10 are input in common with the address generation counter 11 and compared with the minimum and maximum threshold values. The position detection unit 13 generating the highest and lowest variable braking signals and the upward position applied from the microcomputer by the highest variable braking signal of the position detection unit 13 A logic element AN1 which transmits or blocks a clock for the up-down counter 10 to the up terminal of the up-down counter 10, and a down-position variable clock applied from the microcomputer by the lowest variable braking signal of the position detector 13; It consists of a logic element (AN2) for transmitting or blocking to the down terminal of the up-down counter (10).

따라서 본 고안을 제 1 도를 참조하여 상세히 설명한다.Therefore, the present invention will be described in detail with reference to FIG.

PIP 화면 표시시 자화면의 위치를 가변하는 기본원리는 윈도우발생부(12)에서 발생되는 윈도우신호가 수직 또는 수평동기신호의 주사구간중 위치하는 구간을 조절한 것이다.The basic principle of varying the position of the child screen when the PIP screen is displayed is to adjust a section in which the window signal generated by the window generator 12 is located in the scanning section of the vertical or horizontal synchronization signal.

업-다운 카운터(10)는 마이콤으로 부터 라인(L1) 및 논리소자(AN1)를 통해 업단자로 상향위치 가변용 클럭이 인가될 때 위치데이터를 가산카운트하고, 마이콤으로부터 라인(L2) 및 논리소자(AN2)를 통해 다운단자로 하향위치 가변용 클럭이 인가될 때 위치데이터를 감산카운트 한다.The up-down counter 10 counts the position data when the clock for up position variable is applied from the microcomputer to the up terminal through the line L1 and the logic element AN1, and the line L2 and the logic from the microcomputer. The position data is subtracted when the down position variable clock is applied to the down terminal through the device AN2.

그리고 상기 업-다운(10)의 출력인 위치데이터를 인입하는 우치검출부(13)는 상기 위치데이터가 미리 설정된 최고 한계값과 최저 한계값과 최저 한계값과 비교하여 최상 및 최하측 가변 제동신호를 한다.In addition, the rain detector 13 which receives the position data which is the output of the up-down 10 compares the position data with a preset maximum limit value, a minimum limit value, and a minimum limit value to generate the highest and lowest variable braking signals. do.

상기 최상측 가변 제동신호는 위치데이터가 최고 한계값일 때 로우논리상태를 갖고 위치데이터가 최고 한계값 보다 작은 경우엔 하이논리상태를 갖는다. 그리고 최하측 가변 제동신호는 위치데이터가 최저 한계값과 같을 경우 로우논리상태를 갖고 위치데이터가 최저 한계값 보다 클 경우엔 하이논리상태를 갖는다.The uppermost variable braking signal has a low logic state when the position data is the highest limit value and has a high logic state when the position data is smaller than the maximum limit value. The lowest variable braking signal has a low logic state when the position data is equal to the lowest limit value and a high logic state when the position data is larger than the low limit value.

논리소자(AN1)는 상기 위치검출부(13)로 부터 인가되는 최상측 가변 제동신호가 하이논리상태일때만 라인(L1)을 통해 마이콤으로 부터 인가되는 상향위치 가변용 클럭을 상기 업-다운 카운터(10)의 업단자로 전송한다. 그리고 논리소자(AN2)도 상기 위치검출부(13)로 부터 인가되는 최하측 가변 제동신호가 하이논리상태 일때에만 라인(L2)을 통해 마이콤으로 부터 인입되는 하향위치 가변용 클럭을 상기 업-다운 카운터(10)의 다운단자로 전송한다.The logic device AN1 receives the up-down counter for the up-down counter that is applied from the microcomputer through the line L1 only when the uppermost variable braking signal applied from the position detector 13 is in a high logic state. Transfer to the up terminal of 10). The up-down counter also includes a logic device AN2 which receives a variable clock for downward position input from the microcomputer through the line L2 only when the lowest variable braking signal applied from the position detector 13 is in a high logic state. Transmit to the down terminal of (10).

상기 위치검출부(13)는 상기 업-다운 카운처(10)의 출력이 최고, 최저값 범위에 있는가를 감지하여 자화면이 모화면의 일정범위 밖에 위치하는 것을 예방하기 위한 것이다.The position detection unit 13 detects whether the output of the up-down counter 10 is in the high and low value ranges, and prevents the child screen from being located outside a certain range of the parent screen.

어드레스 발생부(11)는 분주회로로 부터 두 라인(L3, L4)을 통해 로드단자(Load) 및 클럭단자(CLK)로 수직 동기신호 및 수평동기신호가 인입되는 경우엔 수직동기신호에 의해 상기 업-다운 카운터(10)의 출력인 위치데이터를 입력한 다음 수평동기 신호에 의해 1씩 가산카운트 함으로써 상기 위치데이터 값으로 부터 1씩 증가하는 순차어드레스를 발생하여 메모리 및 윈도우신호 발생부(13)에 공급한다.The address generator 11 is a vertical synchronization signal when the vertical synchronization signal and the horizontal synchronization signal are introduced into the load terminal (Load) and the clock terminal (CLK) through the two lines (L3, L4) from the division circuit. After inputting the position data which is the output of the up-down counter 10 and counting by 1 by the horizontal synchronization signal, the memory device and the window signal generator 13 generate a sequential address that increases by 1 from the position data value. To feed.

이 경우 윈도신호 발생부(13)은 상기 어드레스 발생부(11)로 부터 인가되는 순차어드레스가 일정범위값 (예를들면(00)_Hex- (40)_Hex)일 경우에 하이 또는 로우 논리상태를 갖는 수직 윈도우 신호를 발생한다.In this case, the window signal generator 13 may set a high or low logic state when the sequential address applied from the address generator 11 has a predetermined range value (for example, (00) _Hex- (40) _Hex ). To generate a vertical window signal.

반면에 분주회로부로 부터 두 라인(L3, L4)을 통해 로드단자(Load) 및 클럭단자(CLK)로 수평동기신호 및 색부반송파신호가 인입되는 경우에 어드레스 발생부(11)는 수평동기신호에 의해 상기 업-다운 카운터(10)의 출력인 위치데이터를 입력한 다음 색부 반송파 신호 Clock에 의해 1씩 가산카운터 함으로서 상기 위치데이터로부터 1씩 증가하는 순차 컬럼어드레스를 발생하여 메모리 및 윈도우신호 발생부(12)에 공급한다. 이때 윈도우신호 발생부(12)는 상기 어드레스 발생부(11)로 부터 인입되는 순차로우어드레스가 일벙범위값일 경우에 하이 또는 로우논리상태를 유지하는 수평윈도우 신호를 발생한다.On the other hand, when the horizontal synchronizing signal and the color carrier signal are introduced from the frequency divider circuit into the load terminal and the clock terminal CLK through two lines L3 and L4, the address generator 11 is connected to the horizontal synchronizing signal. Inputting the position data which is the output of the up-down counter 10, and then counting by 1 by the color carrier signal clock to generate a sequential column address that increases by 1 from the position data to generate a memory and window signal generator ( 12). In this case, the window signal generation unit 12 generates a horizontal window signal that maintains a high or low logic state when the sequential low addresses drawn from the address generation unit 11 have a range value.

그러므로 수평윈도우 신호나 수직윈도우 신호는 상기 위치데이터의 값이 순차적으로 증감함에 따라 수평동기 신호나 수직동기신호의 주사기간중 전단부에서 후단부 쪽으로 또는 후단부에서 전단부쪽으로 한 화소점씩 이동된다. 그리고 상기 상향위치 가변용 클럭은 시청자에 의해 키(Key)가 조작됨에 따라 마이콤이 이를 인지하여 공급한다.Therefore, the horizontal window signal or the vertical window signal is moved by one pixel point from the front end to the rear end or from the rear end to the front end of the syringe between the horizontal synchronization signal and the vertical synchronization signal as the value of the position data is sequentially increased. In addition, the upcoming position variable clock is supplied by the microcomputer as a key is operated by the viewer.

상술한 바와 같이 본 고안은 윈도우신호의 발생위치를 위치데이터에 의해 한 화소점씩 좌우 또는 상하 이동하게 함으로써 자화면의 위치를 선형적으로 가변할 수 있는 이점이 있다.As described above, the present invention has an advantage in that the position of the window can be linearly changed by moving the generation position of the window signal by one pixel point by the position data.

Claims (1)

마이콤 및 메모리를 구비한 PIP장치에 있어서 자화면의 위치를 지정하는 위치데이터를 발생하기 위한 업-다운 카운터(10)와, 상기 업-다운 카운터(10)의 출력인 위치데이터를 인입한 후 상기 위치데이터의 값으로 부터 순차적으로 증가되는 순차 어드레스를 발생하며 메모리에 공급하기 위한 어드레스발생 카운터(11)와, 상기 어드레스발생 카운터(11)의 순차어드레스를 인입하여 상기 순차어드레스의 논리값이 일정범위 동안에 윈도우신호를 발생하는 윈도우신호 발생부(13)와, 상기 어드레스발생 카운터(11)와 공통으로 상기 업-다운 카운터(10)의 출력인 위치데이터를 인입하여 최저 및 최고 한계값과 비교함으로 최상 및 최하측 가변 제동신호를 발생하는 위치검출부(13)와 상기 위치검출부(13)의 최상측 가변 제동신호에 의해 마이콤으로 부터 인가되는 상향위치 가변용 클럭을 상기 업-다운 카운터(10)의 업단자로 전송하거나 차단하는 논리소자(AN1)와, 상기 위치검출부(13)의 최하측 가변 제동신호에 의해 마이콤으로 부터 인가된는 하향위치 가변용 클럭을 상기 업-다운 카운터(10)의 다운단자로 전송하거나 차단하는 논리소자(AN2)로 구성됨을 특징으로 하는 자화면의 선형적 위치 가변회로.In a PIP device having a microcomputer and a memory, after inputting an up-down counter 10 for generating position data for designating a position of a child screen and position data which is an output of the up-down counter 10, Generates a sequential address that is sequentially increased from the value of the position data and inserts an address generation counter 11 for supplying the memory and a sequential address of the address generation counter 11 so that the logical value of the sequential address is in a predetermined range. The window signal generation unit 13 which generates a window signal and the position data which is the output of the up-down counter 10 in common with the address generation counter 11 are introduced and compared with the lowest and highest limit values. And an image applied from the microcomputer by the position detecting unit 13 generating the lowest variable braking signal and the highest variable braking signal of the position detecting unit 13. The downlink variable applied from the microcomputer by the logic element AN1 for transmitting or blocking the position variable clock to the up terminal of the up-down counter 10 and the lowest variable braking signal of the position detector 13. And a logic element (AN2) for transmitting or blocking a clock for the down-terminal of the up-down counter (10).