KR910008576A - 캐시메모리 제어 방법 및 장치 - Google Patents
캐시메모리 제어 방법 및 장치 Download PDFInfo
- Publication number
- KR910008576A KR910008576A KR1019900017412A KR900017412A KR910008576A KR 910008576 A KR910008576 A KR 910008576A KR 1019900017412 A KR1019900017412 A KR 1019900017412A KR 900017412 A KR900017412 A KR 900017412A KR 910008576 A KR910008576 A KR 910008576A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- cache memory
- array
- entry
- logical address
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Guiding Agricultural Machines (AREA)
- Control Of Position, Course, Altitude, Or Attitude Of Moving Bodies (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 따른 연산처리장치 또는 프로세서의 일반적인 구성을 도시한 블럭도.
제2도 A및 제2도 B는 각각 제1도에 도시한 프로세서를 포함하는2개의 컴퓨터시스템의 개략적인 일반구성을 도시한 블럭도.
제6도는 본발명의 다른 실시예에 따른 정보처리장치나 프로세서의 일반적인 구성을 도시한 블럭도.
제10도는 제6도에 도시한 프로세서에 의해 실행된 캐시메모리 무효화처리동작을 설명하는 플로우챠트.
Claims (9)
- 가상기억방식에 따라 동작하는 연산부와 상기 연산부에서의 노리어드레스에 의해 지정된 엔트리를 갖는 캐시메모리를 포함하는 연산처리장치에 있어서, 상기 캐시메모리와 같은 논리어드레스에 의해 지정된 엔트리를 갖고 상기 논리어드레스에 의해 지정된 엔트리를 갖고 상기 캐시메모리의 대응하는 엔트리의 제어정보를 기억하는 제1의 어드레스어레이. 물리어드레스에 의해 지정된 엔트리를 갖고 물리어드레스를 논리어드레스로 변환하기 위한 변환정보를 각 엔트리에 기억하는 제2의 어드레스어레이와 상기 캐시메모리의 무효화 요구에 따라 무효화될 물리어드레스가 입력되면 상기 물리어드레스를 사용하여 상기 제2의 어드레스어레이를 액세스하고, 상기 변환정보에 따라 상기 제2의 어드레스어레이에서 무효화될 논리어드레스를 생성하는 논리어드레스생성수단을 포함하며, 상기 생성된 논리어드레스는 액세스를 위해 상기 제1의 어드레스어레이로 공급되어 상기 제어정보에 대해 무효화처리를 실행하는 연산처리장치.
- 특허청구의 범위 제1항에 있어서, 상기 제2의 어드레스어레이는 상기 제1의 어드레스어레이에 등록가능한 엔트리의 수보다 더많은 수의 등록가능한 엔트리를 갖는 연산처리장치.
- 특허청구의 범위 제1항에 있어서, 물리어드레스를 논리어스레스로 어드레스 변환하는 상기 제2의 어드레스어레이에 기억된 변환정보는 상기 제1의 어드레스어레이의 엔트리를 지정하는 논리어드레스 중에서, 상기 물리어드레스와의 공통부분을 제외한 상기 논리어드레스의 부분인 연산처리장치.
- 가상기억방식에 따라 동작하는 연산부, 상기 연산부에서의 물리어드레스에 의해 지정된 엔트리를 갖는 제2층 캐시메모리. 상기 연산부에서의 논리어드레스에 의해 지정된 엔트리를 갖고 상기 제2층 캐시메모리의 내용의 카피를 유지하는 제1층 캐시메모리, 상기 제1층 캐시메모리와 같은 논리어드레스에 의해 지정되 엔트리를 갖고, 상기 제1층 캐시메모리의 대응하는 언트리에 대한 제어정보를 기억하는 제1의 어드레스어레이. 상기 제2층 케시메모리와 같은 물리어드레스에 의해 지정된 엔트리를 갖고, 물리어드레스를 논리어드레스로 변환하는 변환정보와 상기 제1의 어드레스어레이의 상기 엔트리에 대응하는 상기 제2층 캐시메모리의 엔트리의 카피가 상기 제1층 캐시메모리에 존재하는가의 여부를 지시하는 정보를 각 엔트리에 기억하는 제2의 어드레스어레이와 외부에서 캐시메모리무효화요구에 따라 무효화를 실행할 물리어드레스가 입력되면 상기 물리어드레스를 사용하여 상기 제2의 어드레스어레이를 액세스하고, 상기 제2의 어드레스어레이에서 이용가능한 상기 변환정보에 따라 무효화될 논리어드레스를 생성하는 논리어드레스생성 수단을 포함하며, 상기 제1의 어드레스어레이를 상기 생성된 논리어드레스를 사용하여 액세스하여 상기 제1층 캐시메모리의 상기 제어정보에 따라 무효화처리를 실행하는 정보처리장치.
- 특허청구의 범위 제4항에 있어서, 상기 제2의 어드레스어레이는 상기 제1의 어드레스어레이에 등록가능한 엔트리의 수보다 많은 수의 등록가능한 엔트리를 포함하는 정보처리장치.
- 가상기억방식에 따라 동작되는 연산부와 연산부에서의 논리어드레스에 의해 지정된 엔트리를 갖는 캐시메모리를 포함하는 연산처리장치의 캐시메모리제어방법에 있어서, 상기 캐시메모리와 같은 논리어드레스에의해 지정된 엔트리를 갖고 상기 캐시메모리의 대응하는 엔트리의 제어정보를 기억하는 제1의 어드레스어레이와 물리어드레스에 의해 지정된 엔트리를 갖고 물리어드레스를 논리어드레스로 변환하기 위한 변환정보를 각 엔트리에 기억하는 제2의 어드레스어레이를 마련하는 스텝, 외부에서 공급된 캐시메모리 무효화요구에 따라 무효화를실행할 물리어드레스를 입력하는 스텝, 상기 물리어드레스를 사용하여 상기 제2의 어드레스어레이를 액세스하여 상기 제2의 어드레스어레이에서 상기 변환 정보를 얻는 것에 의해 상기 제2의 어드레스어레이에서 무효화된 논리어드레스를 생성하는 스텝과 상기 논리어드레스를 사용하여 상기 제1의 어드레스어레이를 액세스하여 상기 제어 정보상의 무효화처리를 실행하는 스텝을 포함하는 캐시메모리제어방법.
- 특허청구의 범위 제6항에 있어서, 상기 제2의 어드레스어레이에는 상기 제1의 어드레스어레이에 등록가능한 엔트리의 수보다 더 많은 등록가능한 엔트리수가 마련되어 있는 캐시메모리제어방법.
- 특허청구의 범위 제6항에 있어서, 상기 논리어드레스로의 상기 어드레스변환을 위해 상기 제2의 어드레스어레이에 기억된 상기 변환정보는 상기 제1의 어드레스어레이의 엔트리를 지정하기 위해 논리어드레스의 일부에 의해 구성되고, 상기 일부는 상기 물리어드레스에 공통인 부분을 제외한 상기 논리어드레스의 나머지 부분에 대응하는 캐시메모리제어방법.
- 가상기억방식에 따라 동작하는 연산부, 상기 연산부에서의 물리어드레스에 의해 지정된 엔트리를 갖는 제2층 캐시메모리, 상기 연산부에서의 논리어드레스에 의해 지정된 엔트리를 갖고 상기 제2층 캐시메모리의 내용의 카피를 유지하는 제1층 캐시메모리, 상기 제1층 캐시메모리와 같은 논리어드레스에 의해 지정된 엔트리를 갖고, 상기 제1층 캐시메모리의 대응하는 엔트리에 대한 제어정보를 기억하는 제1의 어드레스어레이, 상기 제2층 캐시메모리와 같은 물리어드레스에 의해 지정된 엔트리를 갖고, 논리어드레스로의 변환을 위한 변환정보와 상기 제1의 어드레스어레이의 상기 엔트리에 대응한 상기 제2층 캐시메모리의 엔트리의 카피가 상기 제1층 캐시메모리내에 존재하는지의 여부를 지시하는 정보를 각 엔트리에 기억하는 제2의 어드레스어레이와 상기 제1 및 제2의 어드레스어레이와 상기 제1 및 제2의 캐시메모리를 결합하는 것에 의해 상기 캐시메모리를 제어하는 제어실행수단을 포함하고, 상기 연산부, 상기 제1층 캐시메모리, 상기 제1의 어드레스어레이와 상기 캐시메모리제어실행수단은 1개의 반도체칩에 집적된 멀티프로세서시스템에 사용되는 프로세서.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-282644 | 1989-10-30 | ||
| JP1-282664 | 1989-10-30 | ||
| JP1282644A JPH03142607A (ja) | 1989-10-30 | 1989-10-30 | 自動走行作業車の自己位置検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910008576A true KR910008576A (ko) | 1991-05-31 |
| KR0173854B1 KR0173854B1 (ko) | 1999-04-01 |
Family
ID=17655202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900017412A KR0173854B1 (ko) | 1989-10-30 | 1990-10-30 | 캐시메모리제어 방법 및 장치 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH03142607A (ko) |
| KR (1) | KR0173854B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108873885B (zh) * | 2018-04-25 | 2021-12-10 | 珠海市杰理科技股份有限公司 | 车辆控制方法、装置和*** |
-
1989
- 1989-10-30 JP JP1282644A patent/JPH03142607A/ja active Pending
-
1990
- 1990-10-30 KR KR1019900017412A patent/KR0173854B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03142607A (ja) | 1991-06-18 |
| KR0173854B1 (ko) | 1999-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5257361A (en) | Method and apparatus for controlling one or more hierarchical memories using a virtual storage scheme and physical to virtual address translation | |
| US5897664A (en) | Multiprocessor system having mapping table in each node to map global physical addresses to local physical addresses of page copies | |
| US6907477B2 (en) | Symmetric multi-processing system utilizing a DMAC to allow address translation for attached processors | |
| US5123101A (en) | Multiple address space mapping technique for shared memory wherein a processor operates a fault handling routine upon a translator miss | |
| US5845325A (en) | Virtual address write back cache with address reassignment and cache block flush | |
| US5230045A (en) | Multiple address space system including address translator for receiving virtual addresses from bus and providing real addresses on the bus | |
| US5752275A (en) | Translation look-aside buffer including a single page size translation unit | |
| EP0797149B1 (en) | Architecture and method for sharing tlb entries | |
| US5852738A (en) | Method and apparatus for dynamically controlling address space allocation | |
| JPH0293952A (ja) | 仮想計算機システム | |
| KR20120060230A (ko) | 메모리 요청들을 처리하기 위한 시스템들 및 방법들 | |
| JPH05233425A (ja) | メモリ管理装置 | |
| KR910001314B1 (ko) | 데이타 처리 시스템에서의 가상 메모리 사용방법 | |
| US4280177A (en) | Implicit address structure and method for accessing an associative memory device | |
| US5010475A (en) | Consistency ensuring system for the contents of a cache memory | |
| US5727179A (en) | Memory access method using intermediate addresses | |
| Smith | Design of CPU cache memories | |
| US6928517B1 (en) | Method for avoiding delays during snoop requests | |
| KR910008576A (ko) | 캐시메모리 제어 방법 및 장치 | |
| JPH1091521A (ja) | 二重ディレクトリー仮想キャッシュ及びその制御方法 | |
| JPH055137B2 (ko) | ||
| KR20070049677A (ko) | 가상 어드레스 캐시 및 고유 태스크 식별자를 이용하는데이터를 공유하기 위한 방법 | |
| JPH0336648A (ja) | 電子計算機及びｔｌｂ装置とマイクロプロセッサチップ | |
| KR960018958A (ko) | 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치 | |
| JPH0969072A (ja) | メモリマップトｉ／ｏ制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20031031 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |