KR900013508A - 집적회로 - Google Patents

집적회로 Download PDF

Info

Publication number
KR900013508A
KR900013508A KR1019900001773A KR900001773A KR900013508A KR 900013508 A KR900013508 A KR 900013508A KR 1019900001773 A KR1019900001773 A KR 1019900001773A KR 900001773 A KR900001773 A KR 900001773A KR 900013508 A KR900013508 A KR 900013508A
Authority
KR
South Korea
Prior art keywords
line
delay
read
signal storage
transistors
Prior art date
Application number
KR1019900001773A
Other languages
English (en)
Other versions
KR0154334B1 (ko
Inventor
요한네스 율리아나 보우데비엔스 아르놀두스
Original Assignee
프레데릭 얀 스미트
엔. 브이. 필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 엔. 브이. 필립스 글로아이람펜파브리켄 filed Critical 프레데릭 얀 스미트
Publication of KR900013508A publication Critical patent/KR900013508A/ko
Application granted granted Critical
Publication of KR0154334B1 publication Critical patent/KR0154334B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04—Shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Shift Register Type Memory (AREA)
  • Dram (AREA)
  • Pulse Circuits (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 상기 지연라인 실시예의 전기회로 다이어그램.
제3도는 제1도에 도시된 장치의 시프트 레지스터단의 회로 다이어그램.
제6도는 제5도에서 라인 Ⅵ-Ⅵ를 자른 단면도.
제7도는 제5도에서 라인 Ⅶ-Ⅶ를 자른 단면도.

Claims (3)

  1. 반도체 몸체면에 배열된 지연 라인을 가지며, 일련의 신호 저장 캐패시턴스와, 신호를 공급하기 위한 입력라인과, 저장된 신호를 판독하기 위한 판독라인을 구비하며, 일련의 트랜지스터 쌍은 각각 신호 저장 캐패시턴스와 연결되며, 트랜지스터 중에서, 기록 트랜지스터는 상기 캐패시턴스와 판독 라인 사이에 스위치로 구성되며, 판독 트랜지스터는 상기 캐패시턴스와 기록 라인 사이에 스위치로 구성되며, 트랜지스터의 제어 전극에 접속된 다수의 출력을 가지는 디지털 시프트 레지스터를 구비하는 집적 회로에 있어서, 지연 회로는 표면상에 보았을 때 판독 라인의 공통 중심 배열부의 어느 한 측면상에서 지연 라인의 2개의 인접부중 하나의 트랜지스터 쌍과 연결된 신호 저장 캐패시턴스가 판독 라인과 시프트 레지스터의 연결 부분에 위치되도록, 신호 저장 캐패시턴스와 관련쌍의 트랜지스터가 위치된 어느 한 측면상에 있는 판독 라인의 공통 중심 배열 부분을 구비하는 것을 특징으로 하는 집적회로.
  2. 제1항에 있어서, 2개의 판독 트랜지스터는 판독 라인의 중앙부분 배열에 대해 공통 접속부를 통해 접속된 판독 라인의 중앙 배열 부분의 한 측면상에 위치되는 것을 특징으로 하는 집적회로.
  3. 제1항 또는 2항에 있어서, 제1의 지연 라인 옆에 제2의 지연 라인이 존재하며, 제2지연 라인 구성은 제1의 지연 라인 구성과 비슷하며, 상기 제1의 지연 라인의 2개의 부분중 하나의 측면상에 배열된, 최소 2개의 부분을 포함하며, 상기 시프트 레지스터의 부분은 제1 및 제2지연 라인에 대해 공통 접속되어 있는 것을 특징으로 하는 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900001773A 1989-02-15 1990-02-14 집적 회로 KR0154334B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8900363A NL8900363A (nl) 1989-02-15 1989-02-15 Geintegreerde schakeling.
NL8900363 1989-02-15

Publications (2)

Publication Number Publication Date
KR900013508A true KR900013508A (ko) 1990-09-05
KR0154334B1 KR0154334B1 (ko) 1998-12-01

Family

ID=19854134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900001773A KR0154334B1 (ko) 1989-02-15 1990-02-14 집적 회로

Country Status (8)

Country Link
US (1) US5012143A (ko)
EP (1) EP0383387B1 (ko)
JP (1) JP3049360B2 (ko)
KR (1) KR0154334B1 (ko)
AT (1) ATE114865T1 (ko)
DE (1) DE69014342T2 (ko)
IE (1) IE66139B1 (ko)
NL (1) NL8900363A (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03219719A (ja) * 1990-01-24 1991-09-27 Mitsubishi Electric Corp 遅延回路及びそれを用いた半導体装置
FR2667688B1 (fr) * 1990-10-05 1994-04-29 Commissariat Energie Atomique Circuit d'acquisition ultrarapide.
DE4242201A1 (de) * 1992-12-15 1994-06-16 Philips Patentverwaltung Schaltungsanordnung zum Verzögern eines Nutzsignals
US5453710A (en) * 1994-05-10 1995-09-26 Analog Devices, Inc. Quasi-passive switched-capacitor (SC) delay line
DE19503782A1 (de) 1995-02-04 1996-08-08 Philips Patentverwaltung Verzögerungsschaltung
DE19604929A1 (de) * 1996-02-10 1997-08-14 Philips Patentverwaltung Kammfilteranordnung
US5841296A (en) * 1997-01-21 1998-11-24 Xilinx, Inc. Programmable delay element
US6133751A (en) 1998-08-05 2000-10-17 Xilinx, Inc. Programmable delay element
DE19718617A1 (de) * 1997-05-02 1998-11-05 Philips Patentverwaltung Verzögerungsanordnung
US6046620A (en) * 1997-12-18 2000-04-04 Advanced Micro Devices, Inc. Programmable delay line
US6222409B1 (en) * 1999-07-16 2001-04-24 University Of Utah Research Foundation Variable analog delay line for analog signal processing on a single integrated circuit chip
JP2006140825A (ja) * 2004-11-12 2006-06-01 Sanyo Electric Co Ltd トラップフィルタ
JP2007097019A (ja) * 2005-09-30 2007-04-12 Sanyo Electric Co Ltd 遅延回路及びそれを用いた映像信号処理回路
US7932552B2 (en) * 2007-08-03 2011-04-26 International Business Machines Corporation Multiple source-single drain field effect semiconductor device and circuit
US20090033389A1 (en) 2007-08-03 2009-02-05 Abadeer Wagdi W Micro-phase adjusting and micro-phase adjusting mixer circuits designed with standard field effect transistor structures
US7814449B2 (en) * 2007-10-17 2010-10-12 International Business Machines Corporation Design structure for multiple source-single drain field effect semiconductor device and circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS503744A (ko) * 1973-04-25 1975-01-16
US3986176A (en) * 1975-06-09 1976-10-12 Rca Corporation Charge transfer memories
US4714924A (en) * 1985-12-30 1987-12-22 Eta Systems, Inc. Electronic clock tuning system
JP2603252B2 (ja) * 1987-04-30 1997-04-23 キヤノン株式会社 撮像装置

Also Published As

Publication number Publication date
IE66139B1 (en) 1995-12-13
US5012143A (en) 1991-04-30
KR0154334B1 (ko) 1998-12-01
JP3049360B2 (ja) 2000-06-05
IE900490L (en) 1990-08-15
EP0383387B1 (en) 1994-11-30
JPH02241280A (ja) 1990-09-25
EP0383387A1 (en) 1990-08-22
ATE114865T1 (de) 1994-12-15
DE69014342D1 (de) 1995-01-12
NL8900363A (nl) 1990-09-03
DE69014342T2 (de) 1995-06-14

Similar Documents

Publication Publication Date Title
KR900013508A (ko) 집적회로
US4808844A (en) Semiconductor device
KR850005059A (ko) 스위칭 잡음을 감소시킨 lsi 게이트 어레이
KR890016573A (ko) 반도체기억장치
KR880004479A (ko) 다이나믹형 반도체기억장치
KR970051296A (ko) 다수의 뱅크를 갖는 반도체 메모리 장치
KR960043187A (ko) 반도체장치
KR890001090A (ko) 메모리 집적회로
KR930007094A (ko) 멀티모드 입력회로
KR920008753A (ko) 반도체 기억장치
KR880011809A (ko) 불휘발성 반도체기억장치
KR880011797A (ko) 반도체 기억장치
KR980700664A (ko) 레지스터 파일 판독/기록 셀(Register file read/write cell)
KR830002451A (ko) 감지 증폭기
KR870008316A (ko) 반도체 기억장치
KR870002592A (ko) 메모리 회로
KR930003149A (ko) 공통 입출력선을 가지는 데이타 전송회로
KR860009424A (ko) 반도체 집적 회로
US4123669A (en) Logical OR circuit for programmed logic arrays
KR890015270A (ko) 반도체메모리장치
KR950004530A (ko) 집적 반도체 메모리 장치
KR850002636A (ko) 전하전송형 전압증폭부를 가진 반도체 메모리
KR890009002A (ko) 양방성 입출력 셀
KR880011805A (ko) 반도체 집적회로
KR920017119A (ko) 집적회로 메모리 어레이용 공통 라인 접속부

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050630

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee