KR900009356Y1 - 테이프 레코오더의 재생시 지터 흡수회로 - Google Patents

테이프 레코오더의 재생시 지터 흡수회로 Download PDF

Info

Publication number
KR900009356Y1
KR900009356Y1 KR2019860016497U KR860016497U KR900009356Y1 KR 900009356 Y1 KR900009356 Y1 KR 900009356Y1 KR 2019860016497 U KR2019860016497 U KR 2019860016497U KR 860016497 U KR860016497 U KR 860016497U KR 900009356 Y1 KR900009356 Y1 KR 900009356Y1
Authority
KR
South Korea
Prior art keywords
output
tape recorder
data
nand gate
digital system
Prior art date
Application number
KR2019860016497U
Other languages
English (en)
Other versions
KR880008496U (ko
Inventor
최훈순
Original Assignee
삼성전자 주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 한형수 filed Critical 삼성전자 주식회사
Priority to KR2019860016497U priority Critical patent/KR900009356Y1/ko
Publication of KR880008496U publication Critical patent/KR880008496U/ko
Application granted granted Critical
Publication of KR900009356Y1 publication Critical patent/KR900009356Y1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09—Digital recording
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

내용 없음.

Description

테이프 레코오더의 재생시 지터 흡수회로
제 1 도는 본 고안의 회로도.
제 2 도는 본 고안 회로도의 각부 파형도
* 도면의 주요부분에 대한 부호의 설명
1 : 테이프 레코오더 2 : 디지탈 시스템
3 : 쉬프트 레지스터 4 : 카운터
5 : 랫치 6 : FIFO메모리
N1, N2: 낸드게이트 10 : 인터페이스 회로
본 고안은 테이프 레코오더의 재생시 지터 흡수 회로에 관한 것이다.
테이프 레코오더에서 재생되는 디지탈 데이타를 디지탈 시스템에서 취할 경우 테이프에서 재생되는 데이타에는 타이밍 지터(Timing Jitter)성분이 포함되므로 이러한 타이밍 지터 성분이 포함된 데이타를 안정된 클럭으로 동작되는 디지탈 시스템에서 직접 취할 수가 없는 것이었다.
본 고안은 이와같은 점을 감안하여 테이프 레코오더와 디지탈 시스템 사이에 클럭 신호가 서로 매칭될 수 있는 인터페이스용 지터 흡수 회로를 제공하고자 하는 것으로 테이프 레코오더와 디지탈 시스템 사이에 인터페이스 회로를 구성시키되 낸드게이트에 의하여 리셋트 펄스가 인가되는 카운터와 낸드게이트의 출력에 의하여 제어되는 랫치를 쉬프트 레지스터와 FIFO메모리 사이에 구성시켜 된 것이다.
이를 첨부 도면에 의하여 상세희 설명하면 다음과 같다.
제 1 도는 본 고안의 회로도로서, 테이프 레코오더(1)의 재생 데이타를 디지탈 시스템(2)에서 취하는 회로에 있어서, 상기 테이프 레코오더(1)의 직렬 데이타를 받아 병렬 데이타로 출력시키는 쉬프트 레지스터(3)와, 상기 쉬프트 레지스터(3)의 출력을 데코딩하여 동기 신호를 검출하는 낸드게이트(N1)와 상기 낸드게이트(N1)의 출력으로 리셋트되고 상기 테이프 레코오더(1)의 클럭신호를 워드단위로 카운트하는 카운터(4)와, 상기 카운터(4) 출력과 테이프레코오더(1)의 클럭신호 및 FIFO 메모리(6)의 출력단자(IR) 신호를 논리 조합하는 낸드게이트(N2)와, 상기 낸드게이트(N2)의 출력이 랫치 클럭으로 인가되고 쉬프트 레지스터(3)의 출력을 N비트 단위로 랫치시키는 랫치(5)와, 상기 랫치(5)에서 랫치된 출력을 읽어들이고 디지탈 시스템(2)의 안정된 클럭으로 디지탈 시스템(2)에 인가시키는 FIFO메모리(6)로 인터페이스회로(10)를 구성시킨 것이다.
여기서 FIFO메모리(6)는 데이타 입, 출력단자(Di)(Do)를 갖고 있으며 또한 인터페이스를 위한 IR(INPUT READY), SI(SHIFT INPUT), OR(OUTPUT READY), SO(SHIFT OUT)단자를 갖고 있다.
이와같이 구성된 본 고안에서 인터페이스 회로(10)가 없이 테이프 레코오더(1)의 재생 데이타를 직접 디지탈 시스템(2)에서 취하는 경우에는 테이프 레코오더(1)에서 출력된 재생데이타와 클럭 신호가 타이밍 축으로 빠르거나 늦게 되는 타이밍지터 현상이 생기게 되고 데이타 신호를 취하려고 하는 디지탈 시스템(2)은 오실데이타에서 나오는 안정된 클럭으로 구동하기 때문에 양자간에 클럭이 일치되지 않아 정확한 데이타 신호를 전송할 수가 없게 된다.
그러나 본 고안에서는 상기와 같이 발생되는 타이밍 지터 현상을 인터페이스회로(10)를 구성시킴으로써 없애도록한 것으로 테이프 레코오더(1)의 불안정한 클럭 시스템 데이타를 디지탈 시스템(2)의 안정된 클럭으로 데이타를 쉽게 취할 수 있도록 하였다.
이하 본 고안의 작용 효과를 제 2 도는 파형도를 참고로 하여 상세히 설명한다.
먼저 테이프 레코오더(1)에서 출력되는 재생 데이타와 제 2 도에 도시된 바와같은 클럭신호는 쉬프트 레지스터(3)에 직렬로 입력되어 병렬로 출력되게 된다.
그리고 쉬프트 레지스터(3)의 병렬 데이타 출력중에 포함된 동기 패턴은 낸드게이트(N1)로 데코딩하여 제2도에 도시된 바와 같은 동기 펄스를 출력시키게 되면 낸드게이트(N1)에서 추출된 동기 펄스는 카운터(4)를 리셋트 시킨다.
즉, 카운터(4)는 낸드게이트(N1)에서 출력되는 동기신호에 의하여 리셋트 되므로 카운터(4)는 워드(WORD)단위로 카운팅을 행하게 되고 제 2 도에 도시된 바와같은 카운터(4)의 출력단자() 출력은 낸드게이트(N2)의 입력측과 FIFO메모리(6)의 입력단자(SI)에 인가되게 된다.
이때 만약 FIFO메모리(6)가 데이타를 받을 준비가 완료되면 출력단자(IR)로 제 2 도에 도시된 바와 같이 하이레벨 신호를 출력시킨다.
따라서FIFO메모리(6)의 출력단자(IR)가 하이레벨인 상태에서 카운터(4)의 출력단자()에서 FIFO메모리(6)의 입력단자(SI)에 제 2 도에 도시된 바와같이 하이레벨 펄스를 보내면 출력단자(IR)는 곧 제 2 도에 도시된 바와 같이 로우레벨 상태로 떨어지며 FIFO메모리(6)는 데이타를 취한후 출력측으로 자동적으로 데이타를 전송시킨다.
다시 FIFO메모리(6)가 데이타를 취할 준비가 되면 FIFO메모리(6)의 첫번째 셀(CELL)만 비어있는 상태면됨) 출력단자(IR)는 다시 하이레벨 상태가 되며 카운터(4)의 출력단자()에서 FIFO메모리(6)의 입력단자(SI)에 신호를 보내어 데이타를 취하게 된다.
그리고 FIFO메모리(6)의 출력측에 데이타가 나타나면 출력단자(OR)가 제 2 도에 도시된 바와같이 하이레벨 상태가 되어 디지탈 시스템(2)에게 데이타를 취할 준비를 알려준다.
그러면 디지탈 시스템(2)은 입력단자(SO)로 제 2 도에 도시된 바와같이 펄스를 보내어 데이타를 취한다.
이때 입력단자(SO)의 펄스는 출력단자(OR)를 하이레벨에서 로우레벨로 떨어뜨리며 다시 출력측에 데이타가 채워지면 하이레벨 상태가 된다.
이와같은 과정을 반복하여 디지탈 시스템(2) FIFO메모리(6)를 통하여 테이프 레코오더(1)의 재생 데이타 신호를 취할 수 있게 된다.
즉, FIFO메모리(6)의 핸드 셰이크(HAND SHAKE)시그털인 단자(IR,SI,OR,SO)출력을 이용하여 클럭이 정확히 매치가 되지 않는 2개의 시스템 즉 테이프 레코오더(1)의 불안정한 시스템 데이타를 디지탈 시스템(2)의 안정된 클럭으로 데이타를 쉽게 취할 수 있도록 하는 것이다.
이때 본 고안에서의 카운터(4)는 워드(WORD)를 구비하는 카운터 동기 패턴에 의해 워드를 구분할 수 있도록 낸드게이트(N1)에서 동기 패턴을 검출하여 카운터(4)를 리셋트 시켰으며 카운터(4)의 출력단자() 출력은 FIFO메모리(6)의 엽력단자(SI)에 하이레벨 펄스를 보내어 동기패턴을 포함한 데이타 FIFO메모리(6)에 입력시키도록 하였다.
또한 데이타의 유효(VARID)구간을 크게하기 위하여 쉬프트 레지스터(3)와 FIFO메모리(6) 사이에 랫치(5)를 달아 안정하게 동작하도록 하였다.
이때 랫치 클럭은 FIFO메모리(6)의 입력단자(IR)와 출력단자(SI)가 하이레벨일 때 테이프 레코오더(1)에서 인가되는 클럭신호의 폴링엣지(FALLING EDGE)에서 데이타를 채취할수 있도록 낸드게이트(N2)을 이용하여 랫치(5)에 클럭을 인가시키도록 하였다.
이상에서와 같이 본 고안은 FIFO메모리의 핸드 셰이크 시그널을 이용하여 클럭이 정확히 매칭되지 아니하는 2개의 시스템 즉, 테이프 레코오더의 불안정한 클럭 시스템 데이타를 디지탈 시스템의 안정한 클럭으로 데이타를 전송시킬 수 있는 효과가 있는 것이다.

Claims (1)

  1. 테이프 레코오더(1)의 재생 데이타를 디지탈 시스템(2)에 전송시킴에 있어서, 상기 테이프 레코오더(1)의 직렬 데이타를 받아 병렬 데이타로 출력시키는 쉬프트 레지스터(3)와, 상기 쉬프트 레지스터(3)의 출력을 데코딩하여 동기 신호를 검출하는 낸드게이트(N1)와 상기 낸드게이트(N1)의 출력으로 리셋트되고 상기 테이프 레코오더(1)의 클럭신호를 카운트하는 카운터(4)와, 상기 카운터(4) 출력과 테이프 레코오더(1)의 클럭신호 및 FIFO메모리(6)의 출력단자(IR) 신호를 논리 조합하는 낸드게이트(N2)와, 상기 낸드게이트(N2)의 출력이 클럭신호로 인가되고 상기 디쉬프트 레지스터(3)의 출력을 N비트 단위로 랫치시키는 랫치(5)와, 상기 랫치(5)에서 랫치된 출력을 읽어들이고 디지탈 시스템(2)의 클럭신호로 재생 데이타를 디지탈 시스템(2)에 인가시키는 FIFO메모리(6)로 인터페이스회로(10)를 구성시킨 것을 특징으로 하는 테이프 레코오더의 재생시 지터 흡수회로.
KR2019860016497U 1986-10-27 1986-10-27 테이프 레코오더의 재생시 지터 흡수회로 KR900009356Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860016497U KR900009356Y1 (ko) 1986-10-27 1986-10-27 테이프 레코오더의 재생시 지터 흡수회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860016497U KR900009356Y1 (ko) 1986-10-27 1986-10-27 테이프 레코오더의 재생시 지터 흡수회로

Publications (2)

Publication Number Publication Date
KR880008496U KR880008496U (ko) 1988-06-29
KR900009356Y1 true KR900009356Y1 (ko) 1990-10-10

Family

ID=19256560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860016497U KR900009356Y1 (ko) 1986-10-27 1986-10-27 테이프 레코오더의 재생시 지터 흡수회로

Country Status (1)

Country Link
KR (1) KR900009356Y1 (ko)

Also Published As

Publication number Publication date
KR880008496U (ko) 1988-06-29

Similar Documents

Publication Publication Date Title
CA1090888A (en) Data buffer retiming circuit
US4481648A (en) Method and system for producing a synchronous signal from _cyclic-redundancy-coded digital data blocks
US5179664A (en) Symbol-wide elasticity buffer with a read-only section and a read-write section
US5748123A (en) Decoding apparatus for Manchester code
KR900009356Y1 (ko) 테이프 레코오더의 재생시 지터 흡수회로
US4964142A (en) Receiver synchronization in encoder/decoder
GB1530107A (en) Serial data receiving apparatus
US5012442A (en) Bus receiver power-up synchronization and error detection circuit
JP3246096B2 (ja) ディジタル機器の自己診断装置
AU572533B2 (en) Bit rate transformation of digital signals
JPS6316934B2 (ko)
SU1520530A1 (ru) Устройство дл сопр жени ЭВМ с каналом св зи
KR100208715B1 (ko) 데이타 리드 인에이블 신호생성회로
JPS5943860B2 (ja) フレ−ム同期信号検出回路
JPS63234454A (ja) 複号化用標本化クロツク再生方式
JP2736820B2 (ja) データ通信機インタフェース回路
KR920004447B1 (ko) 디지탈 오디오 인터페이스의 수신데이타의 사용자 비트 검출회로
JPS6042957A (ja) フレ−ム同期信号の検出回路
JPS613544A (ja) 同期クロツク再生装置
SU1056174A1 (ru) Устройство дл вывода информации
SU1550525A1 (ru) Устройство дл сопр жени канала св зи с ЭВМ
SU1260937A1 (ru) Устройство дл ввода информации
SU1451708A1 (ru) Устройство дл сопр жени ЦВМ с магнитофоном
SU1190415A1 (ru) Устройство дл обнаружени сбо синхронизма декодировани при воспроизведении с носител записи
JPH02104152A (ja) データ信号受信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20000929

Year of fee payment: 11

EXPY Expiration of term