KR900008046B1 - 비교기 - Google Patents
비교기 Download PDFInfo
- Publication number
- KR900008046B1 KR900008046B1 KR1019870010886A KR870010886A KR900008046B1 KR 900008046 B1 KR900008046 B1 KR 900008046B1 KR 1019870010886 A KR1019870010886 A KR 1019870010886A KR 870010886 A KR870010886 A KR 870010886A KR 900008046 B1 KR900008046 B1 KR 900008046B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- load resistor
- transistor
- resistor
- transistors
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
- H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명의 한 실시예를 도시하는 전기 회로도.
제2도는 또다른 실시예를 도시하는 전기 회로도.
제3도는 종래의 비교기를 도시하는 전기 회로도.
* 도면의 주요부분에 대한 부호의 설명
A : 차동 증폭기 a : 입력 단자
b : 출력단자 R1, R2, R3, R4: 저항
Tl, T2, T3, T4: 트랜지스터
본 발명은 비교기에 관한 것이다.
종래의 비교기는 보통 제3도에 도시된 바와같은 구조를 갖는데 그것은 트랜지스터 T3및 T4의 베이스에 공급된 신호 사이의 차에 대응하는 출력을 발생시키는 차동 증폭기 A의 입력에 접속된 저항 R4및 트랜지스터 T4의 접합과 저항 R3및 트랜지스터 T4의 접합, 저항 R4과 직렬로 접속된 트랜지스터 T4, 저항 R3과 직렬로 접속된 트랜지스터 T4이다.
상기 장치에서, 비교 레벨 세팅은 단일 입력의 경우로 기준 전위를 변화시킴으로써 수행되는 반면 그것은 차동 입력의 경우에서 저항 R3, R4을 변화시킴으로써 수행된다.
차동 입력의 경우에서 비교 레벨의 세팅이 기술된다. 트랜지스터 T3및 T4의 베이스 입력 사이의 차가 V1로 표시된다면, 전류 변화는 i로 표시되고, 전류(I+i), (I-i)는 각각 트랜지스터 T3및 T4를 통해 흐르며, 각각의 콜렉터 전위 Vt1c, Vt2c는
Vt1c=Vcc-Rc(I+i)
Vt2c=Vcc-R4(I-i)
로 주어진다.
Vt1c=Vt2c이므로 비교기는 비교레벨이 i=I(R4-R3)/(R3+R4)일 때 동작하기 시작한다.
예로, 상기 식에서 알 수 있는 것은 비교기는 i=0에서 동작하는 반면, R4=2R3일때, 비교기는 i=I/3에서 동작한다. 즉, R4=2R3일때, 비교기는 전류 i=I/3가 흐르는 동작 입력 전압 V1인가로 동작한다.
상기 회로장치의 결점은 비교 레벨이 기준 전압으로 세트될 때, 기준 전압 및 비교된 입력 전위는 아주 정밀해야 한다는 점이다.
상술된 바와같이, 차동 입력의 경우에서, 비교레벨은 (R4-R3)/(R3+R4)에 의해 결정되므로, 불리하게 저항에 대해 비교적 정확함이 요구된다. 특히, 저항 R3및 R4의 저항이 다를 때 집척화가 어렵다.
제1도에서, m(m=1, 2, … )트랜지스터 T1내지 T1는 병렬로 접속되고 입력단자는 트랜지스터의 각 베이스에 접속된다. 부하 저항 R1은 회로와 직렬로 접속된다. n(n=1,2 … 단, n≠n)트랜지스터 T2내지 T2는 병렬로 접속되고 입력단자 b는 트랜지스터 각 베이스에 접속된다. 부하 저항 R2또한 상기 회로와 직렬로 접속된다. 저항 R1및 R2은 집적화를 쉽게 하도록 같은 저항을 갖는다. 트랜지스터 T1내지 T1및 저항 R1의 접합과 트랜지스터 T2내지 T2및 저항 R2의 접합은 차동 증폭회로 A의 입력 단자에 접속된다.
전압 V1이 입력 단자 a, b양단에 인가될 때 변화 전류 i는 각 트랜지스터를 통해 흐르며 바이어스 전류(m+n) I 흐름이 가정된다.
전류(I+i1)가 각 트랜지스터 T1를 통해 흐르는 반면 전류(I-i2)는 각 트랜지스터 T2를 통해 흐른다.
m(I+i1) +n(I-i2) = (m+n)I
i2=m/n i1
이므로 트랜지스터 T1및 T2의 콜렉터 전압은 Vcm, Vcn로 표현되는데
Vcm=Vcc-R m(I+i1)
Vcn=Vcc-R n(I-m/n i1)이며
Vcm=Vcn이므로 비교 레벨은 i1=(n-m)/2m I로 주어진다. 기술된 바와같이, 비교 레벨은 트랜지스터T1및 T2의 수만큼 세트한다. 예로, n=2일때, 비교는 m=1에서 수행되며 i1=I2및 i2=I/4이다.
위의 장치에 따르면 부하 저항 R1및 R2은 비교 레벨을 세트시키도록 같은 값을 갖게끔 장치될 수 있다. 그러므로, 비교적 정확한 부하 저항을 쉽게 얻고 상기 구조는 집적화에 적합하다.
또다른 실시예가 기술된다. 제2도에서, 제1회로는 트랜지스터의 각 베이스에 접속된 입력 단자와 서로 병렬로 접속된 m(m=l, 2… )트랜지스터 Tl-T1를 포함한다. 제1부하저항 R1은 상기 회로와 직렬로 접속된다. 제2회로는 트랜지스터의 각 베이스에 접속된 입력 단자 b가 있는 n(n=1, 2… , 단 n≠n)트랜지스터 T2를 포함한다. 제2부하 저항 R2은 상기 회로와 직렬로 접속된다.
레지스터 R1및 R2는 집적화가 쉽게 되도록 같은 저항을 갖는다. 트랜지스터 Tl및 저항 R1의 접합과 트랜지스터 T2및 저항 R2의 접합은 차동 증폭 회로 A의 입력 단자에 접속된다. 상기 회로 구조에 덧붙이면, 입력 단자 b가 있는 (m-n)트랜지스터 T3는 제2회로 및 저항 R2과 병렬로 접속된 트랜지스터의 각베이스에 접속된다.
전압 V1이 입력단자 a, b에 인가될 때, 전류(I-i1)는 각 트랜지스터 T1를 통해 흐르고 전류 (I+i2)는 트랜지스터 T2및 T3각각을 통해 흐르는데 여기서 i1및 i2는 각각 트랜지스터 T1및 T2를 통해 흐르는 변화 전류이며, 2mI는 바이어스 전류이다. 다음 관계식은 증폭 회로 동작특성으로부터 유지하는데 식은
m(I-i1)+n(I+i2)+(m-n)(I+i2)=2mI이므로i2=i1이다. 트렌지스터 T1및 T2의 콜렉터 전압은 각각 Vcm, Vcn으로 표현되면
Vcm=Vcc-R m(I-i1)
Vcn=Vcc-R n(I+i1)인데
Vcm=Vcn이므로, 비교 레벨은 i1=(m-n) I/(m+n) 으로 주어진다. 마찬가지로, 비교 레벨은 트랜지스터 T1, T2및 T3의 수에 따라 세트한다. 예로, m=2, n=1일때 비교는 i1=I/3로서 수행된다.
상기 구조에 따르면, 부하 저항 R1및 R2이 같은 값을 가지고 비교 레벨이 세트될 수 있어서, 부하 저항에 대한 비교적 정확함을 쉽게 얻으며, 구조가 집적화 하기에 적합하다. 덧붙이면, 입력 DC레벨은 비교 레벨을 결정하도록 같은 전압을 가질 수 있어서, 입력 DC바이어스에 대한 비교적 정확함을 쉽게 얻는다.
본 발명에 따르면, 비교 레벨은 사용된 트랜지스터 수에 따라 세트될 수 있어서, 부하 저항은 같은 값을 갖고, 저항에 대해 비교적 정확함을 쉽게 얻고 구조는 집적화하기에 적합하다. 입력 DC바이어스가 같은 전압을 가질 수 있으므로, 바이어스에 대해 비교적 정확함이 개선된다. 덧붙이면, 입력 전압에 콜렉터 전류변화량(절대값) 및 각 트랜지스터에서의 바이어스 전류가 같으므로, 각각의 비교 레벨 세팅은 쉽다.
Claims (2)
- 비교기에 있어서, 트랜지스터의 각 베이스에 제1입력 신호를 수신하고 병렬로 접속된 m(m=1, 2,…)트랜지스터를 포함하는 제1회로와, 트랜지스터의 각 베이스에 제2입력 신호를 수신하고 병렬로 접속된 n(n=1, 2…)트랜지스터를 포함하는 제2회로와, 제1회로와 직렬로 접속된 제1부하저항, 제2회로와 직렬로 접속되고 제1저항과 같은 저항을 갖는 제2부하 저항과, 제1부하 저항 및 제1회로를 포함하는 직렬접속 회로와, 전원과 병렬로 접속된 제2회로와 제2부하 저항을 포함하는 제2직렬 접속 회로와, 제2부하저항 및 제2회로의 접합과 제1회로 및 제1부하 저항의 접합에 접속된 입력 단자를 갖는 차동 증폭기를 구비하는 것을 특징으로 하는 비교기.
- 비교기에 있어서, 트랜지스터의 각 베이스에 제1입력 신호릍 수신하고 병렬로 접속된 m(m=2, 3,…)트랜지스터를 포함하는 제1회로와, 트랜지스터의 각 베이스에 제2입력 신호를 수신하고 병렬로 접속된 n(n=1, 2,… 여기서 n<m)트랜지스터를 포함하는 제2회로와, 트랜지스터의 베이스에 제2입력 신호를 수신하고 병렬로 접속된(m-n)트랜지스터를 포함하는 제3회로와, 전원에 접속된 제1회로를 통하는 제1부하저항과, 전원에 접속된 제2회로를 통하여 제1부하저항과 같은 저항을 갖는 제2부하 저항과, 제2부하저항 및 제2회로를 포함하는 직렬 접속된 회로와 병렬로 접속된 제3회로와, 제2부하 저항 및 제2회로의 접합과 제1부하 저항 및 제1회로의 접합에 접속된 입력 단자를 갖는 차동 증폭기를 구비하는 것을 특징으로 하는 비교기.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP234998 | 1986-10-02 | ||
JP61234998A JPS6388913A (ja) | 1986-10-02 | 1986-10-02 | 比較回路 |
JP267072 | 1986-11-10 | ||
JP61267072A JPS63120261A (ja) | 1986-11-10 | 1986-11-10 | 比較回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880005743A KR880005743A (ko) | 1988-06-30 |
KR900008046B1 true KR900008046B1 (ko) | 1990-10-31 |
Family
ID=26531895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019870010886A KR900008046B1 (ko) | 1986-10-02 | 1987-09-30 | 비교기 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4825104A (ko) |
KR (1) | KR900008046B1 (ko) |
GB (1) | GB2197555B (ko) |
HK (1) | HK11093A (ko) |
SG (1) | SG115692G (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE59009720D1 (de) * | 1990-02-13 | 1995-11-02 | Siemens Ag | Komparatorschaltung. |
KR960009739B1 (en) * | 1991-05-14 | 1996-07-23 | Toshiba Kk | Differential input circuit |
JP2882163B2 (ja) * | 1992-02-26 | 1999-04-12 | 日本電気株式会社 | 比較器 |
GB9222455D0 (en) * | 1992-10-26 | 1992-12-09 | Philips Electronics Uk Ltd | A current sensing circuit |
US5373203A (en) * | 1993-04-05 | 1994-12-13 | Motorola, Inc. | Decoder and latching circuit with differential outputs |
US5798667A (en) * | 1994-05-16 | 1998-08-25 | At&T Global Information Solutions Company | Method and apparatus for regulation of power dissipation |
US5838166A (en) * | 1996-05-31 | 1998-11-17 | Nec Corporation | Compact and high-speed judging circuit using misfets |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5424601Y2 (ko) * | 1973-09-11 | 1979-08-20 | ||
US4563597A (en) * | 1982-11-22 | 1986-01-07 | Honeywell Inc. | Accurate dead band control circuit |
-
1987
- 1987-09-11 GB GB8721443A patent/GB2197555B/en not_active Expired - Lifetime
- 1987-09-29 US US07/102,418 patent/US4825104A/en not_active Expired - Fee Related
- 1987-09-30 KR KR1019870010886A patent/KR900008046B1/ko not_active IP Right Cessation
-
1992
- 1992-11-04 SG SG1156/92A patent/SG115692G/en unknown
-
1993
- 1993-02-11 HK HK110/93A patent/HK11093A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR880005743A (ko) | 1988-06-30 |
GB2197555B (en) | 1990-11-21 |
HK11093A (en) | 1993-02-19 |
GB8721443D0 (en) | 1987-10-21 |
SG115692G (en) | 1993-01-29 |
GB2197555A (en) | 1988-05-18 |
US4825104A (en) | 1989-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4792748A (en) | Two-terminal temperature-compensated current source circuit | |
KR100193212B1 (ko) | 전력 mos 트랜지스터의 전류측정 회로 | |
JPH0738543B2 (ja) | 可変オフセットを有する差動集積回路 | |
US4642551A (en) | Current to voltage converter circuit | |
JP3190399B2 (ja) | 比較回路装置 | |
US4647841A (en) | Low voltage, high precision current source | |
KR900008046B1 (ko) | 비교기 | |
US4104575A (en) | Constant current semiconductor circuit arrangement | |
US3531656A (en) | Precision rectifier circuit | |
JPS6340900Y2 (ko) | ||
KR920010216B1 (ko) | A/d 변환기의 바이어스회로 | |
US4004161A (en) | Rectifying circuits | |
JPS59205815A (ja) | デジタル信号で調整可能な端子電圧発生用集積回路 | |
JP2862370B2 (ja) | 電流検出回路 | |
JP2645596B2 (ja) | 電圧検出回路 | |
JPS63120261A (ja) | 比較回路 | |
US4859966A (en) | Current amplifier circuit and a current amplifying type differential current converter circuit | |
SU813788A1 (ru) | Блок стабилизированных источниковТОКА | |
JPH0246093Y2 (ko) | ||
SU714291A1 (ru) | Устройство сравнени | |
SU1354389A1 (ru) | Двухтактный усилитель | |
SU801249A1 (ru) | Электронный коммутатор | |
RU2083990C1 (ru) | Устройство для измерения электростатических потенциалов | |
JPH09307379A (ja) | Agc回路 | |
SU430392A1 (ru) | Диодный функциональный преобразователь |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |