JPS6388913A - 比較回路 - Google Patents
比較回路Info
- Publication number
- JPS6388913A JPS6388913A JP61234998A JP23499886A JPS6388913A JP S6388913 A JPS6388913 A JP S6388913A JP 61234998 A JP61234998 A JP 61234998A JP 23499886 A JP23499886 A JP 23499886A JP S6388913 A JPS6388913 A JP S6388913A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- load resistor
- parallel
- resistor
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は比較回路に関するものである。
［従来の技術］
従来一般的に用いられる比較回路は第２図のような構成
になっている。すなわちトランジスタＴ に抵抗Ｒ３を
直列接続するとともにトランジスタＴ に抵抗Ｒ４を直
列接続し、トランジスタＴ と抵抗Ｒ３との接続点およ
びトランジスタＴ４と抵抗Ｒ４との接続点を差動増幅回
路Ａの入力端子に接続しである。そしてトランジスタＴ
３およびトランジスタＴ４のベースに供給される信号の
差分に応じた出力を差動増幅回路Ａから発生するもので
ある。
になっている。すなわちトランジスタＴ に抵抗Ｒ３を
直列接続するとともにトランジスタＴ に抵抗Ｒ４を直
列接続し、トランジスタＴ と抵抗Ｒ３との接続点およ
びトランジスタＴ４と抵抗Ｒ４との接続点を差動増幅回
路Ａの入力端子に接続しである。そしてトランジスタＴ
３およびトランジスタＴ４のベースに供給される信号の
差分に応じた出力を差動増幅回路Ａから発生するもので
ある。
この回路構成において、比較レベルの設定は、シングル
入力の場合はリファレンス電位を変え、差動入力の場合
は抵抗Ｒ％Ｒを変えて行っている。
入力の場合はリファレンス電位を変え、差動入力の場合
は抵抗Ｒ％Ｒを変えて行っている。
そこで差動入力の場合の設定動作について説明する。ト
ランジスタＴ３およびＴ４のベース入力の電位差をｖｌ
としたときの電流変化分をｉとすると、トランジスタＴ
およびＴ４にはそれぞれ電流（Ｉ＋ｉ）、（１−Ｌ）
が流れ、それぞれのコレクタ電位ｖ 、■ は・ ｔｉｅ ｔ２ｃ Ｖ 鍵Ｖ −Ｒ（１＋１） ｔｉｅ ｃｃ Ｉ Ｖ −Ｖ −Ｒ（１−ｉ） １２ｃ ｅｃ ２ となる。比較レベルはＶ −■ となるから、ｔｉ
ｅ ｔ２ｃ ｉｍｌ・ （Ｒ２−Ｒ１）／（Ｒ１＋Ｒ２）の場合に比
較回路が動作し始める。
ランジスタＴ３およびＴ４のベース入力の電位差をｖｌ
としたときの電流変化分をｉとすると、トランジスタＴ
およびＴ４にはそれぞれ電流（Ｉ＋ｉ）、（１−Ｌ）
が流れ、それぞれのコレクタ電位ｖ 、■ は・ ｔｉｅ ｔ２ｃ Ｖ 鍵Ｖ −Ｒ（１＋１） ｔｉｅ ｃｃ Ｉ Ｖ −Ｖ −Ｒ（１−ｉ） １２ｃ ｅｃ ２ となる。比較レベルはＶ −■ となるから、ｔｉ
ｅ ｔ２ｃ ｉｍｌ・ （Ｒ２−Ｒ１）／（Ｒ１＋Ｒ２）の場合に比
較回路が動作し始める。
この式から、例えばＲ，−Ｒ２の場合は、ｉ＝０で動作
し、Ｒ２−２Ｒ１の場合は、ｉ −Ｉ ／ ３で動作す
ることになる。すなわち、Ｒ２−２Ｒ１の場合は、ｉ
−１／ ３の電流が流れるような作動人力ｖ１が加わっ
た場合に動作するものである。
し、Ｒ２−２Ｒ１の場合は、ｉ −Ｉ ／ ３で動作す
ることになる。すなわち、Ｒ２−２Ｒ１の場合は、ｉ
−１／ ３の電流が流れるような作動人力ｖ１が加わっ
た場合に動作するものである。
［発明が解決しようとする問題点］
上記の回路構成においては、リファレンス電圧によって
比較レベルを設定する場合には、リファレンス電圧と比
較入力電位に高精度が要求される欠点がある。
比較レベルを設定する場合には、リファレンス電圧と比
較入力電位に高精度が要求される欠点がある。
また差動入力の場合には、先に述べたように、比較レベ
ルが（Ｒ２−Ｒ１） ／ （ＲＬ ＋Ｒ２）で決まるた
め、抵抗の相対精度が必要となる欠点がある。特に、抵
抗ＲとＲ２の抵抗値が異なる場合には、集積化が難しい
ものであった。
ルが（Ｒ２−Ｒ１） ／ （ＲＬ ＋Ｒ２）で決まるた
め、抵抗の相対精度が必要となる欠点がある。特に、抵
抗ＲとＲ２の抵抗値が異なる場合には、集積化が難しい
ものであった。
本発明は、入力信号を受けるトランジスタの数によって
比較レベルを設定するようにし、負荷抵抗の相対精度が
とり易く集積化に適した構成にするとともに入力直流バ
イアスの相対精度を向上させることを目的とするもので
ある。
比較レベルを設定するようにし、負荷抵抗の相対精度が
とり易く集積化に適した構成にするとともに入力直流バ
イアスの相対精度を向上させることを目的とするもので
ある。
［間ｍ点を解決するための手段］
本発明は、並列に接続したｍ（ｍ＝１．２…）個のトラ
ンジスタのベースに共通に第１の入力信号を供給すると
ともにこのトランジスタからなる第１の回路に直列に第
１の負荷抵抗を接続し、並列に接続したｎ （ｎ＝１．
２…、ｎ≠ｍ）個のトランジスタのベースに共通に第２
の入力信号を供給するとともにこのトランジスタからな
る第２の回路に第１の負荷抵抗と同じ抵抗値の第２の負
荷抵抗を接続し、第１の負荷抵抗と第１の回路からなる
直列回路と第２の負荷抵抗と第２の回路とからなる直列
回路とを電源間に並列に接続し、第１の負荷抵抗と第１
の回路との接続点および第２の負荷抵抗と第２の回路と
の接続点を差動増幅回路の入力端子に接続したものであ
る。
ンジスタのベースに共通に第１の入力信号を供給すると
ともにこのトランジスタからなる第１の回路に直列に第
１の負荷抵抗を接続し、並列に接続したｎ （ｎ＝１．
２…、ｎ≠ｍ）個のトランジスタのベースに共通に第２
の入力信号を供給するとともにこのトランジスタからな
る第２の回路に第１の負荷抵抗と同じ抵抗値の第２の負
荷抵抗を接続し、第１の負荷抵抗と第１の回路からなる
直列回路と第２の負荷抵抗と第２の回路とからなる直列
回路とを電源間に並列に接続し、第１の負荷抵抗と第１
の回路との接続点および第２の負荷抵抗と第２の回路と
の接続点を差動増幅回路の入力端子に接続したものであ
る。
［実施例］
第１図において、入力端子ａをベースに接続したｍ（ｍ
＝１．２…）個のトランジスタＴ１…Ｔ１を並列に接続
してあり、この回路に直列に負荷抵抗Ｒ１を接続しであ
る。また入力端子すをベースに接続したｎ（ｎ−１，２
…、但し、ｎ≠ｍ）個のトランジスタＴ２…Ｔ２を並列
に接続してあり、この回路に直列に負荷抵抗Ｒ２を接続
しである。なお、抵抗ＲとＲ２とは同じ抵抗値にして■ ■ あり、集積化を容易にしである。抵抗Ｒ１とトランジス
タＴ との接続点および抵抗Ｒ２とトランジスタＴ２と
の接続点を差動増幅回路Ａの入力端子に接続しである。
＝１．２…）個のトランジスタＴ１…Ｔ１を並列に接続
してあり、この回路に直列に負荷抵抗Ｒ１を接続しであ
る。また入力端子すをベースに接続したｎ（ｎ−１，２
…、但し、ｎ≠ｍ）個のトランジスタＴ２…Ｔ２を並列
に接続してあり、この回路に直列に負荷抵抗Ｒ２を接続
しである。なお、抵抗ＲとＲ２とは同じ抵抗値にして■ ■ あり、集積化を容易にしである。抵抗Ｒ１とトランジス
タＴ との接続点および抵抗Ｒ２とトランジスタＴ２と
の接続点を差動増幅回路Ａの入力端子に接続しである。
以上の構成において、入力端子ａ、ｂ間に電圧Ｖｔが加
わった場合の各トランジスタの変化電流をｉとし、バイ
アス電流を（ｍ＋ｎ）Ｉとすると、トランジスタＴ１…
Ｔｌにはそれぞれ（Ｉ＋ｉｌ）の電流が流れ、トランジ
スタＴ …Ｔ２にはそれぞれ（１１２）の電流が流れる
。またｍ （１ ＋ｉ ） ＋ｎ （Ｉ−ｉ２）■ ■ −（ｍ＋ｎ） ！ から １２城ｍ／ｎ９ｉ１ となるから、トランジスタＴ およびＴ２のコレ■ クタ電流をそれぞれｖ 、■ とすると、ｃｍ
ｃｎ Ｖ −Ｖ −Ｒ・ｍ （１＋ｉ１）ｃｍ
ｃｃ Ｖ −１１Ｖ −Ｒ−ｎ（Ｉ−ｍ／ｎ・１１）ｃｎ
ｃｃ となり、比較レベルはｖ −■ であるから、ｅｌＱ
ｅｎ ｉｔ −（ｎ ｍ ） ／ ２ ｍ−■となる。この
ように、比較レベルはトランジスタＴ およびＴ２の数
によって設定できるものである。例えば、ｎ−２，ｍ＝
１の場合は、１１−１ ／ ２．ｔ ２−１ ／ ４で
比較動作が行われることになる。
わった場合の各トランジスタの変化電流をｉとし、バイ
アス電流を（ｍ＋ｎ）Ｉとすると、トランジスタＴ１…
Ｔｌにはそれぞれ（Ｉ＋ｉｌ）の電流が流れ、トランジ
スタＴ …Ｔ２にはそれぞれ（１１２）の電流が流れる
。またｍ （１ ＋ｉ ） ＋ｎ （Ｉ−ｉ２）■ ■ −（ｍ＋ｎ） ！ から １２城ｍ／ｎ９ｉ１ となるから、トランジスタＴ およびＴ２のコレ■ クタ電流をそれぞれｖ 、■ とすると、ｃｍ
ｃｎ Ｖ −Ｖ −Ｒ・ｍ （１＋ｉ１）ｃｍ
ｃｃ Ｖ −１１Ｖ −Ｒ−ｎ（Ｉ−ｍ／ｎ・１１）ｃｎ
ｃｃ となり、比較レベルはｖ −■ であるから、ｅｌＱ
ｅｎ ｉｔ −（ｎ ｍ ） ／ ２ ｍ−■となる。この
ように、比較レベルはトランジスタＴ およびＴ２の数
によって設定できるものである。例えば、ｎ−２，ｍ＝
１の場合は、１１−１ ／ ２．ｔ ２−１ ／ ４で
比較動作が行われることになる。
以上の構成によれば、負荷抵抗Ｒ１およびＲ２を同じ値
にして比較レベルを設定できるため、負荷抵抗のｔ目射
精度がとり易く、集積化に適した構成とすることができ
る。しかも、入力端の直流レベルを同じ電圧にして比較
レベルを決めることができるため、入力の直流バイアス
の相対精度もとりやすくなるものである。
にして比較レベルを設定できるため、負荷抵抗のｔ目射
精度がとり易く、集積化に適した構成とすることができ
る。しかも、入力端の直流レベルを同じ電圧にして比較
レベルを決めることができるため、入力の直流バイアス
の相対精度もとりやすくなるものである。
［発明の効果］
本発明によれば、トランジスタの数によって比較レベル
を設定できるため、負荷抵抗の値を同じにでき、抵抗の
相対精度をとり易く集積化に適した構成にすることがで
きる。しかも入力直流バイアスを同じ電圧にできるため
、バイアス相対精度も向上させることができる。
を設定できるため、負荷抵抗の値を同じにでき、抵抗の
相対精度をとり易く集積化に適した構成にすることがで
きる。しかも入力直流バイアスを同じ電圧にできるため
、バイアス相対精度も向上させることができる。
第１図は本発明の一実施例を示した電気回路図、第２図
は従来例を示した電気回路図である。 Ｔ ｔ ””’ Ｔ ｔ…トランジスタＴ２〜Ｔ２…ト
ランジスタ Ｒ，Ｒ２…負荷抵抗 Ａ…差動増幅回路 以 上
は従来例を示した電気回路図である。 Ｔ ｔ ””’ Ｔ ｔ…トランジスタＴ２〜Ｔ２…ト
ランジスタ Ｒ，Ｒ２…負荷抵抗 Ａ…差動増幅回路 以 上
Claims (1)
- 【特許請求の範囲】 第１の入力信号をベース入力とするｍ（ｍ＝１、２…）
個のトランジスタを並列に接続して第１の回路を構成し
、 第２の入力信号をベース入力とするｎ（ｎ＝１、２…、
但し、ｎ≠ｍ）個のトランジスタを並列に接続して第２
の回路を構成し、 第１の回路に直列に第１の負荷抵抗を接続するとともに
この第１の負荷抵抗と同じ抵抗値の第２の負荷抵抗を第
２の回路に直列に接続し、 第１の負荷抵抗および第１の回路からなる直列回路と第
２の負荷抵抗および第２の回路からなる直列回路とを電
源に対して並列に接続し、 第１の負荷抵抗と第１の回路との接続点および第２の負
荷抵抗と第２の回路との接続点を入力端子に接続した差
動増幅回路を設けてなる比較回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61234998A JPS6388913A (ja) | 1986-10-02 | 1986-10-02 | 比較回路 |
| GB8721443A GB2197555B (en) | 1986-10-02 | 1987-09-11 | Comparator |
| US07/102,418 US4825104A (en) | 1986-10-02 | 1987-09-29 | Comparator |
| KR1019870010886A KR900008046B1 (ko) | 1986-10-02 | 1987-09-30 | 비교기 |
| SG1156/92A SG115692G (en) | 1986-10-02 | 1992-11-04 | Comparator |
| HK110/93A HK11093A (en) | 1986-10-02 | 1993-02-11 | Comparator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61234998A JPS6388913A (ja) | 1986-10-02 | 1986-10-02 | 比較回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6388913A true JPS6388913A (ja) | 1988-04-20 |
Family
ID=16979546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61234998A Pending JPS6388913A (ja) | 1986-10-02 | 1986-10-02 | 比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6388913A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58196706A (ja) * | 1982-05-11 | 1983-11-16 | Matsushita Electric Ind Co Ltd | 制御回路 |
-
1986
- 1986-10-02 JP JP61234998A patent/JPS6388913A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58196706A (ja) * | 1982-05-11 | 1983-11-16 | Matsushita Electric Ind Co Ltd | 制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| JPS6144360B2 (ja) | ||
| JPH0595255A (ja) | 比較回路装置 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| KR900008046B1 (ko) | 비교기 | |
| US4283683A (en) | Audio bridge circuit | |
| JPS6388913A (ja) | 比較回路 | |
| JPS59205815A (ja) | デジタル信号で調整可能な端子電圧発生用集積回路 | |
| JPS63120261A (ja) | 比較回路 | |
| JPH0543533Y2 (ja) | ||
| US4859966A (en) | Current amplifier circuit and a current amplifying type differential current converter circuit | |
| JP2730107B2 (ja) | カレントミラー回路 | |
| JPH0246093Y2 (ja) | ||
| JP2764646B2 (ja) | 測温抵抗体回路 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JPS5928285B2 (ja) | 位相反転回路 | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JPH0799802B2 (ja) | レベルシフト回路 | |
| JP2914011B2 (ja) | 電流スイッチ回路 | |
| SU813788A1 (ru) | Блок стабилизированных источниковТОКА | |
| JPS638673B2 (ja) | ||
| JPS6322150B2 (ja) | ||
| SU714291A1 (ru) | Устройство сравнени | |
| JPS6155805B2 (ja) | ||
| JPS59181802A (ja) | 電流入力型増幅装置 |