JPS6388913A - 比較回路 - Google Patents
比較回路Info
- Publication number
- JPS6388913A JPS6388913A JP61234998A JP23499886A JPS6388913A JP S6388913 A JPS6388913 A JP S6388913A JP 61234998 A JP61234998 A JP 61234998A JP 23499886 A JP23499886 A JP 23499886A JP S6388913 A JPS6388913 A JP S6388913A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- load resistor
- parallel
- resistor
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は比較回路に関するものである。
[従来の技術]
従来一般的に用いられる比較回路は第2図のような構成
になっている。すなわちトランジスタT に抵抗R3を
直列接続するとともにトランジスタT に抵抗R4を直
列接続し、トランジスタT と抵抗R3との接続点およ
びトランジスタT4と抵抗R4との接続点を差動増幅回
路Aの入力端子に接続しである。そしてトランジスタT
3およびトランジスタT4のベースに供給される信号の
差分に応じた出力を差動増幅回路Aから発生するもので
ある。
になっている。すなわちトランジスタT に抵抗R3を
直列接続するとともにトランジスタT に抵抗R4を直
列接続し、トランジスタT と抵抗R3との接続点およ
びトランジスタT4と抵抗R4との接続点を差動増幅回
路Aの入力端子に接続しである。そしてトランジスタT
3およびトランジスタT4のベースに供給される信号の
差分に応じた出力を差動増幅回路Aから発生するもので
ある。
この回路構成において、比較レベルの設定は、シングル
入力の場合はリファレンス電位を変え、差動入力の場合
は抵抗R%Rを変えて行っている。
入力の場合はリファレンス電位を変え、差動入力の場合
は抵抗R%Rを変えて行っている。
そこで差動入力の場合の設定動作について説明する。ト
ランジスタT3およびT4のベース入力の電位差をvl
としたときの電流変化分をiとすると、トランジスタT
およびT4にはそれぞれ電流(I+i)、(1−L)
が流れ、それぞれのコレクタ電位v 、■ は・ tie t2c V 鍵V −R(1+1) tie cc I V −V −R(1−i) 12c ec 2 となる。比較レベルはV −■ となるから、ti
e t2c iml・ (R2−R1)/(R1+R2)の場合に比
較回路が動作し始める。
ランジスタT3およびT4のベース入力の電位差をvl
としたときの電流変化分をiとすると、トランジスタT
およびT4にはそれぞれ電流(I+i)、(1−L)
が流れ、それぞれのコレクタ電位v 、■ は・ tie t2c V 鍵V −R(1+1) tie cc I V −V −R(1−i) 12c ec 2 となる。比較レベルはV −■ となるから、ti
e t2c iml・ (R2−R1)/(R1+R2)の場合に比
較回路が動作し始める。
この式から、例えばR,−R2の場合は、i=0で動作
し、R2−2R1の場合は、i −I / 3で動作す
ることになる。すなわち、R2−2R1の場合は、i
−1/ 3の電流が流れるような作動人力v1が加わっ
た場合に動作するものである。
し、R2−2R1の場合は、i −I / 3で動作す
ることになる。すなわち、R2−2R1の場合は、i
−1/ 3の電流が流れるような作動人力v1が加わっ
た場合に動作するものである。
[発明が解決しようとする問題点]
上記の回路構成においては、リファレンス電圧によって
比較レベルを設定する場合には、リファレンス電圧と比
較入力電位に高精度が要求される欠点がある。
比較レベルを設定する場合には、リファレンス電圧と比
較入力電位に高精度が要求される欠点がある。
また差動入力の場合には、先に述べたように、比較レベ
ルが(R2−R1) / (RL +R2)で決まるた
め、抵抗の相対精度が必要となる欠点がある。特に、抵
抗RとR2の抵抗値が異なる場合には、集積化が難しい
ものであった。
ルが(R2−R1) / (RL +R2)で決まるた
め、抵抗の相対精度が必要となる欠点がある。特に、抵
抗RとR2の抵抗値が異なる場合には、集積化が難しい
ものであった。
本発明は、入力信号を受けるトランジスタの数によって
比較レベルを設定するようにし、負荷抵抗の相対精度が
とり易く集積化に適した構成にするとともに入力直流バ
イアスの相対精度を向上させることを目的とするもので
ある。
比較レベルを設定するようにし、負荷抵抗の相対精度が
とり易く集積化に適した構成にするとともに入力直流バ
イアスの相対精度を向上させることを目的とするもので
ある。
[間m点を解決するための手段]
本発明は、並列に接続したm(m=1.2…)個のトラ
ンジスタのベースに共通に第1の入力信号を供給すると
ともにこのトランジスタからなる第1の回路に直列に第
1の負荷抵抗を接続し、並列に接続したn (n=1.
2…、n≠m)個のトランジスタのベースに共通に第2
の入力信号を供給するとともにこのトランジスタからな
る第2の回路に第1の負荷抵抗と同じ抵抗値の第2の負
荷抵抗を接続し、第1の負荷抵抗と第1の回路からなる
直列回路と第2の負荷抵抗と第2の回路とからなる直列
回路とを電源間に並列に接続し、第1の負荷抵抗と第1
の回路との接続点および第2の負荷抵抗と第2の回路と
の接続点を差動増幅回路の入力端子に接続したものであ
る。
ンジスタのベースに共通に第1の入力信号を供給すると
ともにこのトランジスタからなる第1の回路に直列に第
1の負荷抵抗を接続し、並列に接続したn (n=1.
2…、n≠m)個のトランジスタのベースに共通に第2
の入力信号を供給するとともにこのトランジスタからな
る第2の回路に第1の負荷抵抗と同じ抵抗値の第2の負
荷抵抗を接続し、第1の負荷抵抗と第1の回路からなる
直列回路と第2の負荷抵抗と第2の回路とからなる直列
回路とを電源間に並列に接続し、第1の負荷抵抗と第1
の回路との接続点および第2の負荷抵抗と第2の回路と
の接続点を差動増幅回路の入力端子に接続したものであ
る。
[実施例]
第1図において、入力端子aをベースに接続したm(m
=1.2…)個のトランジスタT1…T1を並列に接続
してあり、この回路に直列に負荷抵抗R1を接続しであ
る。また入力端子すをベースに接続したn(n−1,2
…、但し、n≠m)個のトランジスタT2…T2を並列
に接続してあり、この回路に直列に負荷抵抗R2を接続
しである。なお、抵抗RとR2とは同じ抵抗値にして■ ■ あり、集積化を容易にしである。抵抗R1とトランジス
タT との接続点および抵抗R2とトランジスタT2と
の接続点を差動増幅回路Aの入力端子に接続しである。
=1.2…)個のトランジスタT1…T1を並列に接続
してあり、この回路に直列に負荷抵抗R1を接続しであ
る。また入力端子すをベースに接続したn(n−1,2
…、但し、n≠m)個のトランジスタT2…T2を並列
に接続してあり、この回路に直列に負荷抵抗R2を接続
しである。なお、抵抗RとR2とは同じ抵抗値にして■ ■ あり、集積化を容易にしである。抵抗R1とトランジス
タT との接続点および抵抗R2とトランジスタT2と
の接続点を差動増幅回路Aの入力端子に接続しである。
以上の構成において、入力端子a、b間に電圧Vtが加
わった場合の各トランジスタの変化電流をiとし、バイ
アス電流を(m+n)Iとすると、トランジスタT1…
Tlにはそれぞれ(I+il)の電流が流れ、トランジ
スタT …T2にはそれぞれ(112)の電流が流れる
。またm (1 +i ) +n (I−i2)■ ■ −(m+n) ! から 12城m/n9i1 となるから、トランジスタT およびT2のコレ■ クタ電流をそれぞれv 、■ とすると、cm
cn V −V −R・m (1+i1)cm
cc V −11V −R−n(I−m/n・11)cn
cc となり、比較レベルはv −■ であるから、elQ
en it −(n m ) / 2 m−■となる。この
ように、比較レベルはトランジスタT およびT2の数
によって設定できるものである。例えば、n−2,m=
1の場合は、11−1 / 2.t 2−1 / 4で
比較動作が行われることになる。
わった場合の各トランジスタの変化電流をiとし、バイ
アス電流を(m+n)Iとすると、トランジスタT1…
Tlにはそれぞれ(I+il)の電流が流れ、トランジ
スタT …T2にはそれぞれ(112)の電流が流れる
。またm (1 +i ) +n (I−i2)■ ■ −(m+n) ! から 12城m/n9i1 となるから、トランジスタT およびT2のコレ■ クタ電流をそれぞれv 、■ とすると、cm
cn V −V −R・m (1+i1)cm
cc V −11V −R−n(I−m/n・11)cn
cc となり、比較レベルはv −■ であるから、elQ
en it −(n m ) / 2 m−■となる。この
ように、比較レベルはトランジスタT およびT2の数
によって設定できるものである。例えば、n−2,m=
1の場合は、11−1 / 2.t 2−1 / 4で
比較動作が行われることになる。
以上の構成によれば、負荷抵抗R1およびR2を同じ値
にして比較レベルを設定できるため、負荷抵抗のt目射
精度がとり易く、集積化に適した構成とすることができ
る。しかも、入力端の直流レベルを同じ電圧にして比較
レベルを決めることができるため、入力の直流バイアス
の相対精度もとりやすくなるものである。
にして比較レベルを設定できるため、負荷抵抗のt目射
精度がとり易く、集積化に適した構成とすることができ
る。しかも、入力端の直流レベルを同じ電圧にして比較
レベルを決めることができるため、入力の直流バイアス
の相対精度もとりやすくなるものである。
[発明の効果]
本発明によれば、トランジスタの数によって比較レベル
を設定できるため、負荷抵抗の値を同じにでき、抵抗の
相対精度をとり易く集積化に適した構成にすることがで
きる。しかも入力直流バイアスを同じ電圧にできるため
、バイアス相対精度も向上させることができる。
を設定できるため、負荷抵抗の値を同じにでき、抵抗の
相対精度をとり易く集積化に適した構成にすることがで
きる。しかも入力直流バイアスを同じ電圧にできるため
、バイアス相対精度も向上させることができる。
第1図は本発明の一実施例を示した電気回路図、第2図
は従来例を示した電気回路図である。 T t ””’ T t…トランジスタT2〜T2…ト
ランジスタ R,R2…負荷抵抗 A…差動増幅回路 以 上
は従来例を示した電気回路図である。 T t ””’ T t…トランジスタT2〜T2…ト
ランジスタ R,R2…負荷抵抗 A…差動増幅回路 以 上
Claims (1)
- 【特許請求の範囲】 第1の入力信号をベース入力とするm(m=1、2…)
個のトランジスタを並列に接続して第1の回路を構成し
、 第2の入力信号をベース入力とするn(n=1、2…、
但し、n≠m)個のトランジスタを並列に接続して第2
の回路を構成し、 第1の回路に直列に第1の負荷抵抗を接続するとともに
この第1の負荷抵抗と同じ抵抗値の第2の負荷抵抗を第
2の回路に直列に接続し、 第1の負荷抵抗および第1の回路からなる直列回路と第
2の負荷抵抗および第2の回路からなる直列回路とを電
源に対して並列に接続し、 第1の負荷抵抗と第1の回路との接続点および第2の負
荷抵抗と第2の回路との接続点を入力端子に接続した差
動増幅回路を設けてなる比較回路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61234998A JPS6388913A (ja) | 1986-10-02 | 1986-10-02 | 比較回路 |
GB8721443A GB2197555B (en) | 1986-10-02 | 1987-09-11 | Comparator |
US07/102,418 US4825104A (en) | 1986-10-02 | 1987-09-29 | Comparator |
KR1019870010886A KR900008046B1 (ko) | 1986-10-02 | 1987-09-30 | 비교기 |
SG1156/92A SG115692G (en) | 1986-10-02 | 1992-11-04 | Comparator |
HK110/93A HK11093A (en) | 1986-10-02 | 1993-02-11 | Comparator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61234998A JPS6388913A (ja) | 1986-10-02 | 1986-10-02 | 比較回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6388913A true JPS6388913A (ja) | 1988-04-20 |
Family
ID=16979546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61234998A Pending JPS6388913A (ja) | 1986-10-02 | 1986-10-02 | 比較回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6388913A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58196706A (ja) * | 1982-05-11 | 1983-11-16 | Matsushita Electric Ind Co Ltd | 制御回路 |
-
1986
- 1986-10-02 JP JP61234998A patent/JPS6388913A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58196706A (ja) * | 1982-05-11 | 1983-11-16 | Matsushita Electric Ind Co Ltd | 制御回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
JPS6144360B2 (ja) | ||
JPH0595255A (ja) | 比較回路装置 | |
JPH0770935B2 (ja) | 差動電流増幅回路 | |
KR900008046B1 (ko) | 비교기 | |
US4283683A (en) | Audio bridge circuit | |
JPS6388913A (ja) | 比較回路 | |
JPS59205815A (ja) | デジタル信号で調整可能な端子電圧発生用集積回路 | |
JPS63120261A (ja) | 比較回路 | |
JPH0543533Y2 (ja) | ||
US4859966A (en) | Current amplifier circuit and a current amplifying type differential current converter circuit | |
JP2730107B2 (ja) | カレントミラー回路 | |
JPH0246093Y2 (ja) | ||
JP2764646B2 (ja) | 測温抵抗体回路 | |
JPH06120784A (ja) | ウインドウコンパレータ | |
JPS5928285B2 (ja) | 位相反転回路 | |
JP3290264B2 (ja) | ガンマ補正回路 | |
JPH0799802B2 (ja) | レベルシフト回路 | |
JP2914011B2 (ja) | 電流スイッチ回路 | |
SU813788A1 (ru) | Блок стабилизированных источниковТОКА | |
JPS638673B2 (ja) | ||
JPS6322150B2 (ja) | ||
SU714291A1 (ru) | Устройство сравнени | |
JPS6155805B2 (ja) | ||
JPS59181802A (ja) | 電流入力型増幅装置 |