KR900006021B1

KR900006021B1 - 신호전송장치

Info

Publication number: KR900006021B1
Application number: KR1019860000846A
Authority: KR
Inventors: 겡이찌 우에다니
Original assignee: 미쓰비시전기 주식회사; 시끼 모리야
Priority date: 1985-02-19
Filing date: 1986-02-06
Publication date: 1990-08-20
Also published as: KR860006750A; CN86101645A; US4682342A; JPS61191146A; CN1015683B

Abstract

내용 없음.

Description

신호전송장치

제1도 내지 제5도는 이 발명의 신호전송장치의 한실시예를 표시한 것.

제1도는 전체구성도.

제2도는 전기회로의 블록도.

제3도는 송신측의 프로그램의 플로차트.

제4도는 수신측의 프로그램의 플로차트.

제5도는 신호상태를 표시하는 설명도.

제6도는 이 발명의 다른 실시예를 표시하는 것으로 제3도에 해당되는 도면.

제7도 및 제8도는 종래의 신호전송장치를 표시한 것.

제7도는 전기회로 접속도.

제8도는 제5도에 상당하는 도면.

* 도면의 주요부분에 대한 부호의 설명

b : 변환장치 c : 회로소자

d : 검지수단 h : 판독판정신호발생수단

i : 판독수단 T : 드라이버장치(변환장치)

R : 레시버장치(변환장치)

T₂₁-T₂₈: 송신용 마이크로릴레이(회로소자)

R₂₁-R₂₈: 수신용 마이크로릴레이(회로소자)

b₁-b₇: 비트신호(판독판정신호)

이 발명은 개폐접점등 동작에 차이가 있는 회로소자를 통하여 신호를 전송하는 신호전송장치에 관한 것이다.

근년에 있어서, 마이크로프로세서(이하 마이컴이라 한다)를 사용하여 여러종류의 기기가 구성되게 되었다.

통상, 마이컴으로 구성된 기기간의 전송은, 전송소자를 사용한 전송장치에 의하여 행해지고 있다.

예컨대, 인텔사의 시리얼 전송소자 8251A등이 있다.

이들의 전송소자에서는 일정주기의 클록펄스를 기본으로한 전송이고 신호전송기의 지연시간에 관한 문제는 거의 없다.

그러나, 예컨데 일본실개소58-127064호 공보에 기재되어 있는 총합감시시스템과 같이 다종류의 기기간의 전송에서는 기기 그 자체는 마이컴이나 컴퓨터로 구성되어 있지만, 기기간의 전송은 노이즈 내량을 증가시키기 위하여 전압을 높혀 개폐접점을 통해 행하는 방법이 채용되고 있다.

제7도 및 제8도는 종래의 신호전송장치를 표시한 것이다.

도면중, T는 ON-OFF신호를 발신하는 드라이버장치, R는 이 신호를 수신하는 레시버장치, T₁은 드라이버장치(T)의 전송포트의 칩셀렉트신호, R₁는 레시버장치(R)의 칩셀렉트신호, T₂는 중앙처리부(이하 CPU라 한다)에서의 기록신호, R₂는 CPU판독신호, T₃및 R₃는 각각 데이터버스, T₄는 칩셀렉트신호(T₁)과 기록신호(T₂)가 입력되는 AND소자, R₄는 칩셀렉트신호(R₁)과 판독신호(R₂)가 입력되는 AND소자, T₁-T₁₈는 AND소자(T₄)의 출력이 H신호일 때 CPU의 데이터버스(T₃)에 출력된 1바이트의 데이터를 기억하는 래치회로, T₂₁-T₂₈는 각 래치회로(T₁₁)-(T₁₈)의 신호를 접점신호로 변환시키는 송신용 마이크로릴레이, R₂₁-R₂₈는 마이크로릴레이 (T₂₁)∼(T₂₈)로부터의 접점신호를 수신하는 수신용 마이크로릴레이, R₁₁∼R₁₈은 AND소자(R₄)의 출력이 H일 때 수신용 마이크로릴레이(R₂₁)-(R₂₈)의 접점신호를 데이터버스(R₃)에 공급하는 게이트회로, (-)는 직류전원의 (-)극, (+L)는 (+)극인데, 예컨대 5볼트가 채용되고 있다.

(+H)는 마찬가지로 (+)극인데, 예컨대 24볼트가 채용되고 있다.

CBL는 드라이버장치(T)와 레십버장치(R)를 연결하는 케이블이다.

다음에 동작에 대하여 설명한다.

AND소자(T₄)에서 칩셀렉트되어 기록타이밍이되면 H신호가 출력되어 데이터버스(T₃)의 8비트(1바이트)의 데이터가 배치회로(T₁₁)-(T₁₈)에 기억된다.

또한, 이 기억내용에 따라 송신용 마이크로릴레이(T₂₁)-(T₂₈)이 작동하여 접점의 개폐신호로서, 케이블(CBL)를 통해 레시버장치(R)에 보내진다.

레시버장치(R)에서는 대응하는 수신용 마이크로릴레이(R₂₁)-(R₂₈)이 작동되어 내부전압(+L)으로 레벨 변환된다.

AND소자(R₄)에서 칩셀렉트되어 기록 타이밍이되면 H신호가 출력되고 수신용 마이크로릴레이(R₂₁)-(R₂₈)의 접점신호가 데이터버스(R₃)에 수신된다.

그런데, 제7도에 표시한 회로에 있어서, 송신용 마이크로릴레이(T₂₁)-(T₂₈) 및 수신용 마이크로릴레이(R₂₁)-(R₂₈)는 동작에 차이가 있게 된다.

이것을 제8도에 따라 설명한다.

도면중, (bo)-(b6)는 비트신호이며, CPU로부터의 1바이트의 신호에 따라 수신용 마이크로릴레이(T₂₁)-(T₂₀)이 대응동작하는 것이다.

(b₁₀)-(b₁₆)는 마찬가지로 비트신호로서, 수신용 마이크로릴레이(R₂₁)-(R₂₇)가 각각 대응동작하는 것이다.

송신용 마이크로릴레이(T₂₈) 및 수신용 마이크로릴레이(R₂₈)의 동작상태에 대하여는 생략한다.

지금, 송신측의 CPU가 제8도에 표시한 시각 TA에서 신호를 송출하도록 판단하였다고 한다.

데이터버스(T₃)에 비트신호가 출력되고 다시 AND소자(T₄)가 H신호를 발생하면, 이 비트신호를 래치회로(T₁₁)-(T₁₇)가 기억한다(CPU의 송출판단이 되고서부터 래치회로(T₁₁)-(T₁₇)가 기억하기까지의 시간은 지극히 짧고, 또 동작시간의 차이도 별로 없으므로 시각 TA는 래치회로(T₁₁)-(T₁₇)가 기억한 시각으로 하여도 된다)송신용 마이크로릴레이(T₂₁)는 시각 t0에서 작동하여 저레벨신호(이하 L신호라 한다)를 송출하고 이 신호에 하여 수신용 마이크로릴레이(R₂₁)는 시각(t₁₀)에서 L신호를 출력한다.

다른신호도 마찬가지로 시각(t₁)→(t₁₁)∼(t₅)→(t₁₅)에 각각 L신호로 된다.

비트신호(b₆)는 시각(t₆)에서 고레벨신호(이하 H신호라 한다)로 되고 시각(t₁₆)에서 수신용 마이크로릴레이(R₁₆)가 H신호로 된다.

여기에서, 수신용 마이크로릴레이(R₂₅)가 제일빨리 동작하며, 동작시간

로 된다.

또 수신용 마이크로릴레이(R₂₆)가 제일늦게 동작하여, 동작시간

로 하면 비트신호(b₁₀)-(b₁₆)가 H신호에서 L신호로 되는 동작시간 OFF(t)의 차이는

로 된다.

또 비트신호(b₁₀)-(b₁₆)가 L신호에서 H신호로 되는 동작시간 ON(t)의 차이도 마찬가지로 다음과 같이 된다.

단, HT mini : 최소동작시간, HT max : 최대동작시간, 따라서 1바이트의 신호가 전송되기까지의 시간의 차이는 다음과 같다.

단, TD mini : LT mini : LT mini와 HT mini 중 작은쪽의 시간, TD max : LT max와 HT max중 큰 쪽의 시간, 이 때문에 레시버장치(R)가 올바른 신호를 판독하기 위하여는 시각 TA에서 적어도 TD max 시간 경과후의 시각(TC)이후에서 판독동작을 하지 않으면 안된다.

가령, TD max시간이 경과하기전의 시간이고 예컨대 제7도에 표시한 것과 같이 시각(TB)에서 판독하였다고 하면, 비트신호(b₁₂) 및 (b₁₅)는 아직 L신호로 되어 있지 않아서 잘못된 신호가 전송되게 된다.

이로인하여 예컨데 엘리베이터카의 위치를 0-6비트의 2진(Binary)신호로 보내는 시스템에 있어서, 제8도의 시각(TA)에서는, 16진법(進法)으로 3FH(H는 16진법인 것을 표시하며, 10진법으로 63을 표시한다)층인데도 시각 TB에서는 64H(10진법으로 100층)로 되어 엘리베이터카의 위치신호가 올바르게 전송되지 않게 된다.

종래의 신호전송장치는 이상과 같이 구성되어 있으므로 CPU에 비교하여 동작속도가 늦은 장치, 예컨데 개폐접점을 통하여 신호를 전송하는 경우, 접점이 동작중이고 또 안정되어 있지 않은 상태를 CPU가 판독할때가 있다. 이로인하여 올바르게 신호가 전송되지 않는다는 문제가 있었다.

이 발명은 상기의 문제점을 해소시키기 위해 발명된 것으로서, 동작이 느린장치를 통하여 신호를 보내는 경우, 동작중의 기간을 피하여 판독하도록하여 바르게 신호가 전송되는 장치를 얻는 것을 목적으로 하고 있다.

이 발명의 신호전송장치는 신호의 변화를 검지하는 검지수단과, 신호를 병렬신호로 변환시켜 이 병렬신호를 동작시간에 차이가 있는 회로소자를 통하여 전송하는 변환장치와, 회로소자의 최대동작 시간경과후에 판독판정신호를 발신하는 판독판정신호 발생수단과 이 판독판정신호의 발생에 의하여 병렬신호를 판독하는 판독수단을 구비한 것이다.

이 발명의 신호전송장치는 회로소자의 동작이 완료된 후에 판독판정신호가 발생되어 병렬신호를 판독하도록한 것이다.

제1도는 이 발명의 한실시예의 전체구성도인데 신호원(a)에서의 외부신호를 변환장치(b)에서 일군(群)의 병렬신호로 변환시키고, 이 외부신호가 변화하면 검지수단(d)에서 이 변화를 검지하여 변환장치(b)의 회로소자(c)를 작동시켜 병렬신호를 송신하고, 이 병렬신호를 수신측의 변환장치(e)의 회로소자(f)에서 수신하며 또 변화가 검지된 후로부터 회로소자(f)가 동작을 완료할때까지의 시간이 타이머(g)을 통하여 검지되면, 판독판정신호 발생수단(h)에서 판독판정신호를 발생시켜 판독수단(i)으로 회로소자(f)의 신호를 판독시키도록 한 것이다.

제2도 내지 제5도는 이 발명을 엘리베이터에 응용한 경우의 한실시예를 표시한 것이다.

우선, 제2도에 있어서, 10은 엘리베이터의 제어장치, 10a는 이 제어장치(10)의 CPU, 10b는 제3도에 표시한 프로그램이 기억되어 있는 기억장치, 10c는 외부장치와 신호를 수수(授受)하는 변환장치이다.

11은 구동제어회로이며, 권상전동기(11a)를 제어하여 엘리베이터카(이하 카로 약칭한다)(11b) 및 균형추(11c)의 승강을 제어하는 것이다.

20은 광전송지극장치인데, 엘리베이터의 상태신호를 변환장치(10c)로부터 수신하고 다시 이 상태신호를 광전송신호로 변환하여 광케이블(50)로 출력하는 것으로서, CPU(20a)와, 제4도에 표시한 프로그램이 기억되어 있는 기억장치(20b)와, 엘리베이터의 제어장치(10)로부터의 신호를 마이컴의 내부신호로 변환하는 변환장치와 상기 CPU(20a)의 제어에 의한 내부신호를 광신호로 변환시켜 광케이블(50)로 출력하는 O/E변환장치로 이루어진다.

21 및 22는 각각 광케이블(50)에 접속된 광전송자극장치로서, 상기 광전송지국장치(20)과 동일한 구성이다.

30은 각 광전송지국장치(20)(21)(22)에서 보내진 엘리베이터의 상태신호를 수신하는 광전송 본국장치로서, 지국장치(20)(21)(22)와 마찬가지로 CPU(30a)와 기억장치(30b)와 O/E변환장치(3d)를 갖고 있으며, 다시 엘리베이터의 상태를 표시하는 디스플레이(이하 CRT라 한다)(40)을 제어하는 전송장치(30e)로 이루어져 있다.

다음에, 동작을 상세히 설명하기에 앞서, 그 개요를 설명한다.

카(11b)의 위치가 구동제어회로(11)에서 검출된다.

CPU(10a)는 카위치신호가 변환할때마다 변환장치(10c)를 통하여 판독하여 기억장치(10b)에 기억시킨다.

다시 이 카위치신호는 변환장치(10c)에서 변환장치(20c)를 통하여 기억장치(20b)에 기억되고, CPU(20a)에 제어되어 O/E변환장치(20d)를 통해 광케이블(50)로 출력한다.

CPU(30a)에 제어되어 O/E변환장치(30d)를 통하여 카위치신호는 기억장치(30b)에 수신되고 다시 전송장치(30e)를 통하여 CRT(40)에 카위치가 표시된다.

광전송지국장치(21) 및 (22)로부터의 카위치신호도 동일하게 보내져 CRT(40)에 표시된다.

여기에서, O/E변환장치(20d) 및 (30d)사이의 전송은 펄스신호에 의한 직렬전송이고 따라서 여러개의 신호를 병렬로 전송하여 그를 조합시켜 하나의 내용을 전송하는 방식과 달라서 동작이 일치하지 않는 것이 문제로 되는 일은 없다. 그래서, 변환장치(10c)에서는 하나의 내용이 1바이트의 신호로 코드화된다.

즉, 8개 신호가 병렬로 전송되어 변환장치(20c)에 도달한다.

이때, 신호가 안정할때까지 마이크로릴레이의 동작지연에 의한 시간차가 생기지만 이 발명에 의하여 과도적인 상태를 피하여 정확한 판독을 행할수 있다.

즉 제5도에 있어서 (b₀)-(b₇)는 변환장치(10c)에서 출력되는 비트신호, (b₁₀)∼(b₁₇)은 변환장치(20c)에서 출력되는 비트신호인데, 비트신호(b₀)-(b₇)에 대응하여 동작하는 것이다.

이중, 비트신호(b₀)-(b₆) 및 (b₁₀)-(b₁₆)은 위치신호를 전송하는 것이고, 비트신호(b₇) 및 (b₁₇)은 판독판정신호이다. CPU(10a)가 카위치신호의 변환을 검지하여 시각(TA)에서 비트신호(b₇)를 H신호에서 L신호로 되도록 지령을 출력한다.

비트신호(b₇)은 시각(t₇)에서 L신호가 되고, 비트신호(b₁₇)은 시각 t₁₇에서 L신호가 된다.

여기에서 비트신호(b₁₇)은 제5도에서 명백한 바와 같이 시각(TA)에서 TDmax시간후에는 반드시 L신호로 된다.

따라서 시각(TA)에서 적어도 TDmax시간후의 시각(TD)에서 CPU(10a)로부터 송신지령이 출력된다.

이 지령을 기초로하여 비트신호(b₀)-(b₆)가 변하고 다시 비트신호(b₁₀)-(b₁₆)가 변화한다.

이 경우에도 시각(TD)로부터 적어도 TDmax시간경과후에는 비트신호(b₁₀)-(b₁₆)가 동작을 완료하게 된다.

그래서 시각 (TD)로 부터 적어도 TDmax시간경과후의 시각(TE)에서 비트신호(b₇)을 재차 H신호가 되도록 CPU(10a)에서 지령이 나온다.

이 지령을 기초로하여 시각 T₇₁에서 비트신호(b₇)이 H신호로되고 또 시각(TF)에서 비트신호(b₁₇)이 H신호로 된다.

이 시각(TF)에서 과도상태를 종료하게 된다.

따라서 비트신호(b₁₇)의 H신호를 검지하여 CPU(20a)가 비트신호(b₁₀)-(b₁₆)을 판독하여 카위치신호로 하는 것이다.

상기 전송방법을 실현하는 구체적예를 제3도 및 제4도에 표시하는 플로챠트에 따라 다시 상세하게 설명한다.

제3도는 엘리베이터의 제어장치(10)에 있어서 프로그램의 플로챠트인데 카위치신호 및 판독판정신호발생에 관한 것으로서 개재된 변수명(variable name)은 다음과 같다.

C : 처리상태 판정용 플래그.

A : 카위치신호.

M : 기억장치(10b)의 카위치신호용 메모리.

TM : 송신개시(시각 TA)로부터 경과시간 카운트용 타이머.

F₁, F₂, F₃: 처리종료판정플래그.

OM : 기억장치(10b)의 출력용 메모리.

우선다음과 같이 초기 설정 되는 것으로 한다.

메모리 OM=카위치신호 A

처리상태 판정용 플래그 C=2

메모리 M=카위치신호 A

스텝(100)에서 변환장치(10c)에 의한 송신데이터가 갱신중인가 아닌가, 즉 플래그 C≠2인가 아닌가가 판단된다.

초기 설정 그대로일때는 플래그 C=2 이므로 「NO」로 판단되어 스텝(120)으로 이행한다.

스텝(120)에서는 구동제어회로(11)로부터의 카위치신호 A와 메모리 M의 내용이 비교된다.

초기 설정 그대로이면 M=A이므로「NO」로되어 종료된다.

새로운 카위치신호 A가 입력되면 M≠A로 되어 스텝(130)으로 진행한다.

여기에서 카위치신호 A가 기억장치(10b)에 기록되어 M=A로 된다.

스텝(140)에서 타이머 TA 및 플래그 F₁-F₃가 0으로 설정되어서 스텝(150)으로 이행한다.

(가) 0≤타이머신호 TM<(TD-TA)일 때 스텝(140)에서 타이머 TM=0으로 되어 있으므로 플래그 C=0로 설정되어 스텝(160)으로 이행한다. 플래그 F₁≠0일때는 출구로 뛰어넘고, F=0 즉 미처리일때는 스텝(170)으로 이행한다. 이 스텝에서 출력용메모리 OM와 값 7FH(H는 7F가 16진법을 의미한다. 이하같음)를 비트마다 논리적을 취하여 메모리 OM에 기억시키고 이값을 변환장치(10c)을 통하여 출력한다. 즉, 비트신호(b₇)이 제5도에 표시한 바와 같이 시각 t₇에서 L신호로 되어 출력한다. 스텝(180)에서 플래그 F₁=1로 설정되어 종료한다.

(나) (TD-TA)≤타이머신호 TM<(TE-TA)일 때 다음의 스텝(100)으로 왔을 때 상기 (가)항에서 설명한 바와 같이 플래그 C=0로 설정되어 있으므로 스텝(115)로 뛰어넘고 타이머신호 TM이 갱신되어서 스텝(150)으로 이행한다. 이때 (TD-TA)≤타이머신호 TM<(TE-TA)로 되었다고 한다. 플래그 C=1로 설정되어서 스텝(190)으로 이행한다. 플래그 F₂≠0일때에는 출구로 뛰어넘고 F₂=0 즉 미처리일때는 스텝(200)으로 이행한다. 이 스텝에서 메모리 M의 카위치와 값 7FH를 비트마나 논리적을 취하여 메모리 OM으로 기억시켜 변환장치(10c)를 통하여 출력한다. 즉 비트신호(b₇)은 L신호이며, 비트신호(b₀)-(b₆)에서 새로운 카위치신호가 송신된다. 스텝(210)에서 플래그 F₂=1로 설정되어서 종료한다.

(다) (TE-TA)≤타이머 신호 TM일 때 다음의 스텝(100)에 왔을 때 상기 (나)항에서 설명한 바와 같이 플래그 C=1로 설정되어 있으므로 스텝(115)로 뛰어넘어서 타이머신호 TM은 다시 갱신되어 스텝(150)으로 이행한다. 이때 (TE-TA)≤TM로 되었다고 한다. 플래그 C=2로 설정되어 스텝(220)으로 이행한다. 플래그 F₃≠0일때는 출구로 뛰어 넘고 F₃=0 즉 미처리일때는 스텝(230)으로 이행한다. 이 스텝에서 메모리 OM과 값80H를 비트마다 논리화를 취하여 메모리 OM으로 기억시켜 변환장치(10c)를 통하여 출력한다. 즉, 비트신호(b₇)은 제5도에 표시한 바와 같이 시각 t₇₁에서 H신호로 되어 출력된다. 스텝(240)에서 플래그 F₃=1로 설정된다. 즉 제3도의 프로그램에 의하여 비트신호(b₀)-(b₇)가 제5도에 표시한 바와 같이 출력하게 된다. 다음에 제4도는 기억장치(20b)에 기억된 프로그램의 플로차트이다. 변환장치(10c)로부터 비트신호(b₀)-(b₇)로 송신된 카위치신호 및 판독판정신호는 변환장치(20c)에서 비트신호(b₁₀)-(b₁₇)로 되는 수신신호 IN이 된다. 이 수신신호(IN)은 스텝(300)에서 값80H와 비트마다 논리적이 연산되고 그 결과가 0인지 아닌지 체크된다. 즉 비트신호(b₇)에 대응하는 비트신호(b₁₇)을 점검한다. L 신호일때는 NO로 되어 종료한다. H 신호일때는 스텝(310)으로 이행하여 수신신호 IN과 값7 FH가 비트마다 논리적을 연산한다. 즉 비트신호(b₁₇)은 L신호로 설정되어 내부데이터(S)로 되고 CPU(20a)의 데이터버스에 출력된다. 그리고 그 내부데이터(S)가 광케이블(50)을 통하여 광전송본국장치(30)으로 보내져 CRT(40)에 표시된다. 상기 실시예에 의하면 우선 비트신호(b₇)를 L신호로 하고 이것에 대응하는 수신측의 비트신호(b₁₇)이 확실하게 L신호로 된 후부터 비트신호(b₀)-(b₆)를 보내고 이것을 수신하는 비트(b₁₀)-(b₁₆)가 동작을 완료하는 시간이 경과한 후에 비트신호(b₇)을 H신호로 하여, 이에 응답하는 비트신호(b₁₇)이 H신호로 된후 비트신호(b₁₀)-(b₁₆)을 판독하도록 하였으므로 전송장치에 동작의 차이가 있어도 정확하게 전송되는 것이다. 상기 실시예에서는 시각(TE)를 시각(TD)로 부터 TDmax시간후로 하였으나 판독판정신호인 비트신호(b₁₇)은 이미 신호로 되어 있으므로 5식에 표시한 TDmini시간만큼 빠르게 시각(TE)를 설정하여도 된다. 제6도는 이 발명의 다른 실시예를 표시한 것인데 제3도와 제2도에 표시한 실시예에 있어서, 카(11b)의 속도가 빠르고 CRT(40)에 표시한 카위치가 판독할수 없을 정도로 빨리 변화하는 경우가 있다. 제6도는 이점을 개량한 것이다. 즉 CRT(40)에 표시한 카위치를 사람이 판독할수 있는 정도의 주기로 표시하기 위한 갱신주기 TX를 설정한다.

(라) 0≤타이머신호 TM<갱신주기 TX일 때 스텝(120)에서 M≠A가 검지되어 스텝(140)에서 타이머신호 TM이 0으로 설정된후 갱신주기 TX가 될 때까지 상기 (가)(나) 및 (다)항에서 설명한 바와 같이 동작한다. 즉, 수순(100')-(115)-(150')의 처리를 경유하여 타이머신호 TM을 계속 갱신시키고 이 갱신된 값에 플래그 C=0, 1 및 2의 처리가 된다. 따라서, 갱신주기 TX로 되기까지의 사이에 카위치가 변화하였다 하여도 송신되는 일은 없다.

(마) 갱신주기 Tx≤타이머신호 TM일 때 수준(150')에서 플래그 C=3으로 설정되어 즉시 출구에 이른다. 그후에 다시 스텝(100')에 왔을 때 「NO」로 되어 스텝(120)으로 뛰어넘고 카위치신호의 변화를 감시한다. 즉 제6도에 표시한 것에 있어서도 소기의 목적을 달성함과 동시에 카위치가 고속으로 변화하여도 갱신주기 Tx마다 카위치가 적출되어 송신되므로 CRT(40)에서 판독할 수가 있는 것이다. 이 발명은 이상 설명한 바와 같이 동작 시간에 차이가 있는 회로소자를 통하여 일군의 병렬신호를 수순하는 송신장치에 있어서 회로소자가 동작을 완료한 시간 경과후에 판독판정신호를 발생시키고 이 판독판정신호를 기초로하여 병렬신호를 판독하도록 하였으므로 신호의 전송로의 동작시간의 차이가 나는 회로소자가 개재되어 있어도 정확한 전송을 할 수 있는 효과가 있다.

Claims

외부신호를 수신하여 이 신호의 변화를 검지하는 검지수단(d), 상기 신호를 일군의 병렬신호로 변환시켜 상기 검지신호가 발신되면 동작시간에 차이가 있는 회로소자(c)(f)를 동작시켜 송수신하는 변환장치(b)(e), 상기 검지신호가 발신된후 상기 회로사자(c)(f)의 최대동작시간이 경과한후에 판독판정신호를 발신하는 판독판정신호발생수단(h), 상기 판독판정신호가 발신되면 상기 변환장치의 상기 병렬신호를 판독하는 판독수단(i)을 구비한 신호전송장치.
제1항에 있어서, 상기 변환장치(b)(e)는 상기 외부신호를 접점의 개폐에 의하여 발생하는 신호로 전환하는 송신용 및 수신용의 복수개로 병렬접속된 릴레이를 갖추고 있는 신호전송장치.
제2항에 있어서, 상기 변환장치(b)(e)는 상기 검지신호가 발신되면 상기 송신용 릴레이를 일부 또는 모두 동작시키고, 이들 송신용 릴레이의 동작에 대응동작시켜 상기 수신용 릴레이를 동작시키는 신호전송장치.
제2항에 있어서, 상기 판독판정신호발생수단(h)는, 상기 검지신호발생후 상기 송신용 및 수신용 릴레이가 동작하기전에 판독을 행하지 않도록 하는 신호를 발생시키고 그후 상기 최대 동작시간이 경과하면 판독을 행하게하는 신호를 발생하며, 상기 변환장치(b)(e)는 상기 판독을 하지않게 하는 신호가 발생되고 있는 기간내에 상기 송신용 및 수신용 릴레이를 동작시키는 신호전송장치.
제4항에 있어서, 상기 변환장치(b)(e)는 상기 판독판정신호가 판독을 하지 않게 하는 신호로 된후에 상기 송신용 및 수신용 릴레이를 동작시켜 외부신호의 송수신을 행하게 하는 신호전송장치.
제1항에 있어서, 상기 변환장치(b)(e)의 복수개의 릴레이중 한조는 상기 판독판정신호발생수단(h)에 의하여 발생되는 판독판정신호를 송신 및 수신하기 위해 동작하는 신호전송장치.