KR900005449A - 반도체 집적회로 - Google Patents

반도체 집적회로 Download PDF

Info

Publication number
KR900005449A
KR900005449A KR1019890012708A KR890012708A KR900005449A KR 900005449 A KR900005449 A KR 900005449A KR 1019890012708 A KR1019890012708 A KR 1019890012708A KR 890012708 A KR890012708 A KR 890012708A KR 900005449 A KR900005449 A KR 900005449A
Authority
KR
South Korea
Prior art keywords
voltage
transistor
circuit
power supply
program
Prior art date
Application number
KR1019890012708A
Other languages
English (en)
Other versions
KR920010826B1 (ko
Inventor
히로시 이와하시
도시유키 후지모토
아키라 나리타
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
다케다이 마사다카
도시바 마이크로 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바, 다케다이 마사다카, 도시바 마이크로 일렉트로닉스 가부시키가이샤 filed Critical 아오이 죠이치
Publication of KR900005449A publication Critical patent/KR900005449A/ko
Application granted granted Critical
Publication of KR920010826B1 publication Critical patent/KR920010826B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

내용 없음

Description

반도체 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제28도와 제29도는 본 발명의 또 다른 실시예에 관한 반도체 집적회로의 회로도.
제30도는 제28도에 도시된 반도체 집적회로에 따른 신호파형도.

Claims (9)

  1. 메모리셀(MC)과, 이 메모리셀(MC)과 프로그램용 전원(VP)사이에 직렬로 접속된 제1, 제2프로그램용 부하트랜지스터(21,22), 상기 프로그램용 전원(VP)보다 높은 승압전압(SW)을 출력하는 승압수단, 프로그램데이터가 제1논리값인 경우 상기 제1, 제2프로그램용 부하트랜지스터(21,22)의 게이트에 상기 승압전압(SW)을 인가해 주는 반면 프로그램데이터가 제2논리값인 경우 상기 제1프로그램용 부하트랜지스터(21,22)의 게이트에 상기 프로그램용 전원(VP)보다 값이 작으면서 OV보다는 큰 중간전압을 인가해 주는 제어회로(3-7)를 구비하여 구성된 것을 특징으로 하는 반도체 집적회로.
  2. 제1항에 있어서, 상기 제어회로에는 상기 승압수단의 출력이 입력되고, 전원으로부터 접지에 이르는 직류통로를 컷오프시키는 수단(9)이 구비된 것을 특징으로 하는 반도체 집적회로.
  3. 메모리셀(MC)과, 이 메모리셀(MC)과 프로그램용 전원(VP)사이에 직렬로 접속된 제1, 제2프로그램용 부하트랜지스터(21,22), 프로그램데이터가 제1논리값인 경우 상기 제1, 제2프로그램용 부하트랜지스터(21,22)의 게이트에 상기 프로그램용 전원전압(VP)을 인가해 주는 반면 프로그램데이터가 제2논리 값인 경우 상기 제1프로그램용 부하트랜지스터(21)의 게이트에는 OV, 상기 제2프로그램용 부하트랜지스터(22)의 게이트에는 상기 프로그램용 전원보다 값이 작으면서 OV보다는 큰 중간전압을 인가해 주는 제어회로(91-97)를 구비하여 구성된 것을 특징으로 하는 반도체 집적회로.
  4. 일단에 발진기의 출력이 접속됨과 더불어 다른단에 제1회로점(N1)이 접속된 캐패시터(C1)와, 소오스가 상기 제1회로 점(N1)에 접속됨과 더불어 게이트와 드레인이 제2회로점(N3)에 접속된 트랜지스터(T4), 게이트와 드레인이 상기 제1회로점 (N1)에 접속됨과 더불어 소오스가 제3회로점(N2)에 접속된 트랜지스터(T5), 소오스가 상기 제2회로점(N3)에 접속됨과 더불어 게이트가 상기 제3회로점(N2)에 접속되는 한편 드레인이 제4회로점(N10)에 접속된 트랜지스터(T1), 소오스가 상기 제4회로점(N10)에 접속됨과 더불어 드레인이 외부전원 전압에 접속되는 한편 게이트에는 프로그램시 상기 외부전압 전원보다도 높은 승압레벨, 독출시에는 상기 외부고압전원보다 낮으면서 OV보다는 높은 중간전압이 공급되는 트랜지스터(T13)를 구비하여 구성된 것을 특징으로 하는 반도체 집적회로.
  5. 제1전원전압(VPP)이 공급되는 공급단과, 프로그램을 위해 상기 제1전원전압 (VPP)보다도 높은 전압(VP)을 공급하는 제2전원전압공급단, 기준전압(Verf)을 출력하는 수단, 전류통로의 일단이 상기 제2전원전압공급단측에 공급되는 전압변환용 트랜지스터(T29), 이 트랜지스터(T29)의 전류통로의 다른 단에서 전압 및 상기 기준전압을 공급받아 양 전압의 고저에 따른 전압을 발생시켜 이 전압을 상기 트랜지스터(T29)의 게이트에 공급해주는 제어수단(T27)을 구비하여 상기 트랜지스터(T29)의 전류통로의 다른 단으로부터 상기 제2전원전압보다도 낮은 일정한 제1전원전압을 얻도록 된 회로에 있어서, 상기 트랜지스터의 전류통로의 일단과 상기 제2전원전압공급단 사이에는 보호용 트랜지스터(T28)의 전류통로가 접속되는 한편, 이 보호용 트랜지스터(T28)의 게이트에 접지전위보다 높은 제1레벨과 상기 제2전원전압보다도 전위가 높은 제2레벨전위를 공급해 주는 게이트전압인가수단(T33-T37)이 더 접속된 것을 특징으로 하는 반도체 집적회로.
  6. 제5항에 있어서, 상기 제어수단은 상기 제2전원전압공급단과 상기 기준전압출력단사이에 각 전류통로가 직렬 접속된 제1, 제2부하트랜지스터(T25,T32)와 구동트랜지스터(T27)가 구비되어, 상기 구동트랜지스터(T27)의 게이트가 상기 전압변환용 트랜지스터의 전류통로중 제1전원전압이 얻어지는 일단에 접속됨과 더불어, 상기 부하트랜지스터와 구동트랜지스터의 직렬 접속점은 상기 전압변환용 트랜지스터의 게이트에 결합된 것을 특징으로 하는 반도체 집적회로.
  7. 기록되어지는 데이터의 상태에 따라 출력상태가 다른 제어신호발생회로 (201)와, 이 제어신호발생회로(201)의 출력을 받아서 불휘발성 메모리셀에 데이터를 기록하기 위한 기록전압을 발생시키는 기록부하회로(202), 불휘발성 메모리셀어레이의 데이터선을 선택하기 위한 열선택회로(204,205), 이 열선택회로(204,205)를 선택제어하는 선택신호 발생회로(206), 상기 열선택회로(204,205)의 입력을 데이타기록시이외에 방전시키는 방전회로(209) 및, 상기 선택신호 발생회로(206)에 의해 열선택을 OV보다 높으면서 프로그램 전원전압의 승압전위보다는 낮은 전압으로 변화시키는 수단을 구비하여 구성된 것을 특징으로 하는 반도체 집적회로.
  8. 기록되어지는 데이터의 상태에 따라 출력상태가 다른 제어신호발생회로 (201)와, 이 제어신호발생회로 (201)의 출력을 받아서 불휘발성 메모리셀에 데이터를 기록하기 위한 기록전압을 발생시키는 기록부하회로(202), 불휘발성 메모리셀어레이의 데이터선을 선택하기 위한 열선택회로(204,205), 이 열선택회로(204,205)를 선택제어하는 선택신호 발생회로(206)가 구비되고, 상기 열선택회로(204,205)는 상기 기록부하회로(202)의 출력단과 상기 각 데이터선사이에 각각 제1, 제2트랜지스터(123,124)가 직렬로 삽입 접속되어 구성되어, 상기 선택신호 발생회로(206)에 의해 제1트랜지스터(123)를 보호소자로서 동작시키는 한편, 제2트랜지스터(124)를 선택스위칭소자로서 동작시키도록 된 것을 특징으로 하는 반도체장치.
  9. 회로점과, 이 회로점과 전원(VP)사이에 직렬 접속된 제1, 제2트랜지스터(21, 22), 데이터가 제1논리값인 경우 상기 제1, 제2트랜지스터(21, 22)의 게이트에 상기 전원전압(VP)을 공급해 주는 반면, 데이터가 제2논리값인 경우 상기 제1트랜지스터 (21)의 게이트에 OV, 상기 제2부하트랜지스터(22)의 게이트에는 상기 전원(VP)보다 값이 작으면서 OV보다는 큰 중간전압을 인가해 주는 제어회로(91~97)가 구비되어 구성된 것을 특징으로 하는 반도체 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890012708A 1988-09-02 1989-09-02 반도체집적회로 KR920010826B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63-220226 1988-09-02
JP22022688A JPH0793019B2 (ja) 1988-09-02 1988-09-02 半導体集積回路

Publications (2)

Publication Number Publication Date
KR900005449A true KR900005449A (ko) 1990-04-14
KR920010826B1 KR920010826B1 (ko) 1992-12-17

Family

ID=16747860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890012708A KR920010826B1 (ko) 1988-09-02 1989-09-02 반도체집적회로

Country Status (3)

Country Link
US (1) US5336952A (ko)
JP (1) JPH0793019B2 (ko)
KR (1) KR920010826B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0961289B1 (en) * 1991-12-09 2002-10-02 Fujitsu Limited Flash memory with improved erasability and its circuitry
KR0135735B1 (ko) * 1992-11-04 1998-05-15 기다오까 다까시 소음발생을 억제하는 개량된 출력 드라이버 회로 및 번인테스트를 위한 개량된 반도체 집적회로 장치
KR0124046B1 (ko) * 1993-11-18 1997-11-25 김광호 반도체메모리장치의 승압레벨 감지회로
JP3090833B2 (ja) * 1993-12-28 2000-09-25 株式会社東芝 半導体記憶装置
US5493244A (en) * 1994-01-13 1996-02-20 Atmel Corporation Breakdown protection circuit using high voltage detection
US6104229A (en) 1996-05-02 2000-08-15 Integrated Device Technology, Inc. High voltage tolerable input buffer and method for operating same
US5767729A (en) * 1996-10-31 1998-06-16 Integrated Silicon Solution Inc. Distribution charge pump for nonvolatile memory device
KR100423894B1 (ko) * 2002-05-09 2004-03-22 삼성전자주식회사 저전압 반도체 메모리 장치
KR100725993B1 (ko) * 2005-12-28 2007-06-08 삼성전자주식회사 누설 전류를 방지하는 로우 디코더 회로 및 이를 구비하는반도체 메모리 장치
US8456463B2 (en) * 2006-10-03 2013-06-04 Analog Devices, Inc. Low voltage driver for high voltage LCD
KR20220145470A (ko) * 2021-04-21 2022-10-31 삼성전자주식회사 메모리 장치 및 그의 동작 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58165800U (ja) * 1982-04-28 1983-11-04 日本電気株式会社 Ｅｐｒｏｍ書込み回路
US4697101A (en) * 1983-08-30 1987-09-29 Kabushiki Kaisha Toshiba Read/write control circuit
JP2504743B2 (ja) * 1985-03-18 1996-06-05 日本電気株式会社 半導体記憶装置
US4689504A (en) * 1985-12-20 1987-08-25 Motorola, Inc. High voltage decoder
JPH0646518B2 (ja) * 1985-12-20 1994-06-15 日本電気株式会社 デコ−ダ回路
FR2604554B1 (fr) * 1986-09-30 1988-11-10 Eurotechnique Sa Dispositif de securite pourla programmation d'une memoire non volatile programmable electriquement
FR2607338A1 (fr) * 1986-11-21 1988-05-27 Eurotechnique Sa Circuit de commutation de tension en technologie mos
JPH0632230B2 (ja) * 1987-03-31 1994-04-27 株式会社東芝 半導体不揮発性記憶装置
US4916334A (en) * 1987-07-29 1990-04-10 Kabushiki Kaisha Toshiba High voltage booster circuit for use in EEPROMs
JPH01317022A (ja) * 1988-06-16 1989-12-21 Toshiba Corp 電源切り換え回路
US4823318A (en) * 1988-09-02 1989-04-18 Texas Instruments Incorporated Driving circuitry for EEPROM memory cell

Also Published As

Publication number Publication date
KR920010826B1 (ko) 1992-12-17
JPH0268797A (ja) 1990-03-08
US5336952A (en) 1994-08-09
JPH0793019B2 (ja) 1995-10-09

Similar Documents

Publication Publication Date Title
KR100270000B1 (ko) 승압펄스 발생회로
KR0183413B1 (ko) 차지-펌프형 부스터 회로
KR100298584B1 (ko) 내부전원전압발생회로
US10972101B2 (en) Level shifters, memory systems, and level shifting methods
JP3114620B2 (ja) 半導体記憶装置
US7439794B2 (en) Power source circuit
JP5209083B2 (ja) 半導体装置
KR100336254B1 (ko) 승압 회로
KR860002100A (ko) 반도체 기억장치
KR900005449A (ko) 반도체 집적회로
JPH02172099A (ja) 半導体メモリ集積回路
KR100296005B1 (ko) 반도체장치
KR920009058B1 (ko) 반도체기억장치
KR100361658B1 (ko) 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
US5978299A (en) Semiconductor memory device having a voltage lowering circuit of which supplying capability increases when column system is in operation
US6118325A (en) Semiconductor device capable of preventing ringing of output waveform
JP2773786B2 (ja) 書き込み電圧発生回路
JPH0516119B2 (ko)
KR20100028193A (ko) 고전압 스위치 회로 및 이를 구비한 불휘발성 메모리 소자
US6069837A (en) Row decoder circuit for an electronic memory device, particularly for low voltage applications
KR100189742B1 (ko) 레벨쉬프터
US7450460B2 (en) Voltage control circuit and semiconductor device
KR100572839B1 (ko) 한 쌍의 상보 신호선 상의 불필요하게 된 전하를 이용하는 반도체 장치
JP2003015753A (ja) 電圧切替回路
CN107437434B (zh) 高压电平位移电路和非易失性存储器

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081120

Year of fee payment: 17

EXPY Expiration of term