KR890015244A - 디지탈 클립회로 - Google Patents

디지탈 클립회로 Download PDF

Info

Publication number
KR890015244A
KR890015244A KR1019890003947A KR890003947A KR890015244A KR 890015244 A KR890015244 A KR 890015244A KR 1019890003947 A KR1019890003947 A KR 1019890003947A KR 890003947 A KR890003947 A KR 890003947A KR 890015244 A KR890015244 A KR 890015244A
Authority
KR
South Korea
Prior art keywords
signal
comparison
receiving
circuit
digital
Prior art date
Application number
KR1019890003947A
Other languages
English (en)
Other versions
KR920003522B1 (ko
Inventor
타츠유키 오노
Original Assignee
아오이 죠이치
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시기가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR890015244A publication Critical patent/KR890015244A/ko
Application granted granted Critical
Publication of KR920003522B1 publication Critical patent/KR920003522B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N5/923—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback using preemphasis of the signal before modulation and deemphasis of the signal after demodulation
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F04—POSITIVE - DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS FOR LIQUIDS OR ELASTIC FLUIDS
    • F04B—POSITIVE-DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS
    • F04B39/00—Component parts, details, or accessories, of pumps or pumping systems specially adapted for elastic fluids, not otherwise provided for in, or of interest apart from, groups F04B25/00 - F04B37/00
    • F04B39/12—Casings; Cylinders; Cylinder heads; Fluid connections
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
    • H03G11/002—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general without controlling loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Picture Signal Circuits (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

내용 없음

Description

디지탈 클립회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 의한 디지탈 클립회로의 제 1 의 실시예를 도시한 회로구성도. 제 2 도는 제 1 도의 디지탈 클립회로에 비트 시프트 회로를 적용한 제 2 의 실시예를 도시한 회로구성도. 제 3 도는 본 발명에 의한 제 3 의 실시예를 도시한 회로구성도.

Claims (15)

  1. 디지탈 입력신호를 수신하는 수신수단(11)과, 상기 수신수단(11)에 의하여 수신된 상기 디지탈 입력신호와 기준신호와를 비교하여, 상기 디지탈 입력신호가 상기 기준신호보다 클때, 제 1 비교신호를 출력함과 동시에, 상기 디지탈 입력신호가 상기 기준신호보다 작을때, 제 2 비교신호를 출력하는 비교수단(12)과, 상기 비교수단(12)에 의하여 출력된 상기 제 1 비교신호를 받아 상기 기준신호를 선택함과 동시에, 상기 제 2 비교신호를 수신하여 상기 디지탈 입력신호를 선택하는 선택수단(13)을 갖는 디지탈 클립회로에 있어서, 상기 비교수단(12)에 의하여 출력된 상기 제 1 비교신호를 수신해서, 상기 선택수단(13)에 의하여 선택된 상기 기준신호를 보상하기 위한 보상신호를 출력하는 보상신호 발생수단(15, 16)과, 상기 선택수단(13)에 의하여 선택된 상기 기준신호와, 상기 보상신호 발생수단(15, 16)에 의하여 출력된 상기 보상신호와를 합성하여 보상된 출력신호를 출력하는 합성수단(17)을 구비하는 것을 특징으로 하는 디지탈 클립회로.
  2. 제 1 항에 있어서, 상기 보상신호 발생수단이, 상기 제 1 비교신호를 받고 대응하는 적분신호를 출력하는 적분회로(16)를 구비하는 것을 특징으로 하는 디지탈 클립회로.
  3. 제 1 항에 있어서, 상기 보상신호 발생수단이, 상기 제 1 비교신호를 수신하고, 소정의 정수를 보이는 신호를 출력정수발생회로(15)와, 그 정수발생회로(15)에 의해 발생된 상기 정수를 보이는 신호 수신하며, 대응하는 적분신호를 출력하는 적분회로(16)를 구비하는 것을 특징으로 하는 디지탈 클립회로.
  4. 제 3 항에 있어서, 상기 정수발생회로가 비트 시프트 회로(21)를 포함하는 것을 특징으로 하는 디지탈 클립회로.
  5. 제 1 항에 있어서, 상기 선택수단이, 스위치(13)를 포함하는 것을 특징으로 하는 디지탈 클립회로.
  6. 제 1 항에 있어서, 상기 합성수단이, 가산회로(17)를 포함하는 것을 특징으로 하는 디지탈 클립회로.
  7. 제 1 항에 있어서, 상기 합성수단이, 감산회로(31)를 포함하는 것을 특징으로 하는 디지탈 클립회로.
  8. 디지탈 입력신호를 수신하는 수신수단(11)과 ; 상기 구신수단에 의하여 수신된 상기 디지탈 입력신호와 기준신호를 비교하고, 상기 디지탈 입력신호가 상기 기준신호보다 클때, 제 1 비교신호를 출력함과 동시에 상기 디지탈 입력신호가 상기 기준신호보다 작을때, 제 2 비교신호를 출력하는 비교수단과 ; 상기 비교수단(12)에 의하여 출력된 상기 제 1 비교수단을 받아 상기 기준신호를 선택함과 동시에, 상기 제 2 비교신호를 받고 상기 디지탈 입력신호를 선택하는 선택수단을 구비하는 디지탈 클립회로에 있어서, 상기 비교수단이, 상기 수신수단(11)에 의하여, 수신된 상기 디지탈 입력신호와 제 1 기준신호와를 비교하여, 상기 디지탈 입력신호가 상기 제 1 기준신호보다 클때, 제 1 비교신호를 출력함과 동시에, 상기 디지탈 입력신호가 상기 제 1 기준신호보다 작을때, 제 2 비교신호를 출력하는 제 1 비교수단(1)과 ; 상기 수신수단(11)에 의하여 수신된 상기 디지탈 입력신호와 제 2 기준신호를 비교하여, 상기 디지탈 입력신호가 상기 제 2 기준신호보다 클때, 제 3 비교신호를 출력함과 동시에, 상기 디지탈 입력신호가 상기 제 2 기준신호보다 작을때, 제 4 비교신호를 출력하는 제 2 비교수단(25)을 구비하고, 상기 선택수단이, 상기 제 1 비교수단(12)에 의하여 출력된 상기 제 1 비교신호를 수신해서 상기 제 1 기준신호를 선택함과 동시에, 상기 제 2 비교신호를 수신하여 상기 디지탈 입력신호를 선택하는 제 1 선택수단(13)과 상기 제 2 비교수단(25)에 의하여 출력된
    상기 제 3 비교신호를 수신하고 상기 제 2 기준신호를 선택함과 동시에, 상기 제 4 비교신호를 수신하여 상기 디지탈 입력신호를 선택하는 제 2 선택수단(26)을 구비하며, 그 디지탈 클립회로가 다시, 상기 제 1 비교수단(12)에 의하여 출력된 상기 제 1 비교신호를 수신하고, 사익 제 1 선택수단(13)에 의하여 선택된 상기 제 1 기준신호를 보상하기 위한 제 1 의 보상신호를 출력하는 제 1 보상신호 발생수단(15, 16)과 ; 상기 제 2 비교수단(25)에 의하여 출력된 상기 제 3 비교신호를 수신하여, 상기 제 2 선택수단(26)에 의하여 선택된 상기 제 2 의 기준신호를 보상하기 위한 보상신호를 출력하는 제 2 보상신호 발생수단(27,28)과, 상기 제 1 보상수단(13)에 의하여 선택된 상기 제 1 기준신호와, 상기 제 2 선택수단(26)에 의하여 선택된 상기 제 2 기준신호와, 상기 제 1 및 제 2 보상신호 발생수단(15,16,27,28)에 의하여 출력된 상기 제1 및 제 2 보상신호와를 합성하여 보상된 신호를 출력하는 합성수단(30)을 구비하는 것을 특징으로 하는 디지탈 클립회로.
  9. 제 8 항에 있어서, 상기 제 1 보상신호 발생수단이, 상기 제 1 비교신호를 수신해서 대응하는 적분신호를 출력하는 제 1 적분회로(16)를 구비하는 것을 특징으로 하는 디지탈 클립회로.
  10. 제 8 항에 있어서, 상기 제 1 보상신호 발생수단이, 상기 제 1 비교신호를 수신해서 소정의 정수를 표시하는 신호를 출력하는 제 1 정수 발생회로(15)와, 그 제 1 정수발생회로(15)에 의하여 발생된, 상기 소정의 정수를 표시하는 신호를 수신하고, 대응하는 적분신호를 출력하는 제 1 적분회로(16)를 구비하는 것을 특징으로 하는 디지탈 클립회로.
  11. 제10항에 있어서, 상기 제 1 정수 발생회로가 비트 시프트 회로(21)를 포함하는 것을 특징으로 하는 디지탈 클립회로.
  12. 제 8 항에 있어서, 상기 제 2 보상신호 발생수단이, 상기 제 3 비교신호를 수신하고 대응하는 적분신호를 출력하는 제 2 적분회로(28)를 구비하는 것을 특징으로 하는 디지탈 클립회로.
  13. 제 8 항에 있어서, 상기 제 2 보상신호 발생수단이, 상기 제 3 비교신호를 수신하고, 소정의 정수를 표시하는 신호를 출력하는 제 2 정부 발생회로(27)와, 그 제 2 정수 발생회로(27)에 의하여 발생된 상기 정수를 표시하는 신호를 수신하며, 대응하는 적분신호를 출력하는 제 2 적분회로(28)를 구비하는 것을 특징으로 하는 디지탈 클립회로.
  14. 제13항에 있어서, 상기 제 2 정수 발생회로가 비트 시프트 회로(21)를 포함하는 것을 특징으로 하는 디지탈 클립회로.
  15. 제 8 항에 있어서, 상기 제 1 선택회로 및 상기 제 2 선택회로가 스위치(13, 26)을 포함하는 것을 특징으로 하는 디지탈 클립회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890003947A 1988-03-30 1989-03-29 디지탈 클립회로 KR920003522B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63076903A JPH01248812A (ja) 1988-03-30 1988-03-30 デジタルクリップ回路
JP63-76903 1988-03-30

Publications (2)

Publication Number Publication Date
KR890015244A true KR890015244A (ko) 1989-10-28
KR920003522B1 KR920003522B1 (ko) 1992-05-02

Family

ID=13618624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890003947A KR920003522B1 (ko) 1988-03-30 1989-03-29 디지탈 클립회로

Country Status (5)

Country Link
US (1) US4924121A (ko)
EP (1) EP0335317B1 (ko)
JP (1) JPH01248812A (ko)
KR (1) KR920003522B1 (ko)
DE (1) DE68907100T2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100189961B1 (ko) * 1992-04-09 1999-06-01 윤종용 잡음 제거 장치
US5581480A (en) * 1994-05-10 1996-12-03 Apple Computer, Inc. Method and apparatus for mixing multiple channels of sampled digital audio using a non-linear clipping function
JP3033708B2 (ja) * 1997-04-21 2000-04-17 埼玉日本電気株式会社 ピーククリッピング回路および該ピーククリッピング回路を有する直交変調送信機
JP2000068824A (ja) * 1998-08-21 2000-03-03 Fujitsu Ltd Ｐｌｌ制御装置、ｐｌｌ制御方法およびリミッタ
EP1049248B1 (en) 1999-04-27 2005-08-17 STMicroelectronics S.r.l. "Constant duty-cycle limiting of analog input signal swing in a class-D amplifier"
JP6562917B2 (ja) 2013-08-14 2019-08-21 ナショナル リサーチ カウンシル オブ カナダ クリップされた増幅器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3902190A (en) * 1973-11-23 1975-08-26 Rca Corp Programmable test of read/write circuitry by varying clipping levels
JPS54145111A (en) * 1978-05-02 1979-11-13 Sony Corp Video signal recorder-reproducer
US4238736A (en) * 1978-07-24 1980-12-09 Slay Frederick M Peak limiting by half waves
JPS5698012A (en) * 1980-01-09 1981-08-07 Sony Tektronix Corp Amplitude limiting circuit
JPS57184381A (en) * 1981-05-08 1982-11-13 Canon Inc Video signal processor
JPS6030296A (ja) * 1983-07-29 1985-02-15 Victor Co Of Japan Ltd 映像信号記録装置及び映像信号記録再生装置
US4717848A (en) * 1984-09-13 1988-01-05 Alcatel N.V. Electronic circuits and signal generator using them

Also Published As

Publication number Publication date
DE68907100D1 (de) 1993-07-22
EP0335317B1 (en) 1993-06-16
EP0335317A3 (en) 1989-11-29
US4924121A (en) 1990-05-08
EP0335317A2 (en) 1989-10-04
JPH01248812A (ja) 1989-10-04
KR920003522B1 (ko) 1992-05-02
DE68907100T2 (de) 1993-09-30

Similar Documents

Publication Publication Date Title
KR870005279A (ko) 제어장치
KR890006010A (ko) Fm 라디오 수신기
KR920003690A (ko) 광수신회로
KR920015364A (ko) 출력 버퍼회로
KR960706731A (ko) 폴트 허용 디지탈 전송 시스템(Fault tolerant digital transmission system)
KR890015244A (ko) 디지탈 클립회로
KR910008964A (ko) 분할비율이 변화될 수 있는 주파수 분할회로
KR940019063A (ko) 논리 증폭기(logic amplifier)
KR910019422A (ko) 이중 기능 입력 단자용 신호 클램프 장치
KR920020860A (ko) A/d 변환기
KR920001327A (ko) 계수승산회로
KR920010565A (ko) 드럼서보계
KR970019445A (ko) 화상합성장치 및 수신장치
KR950022328A (ko) 동기식 전송장치의 포인터값 오류 발생/해제 회로
KR920003668A (ko) 아날로그 멀티플렉서
KR950013020A (ko) 오디오 신호의 다이나믹 레인지 확장회로
KR930001680A (ko) 비디오 신호 클램프 회로
KR960001978A (ko) 배럴 쉬프터 회로
KR950020061A (ko) 사용자 코드 부여 회로
KR970024623A (ko) 저주파 및 고주파용 광대역 디지탈/아날로그 변환기
KR920001924A (ko) 필드검출회로
KR950030490A (ko) 위상조정회로
KR970056139A (ko) 직접대역확산 시스템의 2차 동기장치
KR970049450A (ko) 오버플로우 검출기
KR950016272A (ko) 클럭동기회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970422

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee