KR890013740A - 모노리틱 집적회로 - Google Patents
모노리틱 집적회로 Download PDFInfo
- Publication number
- KR890013740A KR890013740A KR1019890001675A KR890001675A KR890013740A KR 890013740 A KR890013740 A KR 890013740A KR 1019890001675 A KR1019890001675 A KR 1019890001675A KR 890001675 A KR890001675 A KR 890001675A KR 890013740 A KR890013740 A KR 890013740A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- input
- macro
- test
- output
- Prior art date
Links
- 230000008878 coupling Effects 0.000 claims description 19
- 238000010168 coupling process Methods 0.000 claims description 19
- 238000005859 coupling reaction Methods 0.000 claims description 19
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318558—Addressing or selecting of subparts of the device under test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/2736—Tester hardware, i.e. output processing circuits using a dedicated service processor for test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 모노리틱 집적 회로의 일부분을 도시한 도면,
제2A도는 제 1도에 도시된 바와 같은 모노리틱 집적희로내의 테스트 인터페이스 회로의 한 형태를 도시한 도면.
제2B도는 제2A도에 도시한 테스트 인터페이스 희로에 공급하기 위한 3가 클럭 신호를 도시한 도면,
제 3도는 결합 수단을 거쳐서 결합된 테스트 인터페이스 회로를 갖춘 차동 증폭기 입력 스테이지를 구비하는 매크로 회로의 도시도.
Claims (9)
- 최소한 두개의 매크로 회로 및 매크로 회로에 결합된 테스트 인퍼페이스 회로로 분할되는 기능회로를 구비하며, 기능 회로는 외부 연결선에 결합되고 테스트 인터페이스 회로는 서로서로 결합되며, 선정된 내부 구조를 갖는 모노리틱 집적 회로에 있어서, 모노리틱 집적 회로는 매크로 회로중 최소한 하나에 결합될 수 있는 아날로그 신호를 전달하기 위한 테스트 버스를 구비하며, 매크로 회로의 최소한 하나의 입력 및/또는 출력에 테스트 버스를 결합하기 위해 테스트 인터페이스회로에 의해 제어될 수 있는 결합수단을 또한 구비하며, 부가적인 외부 연결선에 결합되는 테스트 버스는 기능 회로의 외부 연결선으로 다중화되는 것을 특징으로 하는 모노리틱 집적 회로.
- 제1항에 있어서, 테스트 인터페이스 회로는 결합 수단을 제어하기 위해 최소한 하나의 제어 플럽플롭을 구비하며. 테스트 인터페이스 회로의 제어 플립플롭은 서로서로 결합되며, 데이타 입력 및 클럭 입력에 연결되는 결합된 플립플롭은 기능 회로의 외부 연결선 및/또는 부가적인 외부 연결선로 다중화되는 다른 외부 연결선에 연결되는 것을 특징으로 하는 모노리틱 집적회로,
- 제2항에 있어서, 제어 플립플롭은 시프트 레지스터 희로를 형성하도록 결합되며, 시프트 레지스터 회로의 입력은 데이타 입력에 연결되고 시프트 레지스터 회로의 출력은 결합수단에 연결되는 것을 특징으로 하는 모노리틱 집적 회로.
- 제1항, 2항 또는 3항에 있어서, 결합 수단은 매크로 회로의 최소한 하나의 입력 및/또는 출력을 테스트 비스로 스위칭하기 위한 스위치를 구비하며, 결합 수단은 또한 테스트 인터페이스 회로 및 스위치에 결합된 스위치 제어 수단을 구비하는 것을 특징으로 하는 모노리틱 집적 회로.
- 기능 회로가 차동 증폭기 입력 스테이지를 갖춘 매크로 회로를 구비하는 제 1항, 2항, 3항 또는 4항에 청구된 바와 같은 모노리틱 집적 회로에 있어서, 결합 수단은 차동 증폭기 입력 스테이지에 병렬로 연결된 출력을 갖는 부가적인 차동 증폭기 스테이지룰 구비하며, 또한 차동 증폭기 스테이지의 테일에 삽입되고 테스트 인터페이스 회로에 의해 제어될 수 있는 스위칭 소자를 구비하며, 상기 스위칭 소자는 차동 증폭기 입력스테이지 및 부가적인 차동증폭기 스테이지를 차동 증폭기 입력 스테이지에 의해 제어되는 매크로 회로의 일부분에 연결시키는 역활을 하며, 부가적인 차동 증폭기 스테이지의 입력은 테스트 버스에 연결되는 것을 특징으로 하는 모노리틱 집적 회로.
- 기능 회로가 제 1매크로 회로를 구비하며, 제 1매크로 회로의 전류 출력은 제 2매크로 회로의 전류 입력에 연결되는 제 1항, 2항, 3항 또는 4항에 청구된 바와같은 모노리틱 집적 회로에 있어서. 제 2매크로 회로를 테스트 버스에 결합하기 위해 제 2매크로 회로용 결합수단은, 테스트 버스에 연결되고 테스트 인터페이스 회로에 의해 전류 입력에 연결될 수 있는 전류원을 구비하며, 결합 수단은 또한 정상 모드에서 전류 출력을 전류 입력에 연결시키며 테스트 모드에서 전류 출력으로부터 전류를 유출시키기 위한 전류 스위치를 구비하는 것을 특징으로 하는 모노리틱 집적 회로.
- 기능 회로가 제 1매크로 회로를 구비하며, 제 1매크로 회로의 전류 출력은 제 2매크로 회로의 전류입력에 연결되는 제 1항, 2항, 3항 또는 4항에 청구된 바와같은 모노리틱 집적 회로에 있어서, 제 1매크로 회로를 테스트 버스에 결합하기 위해 제 1매크로 회로용 결합 수단은, 테스트 버스에 연결되며, 정상 모드에서 전류 출력을 전류 입력에 연결하고 테스트 모드에서 전류 출력을 테스트 버스에 연결하도록 테스트 인터페이스 회로에 의해 제어될 수 있는 전류 스위치를 구비하는 것을 특징으로 하는 모노리틱 집적 희로.
- 제2항 내지 7항중 어느 한 항에 있어서, 테스트 인터폐이스 회로는 제어 플럽플롭의 출력에 연결된 입력을 갖는 인에이블 회로를 구비하며, 인에이블 입력은 테스트 인터페이스 회로와 공통이며 기준 입력 신호를 공급하기 위한 기준 입력을 구비하는 비교 회로의 출력과 3가 클럭 신호를 공급하기 위한 클럭 입력에 연결된 입력에 연결되며, 인에이블 회로의 출력은 결합 수단을 인에이블하기 위해 결합 수단에 연결되는 것을 특징으로 하는 모노리틱 집적회로.
- 매크로 회로중 최소한 하나는 디지탈 회로인 제 1항, 2항, 3항 또는 4항에 청구된 바와같은 모노리틱 집적 회로에 있어서, 테스트 모드에서 결합 수단은 디지탈 회로의 순차적 논리 회로가 직렬로 연결되며 디지탈회로의 조합논리 회로는 순차적 논리 회로와 입/출력 관계로 연결되도록 제어되며, 직렬 연결은 데이타 공급을 위한 데이타 입력과 디지탈 회로의 데이타 출력을 위한 데이타 출력을 구비하며, 데이타 입력 및 데이타출력은 테스트 버스에 연결되는 것을 특징으로 하는 모노리틱 집적 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8800374A NL8800374A (nl) | 1988-02-16 | 1988-02-16 | Geintegreerde monolithische schakeling met een testbus. |
NL8800374 | 1988-02-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890013740A true KR890013740A (ko) | 1989-09-25 |
KR0135982B1 KR0135982B1 (ko) | 1998-04-29 |
Family
ID=19851791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890001675A KR0135982B1 (ko) | 1988-02-16 | 1989-02-14 | 모노리틱 집적회로 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4918379A (ko) |
EP (1) | EP0333241B1 (ko) |
JP (1) | JPH0210179A (ko) |
KR (1) | KR0135982B1 (ko) |
DE (1) | DE68909452T2 (ko) |
NL (1) | NL8800374A (ko) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6304987B1 (en) * | 1995-06-07 | 2001-10-16 | Texas Instruments Incorporated | Integrated test circuit |
US5125107A (en) * | 1989-03-02 | 1992-06-23 | Motorola, Inc. | Diagnostic mode for a frequency synthesizer |
JP3005250B2 (ja) * | 1989-06-30 | 2000-01-31 | テキサス インスツルメンツ インコーポレイテツド | バスモニター集積回路 |
EP0419105B1 (en) * | 1989-09-21 | 1997-08-13 | Texas Instruments Incorporated | Integrated circuit formed on a surface of a semiconductor substrate and method for constructing such an integrated circuit |
US5107208A (en) * | 1989-12-19 | 1992-04-21 | North American Philips Corporation | System for partitioning and testing submodule circuits of an integrated circuit |
DE69030359T2 (de) * | 1989-12-19 | 1997-10-02 | Philips Electronics Nv | Anordnung zum Aufteilen und Testen von Submodulschaltkreisen von integrierten Schaltkreisen |
US5059899A (en) * | 1990-08-16 | 1991-10-22 | Micron Technology, Inc. | Semiconductor dies and wafers and methods for making |
US5295079A (en) * | 1991-07-18 | 1994-03-15 | National Semiconductor Corporation | Digital testing techniques for very high frequency phase-locked loops |
US5423050A (en) * | 1991-11-27 | 1995-06-06 | Ncr Corporation | Intermodule test across system bus utilizing serial test bus |
US5343478A (en) * | 1991-11-27 | 1994-08-30 | Ncr Corporation | Computer system configuration via test bus |
US5377198A (en) * | 1991-11-27 | 1994-12-27 | Ncr Corporation (Nka At&T Global Information Solutions Company | JTAG instruction error detection |
US5325368A (en) * | 1991-11-27 | 1994-06-28 | Ncr Corporation | JTAG component description via nonvolatile memory |
JP3304399B2 (ja) * | 1992-06-12 | 2002-07-22 | 日本電気株式会社 | 半導体集積論理回路 |
US5294882A (en) * | 1992-07-28 | 1994-03-15 | Sharp Kabushiki Kaisha | Integrated circuit capable of testing reliability |
US5581176A (en) * | 1993-05-24 | 1996-12-03 | North American Philips Corporation | Analog autonomous test bus framework for testing integrated circuits on a printed circuit board |
DE19536226C2 (de) * | 1995-09-28 | 2003-05-08 | Infineon Technologies Ag | Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken |
EP0889479A4 (en) * | 1996-03-21 | 2000-07-12 | Hitachi Ltd | INTEGRATED DRAM MEMORY PROCESSOR |
US6212668B1 (en) | 1996-05-28 | 2001-04-03 | Altera Corporation | Gain matrix for hierarchical circuit partitioning |
US5663966A (en) * | 1996-07-24 | 1997-09-02 | International Business Machines Corporation | System and method for minimizing simultaneous switching during scan-based testing |
US6804725B1 (en) * | 1996-08-30 | 2004-10-12 | Texas Instruments Incorporated | IC with state machine controlled linking module |
US6301694B1 (en) | 1996-09-25 | 2001-10-09 | Altera Corporation | Hierarchical circuit partitioning using sliding windows |
US6405335B1 (en) | 1998-02-25 | 2002-06-11 | Texas Instruments Incorporated | Position independent testing of circuits |
JP2000346905A (ja) * | 1999-06-04 | 2000-12-15 | Nec Corp | 半導体装置およびそのテスト方法 |
US6728915B2 (en) | 2000-01-10 | 2004-04-27 | Texas Instruments Incorporated | IC with shared scan cells selectively connected in scan path |
US6769080B2 (en) | 2000-03-09 | 2004-07-27 | Texas Instruments Incorporated | Scan circuit low power adapter with counter |
US6640322B1 (en) * | 2000-03-22 | 2003-10-28 | Sun Microsystems, Inc. | Integrated circuit having distributed control and status registers and associated signal routing means |
JP2001318128A (ja) | 2000-05-08 | 2001-11-16 | Nec Microsystems Ltd | 自己テスト機能を備える半導体装置および当該半導体装置のテスト方法 |
GB2364581B (en) * | 2000-07-08 | 2002-07-03 | 3Com Corp | Application specific integrated circuit with dual-mode system for externally accessible data buses and visibility buses |
US7026646B2 (en) * | 2002-06-20 | 2006-04-11 | Micron Technology, Inc. | Isolation circuit |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4339819A (en) * | 1980-06-17 | 1982-07-13 | Zehntel, Inc. | Programmable sequence generator for in-circuit digital testing |
US4357703A (en) * | 1980-10-09 | 1982-11-02 | Control Data Corporation | Test system for LSI circuits resident on LSI chips |
JPS6125263A (ja) * | 1984-07-13 | 1986-02-04 | Sony Corp | 電子機器制御システム |
JPH0772744B2 (ja) * | 1984-09-04 | 1995-08-02 | 株式会社日立製作所 | 半導体集積回路装置 |
US4701921A (en) * | 1985-10-23 | 1987-10-20 | Texas Instruments Incorporated | Modularized scan path for serially tested logic circuit |
-
1988
- 1988-02-16 NL NL8800374A patent/NL8800374A/nl not_active Application Discontinuation
- 1988-08-31 US US07/239,090 patent/US4918379A/en not_active Expired - Lifetime
-
1989
- 1989-02-10 EP EP89200312A patent/EP0333241B1/en not_active Expired - Lifetime
- 1989-02-10 DE DE89200312T patent/DE68909452T2/de not_active Expired - Fee Related
- 1989-02-14 KR KR1019890001675A patent/KR0135982B1/ko not_active IP Right Cessation
- 1989-02-16 JP JP1035166A patent/JPH0210179A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0333241A2 (en) | 1989-09-20 |
EP0333241A3 (en) | 1989-10-04 |
DE68909452T2 (de) | 1994-04-07 |
JPH0210179A (ja) | 1990-01-12 |
KR0135982B1 (ko) | 1998-04-29 |
EP0333241B1 (en) | 1993-09-29 |
US4918379A (en) | 1990-04-17 |
DE68909452D1 (de) | 1993-11-04 |
NL8800374A (nl) | 1989-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890013740A (ko) | 모노리틱 집적회로 | |
KR960015192A (ko) | 부분 스캔 패스 회로를 갖는 집적 논리 회로와 부분 스캔 패스설계 방법 | |
KR850008017A (ko) | Cmos 입출력회로 | |
KR870004384A (ko) | 신호 처리 회로 | |
KR880014475A (ko) | 반도체 집적회로장치 | |
GR860073B (en) | Improvements in and relating to integrated circuits | |
KR900005288A (ko) | 프로그램 가능한 논리소자 | |
KR870005515A (ko) | 프로그램식 논리 장치 | |
KR920003644A (ko) | 마스터슬레이브형 플립플롭회로 | |
KR890007126A (ko) | 프로그램 가능 입력/출력 회로 | |
KR900014970A (ko) | 동기 회로 | |
KR860006837A (ko) | 내부회로 검사용 검사회로를 갖는 반도체 집적회로 | |
JPS63263480A (ja) | 半導体集積論理回路 | |
KR900005694A (ko) | 트리거 신호에 따른 소정 펄스폭의 펄스 발생회로 | |
KR900013720A (ko) | 프로그래머블 논리회로 | |
KR960009092A (ko) | 테스트가능한 블록을 갖는 반도체 집적회로 | |
WO1999056396A3 (en) | Testable ic having analog and digital circuits | |
KR910001782A (ko) | 논리회로의 테스트용이화회로 | |
KR970076821A (ko) | 래치회로 | |
KR910001977A (ko) | 동기화된 비교기 회로를 구비한 반도체 집적 회로 | |
KR870009293A (ko) | 집적된 바운더리 셀인터페이스 | |
ATE111609T1 (de) | Anordnung zum test digitaler schaltungen mit konfigurierbaren, in den test einbezogenen takterzeugungsschaltungen. | |
KR910002120Y1 (ko) | D플립플롭과 버퍼 겸용회로 | |
KR880000912Y1 (ko) | 비동기 펄스 신호의 택일회로 | |
JPS57201936A (en) | Integrated logical circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20041231 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |