KR890005227B1 - 지연 소자를 갖춘 인버터 루우프를 사용한 발진회로 - Google Patents

지연 소자를 갖춘 인버터 루우프를 사용한 발진회로 Download PDF

Info

Publication number
KR890005227B1
KR890005227B1 KR1019850006043A KR850006043A KR890005227B1 KR 890005227 B1 KR890005227 B1 KR 890005227B1 KR 1019850006043 A KR1019850006043 A KR 1019850006043A KR 850006043 A KR850006043 A KR 850006043A KR 890005227 B1 KR890005227 B1 KR 890005227B1
Authority
KR
South Korea
Prior art keywords
circuit
output terminal
delay
potential
inverters
Prior art date
Application number
KR1019850006043A
Other languages
English (en)
Other versions
KR870002695A (ko
Inventor
아쓰시 스즈끼
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR870002695A publication Critical patent/KR870002695A/ko
Application granted granted Critical
Publication of KR890005227B1 publication Critical patent/KR890005227B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D311/00—Heterocyclic compounds containing six-membered rings having one oxygen atom as the only hetero atom, condensed with other rings
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Pulse Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

내용 없음.

Description

지연 소자를 갖춘 인버터 루우프를 사용한 발진회로
제1도는 종래 기술의 발진회로에 대한 개략적인 회로도.
제2도는 제1도의 점에 대응하는 파형을 나타내는 파형 챠트.
제3도는 본 발명에 의한 발진회로의 일실시예에 대한 개략적인 회로도.
제4도는 제3도의 발진회로에 대한 더욱 상세한 회로도.
제5도는 제3도 및 제4도의 점에 대응하는 파형을 나타내는 파형 챠트.
제6도는 본 발명에 의한 발진회로의 수정에 대한 회로도.
제7도는 본 발명의 발진회로의 사용에 대한 예시도.
* 도면의 주요부분에 대한 부호의 설명
1 내지 5, 21 내지 25 : 인버터 6, 26 : 지연소자
61 : 저항 62 : 콘덴서
31 : 발진기 32 : 충전 펌핑 회로
8, 27 : 풀업 회로 9, 28 : 풀다운 회로
81, 82, 91, 92 : 트랜지스터 7 : 출력단자
본 발명은 지연회로를 가진 인버터 루우프를 사용한 발진회로에 관한 것이다. 본 발명의 발진회로는 예를 들어 반도체 메모리장치에 제공된 기판바이어스 전압 발생기의 소자중 하나로서 사용될 수 있다.
일반적으로 루우프에서 직렬로 연결된 홀수개의 인버터 및 근접 인버터 사이에 삽입된 콘덴서 및 저항으로 구성된 지연회로를 포함한 발진기가 알려져 있다. 이 발진기에서, 지연회로의 콘덴서의 충전 및 방전이 완전이 실행될 수 없다.
그러므로, 발진기의 발진 주파수는 큰값의 콘덴서가 사용되지 않은 경우 어떤 값 이하로 이루어질 수 없다. 더우기, 발진기의 발진 주파수는 주위 온도에 대해 안정하지 못하다.
본 발명의 목적은 충분히 낮추에 질수 있고 주변온도에 대해 안정된 발진 주파수를 가진 발진회로를 제공하는 것이다.
본 발명의 기본 형상에 의해, 루우프를 형성하기 위해 직렬로 접속된 홀수개의 인버터, 근접 인버터 사이에 삽입된 지연회로, 및 출력단자의 전위가 상기 지연소자에 접속된 상기 인버터의 드레시호울드보다 더 크게된 후의 소정기간 동안 상기 지연소자의 상기 출력 단자의 전위를 풀업시키기 위한 및/또는 상기 출력 단자의 전위가 상기 드레스호울드 전압보다 더 작게된 후의 소정기간동안 상기 출력단자의 전위를 풀다운시키기 위한 풀회로로 구성되어 있는 것을 특징으로 하는 발진회로가 제공된다.
본 발명의 또 다른 형상에 의해, 루우프를 형성하기 위해 직렬로 접속된 홀수개의 인버터, 루우프에서의 근접 인버터 사이에 삽입된 지연회로, 및 상기 인버터 중 하나의 반전 동작에 응하여 지연소자의 출력 단자의 전위를 교대로 풀업 및 풀다운시키기 위한 회로로 구성되어 있는 발진회로가 제공된다.
본 발명에 의한 발진기 회로의 예를 첨부도면을 참조로 하여 지금 설명한 것이다.
적합한 실시예의 더 좋은 이해를 위해, 우선 제1도 및 제2도를 참조로하여 종래 기술의 문제점을 설명할 것이다.
제1도는 종래 기술의 발진회로를 나타낸다.
제1도에서, 1 내지 5는 상보 금속 산화 반도체(CMOS)헝 인버터이고, 6은 지연회로이며, 7은 발진기회로의 출력단자이다. 인버터(1 내지 5)는 루우프를 형성하기 위해직렬로 접속된다. 지연회로(6)는 저항소자(61) 및 용량소자(62)로 구성된 집적회로이며, 인버터(5와 1)사이에 삽입된다.
제1도의 발진기 회로에 대한 동작 모우드를 제2도를 참조로하여 지금 설명할 것이다.
제2도에서, (1) 내지 (6)은 각각 제1도의 점(P1 내지 P6)에서의 전압파형을 나타낸다.
지금, 인버터(5)(예를들어, 점(P5))의 출력단자의 전압이 "하이"레벨이라고 가정하면, 지연회로(6)의 용량소자(62)가 저항소자(61)를 통해 충전되며, 지연회로(6)의 출력전압은 점차로 증가한다.
지연회로(6)의 출력 전압이 인버터(1)의 드레시호울드 전압(V(th))(예를들어, 인버터(1)의 출력 레벨이 "H" 또는 "L"인가를 결정하기 위한 전압레벨)보다 더 높게 될경우, 인버터(1)의 출력 전압은 "하이"에서 "로우"로 되며, 인버터(2 내지 5)는 어떤 지연 시간을 갖고 순서적으로 반전된다.
따라서, 인버터(5)의 출력전압은 "H"에서 "L"로 변하며, 이것에 의해 용량소자(62)는 방전하기 시작한다. 즉, 지연회로(6)의 출력전압은 점차 감소하기 시작한다.
지연회로(6)의 출력전압이 드레스호울드 전압(V(th))보다 더 낮게될 경우, 인버터(1)의 출력전압은 "L"에서 "H"로 변하고, 인버터(2 내지 5)는 상기에서 언급한 바와같은 순서로 반전된다.
그러므로, 지연 회로(6)의 출력전압은 점차 증가 하기 시작한다. 동일한 동작이 이 이후에 계속되고, 이것에 의해 발진이 발생된다.
제1도의 발진회로에서, 인버터(1 내지 5)를 반전시키는데 필요한 반전의 지연시간(t(inv))(이 이후에 반전시간(t(inv))으로서 언급)은 매우작다. 그러므로, 인버터(1)의 반전이 발생하도록 지연회로(6)의 출력전압의 드레시호울드 전압(V(th))보다 더 클 경우, 이 반전은 인버터(1)로부터 인버터(5)로 곧 전송된다. 따라서, 지연회로(6)의 입력 전압은 인버터(1)의 반전 후에 곧 "H"에서 "L"로 변한다. 결과적으로, 용량소자(62)의 충전시간이 매우 짧으므로, 지연회로(6)의 출력전압은 그것이 전원전압(V(SS))에 도달하기에 앞서 감소하기 시작한다.
어떤 지연시간(t(d))의 경과후에, 지연회로(6)의 출력 전압은 드레스호울드 전압(V(th))보다 더 낮게되며, 그것은 인버터(1 내지 5)의 반전을 일으킨다. 그러므로, 지연회로(6)의 입력 전압은 "L"에서 "H"로 변하며, 이것에 의해 지연회로의 출력 전압이 증가하기 시작한다. 이 경우에, 지연회로(6)의 출력 전압은 방전시간이 매우 짧기 때문에 전원전압(V(DD))(또는 접지 전압)이하로 떨어질 수 없다.
결과적으로, 지연회로(6)만의 출력전압은 드레시 호울드전압(V(th)) 주위에서 위아래로 약간 변한다. 용량소자(62)는 충분히 방전되거나 충전될 수 없으며, 지연회로(6)의 지연시간(t(d))이 길게 형성될 수 없다. 이것은 용량 소자(62)의 큰용량을 사용할 경우를 제외하고 작은 발진 주파수를 얻는 것을 방지한다. 큰 용량의 용량소자(62)의 사용은 발진회로를 집적 회로로 제조할 경우 바람직하지 못하다.
더우기, 제2도에서 명백하듯이, 인버터(1 내지 5)의 반전시간(t(inv)) 및 지연회로(6)의 지연시간(t(d))은 제1도의 발진회로에 대한 발진 주파수를 결정한다. 반전시간(t(inv))은 주위온도에 따라 변한다. 더우기, 지연회로(6)의 지연시간(t(d))은 지연시간(t(inv))에 따라 변한다. 결과적으로, 제1도의 발진회로에 대한 발진 주파수는 주위온도에 대해 안정되지 못한다.
지금 제3도 내지 제5도를 참조하여 본 발명의 적합한 실시예를 설명하기로 한다. 제3도는 본 발명의 일실시예에 대한 발진 회로의 개략적인 표시도이다. 제4도는 제3도의 발진회로를 더욱 상세히 예시한다.
제3도 및 제4도의 발진회로는 루우프를 형성하기 위해 직렬로 접속된 홀수개의 CMOS형 인버터(1 내지 5)(본 실시예에서 5개), 인버터(5 및 1)간에 삽입된 지연 회로(6), 출력단자(7), 지연 회로(6)의 출력단자의 전위를 풀업하기 위한 2개의 P채널 MOS트랜지스터(81과 82)를 포함하는 풀업 회로(8), 및 그것의 출력단자의 전위를 풀다운하기 위한 2개 N채널 MOS트랜지스터(91과 92)를 포함하는 풀다운회로(9)를 포함한다. 트랜지스터(81과 82)는 지연회로(6)(예를들어, 점 P6)의 출력단자 및 소오스 공급 전압(V(SS))사이에 직렬로 접속된다. 또한, 트랜지스터(91과 92)는 지연회로(6)의 출력단자 및 드레인 공급전압(V(DD))(또는 접지)사이에 직렬로 접속된다. 트랜지스터(81과 91)의 게이트 전극은 인버터(4)(예를들어, 점4)의 출력단자에 접속된다. 트랜지스터(82와 92)의 게이트 전극은 인버터(1)(예를들어, 점1)의 출력단자에 접속된다.
인버터(1 내지 5) 각각은 공급전압(V(SS)) 및 (V(DD))사이에 직렬로 접속된 P채널 MOS트랜지스터(QP) 및 N채널 MOS트랜지스터(Qn)를 포함한다. 지연회로(6)는 저항소자(61) 및 용량 소자(62)를 포함하는 집적 회로이다.
제4도에 나타낸 바와같이, 저항 소자(61)는 공급전압(V(SS))에 접속된 게이트 전극을 가진 N채널 MOS트랜지스터(Qn) 및 공급전압(V(DD))에 접속된 게이트 전극을 가진 P채널 MOS트랜지스터(QP)의 병렬 접속으로 구성되어 있다. 용량소자(62)는 점(P6)과 공급 전압 사이의 P채널 콘덴서 및 점(P6)과 공급전압(V(DD))사이의 N채널 콘덴서에 의해 구성되어 있다.
상기 언급한 실시예의 동작 방법을 제5도를 참조로 하여 설명할 것이다. 제5도에서 (1) 내지 (6)은 각각 제3도 및 제4도에서의 점(P1 내지 P6)에서의 전압 파형을 나타낸다.
지금, 인버터(4)의 출력전압이 "L"레벨이고 인버터(5)의 전압이 "H"라고 하자 지연회로(6)의 출력전압은 인버터(1)의 드레시호울드 전압(V(th))까지 점차로 증가한다. 그러므로, 인버터(1)의 출력 전압은 "H"이다.
이 경우에, 인버터(4)의 "L"레벨 출력 전압 때문에 트랜지스터(81)은 온(ON)되고 트랜지스터(91)는 오프(OFF)된다. 반면에, 인버터(1)의 "H"레벨출력 전압 때문에 트랜지스터(82)는 오프로 되고 트랜지스터(92)는 온으로된다. 그러므로, 지연회로(6)의 출력단자는 풀업이나 풀다운되지 않고 점차로 증가하기 시작한다.
진연회로(6)의 출력 전압이 드레시호울드전압(V(th))보다 더 클 경우, 인버터(1)는 반전되고 그것의 출력 전압은 "L"로 되며, 이것은 트랜지스터(82)를 온으로 하고 트랜지스터(92)를 오프시킨다. 그러므로, 지연회로(6)의 출력단자는 온 상태에 있는 트랜지스터(81과 82)를 통해 공급전압(V(SS))으로 급속히 풀업된다. 인버터(1)의 반전은 인버터(1 내지 5)로부터 순서대로 곧바로 전송된다. 결과적으로, 인버터(4)의 출력전압은 "L"에서 "H"로 변하고, 이것은 트랜지스터(81)를 오프시키며, 지연회로(6)의 출력단자의 풀업상태가 종단된다.
결과적으로, 풀업 시간은 점(P2와 P3)을 통한 점(1)에서 점(4)으로의 레벨 변화의 전송에 필요한 반전시간(t(inv)')에 대응하는 짧은 시간이다. 그러나, 높은 트랜스콘덕턴스(gm)가 트랜지스터(81과 82)를 위해 선택될 경우, 점(6)은 반전시간(t(inv)')이 매우 짧은 경우에라도 공급 전압(V(SS))근처에 풀업될 수 있다.
지연회로(6)의 출력단자의 전위를 공급 번압(V(SS))근처로 풀업한 후에, 인버터(5)의 출력전압은 "L"로 변하고, 이것에 의해 지연회로(6)는 그것의 출력 전압이 점차 감소하는 경우에 방전 모드를 나타낸다. 이러한 방전 모드에서, 인버터(1 내지 5)의 반전 때무에 트랜지스터(82와 91)는 온으로 되고 트랜지스터(81과 92)는 오프로 된다.
지연회로(6)의 출력 전압의 드레시호울드 전압(V(th))보다 더 낮은 경우, 인버터(1)의 출력 전압은 "L"에서 "H"로 변하고, 따라서 트랜지스터(92)는 온으로 되고 트랜지스터(82)는 오프로 된다. 결과적으로, 지연 회로(6)의 출력단자는 공급전압(V(DD))근처에서 온 상태인 트랜지스터(91과 92)를 통해 풀다운된다. 인버터(1)의 반전은 인버터(6)를 통해 인버터(1)로부터 순서대로 곧바로 전송되며, 이것에 의해 트랜지스터(91)는 오프되고 풀다운 상태를 종단시키게 된다. 따라서, 풀다운 시간은 인버터(1)의 반전에서 인버터(4)의 반전까지의 반전시간(t(inv)')에 대응하는 짧은 시간이다. 그러나, 높은 트랜스콘덕턴스(gm)가 트랜지스터(91과 92)에 대해 선택될 경우, 점(6)은 그 짧은 시간내에 공급 전압(V(DD))근처에서 풀다운될 수 있다.
발진회로는 상기에서 언급한 동일한 동작을 반복하며, 발진이 계속된다.
지연회로의 출력 단자의 풀업 또는 풀다운을 위해, 트랜지스터(82와 92)만을 사용해도 된다. 그러나, 트랜지스터(82와 92)가 사용되지 않는 경우, 지연회로의 출력 단자는 풀업 또는 풀다운 상태로 고정되며, 따라서 발진이 발생되지 않는다.
따라서, 트랜지스터(81과 91)는 고정상태를 취소시킬 목적, 즉 풀업 또는 풀다운 회수를 결정할 목적으로 사용된다. 또한, 상기 기술한 풀업 또는 풀다운 회수는 인버터(1 내지 5)사이에 지연회로를 삽입함으로써 확장될 수 있다.
적합한 실시예가 여기에 기술되었다 하더라도, 여러 수정과 변경이 본 발명의 범위내에서 가능하다.
예를들어, 상기 기술한 예에서, 루우프 회로에서 직렬로 연결된 5개 인버터가 사용되었으나, 인버터의 수는 항상 5개로 제한되지 않는다.
어느 홀수의 인버터사 사용될 수 있다. 또한, 풀업회로 및 풀다운 회로 둘다를 반듯이 사용할 필요은 없다. 즉, 그들 중 하나만을 사용해도 된다. 물론, 지연회로(6)의 출력 단자가 양 공급전압(V(SS)) 및 (V(DD))으로 완전히 풀업 및 풀다운될 수 있으므로 양 회로를 사용하는 것이 가장 효과적이다. 더우기, 풀업 및 풀다운 회로의 구성은 상기 업급한 예에 국한 되지 않는다.
루우프 회로에 직렬로 연결된 인버터의 반전 동작에 응하여 소정기간동안 풀업 또는 풀다운될 수 있는 여러 형태의 회로가 이 목적을 위해 사용될 수 있다.
더우기, 상기 설명한 실시예에서 발진 회로는 MOS소자에 의해 구성된다. 그러나, N채널 금속산화반도체소자(NMOS)가 또한 사용가능하다.
제6도는 본 발명에 의한 발진회로의 또 다른 실시예를 나타낸다. 제6도에서, 21 내지 25는 루우프에서 직렬로 연결된 인버터이고, 26은 지연회로이며, 27은 풀업회로이고, 28은 풀다운 회로이다.
본 발명의 발진 회로는 반도체 메모리 장치에 사용된 기판의 바이어스 전압을 발생시키기 위한 발생기용으로 사용될 수 있다. 반도체 메모리 장치에서, 칩(반도체 기판)의 전위는 일반적으로 음 전위에서 유지된다.
이러한 음전위의 외부 공급은 입력 단자를 메모리 장치에 부가시키므로, 이러한 음전위는 일반적으로 메모리 장치에 제공된 기판 바이어스 전압 발생기에 의해 발생된다.
제7도는 기판의 바이어스 전압을 발생시기 위한 이러한 발생기를 예시한다. 제7도에서, 31은 본 발명에 의한 발진회로이고, 32는 충전 핌핑 회로이다. 충전 펌핑회로는 콘덴서(321) 및 2트랜지스터(322와 323)를 포함하고 있으며, 그 트랜지스터 각각은 다이오드로서 동작하도록 드레인과 게이트 전극 사이에 단락된다. 충전 펌핑회로의 입력 단자(324)는 발진회로(31)의 출력 단자(7)에 접속되고, 그것의 출력단자(325)는 메모리 장치의 기판에 접속된다.
동작 방법은 다음과 같다. 출력 단자(7)가 "H"레벨일 경우, 전류는 콘덴서(321) 및 트랜지스터(322)를 통해 드레인 공급 전압(V(DD))으로 흐르며, 이것에 의해 콘덴서(321)의 단자(324) 즉 전극이 양전압에 충전된다. 출력 단자(7)가 "L"레벨일 경우, 전류는 출력단자(325), 트랜지스터(323), 및 출력단자(325)를 통해 순서대로 흐른다.
상기 기술한 동작은 출력 단자(7)의 "H" 또는 "L"레벨에 따라 반복된다. 결과적으로, 전류(양전하)는 기판으로부터 추출되며, 이것에 의해 기판은 음으로 전도된다.

Claims (8)

  1. 루우프를 형성하기 위해 직렬로 접속된 홀수개의 인버터, 근접 인버터 사이에 삽입된 지연회로, 및 출력단자의 전위가 상기 지연 소자에 접속된 상기 인버터의 드레시호울드보다 더 크게 된 후의 소정기간동안 상기 지연소자의 상기 출력 단자의 전위를 풀업시키기 위한 및/또는 상기 출력 단자의 전위가 상기 드레시호울드 전압보다 더 작게된 후의 소정기간동안 상기 출력 단자의 전위를 풀다운시키기 위한 풀회로로 구성되어 있는 것을 특징으로 하는 발진 회로.
  2. 제1항에 있어서, 상기 지연소자는 용량소자 및 저항소자로 구성된 집적회로인 것을 특징으로 하는 발진회로.
  3. 제2항에 있어서, 상기 저항 소자는 MOS형 트랜지스터로 구성되고, 상기 용량 소자는 MOS콘덴서로 구성되는 것을 특징으로 하는 발진회로.
  4. 제1항에 있어서, 상기 풀회로는 상기 인버터중 하나의 반저동작에 응하여 온 또는 오프로되는 트랜지스터에 의해 구성되는 것을 특징으로 하는 발진 회로.
  5. 제1항에 있어서, 각각의 상기 인버터, 상기 지연 소자, 및 상기 풀회로가 MOS소자에 의해 구성되는 것을 특징으로 하는 발진회로.
  6. 제1항에 있어서, 각각의 상기 인버터, 상기 지연 소자, 및 상기 풀회로가 NMOS소자에 의해 구성되는 것을 특징으로 하는 발진회로.
  7. 루우프를 형성하기 위해 직렬로 접속된 홀수개의 인버터, 루우프에서의 근접인버터 사이에 삽입된 지연회로, 및 상기 인버터 중 하나의 반전 동작에 응하여 지연소자의 출력단자의 전위를 교대로 풀업 및 풀다운 시키기 위한 회로로 구성되는 것을 특징으로 하는 발진회로.
  8. 루우프를 형성하기 위해 직렬로 접속된 홀수개의 인버터, 근접 인버터 사이에 삽입된 지연 회로, 및 출력 단자의 전위가 상기 지연 소자에 접속된 상기 인버터의 드레스호울드보다 더 크게된 후의 소정기간동안 상기 지연 소자의 상기 출력 단자의 전위를 풀업시키기 위한 및/또는 상기 출력 단자의 전위가 상기 드레시호울드 전압보다 더 작게된후의 소정기간동안 상기 출력 단자의 전위를 풀다운시키기 위한 풀회로로 구성된 발진회로, 및 상기 발진회로의 출력 단자에 접속된 기판 바이어스 전압을 발생시키기 위한 충전 펌핑 회로로 구성되어 있는 것을 특징으로 하는 기판 바이어스 전압 발생기.
KR1019850006043A 1984-08-23 1985-08-22 지연 소자를 갖춘 인버터 루우프를 사용한 발진회로 KR890005227B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP59-175390 1984-08-23
JP59175390A JPS6153759A (ja) 1984-08-23 1984-08-23 発振回路
JP175390 1996-06-01

Publications (2)

Publication Number Publication Date
KR870002695A KR870002695A (ko) 1987-04-06
KR890005227B1 true KR890005227B1 (ko) 1989-12-18

Family

ID=15995262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850006043A KR890005227B1 (ko) 1984-08-23 1985-08-22 지연 소자를 갖춘 인버터 루우프를 사용한 발진회로

Country Status (5)

Country Link
US (1) US4617529A (ko)
EP (1) EP0176214B1 (ko)
JP (1) JPS6153759A (ko)
KR (1) KR890005227B1 (ko)
DE (1) DE3576622D1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4710653A (en) * 1986-07-03 1987-12-01 Grumman Aerospace Corporation Edge detector circuit and oscillator using same
US4884041A (en) * 1987-06-05 1989-11-28 Hewlett-Packard Company Fully integrated high-speed voltage controlled ring oscillator
JPH0666026B2 (ja) * 1988-03-18 1994-08-24 富士写真フイルム株式会社 ネガフィルムの装着異常検出方法
US4978927A (en) * 1989-11-08 1990-12-18 International Business Machines Corporation Programmable voltage controlled ring oscillator
US5157278A (en) * 1990-10-30 1992-10-20 Samsung Electronics Co., Ltd. Substrate voltage generator for semiconductor device
US5398001A (en) * 1993-06-02 1995-03-14 National Semiconductor Corporation Self-timing four-phase clock generator
US5578954A (en) * 1993-06-02 1996-11-26 National Semiconductor Corporation Self-timing four-phase clock generator
US5365204A (en) * 1993-10-29 1994-11-15 International Business Machines Corporation CMOS voltage controlled ring oscillator
AU7981094A (en) * 1993-11-09 1995-05-29 Motorola, Inc. Circuit and method for generating a delayed output signal
JP2663397B2 (ja) * 1994-04-07 1997-10-15 高エネルギー加速器研究機構長 電圧制御発振回路及びこれを用いた信号検出器
US5668488A (en) * 1994-11-17 1997-09-16 Advanced Micro Devices, Inc. Input buffer for a high density programmable logic device
US5521556A (en) * 1995-01-27 1996-05-28 American Microsystems, Inc. Frequency converter utilizing a feedback control loop
US5621360A (en) * 1995-08-02 1997-04-15 Intel Corporation Voltage supply isolation buffer
JPH09297642A (ja) * 1996-05-02 1997-11-18 Fujitsu Ltd インターフェイス回路
US5793238A (en) * 1996-11-01 1998-08-11 Cypress Semiconductor Corp. RC delay with feedback
JP2000049571A (ja) * 1998-07-29 2000-02-18 Nec Corp 電圧制御発振器
KR20000022571A (ko) * 1998-09-22 2000-04-25 김영환 알씨 지연시간 안정화 회로
US6759880B2 (en) 2002-06-13 2004-07-06 Hewlett-Packard Development Company, L.P. Driver circuit connected to a switched capacitor and method of operating same
US6753708B2 (en) 2002-06-13 2004-06-22 Hewlett-Packard Development Company, L.P. Driver circuit connected to pulse shaping circuitry and method of operating same
KR100558600B1 (ko) * 2005-02-02 2006-03-13 삼성전자주식회사 반도체 장치의 지연회로
TWI330946B (en) * 2007-03-12 2010-09-21 Via Tech Inc Phase-locked loop and compound mos capacitor thereof
JPWO2009144819A1 (ja) * 2008-05-30 2011-09-29 富士通株式会社 電気回路、リング発振回路、及び受信回路
US9257422B2 (en) * 2011-12-06 2016-02-09 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving signal processing circuit
KR101477052B1 (ko) * 2014-04-07 2014-12-31 연세대학교 산학협력단 링 오실레이터, 공정 변이 감지 장치 및 그를 포함하는 반도체 칩
JP2017112537A (ja) * 2015-12-17 2017-06-22 シナプティクス・ジャパン合同会社 インバータ回路
CN107342736A (zh) * 2017-07-10 2017-11-10 长沙方星腾电子科技有限公司 一种振荡器电路
CN110942786B (zh) * 2018-09-21 2022-05-03 北京兆易创新科技股份有限公司 一种电荷泵***及非易失存储器
DE102020104129A1 (de) * 2019-05-03 2020-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Logikpufferschaltung und verfahren
US10979049B2 (en) * 2019-05-03 2021-04-13 Taiwan Semiconductor Manufacturing Company Ltd. Logic buffer circuit and method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH613794A5 (ko) * 1975-07-25 1979-10-15 Hochiki Co
US4072910A (en) * 1976-04-09 1978-02-07 Rca Corporation Voltage controlled oscillator having equally controlled current source and current sink
JPS5513566A (en) * 1978-07-17 1980-01-30 Hitachi Ltd Mis field effect semiconductor circuit device
US4336466A (en) * 1980-06-30 1982-06-22 Inmos Corporation Substrate bias generator
EP0070667A1 (en) * 1981-07-13 1983-01-26 Inmos Corporation Improved oscillator for a substrate bias generator

Also Published As

Publication number Publication date
JPS6153759A (ja) 1986-03-17
KR870002695A (ko) 1987-04-06
US4617529A (en) 1986-10-14
EP0176214A1 (en) 1986-04-02
DE3576622D1 (de) 1990-04-19
JPH0257734B2 (ko) 1990-12-05
EP0176214B1 (en) 1990-03-14

Similar Documents

Publication Publication Date Title
KR890005227B1 (ko) 지연 소자를 갖춘 인버터 루우프를 사용한 발진회로
US6975155B2 (en) Level shifting circuit and method
US5444362A (en) Dual back-bias voltage generating circuit with switched outputs
JPH064181A (ja) パワーオンリセット信号発生装置
US5545941A (en) Crystal oscillator circuit
EP0748048A1 (en) Low power, low voltage level shifter
US4122413A (en) Accurate single pin MOS RC oscillator
US4513258A (en) Single input oscillator circuit
US5869978A (en) Circuit for removing noise components of oscillator
JP3186267B2 (ja) クロック発生回路
US4283690A (en) Low power CMOS oscillator
JPH0612869B2 (ja) Ｃｍｏｓダイナミツクｒａｍ用時間遅廷回路
KR20030072527A (ko) 직류-직류 컨버터의 발진기
US5923201A (en) Clock signal generating circuit
US6690245B2 (en) Oscillation control circuit
JPH0427729B2 (ko)
US4783620A (en) Constant voltage circuit having an operation-stop function
JPH04291809A (ja) 発振制御回路
KR960001076B1 (ko) 발진 유도 회로
CN116317951B (zh) Rc张弛振荡器电路
JPH04291808A (ja) 発振制御回路
KR0167228B1 (ko) 파워 온 리셋트 회로
KR100340901B1 (ko) 단안정 멀티바이브레이터
JP2000114946A (ja) オートリセット回路
JPS6290021A (ja) シユミツトトリガ回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041210

Year of fee payment: 16

EXPY Expiration of term