KR890003380B1 - 쇼트키 배리어 다이오우드(Schotiky barrier diode) - Google Patents
쇼트키 배리어 다이오우드(Schotiky barrier diode) Download PDFInfo
- Publication number
- KR890003380B1 KR890003380B1 KR1019840002627A KR840002627A KR890003380B1 KR 890003380 B1 KR890003380 B1 KR 890003380B1 KR 1019840002627 A KR1019840002627 A KR 1019840002627A KR 840002627 A KR840002627 A KR 840002627A KR 890003380 B1 KR890003380 B1 KR 890003380B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- schottky barrier
- barrier diode
- semiconductor layer
- metal layer
- Prior art date
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 238000009792 diffusion process Methods 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000003466 welding Methods 0.000 abstract description 4
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명의 제1실시예를 표시한 쇼트키 배리어 다이오우드 소자의 단면도.
제2도는 그 제2실시예를 표시한 쇼트키 배리어 다이오우드소자의 단면도.
제3도는 그 소자를 사용한 DHD 구조의 쇼트키 배리어 다이오우드의 단면도.
제4도는 그 제3실시예를 표시한 쇼트키 배리어 다이오우드소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판(n+) 2 : 일도전형반도체층(n형층)
3 : 절연보호막(SiO2막) 4 : 타도전형반도체층
5 : P-n접합 6 : 저항금속층
7 : 쇼트키 배리어 형성금속층 11 : 쇼트키접합
본 발명은, 현저하게 고속동작이 가능한 실리콘 쇼트키 배리어 다이오우드의 전극구조로 설계기술에 관한 것이다.
쇼트키 배리어 다이오우드는, 주지한 바와같이 금속과 반도체를 접촉시켰을 때 생기는 전위장벽을 이용해서 정류작용을 행하게 하는 소자이다. 이 쇼트키 배리어 다이오우드는, 뛰어난 고속스위칭 특성이나 순방향 특성이 있는 반면, 전위장벽이 기계적 스트레스에 대해서는 약한 결점이 있다. 그 때문에, 소자 제조공정에서, 고온 처리를 행하면, 반도체와 금속이, 불편하게도 상호 확산되어 버려 부서지기 쉬운 합금화를 촉진하여, 전위장벽을 열화시켜 버리는 문제가 있다.
상기 문제는, 소자를 장착해서 완성된 다이오우드로 하는 경우, 다음에 설명하는 바와같이 치명적인 결함이 된다. 즉, 다른 소신호 스위칭다이오우드나 제너다이오우드 등에서는, 봉지가 완벽하게 고신뢰성을 얻을 수 있고, 장착작업성도 좋은 더블히이트신크구조(DHD구조)가 널리 채용되기에 이르고 있다. 그러나, 쇼트키 배리어 다이오우드에서는, DHD구조를 채택하면, 봉지할 때에 600-700℃라는 비교적 고온처리를 요하기 때문에, 봉지후에 장착된 소자에 압축왜곡이 가해져서, 소자특성열화를 초래하여 버리게 된다. 다음에, 상기한 사정을 고려해서, 일반적인 반도체장치가 이전의 캔케이스봉지형으로부터, 장착작업상을 개선한 수지모울드형으로 이행되고 있는 대세에 따라, 쇼트키 배리어 다이오우드에서도 수지모울드화를 도모하게 되면, 이 경우에도 이유는 다르지만 기계적 스트레스에 의한 특성열화가 생겨버린다. 즉, 수지모울드형이라도, 캔케이스 봉지형과 마찬가지로, 소자와 외부도출리이드선 사이는, 금속세선을 사용해서 초음파 용접하므로, 그때 기계적 스트레스가 생겨서 소자특성열화를 일으키고, 수지의 냉각시 수축에 의해서도 소자특성열화를 일으키기 때문이다.
본 발명은, 상기 사정을 배려해서, 실리콘 쇼트키 배리어소자를 장착 봉지할때에 발생되고 있던 기계적 스트레스의 영향을 배제하는 전극구조를 제안하는 것이다. 즉, 본 발명은, 일도전형반도체에 선택적으로 타도전형반도체를 형성하여 pn접합을 형성하고, 타도전형 반도체표면에 저항접촉금속을, 또한, 주변의 p-n 접합 표면으로부터 일도전형반도체표면에 걸쳐서 쇼트키 배리어 형성금속을 착설하는 구성으로 하는 것이다. 따라서, 본 발명의 쇼트키 배리어 다이오우드는, pn 접합표면은 쇼트키 배리어 형성금속으로 단락되어, 타도전형 반도체는 비쇼트키 배리어영역이 되어서, 이것과 접속되어 있는 저항접촉금속에 기계적 스트레스가 집중되어도 소자특성열화를 회피할 수 있는 것이다. 더우기, 본 발명에 의하면, 종래의 쇼트키 배리어 다이오우드 보다도, 역내압특성이 더 한층 향상되는 뛰어난 특징이 있다. 또한, 본 발명의 구체적인 구성은, 뒤에 설명하는 실시예에 의해서 명백하게 된다.
본 발명을 실시함에 있어서는, 다음에 설명한 실시예가 있으며, 그 최량의 형태도 명백하게 된다.
제1도는, 본 발명의 제1실시예를 표시한 쇼트키 배리어 다이오우드 소자의 단면도이다. 제1도에서, 먼저, (1)은 n+형 실리콘 기판이며, 이 기판(1)위에 n형 반도체층(2)이 에피택셜법에 의해서 기상(氣相)성장되어 있다. 다음에, (3)은, n형 반도체층(2)의 요부이외의 표면을 절연보호막으로서의 SiO2산화막이다. 또한, (4)는, N형반도체층(2)의 중앙부에 확산창을 형성해서 선택적으로 확산 형성한 p형 반도체층이다. 따라서 이때 p-n접합(5)도 형성된다. 그리고, (6)은 , p형 반도체층(4)상에 pn접합(5)에 걸쳐지지 않는 범위에는, 예를들면 Ti-Ag를 연속 진공증착하여, 500℃에서 약30분간 소결해서 메탈라이즈 피착시킨 저항금속층이다. 그리고, (7)은, 이 시점에서 노출되어 있는 p형 반도체층(4)의 표면으로부터 n형 반도체층(2)의 표면에 걸쳐서, 즉, p-n접합(5)을 노출표면에서 단락시키고, 피착시킨 Mo등의 쇼트키 배리어 형성금속층, (8) 및 (9)는, 그 위에 저항금속층(6)도 포함해서, 2중진공증착 형성한 Pt층 및 Ag층이다. (10)은, n+형 실리콘기판(1)의 뒷면에 착설된 뒷면 전극이다.
상기 구성으로 된 쇼트키 배리어 다이오우드소자는, 중앙부의 p형 반도체층(4)은, p-n접합(5)이 쇼트키 배리어 형성금속층(7)에 의해서 단락되어 있으므로, 단지 비쇼트키 배리어영역이 되어, 여기에 기계적 스트레스가 가해저도 특성열화를 초래할 위험이 없다. 환언하면, 이 쇼트키 배리어 다이오우드소자는, p형 반도체층(4)을 둘러싼 링형상의 쇼트키접합(11)에 의해서 정류작용이 행해지며, p형 반도체(4) 및 그 바로 위의 저항금속층(6), Pt층(8), Ag층(9)은, 단지 도전로의 역할을 수행하는 것이다. 따라서, p형 반도체층(4) 및 그 바로 윗부분을 전면전극(10)에 대한 표면전극으로서 이용하면, 종래의 소자를 장착 봉지할 때의 기계적 스트레스는, 쇼트키접합(11)에는 영향을 주지않아도 되는 것이다. 더우기, 이 쇼트키 배리어 다이오우드소자는, 역바이어스, 즉 뒷면전극(10)을 +, 쇼트키 배리어 형성금속층(7), 저항금속층(6), Pt층(8), Ag층(9)을 -의 전위로 할때에는, P-n 접합(5)의 공핍층(空乏層)(12)이 확대되므로, 종래의 쇼트키 배리어 다이오우드소자보다 수배 큰 역내압이 얻어진다.
제2도는, 본 발명의 제2실시예를 표시한 쇼트키 배리어 다이오우드 소자의 단면도로서, 제1도에 표시한 제1실시예와 동일한 부호는 동일한 호칭이다. 이 소자는, 제3도에 표시한 바와같이, 슬럭리이드(13)(14)로 쇼트키 배리어 다이오우드소자(15)를 협지하여, 유리밸브(16)내에 수납해서 가열봉지하는 것을 전제로 하므로서, 저항금속층(60 바로위의 Pt층(8), Ag층(9)은, 부식에 의해서 제거하고, 그 제거부위에 Ag도금을 해서 범프전극(17)을 형성하고 있다. 이 범프전극(17)은, 가열봉지시에 슬럭리이드(13)를 개재해서 전도되어 버리는 열 변형응력 완화용의 완충역활을 수행하는 것이다. 또, 뒷면전극(10)은, Cr-Ni-Ag의 3중진공증착형성이 적절하다.
제4도는, 본 발명의 제3실시예를 표시한 쇼트키 배리어 다이오우드 소자의 단면도로서, 이 경우에도 제1도 및 제2도와 동일한 부호는 동일한 호칭이다. 이 경우는, 소자와 외부도출리이드와의 사이를 알루미늄세선(18)으로 초음파용접 접속하는 것을 전제로 하고 있으므로, 저항금속층(6)에는, 알루미늄증착막이 설정되고, 450℃에서 약60분간 소결한 것이 적절하며, 초음파 용접에 대해서도 충분한 기게적 강도를 가진다. 또 이 소자는, 수지모울드형은 물로, 캔케이스형 쇼트키 배리어 다이오우드에도 사용할 수 있는 것이다.
Claims (3)
- 기판위에 형성된 일도전형반도체층(2)에, 요부이외는 절연보호막(3)을 피복하고, 또한 확산층에 타도전형의 반도체형(4)을 선택적으로 확산하여 형성하고, 상기 타도전형반도체층(4) 표면에 저항접촉을 가진 금속층(6)을 형성함과 동시에, 타도전형반도체층(4) 표면으로부터 일도전형 노출표면을 걸친 쇼트키 배리어를 형성하는 금속층(7)을 형성하는 것을 특징으로 하는 쇼트키 배리어 다이오우드.
- 제1항에 있어서, 저항접촉을 가진 금속층(6)위에, 범프전극(17)을 형성한 것을 특징으로 하는 쇼트키배리어 다이오우드.
- 제1항에 있어서, 저항접촉을 가진 금속층(6)에 알루미늄세선을 초음파 용접가능한 금속으로 하여 노출 형성하는 것을 특징으로 하는 쇼트키 배리어 다이오우드.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58097661A JPS59220976A (ja) | 1983-05-31 | 1983-05-31 | シヨツトキバリアダイオ−ド |
| JP97661 | 1983-05-31 | ||
| JP58-97661 | 1983-05-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR840009178A KR840009178A (ko) | 1984-12-24 |
| KR890003380B1 true KR890003380B1 (ko) | 1989-09-19 |
Family
ID=14198242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019840002627A KR890003380B1 (ko) | 1983-05-31 | 1984-05-15 | 쇼트키 배리어 다이오우드(Schotiky barrier diode) |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS59220976A (ko) |
| KR (1) | KR890003380B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0618276B2 (ja) * | 1988-11-11 | 1994-03-09 | サンケン電気株式会社 | 半導体装置 |
| JP4064085B2 (ja) * | 2001-10-18 | 2008-03-19 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
-
1983
- 1983-05-31 JP JP58097661A patent/JPS59220976A/ja active Pending
-
1984
- 1984-05-15 KR KR1019840002627A patent/KR890003380B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59220976A (ja) | 1984-12-12 |
| KR840009178A (ko) | 1984-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109478571B (zh) | 半导体装置及半导体装置的制造方法 | |
| JP4815905B2 (ja) | 半導体装置およびその製造方法 | |
| US4141135A (en) | Semiconductor process using lapped substrate and lapped low resistivity semiconductor carrier | |
| KR0132008B1 (ko) | 반도체장치 및 그 제조방법 | |
| US4899199A (en) | Schottky diode with titanium or like layer contacting the dielectric layer | |
| US4042951A (en) | Gold-germanium alloy contacts for a semiconductor device | |
| US11658093B2 (en) | Semiconductor element with electrode having first section and second sections in contact with the first section, and semiconductor device | |
| JP4593115B2 (ja) | ＳｉＣＯＩ基板を備えたショットキーパワーダイオード、およびその製造方法 | |
| JPH0786621A (ja) | 複合ダイオード | |
| JP2005286197A (ja) | 半導体装置およびその製造方法 | |
| US4695869A (en) | GAAS semiconductor device | |
| KR890003380B1 (ko) | 쇼트키 배리어 다이오우드(Schotiky barrier diode) | |
| JPH1154747A (ja) | 半導体装置と半導体モジュール | |
| JP2687017B2 (ja) | ショットキバリア半導体装置 | |
| JP6579653B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3067034B2 (ja) | ショットキーバリア半導体装置 | |
| US3961350A (en) | Method and chip configuration of high temperature pressure contact packaging of Schottky barrier diodes | |
| JPS6346984B2 (ko) | ||
| JPH05218454A (ja) | 半導体装置 | |
| JPH03177069A (ja) | ショットキー・バリア・ダイオード | |
| JPH0245976A (ja) | 炭化ケイ素の電極形成方法 | |
| JP3823826B2 (ja) | 半導体素子の製造方法 | |
| US3401316A (en) | Semiconductor device utilizing an aual2 layer as a diffusion barrier that prevents "purple plague" | |
| JPH01102969A (ja) | 化合物半導体素子 | |
| JPH04137042U (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19940914 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |