KR880009375A - 씨모오스 어드레스 버퍼 - Google Patents

씨모오스 어드레스 버퍼 Download PDF

Info

Publication number
KR880009375A
KR880009375A KR870000345A KR870000345A KR880009375A KR 880009375 A KR880009375 A KR 880009375A KR 870000345 A KR870000345 A KR 870000345A KR 870000345 A KR870000345 A KR 870000345A KR 880009375 A KR880009375 A KR 880009375A
Authority
KR
South Korea
Prior art keywords
transistor
signal
control clock
column address
circuit
Prior art date
Application number
KR870000345A
Other languages
English (en)
Inventor
민동선
Original Assignee
강진구
삼성반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성반도체통신 주식회사 filed Critical 강진구
Priority to KR870000345A priority Critical patent/KR880009375A/ko
Priority to US07/141,515 priority patent/US4825420A/en
Priority to JP63002356A priority patent/JPS6464194A/ja
Publication of KR880009375A publication Critical patent/KR880009375A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

씨모오스 어드레스 버퍼
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 회로도.
제4도는 제3도의 동작 타이밍도.

Claims (2)

  1. 씨모오스 디램 반도체 메모리 장치에 있어서, 열 어드레스 스트로우브 신호와 반전된 신호(øCAL)를 제어클럭으로 입력하며 상기 제어클럭으로 전원공급을 차단하는 트랜지스터(50)와 궤환 트랜지스터가 동기되어 글리치를 발생하지 않는 슈미트 트리거회로(200)와, 상기 슈미트 트리거회로(200)의 출력을 버퍼링하는 인버터(220)과, 상기 제어클럭에 따라 상기 인버터(220)의 출력을 전달하는 트랜스미숀 게이트(230)와, 상기 열 어드레스 스트로우브 신호가 액티브 상태가 아닐때 액티브 상태의 어드레스 논리 레벨을 래치하는 래치 회로(300)와, 입력 어드레스 신호에 대응하는 씨모오스 열 어드레스 신호(CA1)와 반전신호()를 출력하는 버퍼수단(260)(270) (280)으로 구성함을 특징으로 하는 회로.
  2. 제1항에 있어서, 트랜지스터(50)는 피모오스 트랜지스터이며 소오스에는 전원공급전압(VCC)이 접속되며 드레인에는 피모오스 트랜지스터(51)와 두개의 엔모오스 트랜지스터(52)(53)이 직렬 접속되고 상기 엔모오스 트랜지스터(52)와 (53)의 접속점 (56)에 상기 궤환용 트랜지스터의 소오스가 접속됨을 특징으로 하는 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR870000345A 1987-01-17 1987-01-17 씨모오스 어드레스 버퍼 KR880009375A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR870000345A KR880009375A (ko) 1987-01-17 1987-01-17 씨모오스 어드레스 버퍼
US07/141,515 US4825420A (en) 1987-01-17 1988-01-07 C-MOS address buffer for semiconductor memory
JP63002356A JPS6464194A (en) 1987-01-17 1988-01-08 C-mos address buffer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR870000345A KR880009375A (ko) 1987-01-17 1987-01-17 씨모오스 어드레스 버퍼

Publications (1)

Publication Number Publication Date
KR880009375A true KR880009375A (ko) 1988-09-15

Family

ID=19259005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR870000345A KR880009375A (ko) 1987-01-17 1987-01-17 씨모오스 어드레스 버퍼

Country Status (3)

Country Link
US (1) US4825420A (ko)
JP (1) JPS6464194A (ko)
KR (1) KR880009375A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437622B1 (ko) * 1997-06-23 2004-09-04 주식회사 하이닉스반도체 입력회로

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3085676B2 (ja) * 1989-10-30 2000-09-11 株式会社東芝 電話装置
KR920004385B1 (ko) * 1989-11-18 1992-06-04 삼성전자 주식회사 파워 전원공급시 체인 프리챠아지 회로
US5105105A (en) * 1990-03-21 1992-04-14 Thunderbird Technologies, Inc. High speed logic and memory family using ring segment buffer
US5030853A (en) * 1990-03-21 1991-07-09 Thunderbird Technologies, Inc. High speed logic and memory family using ring segment buffer
US5144168A (en) * 1990-08-17 1992-09-01 Texas Instruments Incorporated Self latching input buffer
KR0172420B1 (ko) * 1995-12-27 1999-03-30 김광호 고속의 어드레스 입력을 위한 어드레스 버퍼
US5691953A (en) * 1996-04-09 1997-11-25 United Microelectronics Corporation Address buffer for high speed static random-access-memory devices
DE19949144C1 (de) * 1999-10-12 2001-02-01 Texas Instruments Deutschland Digitale Treiberschaltung
US6433602B1 (en) * 2000-08-30 2002-08-13 Lattice Semiconductor Corp. High speed Schmitt Trigger with low supply voltage
KR100482767B1 (ko) * 2002-07-15 2005-04-14 주식회사 하이닉스반도체 어드레스 버퍼
US10803949B2 (en) * 2019-03-07 2020-10-13 Spin Memory, Inc. Master slave level shift latch for word line decoder memory architecture

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5957525A (ja) * 1982-09-28 1984-04-03 Fujitsu Ltd Ｃｍｉｓ回路装置
JPH0762958B2 (ja) * 1983-06-03 1995-07-05 株式会社日立製作所 Ｍｏｓ記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437622B1 (ko) * 1997-06-23 2004-09-04 주식회사 하이닉스반도체 입력회로

Also Published As

Publication number Publication date
JPS6464194A (en) 1989-03-10
US4825420A (en) 1989-04-25
JPH0583997B2 (ko) 1993-11-30

Similar Documents

Publication Publication Date Title
KR930003555A (ko) 프로그램 가능한 출력 구동회로
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR910003940A (ko) 반도체집적회로
KR900002542A (ko) 데이타 출력용 버퍼회로
KR840008075A (ko) 스위칭 제어신호 발생용 반도체 집적회로장치
KR880009375A (ko) 씨모오스 어드레스 버퍼
KR880001111A (ko) 반도체 집적회로
KR870009386A (ko) 반도체 감지증폭기
KR910008863A (ko) 반도체 집적회로
KR900002552A (ko) 출력회로
KR890013769A (ko) 중간전위생성회로
KR880006850A (ko) 3스테이트 부설 상보형 mos집적회로
KR920015734A (ko) 입력 버퍼 재생 래치
KR940004833A (ko) 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법
KR910017758A (ko) 반도체 회로 장치
KR920010907A (ko) 자유 전하 회로
KR920001844A (ko) 플립플롭 회로 및 그 로직 상태 제공 방법
KR960019978A (ko) 펄스 발생기
KR850004690A (ko) 펄스 발신 회로
KR890007286A (ko) 제어신호 출력회로
KR880004655A (ko) 전송 게이트 회로
KR930014570A (ko) 출력버퍼회로
KR910017613A (ko) 파워 온 리세트 회로
KR890007290A (ko) 레벨변환기를 구비한 반도체 메모리 장치
KR930007842Y1 (ko) Cmos 반도체 집적회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

J2X2 Appeal (before the supreme court)

Free format text: APPEAL BEFORE THE SUPREME COURT FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL