KR880001048A - 반도체장치와 그 제조방법 - Google Patents
반도체장치와 그 제조방법 Download PDFInfo
- Publication number
- KR880001048A KR880001048A KR870005761A KR870005761A KR880001048A KR 880001048 A KR880001048 A KR 880001048A KR 870005761 A KR870005761 A KR 870005761A KR 870005761 A KR870005761 A KR 870005761A KR 880001048 A KR880001048 A KR 880001048A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- semiconductor device
- silicon oxide
- manufacturing
- silicon
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims 13
- 230000003647 oxidation Effects 0.000 claims 11
- 238000007254 oxidation reaction Methods 0.000 claims 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 11
- 239000000758 substrate Substances 0.000 claims 7
- 238000002955 isolation Methods 0.000 claims 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 4
- 229910052710 silicon Inorganic materials 0.000 claims 4
- 239000010703 silicon Substances 0.000 claims 4
- 238000005530 etching Methods 0.000 claims 3
- 230000001590 oxidative effect Effects 0.000 claims 3
- 229920005591 polysilicon Polymers 0.000 claims 3
- 238000000151 deposition Methods 0.000 claims 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- 229910052731 fluorine Inorganic materials 0.000 claims 1
- 239000011737 fluorine Substances 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- 235000020004 porter Nutrition 0.000 claims 1
- 230000001681 protective effect Effects 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A 내지 제1H도는 본 발명의 1실시예에 관한 반도체장치의 제조공정을 설명하기 위한 도면이다.
Claims (11)
- 반도체기판위에 다결정실리콘막을 퇴적형성시켜 주는 공정과, 이 다결정실리콘막위에 실리콘산화막을 형성시켜 주는 공정, 이 실리콘산화막위에 내산화성막을 형성시켜 주는 공정, 반도체소자분리영역위에 형성되는 내산화성막의 일부를 선택적으로 제거해 주는 공정, 남아 있는 내산화성막을 마스크로 해서 실리콘산화막을 선택적으로 제거해 주는 공정, 내산화성막과 실리콘산화막을 전부 마스크로 해서 내산화성막을 선택적으로 산화시켜 주는 동안 내산화성막위에 도포되어 있는 포토레지스트를 이용하여 반도체기판내에 챈널스토퍼등 불순물을 이온주입해 주는 공정 포터레지스트를 제거한 후 노출되는 다결정설리콘막 위에 실리콘층을 선택적으로 성장시켜 주는 공정, 내산화성막을 마스크로 해서 실리콘층과 다결정실리콘막을 선택적으로 열산화시켜 주는 공정, 내산화성막을 제거해 주는 공정, 반도체소자분리용 절연막의 측면에 형성되는 凹 부를 실리콘산화물로써 매립해 주는 공정 및 , 반도체소자영역이 될 반도체기판의 표면일부를 엣칭시켜서 노출시켜 주는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 반도체기판의 표면위에 표면보호막을 퇴적형성시킨 후 다결정실리콘막을 형성시켜 주도록 된 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 다결정실리콘막위에 실리콘산화막을 형성시켜 주는 공정은 산화분위기에서 다결정실리콘막의 표면을 산화시켜 주도록 된 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 반도체소자분리영역위에 형성되는 내산화성막의 일부를 선택적으로 제겨해 주는 공정은 불소까스를 이용한 이방성식각법에 의해 실행토록 된 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 반도체소자분리용 절연막의 측면에 형성되는 凹 부를 실리콘산화물로써 매립해 주는 공정은 반도체기판의 전표면위에 다결정실리콘막을 퇴적형성시켜 주는 공정과, 이 다결정실리콘막을 이방성 간식법에 의해 제거해 주는 공정 및 실리콘산화물의 측면의 凹 부에 남아 있는 다결정실리콘막을 열산화시켜 주어 실리콘산화물로 변화시켜 주는 공정으로 이루어지도록 된 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 반도체소자분리용 절연막의 측면에 형성되는 凹 부를 실리콘산화물로써 매립해 주는 공정은 반도체기판의 전표면위에 실리콘산화막을 형성시켜 주는 공정과, 이 실리콘산화막을 이방성 엣칭에 의해 제거해 주는 공정으로 이루어지도록 된 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 반도체소자분리용 절연막을 형성시켜 주는 실리콘막과 다결정실리콘막의 선택산화는 반도체기판의 일부를 산화시켜 주기까지 계속되도록 되는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 내산화성막을 실리콘질화막으로 이루어지도록 하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 실리콘층을 다결정층으로 형성시켜 주는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 실리콘층을 단결정실리콘층으로 이루어지도록 하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 다결정실리콘막을 에피택셜성장법으로 형성시켜 주는 것을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP133212 | 1986-06-09 | ||
JP61-133212 | 1986-06-09 | ||
JP61133212A JPS62290146A (ja) | 1986-06-09 | 1986-06-09 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880001048A true KR880001048A (ko) | 1988-03-31 |
KR960001175B1 KR960001175B1 (ko) | 1996-01-19 |
Family
ID=15099347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019870005761A KR960001175B1 (ko) | 1986-06-09 | 1987-06-08 | 반도체장치의 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4746625A (ko) |
JP (1) | JPS62290146A (ko) |
KR (1) | KR960001175B1 (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4968640A (en) * | 1987-02-10 | 1990-11-06 | Industrial Technology Research Institute | Isolation structures for integrated circuits |
US5019526A (en) * | 1988-09-26 | 1991-05-28 | Nippondenso Co., Ltd. | Method of manufacturing a semiconductor device having a plurality of elements |
US5059550A (en) * | 1988-10-25 | 1991-10-22 | Sharp Kabushiki Kaisha | Method of forming an element isolating portion in a semiconductor device |
JPH02162749A (ja) * | 1988-12-15 | 1990-06-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH0775243B2 (ja) * | 1989-02-22 | 1995-08-09 | 株式会社東芝 | 半導体装置の製造方法 |
US5002898A (en) * | 1989-10-19 | 1991-03-26 | At&T Bell Laboratories | Integrated-circuit device isolation |
US5057463A (en) * | 1990-02-28 | 1991-10-15 | Sgs-Thomson Microelectronics, Inc. | Thin oxide structure and method |
US5039625A (en) * | 1990-04-27 | 1991-08-13 | Mcnc | Maximum areal density recessed oxide isolation (MADROX) process |
KR930011460B1 (ko) * | 1991-01-22 | 1993-12-08 | 삼성전자 주식회사 | 반도체 장치의 소자분리 영역 형성방법 |
EP1970962B1 (en) * | 2001-05-09 | 2015-01-21 | Shindengen Electric Manufacturing Company, Limited | Semiconductor device |
ITMI20012010A1 (it) * | 2001-09-27 | 2003-03-27 | Getters Spa | Sistemi per la conversione di acqua in idrogeno e l'assorbimemnto di idrogeno in dispositivi elettronici e processo di produzione |
US8338888B2 (en) * | 2009-09-29 | 2012-12-25 | STMicroelectronicis S.r.l. | Process for manufacturing an integrated device with “damascene” field insulation, and integrated device made by such process |
US8941176B2 (en) * | 2009-09-29 | 2015-01-27 | Stmicroelectronics S.R.L. | Integrated device with raised locos insulation regions and process for manufacturing such device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4214946A (en) * | 1979-02-21 | 1980-07-29 | International Business Machines Corporation | Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant |
JPS57207348A (en) * | 1981-06-16 | 1982-12-20 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS5922344A (ja) * | 1982-07-28 | 1984-02-04 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS59227137A (ja) * | 1983-06-08 | 1984-12-20 | Nec Corp | 半導体基板の製造方法 |
US4570325A (en) * | 1983-12-16 | 1986-02-18 | Kabushiki Kaisha Toshiba | Manufacturing a field oxide region for a semiconductor device |
-
1986
- 1986-06-09 JP JP61133212A patent/JPS62290146A/ja active Granted
-
1987
- 1987-02-17 US US07/015,037 patent/US4746625A/en not_active Expired - Lifetime
- 1987-06-08 KR KR1019870005761A patent/KR960001175B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH0565058B2 (ko) | 1993-09-16 |
JPS62290146A (ja) | 1987-12-17 |
KR960001175B1 (ko) | 1996-01-19 |
US4746625A (en) | 1988-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5236862A (en) | Method of forming oxide isolation | |
KR880001048A (ko) | 반도체장치와 그 제조방법 | |
KR870004523A (ko) | 반도체 장치의 유전체 매입형 소자 분리홈의 형성방법 | |
US5369052A (en) | Method of forming dual field oxide isolation | |
KR880008448A (ko) | 측면 격리 소자 분리방법 | |
JPH06216120A (ja) | 集積回路の電気的分離構造の形成方法 | |
KR880009415A (ko) | 반도체장치의 제조방법 | |
EP0837501A3 (en) | Method of manufacturing an isolation region in a SOI substrate | |
EP0239384A3 (en) | Process for isolating semiconductor devices on a substrate | |
JPS6428962A (en) | Semiconductor device and manufacture thereof | |
JPS63313834A (ja) | 半導体集積回路 | |
KR890004415A (ko) | 반도체장치의 소자 분리방법 | |
JPS62142327A (ja) | 半導体装置の製造方法 | |
KR960026620A (ko) | 보이드(Void)를 이용한 반도체 소자분리 방법 | |
JPS58170012A (ja) | 半導体装置の製造方法 | |
JPS5596652A (en) | Method of fabricating semiconductor device | |
KR920007181A (ko) | 앤-모스 ldd트랜지스터의 제조방법 | |
KR930003322A (ko) | 반도체 장치의 소자분리 방법 | |
KR920008890A (ko) | 반도체장치의 소자분리막 제조방법 | |
KR960043096A (ko) | 반도체 소자 분리 방법 | |
JPH02205340A (ja) | 半導体装置の製造方法 | |
KR910005423A (ko) | 반도체 장치의 제조방법 | |
KR960026729A (ko) | 반도체 소자의 소자분리막 형성방법 | |
JPH03175652A (ja) | 半導体装置の製造方法 | |
KR930003366A (ko) | 반도체 장치의 소자 분리방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20021231 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |