KR870005460A - 다층 혼성 집적회로 및 그 제조방법 - Google Patents

다층 혼성 집적회로 및 그 제조방법 Download PDF

Info

Publication number
KR870005460A
KR870005460A KR860009522A KR860009522A KR870005460A KR 870005460 A KR870005460 A KR 870005460A KR 860009522 A KR860009522 A KR 860009522A KR 860009522 A KR860009522 A KR 860009522A KR 870005460 A KR870005460 A KR 870005460A
Authority
KR
South Korea
Prior art keywords
layer
conductor
screen printing
substrate
layers
Prior art date
Application number
KR860009522A
Other languages
English (en)
Inventor
구옌 파스칼린
Original Assignee
케이·에이·제노니
엥겔하드 코오포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이·에이·제노니, 엥겔하드 코오포레이션 filed Critical 케이·에이·제노니
Publication of KR870005460A publication Critical patent/KR870005460A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

내용 없음

Description

다층 혼성 집적회로 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 제1제조단계 후의 본 발명의 다층 집적회로의 단면도.
제2도는 다수의 제조단계에서의 다층 집적회로의 단면도.
제5도는 완성된 다층 집적회로의 정면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 다층 혼성 집적회로 12 : 절연기판
14 : 제1도체층 16 : 절연 유전체층
18 : 제2도체층 20 : 제2절연 유전체층
22 : 제3도체층

Claims (11)

  1. 금속 유기 조성물을 선정된 도체라인 패턴으로 기판상에 스크린 인쇄함으로써 형성되는 제1도체 층을 절연 기판상에 형성하는 수단, 제1도체층을 제2도체층에 상호 접속시키기 위해 선정된 패턴의 비아홀을 갖고 있는 제1유전체 절연층을 제1도체층을 넘어 기판 상에 형성하는 수단, 및 선정된 도체 라인 패턴으로 유전체층을 넘어 기판상에 금속 유기 조성물을 스크린 인쇄함으로써 제2도체층을 형성하는 수단을 포함하는 것을 특징으로 하는 다층 혼성 집적회로 제조방법.
  2. 제1항에 있어서, 유전체 절연층이 폴리아미드산으로 구성되는 용액을 스크린 인쇄함으로써 형성되는 것을 특징으로 하는 다층 혼성 집적회로 제조방법.
  3. 제2항에 있어서, 유전체 절연층을 형성하는 수단이 방향족 폴리아미드를 형성하도록 폴리이미드산을 숙성시키는 수단을 포함하는 것을 특징으로 하는 다층 혼성 집적회로 제조방법.
  4. 제3항에 있어서, 폴리아미드 산 용액이 스크린 인쇄하기에 적합한 폴리아미드산 용액을 제조하기에 충분한 양으로 폴리아미드산 및 농후제로 구성되는 것을 특징으로 하는 다층 혼성 집적회로 제조방법.
  5. 제4항에 있어서, 농후제가 훈연 실리카, 폴리아크릴 수지 및 에폭시 수지를 함유하는 그룹으로부터 선택되는 것을 특징으로 하는 다층 혼성 집적회로 제조방법.
  6. 제1항에 있어서, 금속 유기 조성물이 금, 은, 백금 및 팔라듐수지 산염 및 이들의 혼합물을 함유하는 그룹으로부터 선택된 도체 금속 수지 산염 및 매질로 구성되는 것을 특징으로 하는 다층 혼성 집적회로 제조방법.
  7. 제1항에 있어서, 유전체 절연층이 폴리아미드산을 스핀 피막시킴으로써 형성되는 것을 특징으로 하는 다층 혼성 집적회로 제조방법.
  8. 제1항에 있어서, 집적회로가 약 3.7 내지 8의 유전 상수를 갖는 것을 특징으로 하는 다층 혼성 집적회로 제조방법.
  9. 제1항에 있어서, 2개의 부수적인 폴리이미드 층 및 2개의 부수적인 도체층을 형성하는 수단을 포함하고, 이 부수적인 층들이 제1 및 제2도체 층과 제1유전층과 함께 교대로 배치되며, 도체층들이 금속 유기 조성물을 스크린 인쇄함으로써 형성되는 것을 특징으로 하는 다층 혼성 집적회로 제조방법.
  10. 제9항에 있어서, 부수적인 폴리이미드층들이 스크린 인쇄에 의해 형성되는 것을 특징으로 하는 다층 혼성 집적회로 제조방법.
  11. 절연기판, 금속 유기 조성물을 기판상에 스크린 인쇄함으로써 형성된 제1도체층, 폴리아미드산 용액을 제1도체층을 넘어 기판상에 스크린 인쇄함으로써 형성되고 제1 및 제2도체층을 상호 접속시키기 위한 비아 홀을 갖고 있는 제1폴리이미드 유전체층, 및 금속 유기 조성물을 제1폴리이미드층상에 스크린 인쇄함으로써 형성된 제2도체층으로 구성되는 것을 특징으로 하는 다층 혼성 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR860009522A 1985-11-12 1986-11-12 다층 혼성 집적회로 및 그 제조방법 KR870005460A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US79710885A 1985-11-12 1985-11-12
US797,108 1985-11-12
US92849786A 1986-11-07 1986-11-07
US928,497 1986-11-07

Publications (1)

Publication Number Publication Date
KR870005460A true KR870005460A (ko) 1987-06-09

Family

ID=27121828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR860009522A KR870005460A (ko) 1985-11-12 1986-11-12 다층 혼성 집적회로 및 그 제조방법

Country Status (2)

Country Link
EP (1) EP0222618A3 (ko)
KR (1) KR870005460A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8909729D0 (en) * 1989-04-27 1990-04-25 Ici Plc Compositions
MY105486A (en) * 1989-12-15 1994-10-31 Tdk Corp A multilayer hybrid circuit.
US5527998A (en) * 1993-10-22 1996-06-18 Sheldahl, Inc. Flexible multilayer printed circuit boards and methods of manufacture
DE102005032804B4 (de) * 2005-07-12 2010-08-05 Ksg Leiterplatten Gmbh Mehrschichtstruktur zum Aufnehmen einer elektronischen Schaltung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU714508A1 (ru) * 1977-12-06 1980-02-05 Предприятие П/Я В-8574 Токопровод ща композици
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
US4386116A (en) * 1981-12-24 1983-05-31 International Business Machines Corporation Process for making multilayer integrated circuit substrate
JPS60236248A (ja) * 1984-05-09 1985-11-25 Matsushita Electric Ind Co Ltd 多層配線形成方法

Also Published As

Publication number Publication date
EP0222618A2 (en) 1987-05-20
EP0222618A3 (en) 1988-08-17

Similar Documents

Publication Publication Date Title
KR880004724A (ko) 금속 기판 및 그 제조 방법
JPH08213754A (ja) 積層配線基板の構造と製作
KR870007646A (ko) 기판상의 전기회로 형성방법
KR870007645A (ko) 기판상의 전기회로 형성방법
KR870005460A (ko) 다층 혼성 집적회로 및 그 제조방법
JPH1056251A (ja) 電子部品内蔵プリント基板およびその製造方法
JPH1079568A (ja) プリント配線板の製造方法
JP2795475B2 (ja) プリント配線板及びその製造方法
JPH066031A (ja) プリント配線板の製造方法
KR960036874A (ko) 플렉시블 pcb의 제조방법
KR20030047382A (ko) 레이저를 이용한 인쇄회로기판의 회로형성방법
JPH0410753B2 (ko)
KR890003958B1 (ko) 다층 회로 기판의 제조방법
JPS59232495A (ja) 多層配線基板の製造方法
JPS6355796B2 (ko)
JPH0749823Y2 (ja) 回路基板
JPS61269396A (ja) 多層配線基板の製造方法
JPH08293676A (ja) 多層プリント配線板
KR830004390A (ko) 중공적층 프린토 배선판 및 그 제조방법
JP2003008227A (ja) 多層基板
JPS5839099A (ja) 多層印刷回路基板の製造方法
JPH08148832A (ja) 多層プリント基板
JPH04132293A (ja) ポリイミド樹脂多層配線基板
JPH066028A (ja) プリント配線板の製造方法
GB1321010A (en) Method of manufacturing metal core printed circuit board

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid