KR870003430A - 반도체 집적 회로장치 - Google Patents
반도체 집적 회로장치 Download PDFInfo
- Publication number
- KR870003430A KR870003430A KR1019860007256A KR860007256A KR870003430A KR 870003430 A KR870003430 A KR 870003430A KR 1019860007256 A KR1019860007256 A KR 1019860007256A KR 860007256 A KR860007256 A KR 860007256A KR 870003430 A KR870003430 A KR 870003430A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor integrated
- integrated circuit
- memory
- circuit device
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Microcomputers (AREA)
- Tests Of Electronic Circuits (AREA)
- Storage Device Security (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용된 1칩 마이크로 컴퓨터의 블럭도.
제2도는 제1도의 마이크로 컴퓨터의 비교회로를 도시한 회로도.
제3도는 제1도의 마이크로 컴퓨터의 테스트 동작을 설명하기 위한 타이밍 도면.
Claims (8)
- 다음 사항으로 되는 반도체 집적회로장치.외부단자로 기억정보의 출력이 금지된 메모리회로와, 상기 메모리회로에서 호출된 기억정보와, 외부단자에서 공급된 입력신호를 비교하여, 그 결과 얻어진 일치 또는 불일치신호를 외부단자로 출력하는 비교회로.
- 특허청구의 범위 제1항에 따른 반도체 집적 회로장치에 있어서, 상기 메모리회로는 리이드 온리메모리로 된다.
- 특허청구의 범위 제1항에 따른 반도체 집적 회로장치에 있어서, 상기 일치 또는 불일치신호의 출력은, 여러개의 상기 기억정보가 대응하는 여러개의 상기 입력신호와 비교된 후 1회 행하여진다.
- 특허청구의 범위 제3항에 따른 반도체 집적 회로장치에 있어서, 상기 기억정보는 여러개의 비트를 단위로서 호출된다.
- 특허청구의 범위 제3항에 따른 반도체 집적 회로장치에 있어서, 상기 일치 또는 불일치신호의 출력은, 상기 메모리회로에 공급되는 어드레스 신호의 일부에 의해서 제어된다.
- 특허청구의 범위 제3항에 따른 반도체 집적 회로장치에 있어서, 상기 일치 또는 불일치신호의 출력은, 상기 비교동작에 동기한 카운터 회로에 의해서 제어된다.
- 특허청구의 범위 제3항에 따른 반도체 집적 회로장치에 있어서, 상기 비교회로는 상기 기억정보와 입력신호를 비교하는 기능과, 상기 일치 또는 불일치신호를 유지하는 기능과, 1개의 일치신호가 발생된후는, 그 불일치 신호를 유지하며, 또한 이후의 비교결과의 거두어들임을 금지하는 기능을 갖는다.
- 특허청구의 범위 제1항에 따른 반도체 집적 회로장치로서, 또 다음 사항으로 된다.상기 메모리 회로의 상기 기억정보에 따라서, 연상을 행하는 마이크로 프로세서, 이에 있어서, 상기 메모리 회로는 상기 마이크로 프로세스를 위한 프로그램 또는 데이타가 기억된 리이드 온리메모리이다.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60-206419 | 1985-09-20 | ||
JP60206419A JPS6267800A (ja) | 1985-09-20 | 1985-09-20 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR870003430A true KR870003430A (ko) | 1987-04-17 |
KR940009101B1 KR940009101B1 (ko) | 1994-09-29 |
Family
ID=16523060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019860007256A KR940009101B1 (ko) | 1985-09-20 | 1986-08-20 | 반도체 집적 회로 장치 |
Country Status (6)
Country | Link |
---|---|
US (2) | US4777586A (ko) |
EP (1) | EP0215464B1 (ko) |
JP (1) | JPS6267800A (ko) |
KR (1) | KR940009101B1 (ko) |
DE (1) | DE3685071D1 (ko) |
HK (1) | HK51394A (ko) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6267800A (ja) * | 1985-09-20 | 1987-03-27 | Hitachi Ltd | 半導体集積回路装置 |
JPH0827730B2 (ja) * | 1986-11-07 | 1996-03-21 | 沖電気工業株式会社 | シングルチップマイクロコンピュータ及びそのテスト方法 |
JPS63121934A (ja) * | 1986-11-10 | 1988-05-26 | Oki Electric Ind Co Ltd | 評価用ワンチツプマイクロコンピユ−タ |
US5089951A (en) * | 1987-11-05 | 1992-02-18 | Kabushiki Kaisha Toshiba | Microcomputer incorporating memory |
DK169883B1 (da) * | 1988-02-25 | 1995-03-20 | Siemens Ag | Fremgangsmåde til sikring af hemmelige kodedata lagret i et datalager og kredsløbsarrangement til udøvelse af fremgangsmåden |
JP2534314B2 (ja) * | 1988-04-15 | 1996-09-11 | 富士通株式会社 | 半導体集積回路 |
DE3820728A1 (de) * | 1988-06-18 | 1989-12-21 | Philips Patentverwaltung | Verfahren zum pruefen eines festwertspeichers und anordnung zur durchfuehrung des verfahrens |
KR0136594B1 (ko) * | 1988-09-30 | 1998-10-01 | 미다 가쓰시게 | 단일칩 마이크로 컴퓨터 |
JPH02255925A (ja) * | 1988-11-30 | 1990-10-16 | Hitachi Ltd | メモリテスト方法および装置 |
US5293610A (en) * | 1989-08-04 | 1994-03-08 | Motorola, Inc. | Memory system having two-level security system for enhanced protection against unauthorized access |
JPH0393098A (ja) * | 1989-09-04 | 1991-04-18 | Sharp Corp | 集積回路 |
EP0418521A3 (en) * | 1989-09-20 | 1992-07-15 | International Business Machines Corporation | Testable latch self checker |
KR920005798A (ko) * | 1990-04-18 | 1992-04-03 | 미타 가쓰시게 | 반도체 집적회로 |
JPH04195546A (ja) * | 1990-11-28 | 1992-07-15 | Nec Corp | マイクロコンピュータのテストモード設定回路 |
US5974570A (en) * | 1990-12-01 | 1999-10-26 | Hitachi, Ltd. | Method for managing data processing system and high-reliability memory |
US5353431A (en) * | 1991-04-29 | 1994-10-04 | Intel Corporation | Memory address decoder with storage for memory attribute information |
US5399912A (en) * | 1992-01-13 | 1995-03-21 | Hitachi, Ltd. | Hold-type latch circuit with increased margin in the feedback timing and a memory device using same for holding parity check error |
JP3186359B2 (ja) * | 1993-07-28 | 2001-07-11 | 安藤電気株式会社 | 物理アドレス変換回路 |
US5617531A (en) * | 1993-11-02 | 1997-04-01 | Motorola, Inc. | Data Processor having a built-in internal self test controller for testing a plurality of memories internal to the data processor |
GB9414266D0 (en) * | 1994-07-14 | 1994-08-31 | Jonhig Ltd | Testing of memory content |
US5592493A (en) * | 1994-09-13 | 1997-01-07 | Motorola Inc. | Serial scan chain architecture for a data processing system and method of operation |
US5615335A (en) * | 1994-11-10 | 1997-03-25 | Emc Corporation | Storage system self-test apparatus and method |
EP0727785B1 (en) * | 1995-01-23 | 1997-06-11 | International Business Machines Corporation | Enhanced self-test of memories |
WO1998022879A1 (en) * | 1996-11-15 | 1998-05-28 | Philips Electronics N.V. | A protection method against eeprom-directed intrusion into a mobile communication device that has a processor, and a device having such protection mechanism |
JP3606788B2 (ja) | 2000-05-31 | 2005-01-05 | 松下電器産業株式会社 | 半導体集積回路および半導体集積回路の検査方法 |
US20050223241A1 (en) * | 2002-06-14 | 2005-10-06 | Matsushita Electric Industrial Co. Ltd | Semiconductor intergrated circuit device, data storage verification device, and data storage verification method |
US20080114582A1 (en) * | 2006-11-10 | 2008-05-15 | Texas Instruments Incorporated | Detecting tampering of a signal |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3071813D1 (en) * | 1979-06-12 | 1986-12-04 | Motorola Inc | Microcomputer with mpu-programmable eprom |
US4414665A (en) * | 1979-11-21 | 1983-11-08 | Nippon Telegraph & Telephone Public Corp. | Semiconductor memory device test apparatus |
GB2092338B (en) * | 1981-01-31 | 1984-07-18 | Jpm Automatic Machines Ltd | Improvements relating to programmable memories |
US4752914A (en) * | 1984-05-31 | 1988-06-21 | Fujitsu Limited | Semiconductor integrated circuit with redundant circuit replacement |
JPS6267800A (ja) * | 1985-09-20 | 1987-03-27 | Hitachi Ltd | 半導体集積回路装置 |
-
1985
- 1985-09-20 JP JP60206419A patent/JPS6267800A/ja active Pending
-
1986
- 1986-08-20 KR KR1019860007256A patent/KR940009101B1/ko not_active IP Right Cessation
- 1986-09-15 DE DE8686112703T patent/DE3685071D1/de not_active Expired - Lifetime
- 1986-09-15 EP EP86112703A patent/EP0215464B1/en not_active Expired - Lifetime
- 1986-09-22 US US06/909,927 patent/US4777586A/en not_active Expired - Lifetime
-
1988
- 1988-10-04 US US07/253,182 patent/US4905142A/en not_active Expired - Lifetime
-
1994
- 1994-05-19 HK HK51394A patent/HK51394A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US4905142A (en) | 1990-02-27 |
KR940009101B1 (ko) | 1994-09-29 |
EP0215464A2 (en) | 1987-03-25 |
DE3685071D1 (de) | 1992-06-04 |
EP0215464A3 (en) | 1989-03-15 |
US4777586A (en) | 1988-10-11 |
JPS6267800A (ja) | 1987-03-27 |
HK51394A (en) | 1994-05-27 |
EP0215464B1 (en) | 1992-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR870003430A (ko) | 반도체 집적 회로장치 | |
JPS5231688A (en) | Wafer scale integrated device | |
KR900003734A (ko) | 휴대가능전자장치 | |
KR840006092A (ko) | 기억보호 검사방법 및 그 수행회로 | |
KR910010534A (ko) | 반도체 기억장치의 용장회로 | |
KR910005321A (ko) | 반도체 기억장치 | |
KR910003677A (ko) | 프로그래머블 반도체 메모리 장치 | |
KR920010622A (ko) | 반도체집적회로장치 | |
KR960035657A (ko) | 데이타 압축 시험기능을 갖는 반도체 기억장치 및 그 시험방법 | |
KR910008730A (ko) | 반도체 기억장치 | |
KR910007276A (ko) | 직접회로소자용 테스트 회로와 집적회로의 테스트중 구성 비트를 프로그래밍하는 방법 | |
KR900013621A (ko) | 반도체장치 | |
KR910010308A (ko) | Eeprom의 에러정정회로 | |
KR880008341A (ko) | 특수 모드용 prom 셀들이 있는 반도체장치 | |
KR860004349A (ko) | 시이퀀스 제어기의 프로세스 입출력장치 | |
KR890000977A (ko) | 어드레스 변환 장치 | |
KR920007187A (ko) | 반도체 기억장치 | |
KR910014954A (ko) | 다포트메모리회로의 테스트장치 | |
KR880011656A (ko) | 레지스터 회로 | |
KR940009845A (ko) | 시큐리티회로 | |
KR900702450A (ko) | 미니컴퓨터용 병렬 스트링 프로세서 및 방법 | |
KR950020178A (ko) | 정보 처리 장치 | |
KR960024804A (ko) | 클록발생회로 및 마이크로컴퓨터 | |
KR900002311A (ko) | 캐시메모리 및 그 캐시메모리가 채용된 억세스제어장치 | |
KR900019048A (ko) | 반도체기억장치의 테스트회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020923 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |