KR860002872A - 화상메모리 주변장치 - Google Patents

화상메모리 주변장치 Download PDF

Info

Publication number
KR860002872A
KR860002872A KR1019850006449A KR850006449A KR860002872A KR 860002872 A KR860002872 A KR 860002872A KR 1019850006449 A KR1019850006449 A KR 1019850006449A KR 850006449 A KR850006449 A KR 850006449A KR 860002872 A KR860002872 A KR 860002872A
Authority
KR
South Korea
Prior art keywords
image data
data
register
image
pixels
Prior art date
Application number
KR1019850006449A
Other languages
English (en)
Other versions
KR900005297B1 (ko
Inventor
요시끼 고바야시 (외 2)
Original Assignee
미다 가쓰시게
가부시기가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시기가이샤 히다찌 세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR860002872A publication Critical patent/KR860002872A/ko
Application granted granted Critical
Publication of KR900005297B1 publication Critical patent/KR900005297B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Memory System (AREA)
  • Image Processing (AREA)

Abstract

내용 없음

Description

화상메모리 주변장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본원 발명이 적용된 화상 및/또는 그래픽스처리장치의 전체 구조도.
제 2도는 제1도의 처리부에 사용된 화상데이터단계로서의 다이나믹랜덤 액세스메모리의 조직도.
제 3도는 본원발명의 실시예에 의한 주변장치의 구조도.

Claims (12)

  1. n블록(n은 2와 동등하거나 2보다 많은 정수이다)에 대한 병렬액세스가 가능한 복수랜덤 액세스메모리블록(RAM블록)으로 구성된 메모리 결합체와 더불어 화상 및/또는 도형처리부를 위한 화상메모리를 구성하는 화상메모리용 주변장치에 있어서, 화상메모리는 상기 주변장치의 제어하, 처리데이터 또는 표시데이터를 서로 통하게 하기 위해 외부화상 및/또는 도형프로세서 및 표시모니터와 접속되어 있으며, 판독데이터처리부는 병렬로 상기 nRAM블록로부터 판독되는 n화소의 화상데이터를 수신하는 셀렉터로 구성되어, 상기 외부프로세서에서 주어진 블록어드레스신호에 의해 지정되는 상기 n화소의 1개인 화상데이터를 선택하며, 상기 외부 프로세서에 선택데이터를 보내며; 기입데이터처리부는 상기 외부 프로세서로부터 처리데이터를 수신하며, 모디파이어 기능신호에 의해 수신 데이터를 모디파이어하며, 또 상기 메모리결합체에 모디파이어된 데이터를 기입하며; 표시데이터처리부는 상기 nRAM블록에서 판독되는 n화소의 표시데이터를 병렬로 유지하는 표시데이터 시프트레지스터로 구성되며, 여기에 유지된 데이터량은 1액세스동작마다 액세스모우드 및 반복사이클을 나타내는 액세스모우드신호에 의해 좌우되며, 시프트레지스터는 상기 표시데이터시프트레지스터를 취하며, 각 화소를 위해 표시데이터를 출력하며, 그리고 제어부는 상기 외부프로세서에서 나오는 명령에 대응하여 모디파이어기능신호 및 액세스모우드 신호를 비롯해서 상기 각 처리부에 제어신호를 공급하며, 상기 메모리 결합체의 기입동작을 제어하는 것을 특징으로 하는 화상메모리용 주변장치.
  2. 상기 표시데이터처리부의 상기 표시데이터 시프트레지스터는 표시를 위한 판독동작중 상기 nRAM블록에서 판독되는 n ×m화소의 화상데이터를 유지할 수 있는 용량(m은 1액세스당 반복수를 나타내는 자연수이다)이 설정되어 있는 것을 특징으로 하는 특허청구의 범위 1기재의 화상메모리용 주변장치.
  3. 상기 메모리결합체는 상기 nRAM블록이 페이지모우드로 동작하도록 편집되어 있는 것을 특징으로 하는 특허청구의 범위 2기재의 화상메모리용 주변장치.
  4. 상기 메모리결합체는 상기 nRAM블록이 니블모우드로 동작되도록 편집되어 있는 것을 특징으로 하는 특허청구의 범위 2기재의 화상메모리용 주변장치.
  5. 상기 표시데이터처리부는 표시를 위해 이미 판독된 화상데이타와 표시를 위해 판독동작시, 새로 판독되는 화상데이터의 합계인 2 ×n ×m화소데이터를 유지하는 표시-데이터-판독 시프트레지스터, 상기 표시-데이터-판독 시프트레지스터에서 임의의 n ×m화소를 분절하기 위한 표시 바렐시프터 및 상기 바렐시프터에서 화상데이터를 취하며 각 화소를 위한 표시를 위해 화상데이터를 출력시키는 것을 특징으로 하는 특허청구의 범위 2기재의 화상메모리용 주변장치.
  6. 상기 기입데이터치리부는 상기 nRAM블록으로부터의 커피를 위해 판독되는 n ×m화소의 화상데이터를 유지하는 커피레지스터를 가지며, 상기 커피레지스터내에 유지된 화상데이너는 m회로 시분할에 의해 n화소의 화상데이터 형태로 상기 메모리결합체에 기입되는 것을 특징으로 하는 특허청구의 범위 2기재의 화상메모리용 주변장치.
  7. 상기 커피레지스터는 두 레지스터로 구성되며, 각 레지스터는 n ×m화소의 화상데이터를 유지가능하고, 그중 1레지스터는 커피를 위해 이미 판독된 화상데이터를 유지하고, 다른 레지스터는 새로 판독될 화상데이터를 유지하며, 그리고 상기 기입데이터처리부는 상기 두 레지스터의 내용으로부터 임의의 n ×m화소를 분절하는 바렐시프터로 구성되는 것을 특징으로 하는 특허청구의 범위 6기재의 화상메모리용 주변장치.
  8. 또 상기 기입데이터처리부는 상기 nRAM블록에서 판독되는 n ×m화소의 화상데이터를 유지하는 모디파이어 레지스터, 상기 커피레지스터의 내용간에서 산술 또는 논리연산을 행하는 산술논리부 및 모디파이어 기능신호에 의한 상기 모디파이어 레지스터로 구성되며, 따라서 m회로 시분할에 의거 n화소의 화상데이터의 형태로 상기 메모리결합체에 상기 연산결과를 기입하는 것을 특징으로 하는 특허청구의 범위 6기재의 화상메모리용 주변장치.
  9. 상기 기입데이터처리부는 상기 nRAM블록록에서 판독되는 n ×m화소의 화상데이터를 유지하는 모디파이어 레지스터, 상기 외부프로세서로부터의 화상데이터와 모디파이어기능신호에 의한 상기 모디파이어레지스터간에서 산술 또는 논리연산을 행하는 모디파이어 산술논리부로 구성되어 있어, m회로 시분할에 의거 n화소의 화상데이터의 형태로 상기 메모리결합체에 상기 연산결과를 기입하는 것을 특징으로 하는 특허청구의 범위 2기재의 화상메모리용 주변장치.
  10. 상기 기입데이터처리부는 상기 nRAM블록으로부터 커피를 위해 판독되는 n ×m화소의 화상데이터를 유지하는 커피레지스터 및 상기 커피레지스터의내용이나 상기 외부프로세서로부터의 화상데이터를 선택하기 위한 셀렉터로 구성되어 있어, 상기 모디파이어 산술논리부는 상기 셀렉터로부터의 출력과 상기 모디파이어 레지스터의 내용간에서 산술이나 논리연산을 행하는 것을 특징으로 하는 특허청구의 범위 9기재의 화상메모리용 주변장치.
  11. 또 표시중의 화상데이터를 처리한 결과로서 상기 외부프로세서로부터 보내진 데이터를 기억하는 시프트레지스터로 구성된 피이드백 데이터 처리부, 상기 시프트레지스터(다만, m은 1액세스당 반복회수를 표시하는 자연수)에 기억된 데이터중, n ×m화소의 화상데이터를 유지하기 위한 래치 및 상기 래치에 유지된 화상데이터로부터 상기 제어부로부터의 액세스모우드신호에 의해 지정되는 화상데이터를 선택하며, m회의 시간분할에 의거, n화소의 화상데이터형태로 상기 메모리 결합체에 상기 선택화상데이터를 기입하는 것을 특징으로 하는 특허청구의 범위 1기재의 화상메모리용 주변장치.
  12. 상기 시프트레지스터는 2 ×n ×m화소의 화상데이터를 기억할 수 있으며, 또 상기 시프트레지스터의 내용으로부터 n ×m화소의 화상데이터를 분절하며, 상기 래치에 대해 상기 분절화상데이터를 공급하는 바렐시프터가 설치되어 있는 것을 특징으로 하는 특허청구의 범위 11기재의 화상메모리용 주변장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850006449A 1984-09-05 1985-09-04 화상메모리 주변장치 KR900005297B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP184658 1984-09-05
JP59184658A JPS6162980A (ja) 1984-09-05 1984-09-05 画像メモリ周辺ｌｓｉ
JP84-184658 1984-09-05

Publications (2)

Publication Number Publication Date
KR860002872A true KR860002872A (ko) 1986-04-30
KR900005297B1 KR900005297B1 (ko) 1990-07-27

Family

ID=16157083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850006449A KR900005297B1 (ko) 1984-09-05 1985-09-04 화상메모리 주변장치

Country Status (6)

Country Link
US (1) US4766431A (ko)
EP (1) EP0176801B1 (ko)
JP (1) JPS6162980A (ko)
KR (1) KR900005297B1 (ko)
CA (1) CA1237529A (ko)
DE (1) DE3587750T2 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5282269A (en) * 1985-09-27 1994-01-25 Oce-Nederland B.V. Raster image memory
US4806921A (en) * 1985-10-04 1989-02-21 Ateq Corporation Rasterizer for pattern generator
JPH07117886B2 (ja) * 1985-11-28 1995-12-18 キヤノン株式会社 デ−タ制御装置
US4999620A (en) * 1986-08-21 1991-03-12 Ascii Corporation Apparatus for storing and accessing image data to be displayed on a display unit
GB2199678B (en) * 1987-01-13 1990-11-14 Ferranti Plc Pixel memory arrangement for information display system
JPS63231548A (ja) * 1987-03-20 1988-09-27 Hitachi Ltd デ−タの書き込み方式
JPS63271792A (ja) * 1987-04-28 1988-11-09 Nec Corp 記憶装置
JPS6459426A (en) * 1987-08-31 1989-03-07 Toshiba Corp Bit map display device
GB2210239B (en) * 1987-09-19 1992-06-17 Hudson Soft Co Ltd An apparatus for controlling the access of a video memory
US4862155A (en) * 1987-10-26 1989-08-29 Tektronix, Inc. Graphic display system with secondary pixel image storage
US5036475A (en) * 1987-11-02 1991-07-30 Daikin Industries, Ltd. Image memory data processing control apparatus
US4983958A (en) * 1988-01-29 1991-01-08 Intel Corporation Vector selectable coordinate-addressable DRAM array
GB2219178A (en) * 1988-02-11 1989-11-29 Benchmark Technologies State machine controlled video processor
GB2223918B (en) * 1988-10-14 1993-05-19 Sun Microsystems Inc Method and apparatus for optimizing selected raster operations
US4958146A (en) * 1988-10-14 1990-09-18 Sun Microsystems, Inc. Multiplexor implementation for raster operations including foreground and background colors
WO1990012389A1 (en) * 1989-04-04 1990-10-18 Cirrus Logic, Inc. Converter for raster-image data from single-segment to multi-segment streams
JP3038781B2 (ja) * 1989-04-21 2000-05-08 日本電気株式会社 メモリアクセス制御回路
WO1992002879A1 (en) * 1990-08-03 1992-02-20 Du Pont Pixel Systems Limited Virtual memory system
EP0618560B1 (en) * 1993-03-29 1999-12-29 Koninklijke Philips Electronics N.V. Window-based memory architecture for image compilation
EP0710033A3 (en) * 1994-10-28 1999-06-09 Matsushita Electric Industrial Co., Ltd. MPEG video decoder having a high bandwidth memory
US5526320A (en) 1994-12-23 1996-06-11 Micron Technology Inc. Burst EDO memory device
US6804760B2 (en) * 1994-12-23 2004-10-12 Micron Technology, Inc. Method for determining a type of memory present in a system
US5610864A (en) 1994-12-23 1997-03-11 Micron Technology, Inc. Burst EDO memory device with maximized write cycle timing
US6525971B2 (en) 1995-06-30 2003-02-25 Micron Technology, Inc. Distributed write data drivers for burst access memories
US6111584A (en) * 1995-12-18 2000-08-29 3Dlabs Inc. Ltd. Rendering system with mini-patch retrieval from local texture storage
US7681005B1 (en) * 1996-01-11 2010-03-16 Micron Technology, Inc. Asynchronously-accessible memory device with mode selection circuitry for burst or pipelined operation
US6401186B1 (en) 1996-07-03 2002-06-04 Micron Technology, Inc. Continuous burst memory which anticipates a next requested start address
US6981126B1 (en) * 1996-07-03 2005-12-27 Micron Technology, Inc. Continuous interleave burst access
US7103742B1 (en) 1997-12-03 2006-09-05 Micron Technology, Inc. Burst/pipelined edo memory device
US8466928B2 (en) * 2006-10-06 2013-06-18 Canon Kabushiki Kaisha Image processing apparatus and method

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52124827A (en) * 1976-04-13 1977-10-20 Nec Corp Semiconductor memory unit
JPS5447438A (en) * 1977-09-21 1979-04-14 Mitsubishi Electric Corp Control system for scratch memory
JPS54116846A (en) * 1978-03-03 1979-09-11 Toshiba Corp Picture processing memory unit
US4303986A (en) * 1979-01-09 1981-12-01 Hakan Lans Data processing system and apparatus for color graphics display
US4445114A (en) * 1979-01-15 1984-04-24 Atari, Inc. Apparatus for scrolling a video display
JPS55132582A (en) * 1979-04-04 1980-10-15 Chiyou Lsi Gijutsu Kenkyu Kumiai High speed semiconductor memory unit
JPS5644887A (en) * 1979-09-20 1981-04-24 Seiko Instr & Electronics Ltd Dot matrix electronic clock
US4412313A (en) * 1981-01-19 1983-10-25 Bell Telephone Laboratories, Incorporated Random access memory system having high-speed serial data paths
JPS5817583A (ja) * 1981-07-21 1983-02-01 Hitachi Ltd 二次元デ−タ記憶装置
JPS58219639A (ja) * 1982-06-14 1983-12-21 Matsushita Electric Ind Co Ltd 画像処理用バツフアメモリ装置
DE3380465D1 (en) * 1982-09-20 1989-09-28 Toshiba Kk Video ram write control apparatus
JPS5960487A (ja) * 1982-09-29 1984-04-06 フアナツク株式会社 カラ−デイスプレイ装置
US4562435A (en) * 1982-09-29 1985-12-31 Texas Instruments Incorporated Video display system using serial/parallel access memories
JPS5975408A (ja) * 1982-10-21 1984-04-28 Victor Co Of Japan Ltd 画素デ−タ蓄積用メモリ回路
JPS59180871A (ja) * 1983-03-31 1984-10-15 Fujitsu Ltd 半導体メモリ装置
US4580135A (en) * 1983-08-12 1986-04-01 International Business Machines Corporation Raster scan display system
US4575717A (en) * 1983-12-05 1986-03-11 Rca Corporation Logic for increasing the number of pixels in a horizontal scan of a bit mapping type video display

Also Published As

Publication number Publication date
US4766431A (en) 1988-08-23
CA1237529A (en) 1988-05-31
KR900005297B1 (ko) 1990-07-27
DE3587750D1 (de) 1994-03-24
EP0176801A3 (en) 1988-11-09
EP0176801B1 (en) 1994-02-09
JPS6162980A (ja) 1986-03-31
EP0176801A2 (en) 1986-04-09
DE3587750T2 (de) 1994-05-19

Similar Documents

Publication Publication Date Title
KR860002872A (ko) 화상메모리 주변장치
KR970011222B1 (ko) 비데오 랜덤 액세스 메모리(vram) 액서스 회로 및 방법
GB2149157A (en) High-speed frame buffer refresh apparatus and method
JPH10505935A (ja) 改善されたメモリアーキテクチャ、及びこれを利用するデバイス、システム及び方法
US5056041A (en) Data processing apparatus with improved bit masking capability
KR950006578A (ko) 고속 카피 수단을 갖는 프레임 버퍼를 구성하기 위한 방법 및 장치
US5528751A (en) Frame buffer system designed for windowing operations
KR100340622B1 (ko) 프레임버퍼내에고속멀티-컬러저장장소를제공하기위한방법및장치
US5231694A (en) Graphics data processing apparatus having non-linear saturating operations on multibit color data
KR100319000B1 (ko) 고속프레임버퍼 시스템에서 파이프라인된 판독 기록동작
EP0677192B1 (en) Multiple block mode operations in a frame buffer system designed for windowing operations
KR960700490A (ko) 행방향 주소 스트로브 사이클을 갖지않고 프레임버퍼에 영향을 미치는 동작을 제공하기 위한 방법 및 장치(method and apparatus for providing operations affecting a frame buffer without a row adderss strobe cycle)
JPS5952290A (ja) ビデオｒａｍ書込み制御装置
KR100472478B1 (ko) 메모리 억세스 제어방법 및 장치
JP2954589B2 (ja) 情報処理装置
JPS5962971A (ja) 色柄発生装置
JP2901631B2 (ja) 画像処理装置
JPS5893097A (ja) 色切換回路
JPS6218595A (ja) 表示装置
JPH0229780A (ja) Ｌｃｄ表示装置
JPH037989A (ja) 表示データ制御方式
JPS63197289A (ja) 単色映像パターンのカラー形式への拡大用論理回路及び該論理回路を有する映像制御装置
JPS61250729A (ja) シフタ回路
JPS61174591A (ja) グラフイツクデイスプレイ装置
JPS61193189A (ja) 文字図形表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19930331

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee