KR850700194A - 다중 주파수 디지탈 위상 고정 루프 - Google Patents

다중 주파수 디지탈 위상 고정 루프

Info

Publication number
KR850700194A
KR850700194A KR1019850700208A KR850700208A KR850700194A KR 850700194 A KR850700194 A KR 850700194A KR 1019850700208 A KR1019850700208 A KR 1019850700208A KR 850700208 A KR850700208 A KR 850700208A KR 850700194 A KR850700194 A KR 850700194A
Authority
KR
South Korea
Prior art keywords
input
phase
output
signal
clock
Prior art date
Application number
KR1019850700208A
Other languages
English (en)
Other versions
KR940002449B1 (ko
Inventor
엔. 레빈 스티븐
Original Assignee
빈센트 죤셉로니
모토로비 이크포레이리드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/567,714 external-priority patent/US4617520A/en
Priority claimed from US06/567,724 external-priority patent/US4573017A/en
Priority claimed from US06/567,715 external-priority patent/US4574243A/en
Application filed by 빈센트 죤셉로니, 모토로비 이크포레이리드 filed Critical 빈센트 죤셉로니
Publication of KR850700194A publication Critical patent/KR850700194A/ko
Application granted granted Critical
Publication of KR940002449B1 publication Critical patent/KR940002449B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/662—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H03L7/0993—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider and a circuit for adding and deleting pulses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Abstract

내용 없음

Description

다중 주파수 디지탈 위상 고정 루프
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 다중 주파수 디지탈 위에 고상 루프의 블럭다이어그램이다.

Claims (18)

  1. 프로그램 가능한 입력신호에 응답하여 유도된 클럭신호에 의해 전해진 비율로 제1 및 제2클럭를 선택적으로 가산 또는 강산하여 주파수 조정을 실행하는 다종 주파수 디지탈 위상고전루프용 위상 및 주파수 보상회로에서, 상기 위상 및 주파수 보상회로는 (1)정 또는 부주파수 조정을 표시하는 상기 프로그램가능한 입력신호에 연결되는 입력을 가진 제1인버터수단과; (2)유도된 클럭신호에 연결되는 제1입력과 프로그램 가능한 입력신호에 연결되는 제2입력을 가진 제1 NAND게이트와; (3)제1 및 제2입력과 출력을 가진 제2 NAAD게이트 수단을 구비하여, 상기 제1입력은 상기 유도된 클럭신호에 접속되며, 상기 제2입력은 제1인버터 수단의 출력에 접속되며; (4)제1 및 제2입력과 출력을 가진 제1 AND 게이트 수단을 구비하며, 상기 제1입력은 상기 제2 NAND 게이트 수단의 출력에 접촉이 되며, 상기 제2입력을 제공하며, 상기 입력은 정 위상조건을 표시하며; (5)입력 및 출력을 가진 제2인버터 수단을 구비하며, 상기 입력은 상기 제1 NAND 게이트 수단의 출력에 접속되고, (6)입력과 출력을 가진 제3인버터를, 구비하여, 상기 입력은 상기 제2 NAND 게이트 수단의 출력에 접속되어 있으며; (7)지연 및 클럭입력과 비반전출력을 가진 제1플립-플롤 수단을 구비하고, 상기 지연입력은 상기 제2인버터수단의 출력에 접속되어 있으며, 상기 클럭입력은 상기 제2클럭신호에 접속되고; (8)지연 및 클럭입력과 비반전출력을 가진 제2플립-플롭수단을 구비하며, 상기 지연입력은 제3인버터수단의 출력에 접속이 되고, 상기 클럭은 상기 제1클럭신호에 접속이 되며; (9)지연 및 클럭입력과 비반전입력을 가진 제3플립-플롭수단을 구비하며, 상기 지연입력은 상기 제1 AND 게이트 수단의 출력에 접속이 되고, 상기 클럭은 상기 제1클럭신호에 접속이 되고; (10)제1 및 제2입력과 출력을 가진 제2 AND 게이트 수단을 구비하며, 상기 제1 입력은 상기 제1 NAND 게이트의 출력에 접속이 되고, 상기 제2입력은 입력을 제공하며, 상기 입력은 부 위상 조정을 표시하며, (11)지연 및 클럭입력과 비반전 출력을 가진 제4플립-플롭을 구비하며, 상기 지연입력은 상기 제2 AND 게이트의 출력에 접속이 되고 상기 클럭입력은 상기 제2클럭신호에 접속이 되며; (12)제1 및 제2입력과 출력을 가진 NOR게이트 수단을 구비하며, 상기 제1입력은 상기 제2플립-플롭 수단의 출력에 접속이 되며, 상기 제2입력은 상기 제3플리-플롭수단의 출력에 접속되고; (13)제1 및 제2입력과 출력을 가진 제1 OR게이트 수단을 구비하며, 상기 제1입력은 상기 제1 플립-플롭 수단의 출력에 접속이 되며, 상기 제2입력은 상기 제4플립-플롭 수단의 출력에 접속되고; (14)제1 및 제2입력과 출력을 가진 제3 NAND 게이트로 수단을 구비하며, 상기 제1입력은 상기 제2플럭 신호에 접속이 되며, 상기 제2입력은 상기 NOR게이트 수단의 출력에 접속이 되고; (15)제1 및 제2입력과 출력을 가진 제4NAND 게이트 수단을 구비하며, 상기 제1 입력은 상기 제1 클럭신호에 접속이 되고, 상기 제2입력은 상기 제1 OR게이트 수단의 출력에 접속이 되며; (16)제1 및 제2입력과 출력을 가진 제5NAND 게이트 수단을 구비하며, 상기 제1입력을 상기 제3NAND 게이트 수단의 출력에 접속이 되며, 제2입력은 상기 제4 NAND게이트 수단의 출력에 접속되고, 상기 출력은 상기 위상 및 주파수 조정회로를 구비하는 것을 특징으로 하는 위상 및 주파수 보상회로.
  2. 제1항의 장치에 있어서, 대역폭 조정은 감소된 비율의 클럭신호를 상기 제3 및 제4플립-플롭수단에 각각 제공하여 이루어지는 것을 특징으로 하는 위상 및 주파수 보상회로.
  3. 데이타 및 루프입력을 가진 위상 비교기와 위상 및 주파수 조정회로를 포함하는 다종 주파수 디지탈 위상 고정루프에서 위상 및 주파수 조정을 행하는 방법에 있어서, (1)기존클럭신호와 변이된 기준클럭신호를 발생하는 단계와, (2)제1신호에 따라 프로그램 가능한 유도클럭신호를 발생하는 단계와; (3)정 또는 부 주파수 변이를 표시하는 제2프로그램 가능한 신호와, 정 또는 부위상 변이를 표시하기 위해 위상비교기로부터 입력 주파수 및 위상조정회로에 입력하는 단계와; (4)상기 프로그램 가능한 유도클럭신호에 의해 정해진 비율로 주파수 조정을 실행하고 상기 주파수 조정에 관계없이 위상조정을 하기위해 상기 기준클럭신호와 상기 변이된 클럭신호를 선택전으로 결합 또는 감산하는 단계를 구비하는 것을 특징으로 하는 위상 및 주파수 조정방법.
  4. 제2항의 방법에 있어서, 상기 위상 조정은 주파수 조정이 현재 실행되고 있는 경우에는 지연되는 것을 특징으로 하는 위상 및 주파수 조정방법.
  5. 제3항의 방법에 있어서, 상기 프로그램 가능한 유도클럭신호를 발생하는 단계는 다수의 프로그램 가능한 입력에 응답하여 주파수 제어를 하는 것을 특징으로 하는 위상 및 주파수 조정방법.
  6. 제3항의 방법에 있어서, 위상 비교에 대해 이루어지는 위상조정은 위상 조정루프 대역폭내에서 조정을 할수 있도록 프로그램 가능하게 제어되는 것을 특징으로 하는 위상 및 주파수 조정방법.
  7. 입력 및 출력신호를 가진 디지탈 위상고정루프에 사용되는 균일한 위상 및 주파수 조정회로에 있어서, (1)기준클럭신호와 변이 기준클럭신호를 발생하는 수단과, (2)제1 및 제2프로그램 가능한 입력신호에 따라 상기 기준클럭신호에 연관된 프로그램 가능한 유도클럭신호를 발생하는 수단과, (3)위상비교출력신호를 발생하기 위해 상기 위상교정루프 입력 및 출력의 위상을 비교하는 수단과, (4)위상 및 주파수 조정을 하기위해 상기 기준 클럭신호와 상기 변이된 기준클럭신신호를 선택전으로 결합 또는 감산하여 결합된 클럭신호를 발생하는 수단을 구비하여, 상기 주파수 조정는 프로그램 가능한 유도클럭신호에 의해 정해진 비율로 이루어지며, 상기 위상 조정은 상기 주파수 조정과 관계없이 이루어지고, 상기 합성클럭신호는 디지탈 위상고정루프 입력에 접속되는 것을 특징으로 하는 균일한 위상 및 주파수 조정회로.
  8. 수신되 입력신호에 응답하여 출력신호를 발생하는 위상고정루프용 고정검출기에 있어서, 상기 위상 고정루프 입력과 출력신호가 이상이 될때 이상신호를 발생하는 수단과; 상기 이상신호의 발생과 동시에 고주파 펄스형태의 클럭신호를 발생하고, 게이트하는 수단과; 상기 이상 신호가 활성화될때, 상기 고주파 클럭펄스를 게이트하는 수단과; 상기 게이트된 클럭펄스를 축적하는 제1 및 제2분할기 수단을 구비하여, 상기 제2분할기는 상기 제1분할기로부터 버오플로우 펄스를 축적하며, 상기 제2분할기는 비교적 단시간 동안 펄스를 축적하고, 상기 제2분할에는 비교적 긴시간 동안 상기 제1분할기로부터의 오버플로우펄스를 축적하며; 상기 제2분할기가 비교적 펄서의 소정 수가 축적되지 않았을 경우 고정상태를 표시하는 고정표시기를 구비하며, 상기 고정 표시기는 비고정 상태를 표시위해 셋트되기 전에 몇개의 연속적인 견주기 비고정 싸이클을 필요로 하는 게을 특징으로 하는 고정검출기.
  9. 제1항의 고정검출기에 있어서, 상기 주파수 클럭펄스는 부가적으로 게이트되어 상기 위상고정루프출력신호의 각 1/2싸이클의 중심부근에서 중심이 잡히도록 하는 것을 특징으로 하는 고정검출기.
  10. 제1항의 검출기에 있어서, 연속적인 비고정 싸이클의 프로그램 가능한 수는 비고정 상태를 표시하기 위해 고정 표시기를 셋트시키는데 필요한 것을 특징으로 하는 고정검출기.
  11. 위상고정루프에서 고정상태를 검출하는 방법에 있어서, (1)상기 위상고정루프 입력과 출력신호가 이상일때 이상 신호를 발생하는 단계와; (2)발생된 이상신호의 존재에 따라 고주파플럭펄스형태의 클럭신호를 발생하고 그 신호를 게이트하는 단계와; (3)상기 게이트된 클럭펄스를 제1계수기로 축적하는 단계를 구비하여, 상기 제1계수기는 비교적 짧은 주기에 걸쳐 펄스를 축적하며; (4)상기 제2계수기로 상기 제1계수기출력을 축적하는 단계를 구비하며, 여기서 상기 제2계수기는 비교적 긴주기에 걸쳐 펄스를 축적하며; (5)상기 제1 및 제2계수기를 각각 다른 비율의 주기로 셋트하는 단계와; (6)상기 제2계수기가 조정수의 펄스를 축적하지 않았을 경우 고정상태를 표시하는 단계를 구비하는 것을 특징으로 하는 고정상태를 표시하는 단계를 구비하는 것을 특징으로 하는 고정상태 검출방법.
  12. 제4항의 방법에 있어서, 상기 제2계수기가 다수의 연속적인 긴주기 싸이클동안에 걸쳐 출력펄스를 발생하는 경우 비고정 상태를 표시하는 단계를 금비하는 것을 특징으로 하는 위상조정방법.
  13. 제1 및 제2입력신호의 상대위상을 표시하는 출력신호를 제공하는 위상비기에 있어서, (1)제1입력신호와 반전된 제1입력신호를 입력하는 수단과; (2)제1입력신호의 2번째 주파수에서 상기 제1입력신호로부터 제1유도산호를 발생하는 수단과; (3)제2입력신호를 입력하는 수단과; (4)지연 및 클럭입력과 반전 및 출력을 가진 제1플립-플롭 수단을 구비하며, 상기 지연입력은 상기 제2입력신호에 접속되어 있고, 상기 클럭입력은 상기 제1입력신호에 접속되어 있으며, (5)지연 및 클럽입력과 반전 및 비반전 출력을 가진 제2플립-플롭 수단을 구비하며, 상기 지연입력은 상기 제1입력신호에 연결되며, 상기 클럭입력은 상기 제1유도신호에 연결이 되며, (6)지연 및 클럭입력과 반전 및 비반전 출력을 가진 제3플립-플롭 수단을 구비하며, 상기 지연입력은 상기 제2입력신호에 연결이 되고 상기 클럭신호는 상기 반전된 제1입력 신호에 연결이 되며, (7)지연, 클럭 및 리셋트 입력과 비반전 출력을 가진 제4플립-플롭수단을 구비하며, 상기 지연입력은 상기 제1플립-플롭수단의 비반전 출력에 연결이 되고, 상기 클럭입력은 상기 제2플립-플롭수단의 비반전 출력에 연결이 되며, (8)지연, 클럭 및 리셋트 입력과 비반전 출력을 가진 제5플립-플롭수단을 구비하며, 상기 지연입력은 상기 제1플립-플롭수단의 반전출력에 연결이 되고, 상기 클럭입력은 상기 제2플립-플롭수단의 비반전 출력에 연결되며, (9)지연, 클럭 및 리셋트 입력과 비반전 출력을 가진 제6플립-플롭수단을 구비하며, 상기 지연입력은 상기 제3플립-플롭수단의 비반전출력에 연결이 되며, 상기 클럭입력은 상기 제2플립-플롭수단의 비반전 출력에 연결되며, (10)지연, 클럭 및 리셋트 입력과 비반전 출력을 가진 제7플립-플롭수단을 구비하며, 상기 지연입력은 상기 제3플립-플롭수단의 반전출력에 연결이 되고, 상기 클럭입력은 상기 제2플립-플롭수단의 반전출력에 연결이 되며, (11)제1 및 제2입력 및 출력을 가진 제1 OR게이트 수단을 구비하며, 상기 제1입력은 상기 제4플립-플롭수단의 비반전 출력에 연결이 되며, 상기 제2입력은 상기 제4플립-플롭수단의 비반전 출력에 연결이 되고, 상기 출력은 제1입력신호의 위상이 제2입력신호의 위상보다 지연된 것을 표시하며, (12)제1 및 제2입력과 출력을 가진 제2 OR게이트 수단을 구비하며, 상기 제1 입력은 상기 제5플립-플롭수단의 비반전 출력에 연결이 되고, 상기 제2입력은 상기 제6플립-플롭수단의 비반전 출력에 연결이 되고, 상기 출력은 제1 입력신호의 위상이 제2 입력신호의 위상보다 전진하는 것을 표시하며, (13)위상비교가 끝나후 상기 플립-플롭들을 리셋트하기 위해 상기 제4, 제5, 제6 및 제7 플립-플롭 수단의 리셋트 입력에 연결된 리셋트 수단을 구비하는 것을 특징으로 하는 위상비교기.
  14. 제1 및 제2 입력신호의 상대위상을 표시하는 출력신호를 제공하는 위상 비교기에 있어서, (1)제1 및 제2입력신호를 입력하는 수연과, (2)상기 제2입력신호를 상기 제1입력신호와 같이 샘플하는 수단과, (3)위상관계의 전진, 지연을 표시하는 상기 샘플을 저장 유신하는 수단과, (4)조정이 행하여진 후 상기 저장 및 유지수단을 리셋트하는 수연을 구비하는 것을 특징으로 하는 위상 비교기.
  15. 제2항의 장치에 있어서, 상기 리셋트 수연은 만약 주파수 조정이 진행되고 있다면 지연이 되는 것을 특징으로 하는 위상 및 주파수 부상회로.
  16. 제2항의 장치에 있어서, 위상 비교기는 상기 제1입력신호의 선연부 및 후연부 상에서 위상 비교를 하기 위해 프로그램 형태로 변화시킬수 있는 위상 및 주파수 보상회로.
  17. 다수의 신호 사이에서 위상비교를 하는 방법에 있어서, (1)신호를 입력하는 단계, (2)상기 입력된 신호를 샘플하는 단계, (3)상기 샘플을 저장유지하는 단계를 구비하여, 상기 샘플은 신호사이의 전진, 지연 위상관계를 표시하고, (4)비교가 끝난 다음, 저장 및 유지수연을 리셋트 하는 단계를 구비하는 것을 특징으로 하는 위상비교방법.
  18. 제1신호와 제2신호 사이의 위상비교를 하는 방법에 있어서, (1)제1 및 제2신호를 입력하는 단계와, (2)상기 제2입력신호를 상기 제1입력신호로 샘플하는 연계와, (3)상기 제1 및 제2입력신호에 대한전진지연 위상관계를 표시하는 상기 샘플을 저장, 유지하는 연계와, (4)위상비교의 결과를 출력하는 단계와, (5)위상비교가 끝난후 상기 저장 및 유지수단을 리셋트 시키는 단계를 구비하는 것을 특징으로 하는 위상 비교방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850700208A 1984-01-03 1984-12-31 다중 주파수 디지탈 위상 동기 루프 및 이 루프에서 위상 및 주파수를 조정하는 방법 KR940002449B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US56772584A 1984-01-03 1984-01-03
US567715 1984-01-03
US567714 1984-01-03
US06/567,714 US4617520A (en) 1984-01-03 1984-01-03 Digital lock detector for a phase-locked loop
US06/567,724 US4573017A (en) 1984-01-03 1984-01-03 Unitary phase and frequency adjust network for a multiple frequency digital phase locked loop
US06/567,715 US4574243A (en) 1984-01-03 1984-01-03 Multiple frequency digital phase locked loop
US567724 1984-01-03
PCT/US1984/002133 WO1985003176A1 (en) 1984-01-03 1984-12-31 Multiple frequency digital phase locked loop
US567725 2000-05-10

Publications (2)

Publication Number Publication Date
KR850700194A true KR850700194A (ko) 1985-10-25
KR940002449B1 KR940002449B1 (ko) 1994-03-24

Family

ID=27504867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850700208A KR940002449B1 (ko) 1984-01-03 1984-12-31 다중 주파수 디지탈 위상 동기 루프 및 이 루프에서 위상 및 주파수를 조정하는 방법

Country Status (11)

Country Link
EP (2) EP0490178B1 (ko)
JP (4) JPH0744447B2 (ko)
KR (1) KR940002449B1 (ko)
AT (1) ATE150916T1 (ko)
AU (1) AU573682B2 (ko)
DE (1) DE3486447T2 (ko)
ES (4) ES8702009A1 (ko)
HK (1) HK100795A (ko)
MX (1) MX157636A (ko)
SG (1) SG28382G (ko)
WO (1) WO1985003176A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05252153A (ja) * 1992-03-03 1993-09-28 Fujitsu Ltd ディジタル・ループフィルタ
US5654991A (en) * 1995-07-31 1997-08-05 Harris Corporation Fast acquisition bit timing loop method and apparatus
JP3171162B2 (ja) 1998-04-02 2001-05-28 日本電気株式会社 Ｐｌｌ回路
US6233020B1 (en) * 1998-08-07 2001-05-15 Thomson Licensing S.A. Phase lock loop with selectable response
US6891441B2 (en) * 2002-11-15 2005-05-10 Zoran Corporation Edge synchronized phase-locked loop circuit
WO2006019371A1 (en) 2004-07-15 2006-02-23 Thomson Licensing System and method for improved carrier recovery
US8035653B2 (en) 2006-10-27 2011-10-11 Hewlett-Packard Development Company, L.P. Dynamically adjustable elements of an on-screen display

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3644721A (en) * 1970-11-09 1972-02-22 Gen Motors Corp Apparatus and method for digital frequency addition and subtraction
US4051440A (en) * 1973-05-15 1977-09-27 Tektronix, Inc. Phase locked demodulator
US4014025A (en) * 1975-03-24 1977-03-22 The Cessna Aircraft Company Scalloping suppression system and method
US3982190A (en) * 1975-07-31 1976-09-21 Rockwell International Corporation Phaselock circuitry with lock indication
US3988696A (en) * 1975-11-28 1976-10-26 The Bendix Corporation Phase lock detector for digital frequency synthesizer
JPS601984B2 (ja) * 1976-10-22 1985-01-18 日本電気株式会社 デイジタルｐｌｌ回路
JPS6058609B2 (ja) * 1977-05-17 1985-12-20 三洋電機株式会社 デイジタル型位相比較器
US4122405A (en) * 1977-10-21 1978-10-24 National Semiconductor Corporation Digital logic level signal indication of phase and frequency lock condition in a phase-locked loop
US4219784A (en) * 1978-10-27 1980-08-26 Westinghouse Electric Corp. Phase detection system using sample and hold technique, and phase locked loop using such phase detection system
JPS561626A (en) * 1979-06-18 1981-01-09 Anritsu Corp Lock indicator for phase synchronous circuit
JPS6010458B2 (ja) * 1979-08-23 1985-03-18 富士通株式会社 フエ−ズ・ロツクド・ル−プ回路
US4308619A (en) * 1979-12-26 1981-12-29 General Electric Company Apparatus and methods for synchronizing a digital receiver
US4345219A (en) * 1980-02-14 1982-08-17 E-Systems, Inc. Frequency agile hold-sample-hold phase detector
US4330758A (en) * 1980-02-20 1982-05-18 Motorola, Inc. Synchronized frequency synthesizer with high speed lock
JPS5944814B2 (ja) * 1980-02-29 1984-11-01 沖電気工業株式会社 位相比較回路
EP0060862B1 (de) * 1980-09-29 1984-12-05 Hasler AG Schaltungsanordnung zur erzeugung einer regelspannung in abhängigkeit von der frequenz- oder phasendifferenz und verwendung der schaltungsanordnung
JPS58171131A (ja) * 1982-03-31 1983-10-07 Fujitsu Ltd Ｐｌｌ電圧制御発振器のドリフト検出回路
US4456890A (en) * 1982-04-05 1984-06-26 Computer Peripherals Inc. Data tracking clock recovery system using digitally controlled oscillator
AU568051B2 (en) * 1983-02-16 1987-12-10 Nec Corporation Frequency stabilisation circuit

Also Published As

Publication number Publication date
EP0490178A1 (en) 1992-06-17
JP2770204B2 (ja) 1998-06-25
EP0490178B1 (en) 1997-03-26
DE3486447D1 (de) 1997-04-30
ATE150916T1 (de) 1997-04-15
DE3486447T2 (de) 1997-10-23
KR940002449B1 (ko) 1994-03-24
JPH0738427A (ja) 1995-02-07
JPH0738426A (ja) 1995-02-07
ES8800442A1 (es) 1987-11-01
ES539342A0 (es) 1986-12-01
EP0168426A1 (en) 1986-01-22
EP0168426B1 (en) 1992-08-19
HK100795A (en) 1995-06-30
MX157636A (es) 1988-12-07
EP0168426A4 (en) 1988-05-10
AU3787785A (en) 1985-07-30
SG28382G (en) 1995-09-01
JPS61501002A (ja) 1986-05-15
JPH0738428A (ja) 1995-02-07
AU573682B2 (en) 1988-06-16
ES8800801A1 (es) 1987-11-16
WO1985003176A1 (en) 1985-07-18
ES550912A0 (es) 1987-11-16
ES550914A0 (es) 1987-11-16
ES550913A0 (es) 1987-11-01
ES8800803A1 (es) 1987-11-16
JPH0744447B2 (ja) 1995-05-15
ES8702009A1 (es) 1986-12-01
JP2541398B2 (ja) 1996-10-09

Similar Documents

Publication Publication Date Title
US3911368A (en) Phase interpolating apparatus and method
JPH04320109A (ja) データエツジ遷移位相判別回路
EP3799312A1 (en) Phase to digital converter
US7295139B2 (en) Triggered data generator
JPH08307250A (ja) デジタルｐｌｌ
KR850700194A (ko) 다중 주파수 디지탈 위상 고정 루프
US4668917A (en) Phase comparator for use with a digital phase locked loop or other phase sensitive device
KR840005645A (ko) 샘플링 펄스 발생장치
EP0094956B1 (en) A method of bringing an oscillator into phase with an incoming signal and an apparatus for carrying out the method
JP2841935B2 (ja) 位相復調器
JPS6333738B2 (ko)
CN108063619A (zh) 原子频标频率修正装置及原子频标
US6266381B1 (en) Frequency control arrangement
JPS6238737B2 (ko)
JPH06104741A (ja) ディジタルｐｌｌ装置
JP2912680B2 (ja) デジタル位相同期装置
SU1555892A1 (ru) Устройство тактовой синхронизации
JPS6245240A (ja) デイジタル信号同期回路
RU2093952C1 (ru) Цифровая схема сравнения частот
JPH0831850B2 (ja) フレ−ム同期クロツク作成回路
SU894853A1 (ru) Селектор импульсов по периоду следовани
JPS60116253A (ja) ビット同期装置
SU668081A2 (ru) Устройство дл синхронизации контрольного и эталонного цифровых сигналов
EP0475468A2 (en) Phase comparator for a digital phase locked loop
SU1354130A1 (ru) Одноканальный радиоимпульсный преобразователь фаза-код

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971230

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee