KR840006095A - 퍼엄웨어를 갖춘 다중처리기 시스템 - Google Patents

퍼엄웨어를 갖춘 다중처리기 시스템 Download PDF

Info

Publication number
KR840006095A
KR840006095A KR1019830004415A KR830004415A KR840006095A KR 840006095 A KR840006095 A KR 840006095A KR 1019830004415 A KR1019830004415 A KR 1019830004415A KR 830004415 A KR830004415 A KR 830004415A KR 840006095 A KR840006095 A KR 840006095A
Authority
KR
South Korea
Prior art keywords
area
permware
multiprocessor system
check
central processing
Prior art date
Application number
KR1019830004415A
Other languages
English (en)
Other versions
KR860001451B1 (ko
Inventor
모도가즈 가또오 (외 1)
Original Assignee
야마모또 다까하사
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모또 다까하사, 후지쓰 가부시끼가이샤 filed Critical 야마모또 다까하사
Publication of KR840006095A publication Critical patent/KR840006095A/ko
Application granted granted Critical
Publication of KR860001451B1 publication Critical patent/KR860001451B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Storage Device Security (AREA)
  • Multi Processors (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

내용 없음

Description

퍼엄웨어를 갖춘 다중처리기 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명자에 의한 이전의 시도에 따른 퍼엄웨어를 갖춘 다중처리기 시스템의 일반개략도.
제2도는 본 발명에 따른 퍼엄웨어를 갖춘 다중처리기 시스템의 일반개략도.
제3도는 마이크로명령을 포함하는 제어기억부를 가진 마이크로프로그래밍형의 프로세서에 대한 도면.

Claims (6)

  1. 최소한 복수개의 중앙처리장치와 모든 중앙처리장치에 의해 공통으로 절유되는 주메모리로 구성된 퍼엄웨어를 갖춘 다중처리기 시스템에 있어서, 상기 주메모리가 연산시스템영역과 퍼엄웨어 영역으로 구성되고, 퍼엄웨어 영역이 모든 중앙처리장치에 의해 활용되는 공통퍼엄웨어 영역과 중앙처리장치에 활당된 복수개의 독립지표영역으로 분할되며, 각 지표영역이 연산시스템영역과 공통퍼엄웨어 영역 사이에서 중앙처리장치에 대한 인터페이스포트로서 통작되는 것을 특징으로 하는 퍼엄웨어를 갖춘 다중처리기 시스템.
  2. 제1항에 있어서, 상기공통퍼엄웨어 영역의 사용이 상기 연산시스템영역에 발생된 퍼엄웨어 사용에 대한 명령에 의해 가 상기 지표영역을 통해 활성되는 것을 특징으로 하는 퍼엄웨어를 갖춘 다중처리기 시스템.
  3. 제2항에 있어서, 각각의 상기 지표영역이 재입가능 구조의 형태로 구성되는 것을 특징으로 하는 퍼엄웨어를 갖춘 다중처리기 시스템.
  4. 제3항에 있어서, 워어크영역이 제입가능구조를 이루도록 가 상기 지표영역이 포함되는 것을 특징으로 하는 퍼엄웨어를 갖춘 다중처리기 시스템.
  5. 제4항에 있어서, 쓰기동작으로부터 주메모리를 보호하기 위해 수행되는 키이체크에 있어 각각의 상기 워어크영역에 대한 키이체크의 경우에는 항상 무효로 되는 반면, 상기 퍼엄웨어 영역에서 상기 연산시스템영역으로 그동작이 절환될 때마다 키이체크가 유효로 되는 것을 특징으로 하는 퍼엄웨어를 갖춘 다중처리기 시스템.
  6. 제5항에 있어서, 상기 키이체크의 유효화 혹은 무효화가 각 상기 중앙처리장치내의 기억 제어부에 장착된 체크회로에 의해 지정되고, 이 체크회로가 동일한 중앙처리장치내의 명령제어부에 내장된 제어회로로 부터의 출력에 의해 제어되고, 이 제어회로가 확장 제어레지스터에 세트된 제어태크와 상호동작하며, 이 제어태크가 명령체크를 위한 정보를 가지고 퍼엄웨어에 의해 갱신될 수 있는 것을 특징으로 하는 퍼엄웨어를 갖춘 다중처리기 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019830004415A 1982-09-24 1983-09-20 퍼엄웨어를 갖춘 다중처리기 시스템 KR860001451B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP57-166068 1982-09-24
JP166068 1982-09-24
JP57166068A JPS5955565A (ja) 1982-09-24 1982-09-24 マルチフア−ムウエア方式

Publications (2)

Publication Number Publication Date
KR840006095A true KR840006095A (ko) 1984-11-21
KR860001451B1 KR860001451B1 (ko) 1986-09-25

Family

ID=15824377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830004415A KR860001451B1 (ko) 1982-09-24 1983-09-20 퍼엄웨어를 갖춘 다중처리기 시스템

Country Status (9)

Country Link
US (1) US4654779A (ko)
EP (1) EP0104840B1 (ko)
JP (1) JPS5955565A (ko)
KR (1) KR860001451B1 (ko)
AU (1) AU548188B2 (ko)
BR (1) BR8305231A (ko)
CA (1) CA1202425A (ko)
DE (1) DE3378852D1 (ko)
ES (1) ES525883A0 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2140943A (en) * 1983-06-03 1984-12-05 Burke Cole Pullman Improvements relating to computers
JPH0619720B2 (ja) * 1986-03-17 1994-03-16 株式会社日立製作所 情報処理装置
US5179703A (en) * 1987-11-17 1993-01-12 International Business Machines Corporation Dynamically adaptive environment for computer programs
US5050070A (en) * 1988-02-29 1991-09-17 Convex Computer Corporation Multi-processor computer system having self-allocating processors
US5159686A (en) * 1988-02-29 1992-10-27 Convex Computer Corporation Multi-processor computer system having process-independent communication register addressing
JPH0283739A (ja) * 1988-09-21 1990-03-23 Hitachi Ltd 情報処理装置の割込み処理方式
US5201052A (en) * 1989-02-10 1993-04-06 Fujitsu Limited System for transferring first and second ring information from program status word register and store buffer
US5113522A (en) * 1989-05-17 1992-05-12 International Business Machines Corporation Data processing system with system resource management for itself and for an associated alien processor
US5283868A (en) * 1989-05-17 1994-02-01 International Business Machines Corp. Providing additional system characteristics to a data processing system through operations of an application program, transparently to the operating system
US5325517A (en) * 1989-05-17 1994-06-28 International Business Machines Corporation Fault tolerant data processing system
US5369767A (en) * 1989-05-17 1994-11-29 International Business Machines Corp. Servicing interrupt requests in a data processing system without using the services of an operating system
US5369749A (en) * 1989-05-17 1994-11-29 Ibm Corporation Method and apparatus for the direct transfer of information between application programs running on distinct processors without utilizing the services of one or both operating systems
US5155809A (en) * 1989-05-17 1992-10-13 International Business Machines Corp. Uncoupling a central processing unit from its associated hardware for interaction with data handling apparatus alien to the operating system controlling said unit and hardware
US5144692A (en) * 1989-05-17 1992-09-01 International Business Machines Corporation System for controlling access by first system to portion of main memory dedicated exclusively to second system to facilitate input/output processing via first system
CA2067633C (en) * 1991-07-24 1996-10-01 Eric Jonathan Bauer Method and apparatus for accessing a computer-based file system
US5828897A (en) * 1996-12-19 1998-10-27 Raytheon Company Hybrid processor and method for executing incrementally upgraded software
US11014689B2 (en) * 2018-08-13 2021-05-25 Applied Avionics, Inc. Command interpreter or command parser based control architecture for aircraft control, interface units and/or illuminated pushbutton switches
CN114035842B (zh) * 2022-01-07 2022-04-08 飞腾信息技术有限公司 固件配置方法、计算***配置方法、计算装置以及设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3411139A (en) * 1965-11-26 1968-11-12 Burroughs Corp Modular multi-computing data processing system
US3631405A (en) * 1969-11-12 1971-12-28 Honeywell Inc Sharing of microprograms between processors
US3771137A (en) * 1971-09-10 1973-11-06 Ibm Memory control in a multipurpose system utilizing a broadcast
JPS5854422B2 (ja) * 1978-04-12 1983-12-05 三菱電機株式会社 多重処理装置の制御方式
US4253144A (en) * 1978-12-21 1981-02-24 Burroughs Corporation Multi-processor communication network

Also Published As

Publication number Publication date
JPS5955565A (ja) 1984-03-30
KR860001451B1 (ko) 1986-09-25
CA1202425A (en) 1986-03-25
AU548188B2 (en) 1985-11-28
EP0104840B1 (en) 1989-01-04
JPH0544054B2 (ko) 1993-07-05
EP0104840A2 (en) 1984-04-04
ES8405974A1 (es) 1984-06-16
EP0104840A3 (en) 1986-08-13
DE3378852D1 (en) 1989-02-09
ES525883A0 (es) 1984-06-16
BR8305231A (pt) 1984-05-02
AU1912283A (en) 1984-03-29
US4654779A (en) 1987-03-31

Similar Documents

Publication Publication Date Title
KR840006095A (ko) 퍼엄웨어를 갖춘 다중처리기 시스템
JPH0816479A (ja) メモリ・アドレス空間管理
KR900005299A (ko) 가상계산기 시스템
KR910014814A (ko) 가상 캐쉬를 이용하는 다중 처리컴퓨터 시스템의 일치성 유지 장치
SE9101325D0 (sv) Foerfarande foer att oeka databehandlingshastigheten i datasystem
KR890017609A (ko) 멀티프로세서 데이타 처리시스템 및 그것에 사용되는 캐시장치
KR900015010A (ko) 멀티 프로세서 시스템을 사용한 데이터 베이스 프로세싱 시스템
GB1343375A (en) Data processing systems
KR910003496A (ko) 캐시 미스의 강제발생에 의한 다중 레벨 캐시 시스템의 성능 증가방법
KR890007162A (ko) 데이타 처리장치
KR880005511A (ko) 멀티 프로세서 시스템 및 그것에 사용된 코 프로세서
KR890015123A (ko) 싱글 칩 마이크로컴퓨터(single chip micro computer)
KR870005301A (ko) 가상계산기능 시스템용 주기억장치 억세스 제어시스템
KR940015805A (ko) 온-칩 (on-chip) 메모리 디바이스를 액세스하기 위해 최적화된 중앙처리 유니트 (CPU) 코어의 버스 (BUS)
KR930022198A (ko) 데이타 처리 장치
KR910001314B1 (ko) 데이타 처리 시스템에서의 가상 메모리 사용방법
KR910014817A (ko) 캐시 메모리 내장 마이크로프로세서
ES2144488T3 (es) Sistema de tratamiento de datos que emplea coherencia de antememoria empleando un protocolo de escrutinio.
JPS54128639A (en) Control system for cash memory
KR930020267A (ko) 마이크로 프로세서
JPS57212695A (en) Redundant code adding circuit system of electronic computer
KR910012927A (ko) 효율적인 시스템 제어를 위한 슬롯 어드레스
JPS56134383A (en) Data processor
JPS54129934A (en) Data access control system
JPS57200985A (en) Buffer memory device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19950920

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee