KR20240082426A - Apparatus and method for inspecting resistance - Google Patents

Abstract

저항 검사 장치 및 방법이 개시된다. 본 발명의 일 측면에 따른 저항 검사 장치는 대상 저항에 직렬로 연결되는 기준 저항, 기준 저항의 양단 전압 차이를 증폭하는 제1 차동 증폭기, 대상 저항의 양단 전압 차이를 증폭하는 제2 차동 증폭기, 제1 및 제2 차동 증폭기의 출력을 비교하는 비교기, 및 비교기의 출력에 기반하여 대상 저항에 대한 검사를 수행하는 프로세서를 포함하는 것을 특징으로 한다.A resistance testing device and method are disclosed. A resistance test device according to an aspect of the present invention includes a reference resistor connected in series to a target resistor, a first differential amplifier for amplifying the voltage difference between both ends of the reference resistor, a second differential amplifier for amplifying the voltage difference between both ends of the target resistor, and a second differential amplifier for amplifying the voltage difference between both ends of the target resistor. It is characterized in that it includes a comparator that compares the output of the first and second differential amplifiers, and a processor that performs a test on the target resistance based on the output of the comparator.

Description

저항 검사 장치 및 방법{APPARATUS AND METHOD FOR INSPECTING RESISTANCE}Resistance testing device and method {APPARATUS AND METHOD FOR INSPECTING RESISTANCE}

본 발명은 저항 검사 장치 및 방법에 관한 것으로서, 더욱 상세하게는 저항의 상태를 검사할 수 있는 저항 검사 장치 및 방법에 관한 것이다.The present invention relates to a resistance testing device and method, and more specifically, to a resistance testing device and method capable of testing the state of resistance.

저항을 검사 또는 측정하기 위한 방법으로 2단자 저항측정법, 4단자 저항측정법 등이 이용되고 있다. 2단자 및 4단자 저항측정법은 정전류원을 통해 측정하고자 하는 저항으로 전류를 인가한 후 전압계를 통해 저항 양단의 전압을 측정하고, 측정된 전압으로부터 저항을 계산하는 방법이다. 이러한 종래의 방법으로 정밀 저항을 측정하기 위해서는 고정밀 정전류원 및 고정밀 계측기가 요구되며, 정전류원 및 계측기의 성능이 떨어지는 경우 오차가 증가하게 되어 저항의 검사 또는 측정에 대한 정확도가 낮아지는 문제점이 존재한다. Two-terminal resistance measurement methods, four-terminal resistance measurement methods, etc. are used as methods to test or measure resistance. The 2-terminal and 4-terminal resistance measurement method is a method of applying a current to the resistance to be measured through a constant current source, measuring the voltage across the resistance through a voltmeter, and calculating the resistance from the measured voltage. In order to measure precision resistance using this conventional method, a high-precision constant current source and a high-precision measuring instrument are required. If the performance of the constant current source and measuring instrument is poor, the error increases and there is a problem in that the accuracy of inspection or measurement of resistance is lowered. .

본 발명의 배경기술은 대한민국 등록특허공보 제10-1288105호(2013.07.15.)의 '측정 장치'에 개시되어 있다.The background technology of the present invention is disclosed in 'Measurement Device' of Republic of Korea Patent Publication No. 10-1288105 (July 15, 2013).

본 발명의 일 측면에 따른 목적은, 저항의 검사를 위해 이용되는 전원에 노이즈가 포함되어 있는 경우에도 용이하게 저항에 대한 검사를 수행할 수 있는 저항 검사 장치 및 방법을 제공하는 것이다.An object of one aspect of the present invention is to provide a resistance testing device and method that can easily perform a resistance test even when a power source used for the resistance test contains noise.

본 발명의 일 측면에 따른 저항 검사 장치는 대상 저항에 직렬로 연결되는 기준 저항; 상기 기준 저항의 양단 전압 차이를 증폭하는 제1 차동 증폭기; 상기 대상 저항의 양단 전압 차이를 증폭하는 제2 차동 증폭기; 상기 제1 및 제2 차동 증폭기의 출력을 비교하는 비교기; 및 상기 비교기의 출력에 기반하여 상기 대상 저항에 대한 검사를 수행하는 프로세서;를 포함하는 것을 특징으로 한다.A resistance test device according to one aspect of the present invention includes a reference resistor connected in series to a target resistor; a first differential amplifier that amplifies the voltage difference between both ends of the reference resistor; a second differential amplifier that amplifies the voltage difference between both ends of the target resistor; a comparator that compares the outputs of the first and second differential amplifiers; and a processor that performs a test on the target resistance based on the output of the comparator.

본 발명에 있어 상기 기준 저항의 저항값은, 상기 대상 저항의 임계값에 대응하는 값으로 설정되는 것을 특징으로 한다.In the present invention, the resistance value of the reference resistor is set to a value corresponding to the threshold value of the target resistance.

본 발명에 있어 상기 비교기는, 상기 제1 차동 증폭기의 출력이 상기 제2 차동 증폭기의 출력보다 큰 경우 논리 하이를 출력하고, 상기 제2 차동 증폭기의 출력이 상기 제1 차동 증폭기의 출력보다 큰 경우 논리 로우를 출력하는 것을 특징으로 한다.In the present invention, the comparator outputs logic high when the output of the first differential amplifier is greater than the output of the second differential amplifier, and when the output of the second differential amplifier is greater than the output of the first differential amplifier. It is characterized by outputting a logic low.

본 발명에 있어 상기 프로세서는, 상기 비교기의 출력이 논리 하이인 경우 상기 대상 저항이 정상인 것으로 판단하고, 상기 비교기의 출력이 논리 로우인 경우 상기 대상 저항이 정상이 아닌 것으로 판단하는 것을 특징으로 한다.In the present invention, the processor determines that the target resistance is normal when the output of the comparator is logic high, and determines that the target resistance is not normal when the output of the comparator is logic low.

본 발명의 일 측면에 따른 저항 검사 방법은 프로세서가, 제1 차동 증폭기를 통해 기준 저항의 양단 전압 차이를 증폭하는 단계; 상기 프로세서가, 제2 차동 증폭기를 통해 상기 기준 저항에 직렬로 연결되는 대상 저항의 양단 전압 차이를 증폭하는 단계; 상기 프로세서가, 비교기를 통해 상기 제1 및 제2 차동 증폭기의 출력을 비교하는 단계; 및 상기 프로세서가, 상기 비교기의 출력에 기반하여 상기 대상 저항에 대한 검사를 수행하는 단계;를 포함하는 것을 특징으로 한다.A resistance test method according to an aspect of the present invention includes the steps of: a processor amplifying the voltage difference between both ends of a reference resistor through a first differential amplifier; amplifying, by the processor, a voltage difference between two ends of a target resistor connected in series to the reference resistor through a second differential amplifier; Comparing, by the processor, outputs of the first and second differential amplifiers through a comparator; and performing, by the processor, a test on the target resistance based on the output of the comparator.

본 발명의 일 측면에 따르면, 본 발명은 저항의 검사를 위해 이용되는 전원에 노이즈가 포함되어 있는 경우에도 용이하게 저항에 대한 검사를 수행할 수 있으며, 저항의 검사에 고정밀 정전류 장치를 필요로 하지 않아 보다 경제적으로 저항에 대한 검사를 수행할 수 있다.According to one aspect of the present invention, the present invention can easily perform a resistance test even when the power supply used for the resistance test contains noise, and does not require a high-precision constant current device to test the resistance. Therefore, resistance testing can be performed more economically.

한편, 본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.Meanwhile, the effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned can be clearly understood by those skilled in the art from the description below.

도 1은 본 발명의 일 실시예에 따른 저항 검사 장치를 보인 블록구성도이다.
도 2는 본 발명의 일 실시예에 따른 저항 검사 장치를 보인 예시도이다.
도 3은 본 발명의 일 실시예에 따른 저항 검사 방법을 보인 흐름도이다.Figure 1 is a block diagram showing a resistance test device according to an embodiment of the present invention.
Figure 2 is an exemplary diagram showing a resistance test device according to an embodiment of the present invention.
Figure 3 is a flowchart showing a resistance test method according to an embodiment of the present invention.

이하에서는 본 발명의 실시예에 따른 저항 검사 장치 및 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Hereinafter, a resistance test device and method according to an embodiment of the present invention will be described in detail with reference to the attached drawings. In this process, the thickness of lines or sizes of components shown in the drawing may be exaggerated for clarity and convenience of explanation. In addition, the terms described below are terms defined in consideration of functions in the present invention, and may vary depending on the intention or custom of the user or operator. Therefore, definitions of these terms should be made based on the content throughout this specification.

도 1은 본 발명의 일 실시예에 따른 저항 검사 장치를 보인 블록구성도이고, 도 2는 본 발명의 일 실시예에 따른 저항 검사 장치를 보인 예시도이다.Figure 1 is a block diagram showing a resistance test device according to an embodiment of the present invention, and Figure 2 is an exemplary diagram showing a resistance test device according to an embodiment of the present invention.

도 1 및 도 2를 참고하면, 본 발명의 일 실시예에 따른 저항 검사 장치는 기준 저항(10), 제1 차동 증폭기(30), 제2 차동 증폭기(40), 증폭기 전원(50), 비교기(60) 및 프로세서(70)를 포함할 수 있다. 본 발명의 일 실시예에 따른 저항 검사 장치는 도 1 및 도 2에 도시된 구성 요소 외에 다양한 구성 요소를 더 포함하거나, 위 구성 요소들 중 일부 구성 요소를 생략할 수 있다.1 and 2, the resistance test device according to an embodiment of the present invention includes a reference resistor 10, a first differential amplifier 30, a second differential amplifier 40, an amplifier power source 50, and a comparator. It may include (60) and a processor (70). The resistance test device according to an embodiment of the present invention may further include various components in addition to the components shown in FIGS. 1 and 2, or some of the above components may be omitted.

기준 저항(10)은 대상 저항(20)에 직렬로 연결될 수 있다. 여기서, 대상 저항(20)은 검사의 대상이 되는 저항으로서, 예를 들어 전기차 충전 인렛에서 발생하는 접촉 저항 등이 대상 저항에 해당할 수 있다. 기준 저항(10)은 대상 저항(20)에 이상이 발생하였는지 여부를 확인하기 위해 이용되는 저항일 수 있다. 기준 저항(10)의 저항 값은 대상 저항(20)의 임계값에 대응하는 값으로 설정될 수 있다. 즉, 정상 상태의 대상 저항(20)이 갖을 수 있는 최대 값 또는 이로부터 산출되는 값(예를 들어, 해당 최대 값에서 소정치만큼 가산한 값, 또는 해당 최대 값에서 소정치만큼 감산한 값)이 기준 저항(10)의 저항 값으로 설정될 수 있다. 예를 들어, 대상 저항(20) 또는 대상 저항(20)을 포함하는 장치가 대상 저항(20)이 1mΩ 이하일 때 안정적으로 작동하는 것으로 가정하면, 기준 저항(10)은 1mΩ으로 설정될 수 있다. 사용자는 기준 저항(10)의 저항 값을 고려하여 기준 저항(10)의 저항 값을 설정할 수 있으며, 설정된 저항 값을 갖는 저항을 대상 저항(20)에 연결할 수 있다. 다양한 대상 저항(20)에 대하여 검사가 가능하도록, 본 발명은 기준 저항(10)을 용이하게 교체할 수 있는 형태로 형성될 수 있다.The reference resistor 10 may be connected in series to the target resistor 20. Here, the target resistance 20 is a resistance that is subject to inspection, and for example, contact resistance generated in an electric vehicle charging inlet may correspond to the target resistance. The reference resistance 10 may be a resistance used to check whether an abnormality has occurred in the target resistance 20. The resistance value of the reference resistor 10 may be set to a value corresponding to the threshold value of the target resistor 20. That is, the maximum value that the target resistance 20 can have in a steady state or a value calculated therefrom (for example, a value added by a predetermined value to the maximum value, or a value subtracted by a predetermined value from the maximum value). This can be set to the resistance value of the reference resistor 10. For example, assuming that the target resistance 20 or a device including the target resistance 20 operates stably when the target resistance 20 is 1 mΩ or less, the reference resistance 10 may be set to 1 mΩ. The user can set the resistance value of the reference resistor 10 by considering the resistance value of the reference resistor 10, and connect a resistor with the set resistance value to the target resistor 20. In order to enable testing of various target resistors 20, the present invention can be formed in a form that allows the reference resistor 10 to be easily replaced.

기준 저항(10)은 프로브(미도시)를 통해 대상 저항(20)에 연결될 수 있다. 기준 저항(10)의 일단에는 프로브가 연결되어 있을 수 있으며, 프로브가 대상 저항(20)의 일단에 접촉됨으로써 기준 저항(10)이 대상 저항(20)에 직렬 연결될 수 있다. 한편, 기준 저항(10)의 타단에는 외부 전원의 양극이 연결될 수 있고, 대상 저항(20)의 타단에는 외부 전원의 음극이 연결될 수 있으며, 이에 따라 기준저항-프로브-대상 저항(20)을 통해 전류가 흐르게 되어 기준 저항(10) 및 대상 저항(20) 각각에 전압이 인가될 수 있다.The reference resistor 10 may be connected to the target resistor 20 through a probe (not shown). A probe may be connected to one end of the reference resistor 10, and when the probe contacts one end of the target resistor 20, the reference resistor 10 may be connected in series to the target resistor 20. Meanwhile, the anode of an external power source may be connected to the other end of the reference resistor 10, and the cathode of an external power source may be connected to the other end of the target resistor 20. Accordingly, through the reference resistor-probe-target resistor 20. As the current flows, a voltage may be applied to each of the reference resistor 10 and the target resistor 20.

제1 차동 증폭기(30)는 기준 저항(10)의 양단 전압 차이를 증폭하여 제1 신호를 출력할 수 있다. 제1 차동 증폭기(30)의 입력단에는 기준 저항(10)의 일단 및 타단이 각각 연결될 수 있으며, 제1 차동 증폭기(30)는 기준 저항(10) 일단에 대한 전압과 기준 저항(10) 타단에 대한 전압 간의 차이를 차동 증폭하여 제1 신호를 생성할 수 있다.The first differential amplifier 30 may output a first signal by amplifying the voltage difference between both ends of the reference resistor 10. One end and the other end of the reference resistor 10 may be connected to the input terminal of the first differential amplifier 30, respectively, and the first differential amplifier 30 may apply a voltage to one end of the reference resistor 10 and a voltage to the other end of the reference resistor 10. The first signal can be generated by differentially amplifying the difference between the voltages.

제2 차동 증폭기(40)는 대상 저항(20)의 양단 전압 차이를 증폭하여 제2 신호를 출력할 수 있다. 제2 차동 증폭기(40)의 입력단에는 대상 저항(20)의 일단 및 타단이 각각 연결될 수 있으며, 제2 차동 증폭기(40)는 대상 저항(20) 일단에 대한 전압과 대상 저항(20) 타단에 대한 전압 간의 차이를 차동 증폭하여 제2 신호를 생성할 수 있다. 제2 차동 증폭기(40)의 증폭 이득(gain)과 제1 차동 증폭기(30)의 증폭 이득은 동일하게 설정될 수 있다. The second differential amplifier 40 may amplify the voltage difference between both ends of the target resistor 20 and output a second signal. One end and the other end of the target resistor 20 may be connected to the input terminal of the second differential amplifier 40, respectively, and the second differential amplifier 40 may apply a voltage to one end of the target resistor 20 and a voltage to the other end of the target resistor 20. A second signal can be generated by differentially amplifying the difference between the voltages. The amplification gain of the second differential amplifier 40 and the amplification gain of the first differential amplifier 30 may be set to be the same.

증폭기 전원(50)은 제1 및 제2 차동 증폭기(40)로 전원을 공급할 수 있다.The amplifier power source 50 may supply power to the first and second differential amplifiers 40 .

비교기(60)는 제1 차동 증폭기(30)의 출력과 제2 차동 증폭기(40)의 출력을 비교하고, 그 비교 결과를 출력할 수 있다. 비교기(60)의 입력단에는 제1 차동 증폭기(30)의 출력단과 제2 차동 증폭기(40)의 출력단이 연결될 수 있으며, 비교기(60)는 제1 차동 증폭기(30)의 출력단으로부터 출력되는 제1 신호와 제2 차동 증폭기(40)의 출력단으로부터 출력되는 제2 신호 간의 대소를 비교하여 제3 신호를 생성할 수 있다. 비교기(60)는 제1 신호의 전압 값이 제2 신호의 전압 값보다 큰 경우(즉, 제1 차동 증폭기(30)의 출력이 제2 차동 증폭기(40)의 출력보다 큰 경우) 논리 하이를 출력하고, 제2 신호의 전압 값이 제1 신호의 전압 값보다 작은 경우 논리 로우를 출력할 수 있다.The comparator 60 may compare the output of the first differential amplifier 30 and the output of the second differential amplifier 40 and output the comparison result. The output terminal of the first differential amplifier 30 and the output terminal of the second differential amplifier 40 may be connected to the input terminal of the comparator 60, and the comparator 60 may be connected to the first differential amplifier 30. A third signal can be generated by comparing the magnitude between the signal and the second signal output from the output terminal of the second differential amplifier 40. The comparator 60 sets logic high when the voltage value of the first signal is greater than the voltage value of the second signal (that is, when the output of the first differential amplifier 30 is greater than the output of the second differential amplifier 40). output, and if the voltage value of the second signal is smaller than the voltage value of the first signal, a logic low may be output.

프로세서(70)는 제1 차동 증폭기(30), 제2 차동 증폭기(40), 증폭기 전원(50) 및 비교기(60)와 작동적으로 연결될 수 있다. 프로세서(70)는 중앙 처리 장치(CPU: Central Processing Unit), MCU(Micro Controller Unit) 또는 SoC(System on Chip)로도 구현될 수 있으며, 운영 체제 또는 어플리케이션을 구동하여 프로세서(70)에 연결된 복수의 하드웨어 또는 소프트웨어 구성요소들을 제어할 수 있고, 각종 데이터 처리 및 연산을 수행할 수 있으며, 메모리에 저장된 적어도 하나의 명령을 실행시키고, 그 실행 결과 데이터를 메모리에 저장하도록 구성될 수 있다. The processor 70 may be operatively connected to the first differential amplifier 30, the second differential amplifier 40, the amplifier power supply 50, and the comparator 60. The processor 70 may be implemented as a central processing unit (CPU), a micro controller unit (MCU), or a system on chip (SoC), and may run an operating system or application to run a plurality of devices connected to the processor 70. It can control hardware or software components, perform various data processing and calculations, execute at least one command stored in a memory, and store the execution result data in the memory.

프로세서(70)는 비교기(60)의 출력에 기반하여 대상 저항(20)에 대한 검사를 수행할 수 있다. 즉, 프로세서(70)는 비교기(60)의 출력에 기반하여 대상 저항(20)에 이상이 발생하였는지 여부를 판단할 수 있다. 다시 말해, 프로세서(70)는 비교기(60)의 출력에 기반하여 대상 저항(20)이 설정된 임계값 이상으로 증가하였는지 여부를 확인할 수 있다.The processor 70 may perform a test on the target resistor 20 based on the output of the comparator 60. That is, the processor 70 can determine whether an abnormality has occurred in the target resistor 20 based on the output of the comparator 60. In other words, the processor 70 can check whether the target resistance 20 has increased beyond a set threshold based on the output of the comparator 60.

프로세서(70)는 비교기(60)의 출력인 제3 신호가 논리 하이인 경우 대상 저항(20)이 정상인 것으로 판단할 수 있다. 즉, 프로세서(70)는 제1 차동 증폭기(30)의 출력이 제2 차동 증폭기(40)의 출력보다 큰 경우(즉, 기준 저항(10)이 대상 저항(20)보다 큰 저항 값을 갖는 경우) 대상 저항(20)에 이상이 발생하지 않은 것으로 판단할 수 있다. 반면, 프로세서(70)는 비교기(60)의 출력인 제3 신호가 논리 로우인 경우 대상 저항(20)이 정상이 아닌 것으로 판단할 수 있다. 즉, 프로세서(70)는 제2 차동 증폭기(40)의 출력이 제1 차동 증폭기(30)의 출력보다 큰 경우(즉, 대상 저항(20)이 기준 저항(10)보다 큰 저항 값을 갖는 경우) 대상 저항(20)에 이상이 발생한 것으로 판단할 수 있다.The processor 70 may determine that the target resistor 20 is normal when the third signal that is the output of the comparator 60 is logic high. That is, the processor 70 operates when the output of the first differential amplifier 30 is greater than the output of the second differential amplifier 40 (i.e., when the reference resistor 10 has a resistance value greater than the target resistor 20). ) It can be determined that no abnormality has occurred in the target resistance 20. On the other hand, the processor 70 may determine that the target resistor 20 is not normal when the third signal that is the output of the comparator 60 is logic low. That is, the processor 70 operates when the output of the second differential amplifier 40 is greater than the output of the first differential amplifier 30 (i.e., when the target resistor 20 has a resistance value greater than the reference resistor 10). ) It may be determined that an abnormality has occurred in the target resistance 20.

일 실시예에 따르면, 본 발명은 정보를 사용자에게 출력하기 위한 출력 인터페이스(예: 디스플레이)(미도시)를 더 포함할 수 있으며, 프로세서(70)는 대상 저항(20)에 대한 검사 결과를 출력 인터페이스를 통해 출력함으로써, 대상 저항(20)에 대한 검사 결과를 사용자에게 알릴 수도 있다.According to one embodiment, the present invention may further include an output interface (e.g., display) (not shown) for outputting information to the user, and the processor 70 outputs the test result for the target resistance 20. By outputting it through the interface, the test result for the target resistance 20 may be notified to the user.

일 실시예에 따르면, 본 발명은 비교기(60)의 출력을 필터링하는 로우 패스 필터(미도시)를 더 포함할 수 있다. 로우 패스 필터는 비교기(60)에 연결되어 비교기(60)의 출력을 필터링할 수 있다. 기준 저항(10)과 대상 저항(20)이 거의 동일한 경우에는 제1 차동 증폭기(30)의 출력과 제2 차동 증폭기(40)의 출력이 거의 동일할 수 있으며, 이 경우 비교기(60)의 출력에서 채터링(Chattering)이 발생할 수 있다. 이러한 문제점을 해결하기 위한 목적으로, 비교기(60)의 출력단에 로우 패스 필터가 연결될 수 있으며, 프로세서(70)는 로우 패스 필터를 통해 출력되는 신호에 기반하여 대상 저항(20)에 대한 검사를 수행할 수 있다. 한편, 로우 패스 필터가 연결되는 경우에는 논리 하이와 논리 로우를 구분하는 비교기(60)의 문턱값이 달라질 수 있다. 예를 들어, 로우 패스 필터가 연결되는 경우에는 그렇지 않은 경우보다 문턱값이 낮게 설정될 수 있으며, 이에 따라 제1 차동 증폭기(30)와 제2 차동 증폭기(40)의 출력이 거의 동일한 경우에도 비교기(60)로부터 논리 하이 신호가 출력될 수 있다.According to one embodiment, the present invention may further include a low-pass filter (not shown) that filters the output of the comparator 60. A low pass filter may be connected to the comparator 60 to filter the output of the comparator 60. When the reference resistance 10 and the target resistance 20 are almost the same, the output of the first differential amplifier 30 and the output of the second differential amplifier 40 may be almost the same, and in this case, the output of the comparator 60 Chattering may occur. For the purpose of solving this problem, a low-pass filter may be connected to the output terminal of the comparator 60, and the processor 70 performs a test on the target resistor 20 based on the signal output through the low-pass filter. can do. Meanwhile, when a low-pass filter is connected, the threshold value of the comparator 60 that distinguishes logic high and logic low may vary. For example, when a low-pass filter is connected, the threshold may be set lower than when it is not, and accordingly, even when the outputs of the first differential amplifier 30 and the second differential amplifier 40 are almost the same, the comparator A logic high signal can be output from (60).

정전류 인가 시에 대상 저항에 걸리는 전압을 측정함으로써 대상 저항의 저항 값을 측정하는 방식으로 저항에 대한 검사를 수행하는 종래 기술의 경우 정전류에 노이즈가 발생하면 저항 검사(측정)에 대한 정확도가 떨어지므로 고성능 고정밀 정전류원이 요구되는 반면, 대상 저항에 걸리는 전압과 대상 저항에 직렬로 연결된 기준 저항에 걸리는 전압을 비교함으로써 대상 저항에 대한 검사를 수행하는 본 발명의 경우 저항의 검사를 위해 이용되는 전원에 노이즈가 포함되어 있더라도 기준 저항과 대상 저항에 동일하게 전압 변동이 발생함에 따라 노이즈에 의한 영향을 무시할 수 있으며, 이에 저항의 검사에 고정밀 정전류 장치가 필요하지 않아 보다 경제적으로 저항에 대한 검사를 수행할 수 있다.In the case of the prior art, which performs a resistance test by measuring the resistance value of the target resistor by measuring the voltage applied to the target resistor when a constant current is applied, the accuracy of the resistance test (measurement) decreases when noise occurs in the constant current. While a high-performance, high-precision constant current source is required, in the case of the present invention, which performs a test on a target resistance by comparing the voltage applied to the target resistance and the voltage applied to a reference resistor connected in series to the target resistor, the power supply used to test the resistance Even if noise is included, the effect of noise can be ignored as the same voltage fluctuations occur in the reference resistor and target resistor. As a result, a high-precision constant current device is not required for resistance inspection, making resistance inspection more economical. You can.

도 3은 본 발명의 일 실시예에 따른 저항 검사 방법을 보인 흐름도이다.Figure 3 is a flowchart showing a resistance test method according to an embodiment of the present invention.

이하에서는 도 3을 참고하여, 본 발명의 일 실시예에 따른 저항 검사 방법을 설명하도록 한다. 도 2의 프로세스는 외부 전원(양극)-기준 저항(10)-대상 저항(20)-외부 전원(음극) 형태로 회로가 구성된 상태에서 수행될 수 있다. 후술하는 과정 중 일부 과정은 후술하는 순서와 다른 순서로 수행되거나 생략될 수 있다. 한편, 이하에서는 전술한 내용과 중복되는 구성에 대한 구체적인 설명은 생략하고 그 시계열적인 구성을 중심으로 설명하도록 한다.Hereinafter, a resistance test method according to an embodiment of the present invention will be described with reference to FIG. 3. The process of FIG. 2 can be performed with a circuit configured in the form of external power source (anode) - reference resistance 10 - target resistance 20 - external power source (cathode). Some of the processes described later may be performed in an order different from the order described later or may be omitted. Meanwhile, hereinafter, detailed description of the configuration that overlaps with the above-described content will be omitted and the description will focus on the time-series configuration.

먼저, 프로세서(70)는 제1 차동 증폭기(30)를 통해 기준 저항(10)의 양단 전압 차이를 증폭할 수 있다(S100). 즉, 프로세서(70)는 제1 차동 증폭기(30)를 통해 기준 저항(10) 일단에 대한 전압과 기준 저항(10) 타단에 대한 전압 간의 차이를 차동 증폭하여 제1 신호를 생성할 수 있다.First, the processor 70 may amplify the voltage difference between both ends of the reference resistor 10 through the first differential amplifier 30 (S100). That is, the processor 70 may generate the first signal by differentially amplifying the difference between the voltage on one end of the reference resistor 10 and the voltage on the other end of the reference resistor 10 through the first differential amplifier 30.

이어서, 프로세서(70)는 제2 차동 증폭기(40)를 통해 대상 저항(20)의 양단 전압 차이를 증폭할 수 있다(S200). 즉, 프로세서(70)는 제2 차동 증폭기(40)를 통해 대상 저항(20) 일단에 대한 전압과 대상 저항(20) 타단에 대한 전압 간의 차이를 차동 증폭하여 제2 신호를 생성할 수 있다.Subsequently, the processor 70 may amplify the voltage difference between both ends of the target resistor 20 through the second differential amplifier 40 (S200). That is, the processor 70 may generate a second signal by differentially amplifying the difference between the voltage on one end of the target resistor 20 and the voltage on the other end of the target resistor 20 through the second differential amplifier 40.

이어서, 프로세서(70)는 비교기(60)를 통해 제1 차동 증폭기(30)의 출력과 제2 차동 증폭기(40)의 출력을 비교할 수 있다(S300). 즉, 프로세서(70)는 비교기(60)를 통해 제1 차동 증폭기(30)의 출력단으로부터 출력되는 제1 신호와 제2 차동 증폭기(40)의 출력단으로부터 출력되는 제2 신호 간의 대소를 비교하여 제3 신호를 생성할 수 있다.Subsequently, the processor 70 may compare the output of the first differential amplifier 30 and the output of the second differential amplifier 40 through the comparator 60 (S300). That is, the processor 70 compares the magnitude between the first signal output from the output terminal of the first differential amplifier 30 and the second signal output from the output terminal of the second differential amplifier 40 through the comparator 60 to generate a 3 signals can be generated.

이어서, 프로세서(70)는 비교기(60)의 출력에 기반하여 대상 저항(20)에 대한 검사를 수행할 수 있다(S400). 프로세서(70)는 비교기(60)의 출력인 제3 신호가 논리 하이인 경우 대상 저항(20)이 정상인 것으로 판단하고, 제3 신호가 논리 로우인 경우 대상 저항(20)이 정상이 아닌 것으로 판단할 수 있다.Subsequently, the processor 70 may perform a test on the target resistor 20 based on the output of the comparator 60 (S400). The processor 70 determines that the target resistor 20 is normal when the third signal, which is the output of the comparator 60, is logic high, and when the third signal is logic low, the processor 70 determines that the target resistor 20 is not normal. can do.

상술한 바와 같이, 본 발명의 일 실시예에 따른 저항 검사 장치 및 방법은 저항의 검사를 위해 이용되는 전원에 노이즈가 포함되어 있는 경우에도 용이하게 저항에 대한 검사를 수행할 수 있으며, 저항의 검사에 고정밀 정전류 장치를 필요로 하지 않아 보다 경제적으로 저항에 대한 검사를 수행할 수 있다.As described above, the resistance test device and method according to an embodiment of the present invention can easily perform a resistance test even when the power source used for the resistance test contains noise, and the resistance can be tested. Since it does not require a high-precision constant current device, resistance testing can be performed more economically.

본 명세서에서 설명된 구현은, 예컨대, 방법 또는 프로세스, 장치, 소프트웨어 프로그램, 데이터 스트림 또는 신호로 구현될 수 있다. 단일 형태의 구현의 맥락에서만 논의(예컨대, 방법으로서만 논의)되었더라도, 논의된 특징의 구현은 또한 다른 형태(예컨대, 장치 또는 프로그램)로도 구현될 수 있다. 장치는 적절한 하드웨어, 소프트웨어 및 펌웨어 등으로 구현될 수 있다. 방법은, 예컨대, 컴퓨터, 마이크로프로세서, 집적 회로 또는 프로그래밍가능한 로직 디바이스 등을 포함하는 프로세싱 디바이스를 일반적으로 지칭하는 프로세서 등과 같은 장치에서 구현될 수 있다. 프로세서는 또한 최종-사용자 사이에 정보의 통신을 용이하게 하는 컴퓨터, 셀 폰, 휴대용/개인용 정보 단말기(personal digital assistant: "PDA") 및 다른 디바이스 등과 같은 통신 디바이스를 포함한다.Implementations described herein may be implemented, for example, as a method or process, device, software program, data stream, or signal. Although discussed only in the context of a single form of implementation (eg, only as a method), implementations of the features discussed may also be implemented in other forms (eg, devices or programs). The device may be implemented with appropriate hardware, software, firmware, etc. The method may be implemented in a device such as a processor, which generally refers to a processing device that includes a computer, microprocessor, integrated circuit, or programmable logic device. Processors also include communication devices such as computers, cell phones, portable/personal digital assistants (“PDAs”) and other devices that facilitate communication of information between end-users.

본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며 당해 기술이 속하는 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.The present invention has been described with reference to the embodiments shown in the drawings, but these are merely illustrative and those skilled in the art will recognize that various modifications and equivalent embodiments can be made therefrom. You will understand. Therefore, the true technical protection scope of the present invention should be determined by the scope of the patent claims below.

10: 기준 저항 20: 대상 저항
30: 제1 차동 증폭기 40: 제2 차동 증폭기
50: 증폭기 전원 60: 비교기
70: 프로세서10: Reference resistance 20: Target resistance
30: first differential amplifier 40: second differential amplifier
50: Amplifier power 60: Comparator
70: processor

Claims (8)

대상 저항에 직렬로 연결되는 기준 저항;
상기 기준 저항의 양단 전압 차이를 증폭하는 제1 차동 증폭기;
상기 대상 저항의 양단 전압 차이를 증폭하는 제2 차동 증폭기;
상기 제1 및 제2 차동 증폭기의 출력을 비교하는 비교기; 및
상기 비교기의 출력에 기반하여 상기 대상 저항에 대한 검사를 수행하는 프로세서;
를 포함하는 것을 특징으로 하는 저항 검사 장치.
A reference resistor connected in series with the target resistor;
a first differential amplifier that amplifies the voltage difference between both ends of the reference resistor;
a second differential amplifier that amplifies the voltage difference between both ends of the target resistor;
a comparator that compares the outputs of the first and second differential amplifiers; and
a processor that performs a test on the target resistance based on the output of the comparator;
A resistance test device comprising:
제 1항에 있어서,
상기 기준 저항의 저항값은, 상기 대상 저항의 임계값에 대응하는 값으로 설정되는 것을 특징으로 하는 저항 검사 장치.
According to clause 1,
A resistance test device, characterized in that the resistance value of the reference resistor is set to a value corresponding to the threshold value of the target resistance.
제 1항에 있어서,
상기 비교기는, 상기 제1 차동 증폭기의 출력이 상기 제2 차동 증폭기의 출력보다 큰 경우 논리 하이를 출력하고, 상기 제2 차동 증폭기의 출력이 상기 제1 차동 증폭기의 출력보다 큰 경우 논리 로우를 출력하는 것을 특징으로 하는 저항 검사 장치.
According to clause 1,
The comparator outputs logic high when the output of the first differential amplifier is greater than the output of the second differential amplifier, and outputs logic low when the output of the second differential amplifier is greater than the output of the first differential amplifier. A resistance test device characterized in that.
제 3항에 있어서,
상기 프로세서는, 상기 비교기의 출력이 논리 하이인 경우 상기 대상 저항이 정상인 것으로 판단하고, 상기 비교기의 출력이 논리 로우인 경우 상기 대상 저항이 정상이 아닌 것으로 판단하는 것을 특징으로 하는 저항 검사 장치.
According to clause 3,
The processor determines that the target resistance is normal when the output of the comparator is logic high, and determines that the target resistance is not normal when the output of the comparator is logic low.
프로세서가, 제1 차동 증폭기를 통해 기준 저항의 양단 전압 차이를 증폭하는 단계;
상기 프로세서가, 제2 차동 증폭기를 통해 상기 기준 저항에 직렬로 연결되는 대상 저항의 양단 전압 차이를 증폭하는 단계;
상기 프로세서가, 비교기를 통해 상기 제1 및 제2 차동 증폭기의 출력을 비교하는 단계; 및
상기 프로세서가, 상기 비교기의 출력에 기반하여 상기 대상 저항에 대한 검사를 수행하는 단계;
를 포함하는 것을 특징으로 하는 저항 검사 방법.
amplifying, by the processor, a voltage difference between both ends of a reference resistor through a first differential amplifier;
amplifying, by the processor, a voltage difference between two ends of a target resistor connected in series to the reference resistor through a second differential amplifier;
Comparing, by the processor, outputs of the first and second differential amplifiers through a comparator; and
performing, by the processor, a test on the target resistance based on the output of the comparator;
A resistance test method comprising:
제 5항에 있어서,
상기 기준 저항의 저항값은, 상기 대상 저항의 임계값에 대응하는 값으로 설정되는 것을 특징으로 하는 저항 검사 방법.
According to clause 5,
A resistance test method, characterized in that the resistance value of the reference resistor is set to a value corresponding to the threshold value of the target resistance.
제 5항에 있어서,
상기 비교하는 단계에서, 상기 비교기는,
상기 제1 차동 증폭기의 출력이 상기 제2 차동 증폭기의 출력보다 큰 경우 논리 하이를 출력하고, 상기 제2 차동 증폭기의 출력이 상기 제1 차동 증폭기의 출력보다 큰 경우 논리 로우를 출력하는 것을 특징으로 하는 저항 검사 방법.
According to clause 5,
In the comparing step, the comparator,
A logic high is output when the output of the first differential amplifier is greater than the output of the second differential amplifier, and a logic low is output when the output of the second differential amplifier is greater than the output of the first differential amplifier. How to test resistance.
제 7항에 있어서,
상기 수행하는 단계에서, 상기 프로세서는,
상기 비교기의 출력이 논리 하이인 경우 상기 대상 저항이 정상인 것으로 판단하고, 상기 비교기의 출력이 논리 로우인 경우 상기 대상 저항이 정상이 아닌 것으로 판단하는 것을 특징으로 하는 저항 검사 방법.According to clause 7,
In the performing step, the processor,
A resistance test method characterized by determining that the target resistance is normal when the output of the comparator is logic high, and determining that the target resistance is not normal when the output of the comparator is logic low.

Images