KR20240076468A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20240076468A
KR20240076468A KR1020220157044A KR20220157044A KR20240076468A KR 20240076468 A KR20240076468 A KR 20240076468A KR 1020220157044 A KR1020220157044 A KR 1020220157044A KR 20220157044 A KR20220157044 A KR 20220157044A KR 20240076468 A KR20240076468 A KR 20240076468A
Authority
KR
South Korea
Prior art keywords
photoelectric conversion
pixel
substrate
area
device isolation
Prior art date
Application number
KR1020220157044A
Other languages
English (en)
Inventor
최철수
김범석
이윤기
김정훈
박종훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220157044A priority Critical patent/KR20240076468A/ko
Priority to EP23197767.9A priority patent/EP4376084A1/en
Priority to JP2023158921A priority patent/JP2024075482A/ja
Priority to US18/491,204 priority patent/US20240170522A1/en
Priority to CN202311527524.1A priority patent/CN118073383A/zh
Publication of KR20240076468A publication Critical patent/KR20240076468A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

이미지 센서는, 서로 대향하는 제1 면 및 제2 면을 갖는 기판, 상기 기판은 상기 제1 면에 평행하고 서로 교차하는 제1 방향 및 제2 방향으로 배열되는 복수의 픽셀 영역들을 포함하는 것, 상기 기판을 관통하고 상기 복수의 픽셀 영역들 사이에 개재되는 깊은 소자분리패턴, 및 상기 기판의 상기 제2 면 상의 색 분리 렌즈 어레이를 포함한다. 상기 색 분리 렌즈 어레이는 상기 기판의 상기 제2 면 상의 스페이서층, 및 상기 스페이서층 상에서 상기 제1 방향 및 상기 제2 방향을 따라 서로 이격되는 복수의 나노 포스트들을 포함한다.

Description

이미지 센서{Image sensor}
본 발명은 이미지 센서에 대한 것으로서, 보다 상세하게는 색 분리 렌즈 어레이(color separating lens array)를 포함하는 이미지 센서에 대한 것이다.
이미지 센서는 광학 영상(Optical image)을 전기신호로 변환하는 반도체 소자이다. 최근 들어 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임기기, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대하고 있다. 이미지 센서는 CCD(Charge coupled device) 형 및 CMOS(Complementary metal oxide semiconductor) 형으로 분류될 수 있다. CMOS 형 이미지 센서는 CIS(CMOS image sensor)라고 약칭된다. 상기 CIS는 2차원적으로 배열된 복수 개의 픽셀들을 구비한다. 상기 픽셀들 각각은 포토 다이오드(photodiode, PD)를 포함한다. 상기 포토다이오드는 입사되는 광을 전기 신호로 변환해주는 역할을 한다.
상기 이미지 센서는 통상적으로 컬러 필터를 이용하여 다양한 색의 영상을 표시하거나 또는 입사광의 색을 감지하고 있다. 그런데, 컬러 필터는 해당 색의 빛을 제외한 나머지 색의 빛을 흡수하기 때문에 광 이용 효율이 저하될 수 있다. 최근에는 이미지 센서의 광 이용 효율을 향상시키기 위하여, 컬러 필터 대신에 색분리 소자를 이용하는 시도가 이루어지고 있다. 색분리 소자는 파장에 따라 다른 빛의 회절 또는 굴절 특성을 이용하여 입사광의 색을 분리하며, 굴절률과 모양에 따라 파장별 방향성을 조절할 수 있다. 색분리 소자에 의해 분리된 색들은 대응하는 픽셀들에 각각 전달될 수 있다.
본 발명에 이루고자 하는 일 기술적 과제는 픽셀의 감도를 향상시킴과 동시에, 픽셀들 사이의 크로스 토크를 최소화할 수 있는 이미지 센서를 제공하는데 있다.
본 발명에 이루고자 하는 다른 기술적 과제는 픽셀의 감도를 향상시킴과 동시에, 오토 포커스 기능을 구비한 이미지 센서를 제공하는데 있다.
본 발명에 따른 이미지 센서는, 서로 대향하는 제1 면 및 제2 면을 갖는 기판, 상기 기판은 상기 제1 면에 평행하고 서로 교차하는 제1 방향 및 제2 방향으로 배열되는 복수의 픽셀 영역들을 포함하는 것; 상기 기판을 관통하고 상기 복수의 픽셀 영역들 사이에 개재되는 깊은 소자분리패턴; 및 상기 기판의 상기 제2 면 상의 색 분리 렌즈 어레이를 포함할 수 있다. 상기 색 분리 렌즈 어레이는 상기 기판의 상기 제2 면 상의 스페이서층; 및 상기 스페이서층 상에서 수평적으로 서로 이격되는 복수의 나노 포스트들을 포함할 수 있다.
본 발명에 따른 이미지 센서는, 서로 대향하는 제1 면 및 제2 면을 갖는 기판, 상기 기판은 상기 제1 면에 평행하고 서로 교차하는 제1 방향 및 제2 방향으로 배열되는 복수의 픽셀 영역들을 포함하는 것; 상기 기판을 관통하고 상기 복수의 픽셀 영역들 사이에 개재되는 깊은 소자분리패턴; 및 상기 기판의 상기 제2 면 상의 색 분리 렌즈 어레이를 포함할 수 있다. 상기 색 분리 렌즈 어레이는 상기 기판의 상기 제2 면 상에서 수평적으로 서로 이격되는 복수의 나노 포스트들을 포함할 수 있다. 상기 복수의 픽셀 영역들의 각각은 상기 제1 방향으로 서로 이웃하는 제1 광전변환영역 및 제2 광전변환영역을 포함할 수 있다. 상기 깊은 소자분리패턴은 상기 제2 방향을 따라 상기 복수의 픽셀 영역들의 각각 내로 연장되어 상기 제1 광전변환영역과 상기 제2 광전변환영역 사이에 개재되는 연장부를 포함할 수 있다.
본 발명의 개념에 따르면, 이미지 센서는 색 분리 렌즈 어레이를 포함할 수 있고, 상기 색 분리 렌즈 어레이는 입사광의 파장을 분리하여 서로 다른 파장을 갖는 광들이 서로 다른 픽셀 영역들로 조사되도록 구성될 수 있다. 이에 따라, 입사광의 광 효율이 최대화될 수 있고, 상기 픽셀 영역들의 감도가 향상될 수 있다. 더하여, 상기 이미지 센서는 상기 픽셀 영역들 사이에 개재되는 깊은 소자분리패턴을 더 포함할 수 있다. 이에 따라, 상기 픽셀 영역들 사이의 크로스토크가 최소화될 수 있다.
또한, 상기 깊은 소자분리패턴은 상기 픽셀 영역들의 각각 내로 연장되는 연장부를 포함할 수 있고, 상기 깊은 소자분리패턴의 상기 연장부는 각 픽셀 영역 내 제1 광전변환영역과 제2 광전변환영역 사이에 개재될 수 있다. 이에 따라, 각 픽셀 영역 내에서 상기 제1 광전변환영역과 상기 제2 광전변환영역으로 입사되는 광의 간섭이 최소화될 수 있고, 그 결과, 각 픽셀 영역은 오포 포커스 픽셀로 기능할 수 있다.
따라서, 픽셀의 감도를 향상시킴과 동시에 픽셀들 사이의 크로스토크를 최소화할 수 있고 오토 포커스 기능을 구비한 이미지 센서가 제공될 수 있다.
도 1은 본 발명의 실시예들에 따른 이미지 센서를 개략적으로 나타내는 블록도이다.
도 2는 본 발명의 일부 실시예들에 따른 이미지 센서의 단위 픽셀의 회로도이다.
도 3은 본 발명의 일부 실시예들에 따른 이미지 센서의 평면도이다.
도 4는 도 3의 I-I'에 따른 단면도이다.
도 5는 도 4의 P1부분의 확대도이다.
도 6 내지 도 13은 본 발명의 일부 실시예들에 따른 이미지 센서의 평면도들이다.
도 14는 본 발명의 일부 실시예들에 따른 이미지 센서의 단위 픽셀의 회로도이다.
도 15는 본 발명의 일부 실시예들에 따른 이미지 센서의 평면도이다.
도 16은 도 15의 I-I'에 따른 단면도이다.
도 17 및 도 18은 본 발명의 일부 실시예들에 따른 이미지 센서의 평면도들이다.
도 19 내지 도 21은 본 발명의 일부 실시예들에 따른 이미지 센서의 제조방법을 나타내는 도면들로, 도 3의 I-I'에 대응하는 단면도들이다.
도 22는 본 발명의 일부 실시예들에 따른 이미지 센서의 평면도이다.
도 23은 도 22의 II-II'선을 따라 자른 단면도이다.
도 24는 본 발명의 일부 실시예들에 따른 이미지 센서의 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 이미지 센서를 개략적으로 나타내는 블록도이다.
도 1을 참조하면, 이미지 센서는 액티브 픽셀 센서 어레이(Active Pixel Sensor array; 1), 행 디코더(row decoder; 2), 행 드라이버(row driver; 3), 열 디코더(column decoder; 4), 타이밍 발생기(timing generator; 5), 상관 이중 샘플러(CDS: Correlated Double Sampler; 6), 아날로그 디지털 컨버터(ADC: Analog to Digital Converter; 7) 및 입출력 버퍼(I/O buffer; 8)를 포함할 수 있다.
상기 액티브 픽셀 센서 어레이(1)는 2차원적으로 배열된 복수의 픽셀들을 포함할 수 있고, 광 신호를 전기적 신호로 변환할 수 있다. 상기 액티브 픽셀 센서 어레이(1)는 행 드라이버(3)로부터 제공되는, 픽셀 선택 신호, 리셋 신호 및 전하 전송 신호와 같은 복수의 구동 신호들에 의해 구동될 수 있다. 또한, 상기 액티브 픽셀 센서 어레이(1)에 의해 변환된 전기적 신호는 상관 이중 샘플러(6)에 제공될 수 있다.
상기 행 드라이버(3)는, 상기 행 디코더(2)에서 디코딩된 결과에 따라, 상기 복수의 픽셀들을 구동하기 위한 다수의 구동 신호들을 상기 액티브 픽셀 센서 어레이(1)로 제공할 수 있다. 상기 복수의 픽셀들이 행렬 형태로 배열된 경우에는 각 행별로 구동 신호들이 제공될 수 있다.
상기 타이밍 발생기(5)는 상기 행 디코더(2) 및 상기 열 디코더(4)에 타이밍(timing) 신호 및 제어 신호를 제공할 수 있다.
상기 상관 이중 샘플러(CDS; 6)는 상기 액티브 픽셀 센서 어레이(1)에서 생성된 전기 신호를 수신하여 유지(hold) 및 샘플링할 수 있다. 상기 상관 이중 샘플러(6)는 특정한 잡음 레벨(noise level)과 전기적 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력할 수 있다.
상기 아날로그 디지털 컨버터(ADC; 7)는 상기 상관 이중 샘플러(6)에서 출력된 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력할 수 있다.
상기 입출력 버퍼(8)는 디지털 신호를 래치(latch)하고, 래치된 신호를 열 디코더(4)에서의 디코딩 결과에 따라 순차적으로 영상 신호 처리부(도면 미도시)로 출력할 수 있다.
도 2는 본 발명의 일부 실시예들에 따른 이미지 센서의 단위 픽셀의 회로도이다.
도 1 및 도 2를 참조하면, 상기 액티브 픽셀 센서 어레이(1)는 복수의 픽셀들(PX)을 포함할 수 있고, 상기 픽셀들(PX)은 매트릭스 형태로 배열될 수 있다. 상기 픽셀들(PX)의 각각은 제1 광전변환소자(PD1), 제1 광전변환소자(PD2), 제1 전송 트랜지스터(TX1), 제2 전송 트랜시스터(PX2), 및 로직 트랜지스터들(RX, SX, DX)을 포함할 수 있다. 상기 로직 트랜지스터들(RX, SX, DX)은 리셋 트랜지스터(RX), 선택 트랜지스터(SX), 및 드라이브 트랜지스터(DX)를 포함할 수 있다. 상기 제1 전송 트랜지스터(TX1), 상기 제2 전송 트랜시스터(PX2), 상기 리셋 트랜지스터(RX), 및 상기 선택 트랜지스터(SX)는 각각 제1 전송 게이트(TG1), 제2 전송 게이트(TG2), 리셋 게이트(RG), 및 선택 게이트(SG)를 포함할 수 있다. 상기 픽셀들(PX)의 각각은 플로팅 확산 영역(FD)을 더 포함할 수 있다.
상기 제1 및 제2 광전변환소자들(PD1, PD2)은 외부에서 입사된 빛의 양에 비례하여 광전하들을 생성 및 축적할 수 있다. 상기 제1 및 제2 광전변환소자들(PD1, PD2)은 P형 불순물 영역과 N형 불순물 영역을 포함하는 포토다이오드들일 수 있다. 상기 제1 전송 트랜지스터(TX1)는 상기 제1 광전변환 소자(PD1)에서 생성된 전하를 상기 플로팅 확산 영역(FD)으로 전송할 수 있고, 상기 제2 전송 트랜지스터(TX2)는 상기 제2 광전변환 소자(PD2)에서 생성된 전하를 상기 플로팅 확산 영역(FD)으로 전송할 수 있다.
상기 플로팅 확산 영역(FD)은 제1 및 제2 광전변환소자들(PD1, PD2)에서 생성된 전하를 전송 받아 누적적으로 저장할 수 있다. 상기 플로팅 확산 영역(FD)에 축적된 광전하들의 양에 따라 상기 드라이브 트랜지스터(DX)가 제어될 수 있다.
상기 리셋 트랜지스터(RX)는 상기 플로팅 확산 영역(FD)에 축적된 전하들을 주기적으로 리셋시킬 수 있다. 상기 리셋 트랜지스터(RX)의 드레인 전극은 상기 플로팅 확산 영역(FD)과 연결되고, 상기 리셋 트랜지스터(RX)의 소스 전극은 전원 전압(VDD)에 연결될 수 있다. 상기 리셋 트랜지스터(RX)가 턴 온(turn-on)되면, 상기 리셋 트랜지스터(RX)의 소스 전극에 연결된 전원 전압(VDD)이 상기 플로팅 확산 영역(FD)으로 인가될 수 있다. 따라서, 상기 리셋 트랜지스터(RX)가 턴 온되면, 상기 플로팅 확산 영역(FD)에 축적된 전하들이 배출되어 상기 플로팅 확산 영역(FD)이 리셋될 수 있다.
상기 드라이브 트랜지스터(DX)는 소스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 할 수 있다. 상기 드라이브 트랜지스터(DX)는 상기 플로팅 확산 영역(FD)에서의 전위 변화를 증폭하고, 이를 출력 라인(Vout)으로 출력할 수 있다.
상기 선택 트랜지스터(SX)는 행 단위로 읽어낼 픽셀들(PX)을 선택할 수 있다. 상기 선택 트랜지스터(SX)가 턴 온될 때, 전원 전압(VDD)이 상기 드라이브 트랜지스터(DX)의 드레인 전극으로 인가될수 있다.
도 2에서 2개의 광전변환소자들(PD1, PD2)과 5개의 트랜지스터들(TX1, TX2, RX, DX, SX)을 구비하는 단위 픽셀(PX)을 예시하고 있지만, 본 발명에 따른 이미지 센서는 이에 한정되지 않는다. 일 예로, 상기 리셋 트랜지스터(RX), 상기 드라이브 트랜지스터(DX), 또는 상기 선택 트랜지스터(SX)는 이웃하는 픽셀들(PX)에 의해 서로 공유될 수 있다. 이에 따라, 상기 이미지 센서의 집적도가 향상될 수 있다.
도 3은 본 발명의 일부 실시예들에 따른 이미지 센서의 평면도이고, 도 4는 도 3의 I-I'에 따른 단면도이다. 도 5는 도 4의 P1부분의 확대도이다.
도 3 및 도 4를 참조하면, 이미지 센서는 광전 변환층(10), 배선층(20), 및 광 투과층(30)을 포함할 수 있다. 상기 광전 변환층(10)은 상기 배선층(20)과 상기 광 투과층(30) 사이에 배치될 수 있다.
상기 광전 변환층(10)은 기판(100)을 포함할 수 있고, 상기 기판(100)은 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)을 포함할 수 있다. 상기 기판(100)은 반도체 기판 (일 예로, 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판, Ⅱ-Ⅵ족 화합물 반도체 기판, 또는 Ⅲ-Ⅴ족 화합물 반도체 기판) 또는 SOI(Silicon on insulator) 기판일 수 있다. 상기 기판(100)은 서로 대향하는 제1 면(100a) 및 제2 면(100b)을 가질 수 있다. 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)은 상기 기판(100)의 상기 제1 면(100a)에 평행한 제1 방향(D1) 및 제2 방향(D2)을 따라 이차원적으로 배열될 수 있다. 상기 제1 방향(D1) 및 상기 제2 방향(D2)은 서로 교차할 수 있다.
상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)은 일 예로, 상기 제1 방향(D1)으로 서로 이웃하는 제1 픽셀 영역(PXR1) 및 제2 펙셀 영역(PXR2), 상기 제1 픽셀 영역(PXR1)과 상기 제2 방향(D2)으로 이웃하는 제3 픽셀 영역(PXR3), 및 상기 제2 픽셀 영역(PXR2)과 상기 제2 방향(D2)으로 이웃하는 제4 픽셀 영역(PXR4)을 포함할 수 있다. 상기 제3 픽셀 영역(PXR3) 및 상기 제4 픽셀 영역(PXR4)은 상기 제1 방향(D1)으로 서로 이웃할 수 있다. 상기 제2 픽셀 영역(PXR2) 및 상기 제3 픽셀 영역(PXR3)은 서로 동일한 파장의 광을 센싱하도록 구성될 수 있다. 상기 제1 픽셀 영역(PXR1)은 상기 제2 및 제3 픽셀 영역들(PXR2, PXR3)과 다른 파장의 광을 센싱하도록 구성될 수 있다. 상기 제4 픽셀 영역(PXR4)은 상기 제1 내지 제3 픽셀 영역들(PXR1, PXR2, PXR3)과 다른 파장의 광을 센싱하도록 구성될 수 있다. 일 예로, 상기 제1 픽셀 영역(PXR1)은 적색광을 센싱하도록 구성될 수 있고, 상기 제2 및 제3 픽셀 영역들(PXR2, PXR3)은 녹색광을 센싱하도록 구성될 수 있고, 상기 제4 픽셀 영역(PXR4)은 청색광을 센싱하도록 구성될 수 있다.
상기 광전 변환층(10)은 상기 기판(100)을 관통하고 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4) 사이에 개재되는 깊은 소자분리패턴(150)을 더 포함할 수 있다. 상기 깊은 소자분리패턴(150)은 상기 기판(100)의 상기 제1 면(100a)에 수직한 제3 방향(D3)을 따라 상기 기판(100)을 관통할 수 있다. 상기 깊은 소자분리패턴(150)은 상기 기판(100)의 상기 제1 면(100a)으로부터 상기 기판(100)의 상기 제2 면(100b)을 향하여 연장될 수 있다. 상기 기판(100)의 상기 제1 면(100a)은 상기 깊은 소자분리패턴(150)의 제3 면(150a)을 노출할 수 있고, 상기 기판(100)의 상기 제2 면(100b)은 상기 깊은 소자분리패턴(150)의 제4 면(150b)을 노출할 수 있다. 상기 깊은 소자분리패턴(150)의 상기 제3 면(150a) 및 상기 제4 면(150b)은 상기 제3 방향(D3)으로 서로 대향할 수 있다. 상기 깊은 소자분리패턴(150)의 상기 제3 면(150a)은 상기 기판(100)의 상기 제1 면(100a)과 실질적으로 공면을 이룰 수 있고, 상기 깊은 소자분리패턴(150)의 상기 제4 면(150b)은 상기 기판(100)의 상기 제2 면(100b)과 실질적으로 공면을 이룰 수 있다. 상기 깊은 소자분리패턴(150)은 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4) 사이의 크로스 토크(cross-talk)를 방지할 수 있다.
상기 깊은 소자분리패턴(150)은, 평면에서 볼때, 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각을 둘러쌀 수 있다. 상기 깊은 소자분리패턴(150)은 상기 제1 방향(D1) 및 상기 제2 방향(D2)을 따라 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각을 둘러싸도록 연장될 수 있다. 상기 깊은 소자분리패턴(150)은 상기 제2 방향(D2)을 따라 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내로 연장되는 연장부(150E)을 포함할 수 있다. 일부 실시예들에 따르면, 상기 깊은 소자분리패턴(150)의 상기 연장부(150E)는 상기 깊은 소자분리패턴(150)의 일부로부터 상기 제2 방향(D2)으로 연장되어 상기 깊은 소자분리패턴(150)의 다른 일부에 연결될 수 있다.
상기 깊은 소자분리패턴(150)은 상기 기판(100)의 적어도 일부를 관통하는 반도체 패턴(154), 상기 반도체 패턴(154) 상의 매립 절연 패턴(156), 및 상기 반도체 패턴(154)과 상기 기판(100) 사이에 개재되는 측면 절연 패턴(152)을 포함할 수 있다. 상기 측면 절연 패턴(152)은 상기 반도체 패턴(154)의 측면으로부터 상기 매립 절연 패턴(156)의 측면 상으로 연장될 수 있다. 상기 반도체 패턴(154)은 불순물로 도핑된 반도체 물질을 포함할 수 있다. 상기 불순물은 P형 또는 N형의 도전형을 가질 수 있다. 일 예로, 상기 반도체 패턴(154)은 보론 도핑된 다결정 실리콘을 포함할 수 있다. 상기 매립 절연 패턴(156)은 일 예로, 실리콘 산화물, 실리콘 질화물 및/또는 실리콘 산질화물을 포함할 수 있다. 일부 실시예들에 따르면, 상기 측면 절연 패턴(152)은 절연 물질(일 예로, 실리콘 산화물, 실리콘 질화물 및/또는 실리콘 산질화물)을 포함하는 단일층일 수 있다.
도 4 및 도 5를 참조하면, 일부 실시예들에 따르면, 상기 측면 절연 패턴(152)은 상기 기판(100)과 상기 반도체 패턴(154) 사이에 차례로 적층된 제1 패턴(152A), 제2 패턴(152B) 및 제3 패턴(152C)을 포함하는 다층 구조를 가질 수 있다. 상기 제1 패턴(152A)은 상기 기판(100)에 인접할 수 있고, 상기 제3 패턴(152C)은 상기 반도체 패턴(154)에 인접할 수 있고, 상기 제2 패턴(152B)은 상기 제1 패턴(152A)과 상기 제3 패턴(152C) 사이에 개재될 수 있다. 상기 제1 내지 제3 패턴들(152A, 152B, 152C)의 각각은 상기 반도체 패턴(154)의 측면으로부터 상기 매립 절연 패턴(156)의 측면 상으로 연장될 수 있다. 일 예로, 상기 제1 패턴(152A) 및 상기 제3 패턴(152C)의 각각은 실리콘 산화물을 포함할 수 있고, 상기 제2 패턴(152B)은 실리콘 질화물을 포함할 수 있다. 다른 예로, 상기 제1 패턴(152A) 및 상기 제3 패턴(152C)의 각각은 실리콘 산화물을 포함할 수 있고, 상기 제2 패턴(152B)은 반도체 물질(일 예로, 다결정 실리콘)을 포함할 수 있다.
도 3 및 도 4를 다시 참조하면, 일부 실시예들에 따르면, 도시된 바와 달리, 상기 깊은 소자분리패턴(150)은 절연 물질(일 예로, 실리콘 산화물, 실리콘 질화물 및/또는 실리콘 산질화물)을 포함하는 단일 패턴일 수도 있다.
제1 광전변환영역(110a) 및 제2 광전변환영역(110b)이 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내에 배치될 수 있고, 각 픽셀 영역(PXR1/PXR2/PXR3/PXR4) 내에서 상기 제1 방향(D1)으로 서로 이웃할 수 있다. 상기 깊은 소자분리패턴(150)의 상기 연장부(150E)는 상기 제2 방향(D2)을 따라 각 픽셀 영역(PXR1/PXR2/PXR3/PXR4) 내로 연장될 수 있고, 상기 제1 광전변환영역(110a)과 상기 제2 광전변환영역(110b) 사이에 개재될 수 있다. 일부 실시예들에 따르면, 상기 깊은 소자분리패턴(150)의 상기 연장부(150E)는 각 픽셀 영역(PXR1/PXR2/PXR3/PXR4) 내에서 상기 제1 광전변환영역(110a)과 상기 제2 광전변환영역(110b)을 완전히 서로 분리할 수 있다.
상기 기판(100)은 제1 도전형을 가질 수 있고, 상기 제1 및 제2 광전변환영역들(110a, 110b)은 상기 제1 도전형과 다른 제2 도전형의 불순물이 도핑된 영역들일 수 있다. 일 예로, 상기 제1 도전형 및 상기 제2 도전형은 각각 P형 및 N형일 수 있다. 이 경우, 상기 제2 도전형의 불순물은 인, 비소, 비스무스, 및/또는 안티몬과 같은 N형 불순물을 포함할 수 있다. 상기 제1 및 제2 광전변환영역들(110a, 110b)의 각각은 상기 기판(100)과 PN접합을 이루어 포토다이오드를 구성할 수 있다. 일 예로, 상기 제1 광전변환영역(110a)은 상기 기판(100)과 PN접합을 이루어 제1 포토 다이오드(도 2의 PD1)를 구성할 수 있고, 상기 제2 광전변환영역(110b)은 상기 기판(100)과 PN접합을 이루어 제2 포토 다이오드(도 2의 PD2)를 구성할 수 있다. 각 픽셀 영역(PXR1/PXR2/PXR3/PXR4)은 상기 제1 포토 다이오드(도 2의 PD1) 및 상기 제2 포토 다이오드(도 2의 PD2)를 포함하는 단위 픽셀(도 2의 PX)에 대응할 수 있다. 일부 실시예들에 따르면, 상기 깊은 소자분리패턴(150)의 상기 반도체 패턴(154)은 상기 제1 도전형의 불순물(일 예로, P형 불순물)로 도핑된 반도체 물질을 포함할 수 있다.
얕은 소자분리패턴(105)이 상기 기판(100)의 상기 제1 면(100a)에 인접하게 배치될 수 있다. 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각은 상기 얕은 소자분리패턴(105)에 의해 정의되는 활성패턴(ACT)을 포함할 수 있다. 상기 얕은 소자분리패턴(105)은 일 예로, 실리콘 산화막, 실리콘 질화막 및 실리콘 산화질화막 중 적어도 하나를 포함할 수 있다. 상기 깊은 소자분리패턴(150)은 상기 얕은 소자분리패턴(105)을 관통하여 상기 기판(100) 내로 연장될 수 있다. 상기 활성패턴(ACT)의 일부는 상기 제1 광전변환영역(110a)과 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩할 수 있고, 상기 활성패턴(ACT)의 다른 일부는 상기 제2 광전변환영역(110b)과 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩할 수 있다.
상기 깊은 소자분리패턴(150)의 상기 매립 절연 패턴(156)은 상기 얕은 소자분리패턴(105) 내에 배치될 수 있다. 상기 매립 절연 패턴(156)은 상기 얕은 소자분리패턴(105)을 관통하여 상기 반도체 패턴(154)과 접촉할 수 있다. 상기 깊은 소자분리패턴(150)의 상기 측면 절연 패턴(152)은 상기 얕은 소자분리패턴(105)과 상기 매립 절연 패턴(156) 사이로 연장될 수 있다.
제1 전송 게이트 전극(TG1), 제1 플로팅 확산 영역(FD1), 제2 전송 게이트 전극(TG2) 및 제2 플로팅 확산 영역(FD2)이 각 픽셀 영역(PXR1/PXR2/PXR3/PXR4) 상에, 그리고 상기 기판(100)의 상기 제1 면(100a)에 인접하게 배치될 수 있다. 상기 제1 전송 게이트 전극(TG1) 및 상기 제1 플로팅 확산 영역(FD1)은 상기 활성패턴(ACT)의 상기 일부 상에 배치될 수 있고, 상기 제1 광전변환영역(110a)과 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩할 수 있다. 상기 제2 전송 게이트 전극(TG2) 및 상기 제2 플로팅 확산 영역(FD2)은 상기 활성패턴(ACT)의 상기 다른 일부 상에 배치될 수 있고, 상기 제2 광전변환영역(110b)과 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩할 수 있다.
상기 제1 전송 게이트 전극(TG1)의 하부는 상기 제1 광전변환영역(110a)을 향하여 상기 기판(100) 내부로 연장될 수 있고, 상기 제1 전송 게이트 전극(TG1)의 상부는 상기 활성패턴(ACT)의 상면(즉, 상기 기판(100)의 상기 제1 면(100a)) 위로 돌출될 수 있다. 상기 제2 전송 게이트 전극(TG2)의 하부는 상기 제2 광전변환영역(110b)을 향하여 상기 기판(100) 내부로 연장될 수 있고, 상기 제2 전송 게이트 전극(TG2)의 상부는 상기 활성패턴(ACT)의 상면(즉, 상기 기판(100)의 상기 제1 면(100a)) 위로 돌출될 수 있다. 상기 제1 플로팅 확산 영역(FD1) 및 상기 제2 플로팅 확산 영역(FD2)은 상기 기판(100)의 상기 제1 도전형과 다른 상기 제2 도전형의 불순물(일 예로, N형 불순물)이 도핑된 영역들일 수 있다.
상기 제1 전송 게이트 전극(TG1) 및 상기 제1 플로팅 확산 영역(FD1)은 도 2의 상기 제1 전송 트랜지스터(TX1)를 구성할 수 있다. 상기 제2 전송 게이트 전극(TG2) 및 상기 제2 플로팅 확산 영역(FD2)은 도 2의 상기 제2 전송 트랜지스터(TX2)를 구성할 수 있다.
제1 게이트 유전 패턴(GI1)이 상기 제1 전송 게이트 전극(TG1)과 상기 기판(100, 즉, 상기 활성패턴(ACT)) 사이에 개재될 수 있고, 제2 게이트 유전 패턴(GI2)이 상기 제2 전송 게이트 전극(TG2)과 상기 기판(100, 즉, 상기 활성패턴(ACT)) 사이에 개재될 수 있다.
상기 배선층(20)은 상기 기판(100)의 상기 제1 면(100a) 상에 배치될 수 있다. 상기 배선층(20)은 상기 기판(100)의 상기 제1 면(100a) 상에 차례로 적층된 제1 층간 절연막(210) 및 제2 층간 절연막(240)을 포함할 수 있다. 상기 제1 층간 절연막(210)은 상기 기판(100)의 상기 제1 면(100a) 상에 배치되어 상기 제1 및 제2 전송 게이트 전극들(TG1, TG2)을 덮을 수 있다. 상기 배선층(20)은 상기 제1 및 제2 전송 게이트 전극들(TG1, TG2), 및 상기 제1 및 제2 플로팅 확산 영역들(FD1, FD2)에 연결되는 콘택 플러그들(220), 및 상기 콘택 플러그들(220)에 연결되는 도전 라인들(230)을 더 포함할 수 있다. 상기 콘택 플러그들(220)은 상기 제1 층간 절연막(210)을 관통하여 상기 제1 및 제2 전송 게이트 전극들(TG1, TG2), 및 상기 제1 및 제2 플로팅 확산 영역들(FD1, FD2)에 전기적으로 연결될 수 있다. 상기 도전 라인들(230)은 상기 제2 층간 절연막(240) 내에 배치될 수 있다. 상기 콘택 플러그들(220) 중 적어도 일부는 상기 제2 층간 절연막(240) 내로 연장되어 상기 도전 라인들(230)에 연결될 수 있다. 상기 제1 층간 절연막(210) 및 상기 제2 층간 절연막(240)은 절연 물질을 포함할 수 있고, 상기 콘택 플러그들(220) 및 상기 도전 라인들(230)은 도전 물질을 포함할 수 있다.
상기 광 투과층(30)은 상기 기판(100)의 상기 제2 면(100b) 상에 배치될 수 있다. 상기 광 투과층(30)은 상기 기판(100)의 상기 제2 면(100b) 상에 배치되는 색 분리 렌즈 어레이(400)를 포함할 수 있다. 상기 색 분리 렌즈 어레이(400)는 상기 제3 방향(D3)을 따라 상기 기판(100) 및 상기 깊은 소자분리패턴(150)과 수직적으로 중첩할 수 있다.
상기 색 분리 렌즈 어레이(400)는 상기 기판(100)의 상기 제2 면(100b) 상의 스페이서층(340), 및 상기 스페이서층(340) 상에서 수평적으로(일 예로, 상기 제1 방향(D1) 및 상기 제2 방향(D2)으로, 또는, 상기 기판(100)의 상기 제1 면(100a)에 평행한 임의의 방향으로) 서로 이격되는 복수의 나노 포스트들(NP)을 포함할 수 있다. 상기 복수의 나노 포스트들(NP)의 각각은 상기 스페이서층(340)으로부터 상기 제3 방향(D3)으로 연장되는 기둥 형상을 가질 수 있다. 상기 색 분리 렌즈 어레이(400)는 입사광을 파장에 따라 분리할 수 있고, 서로 다른 파장을 갖는 광들이 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4) 중 서로 다른 픽셀 영역들로 조사되도록 구성될 수 있다. 일 예로, 상기 색 분리 렌즈 어레이(400)는 상기 입사광 중 제1 파장 광(일 예로, 적색광)이 상기 제1 픽셀 영역(PXR1)으로 조사되도록, 상기 입사광 중 제2 파장 광(일 예로, 녹색광)이 상기 제2 및 제3 픽셀 영역들(PXR2, PXR3)로 조사되도록, 그리고, 상기 입사광 중 제3 파장 광(일 예로, 청색광)이 상기 제4 픽셀 영역(PXR4)으로 조사되도록 구성될 수 있다.
일부 실시예들에 따르면, 상기 복수의 나노 포스트들(NP)의 각각은 수직적으로(일 예로, 상기 제3 방향(D3)으로) 서로 이격된 하부 포스트(LP) 및 상부 포스트(UP)를 포함할 수 있다. 상기 하부 포스트(LP)는 상기 스페이서층(340) 상에 복수 개로 제공될 수 있고, 복수의 하부 포스트들(LP)이 상기 스페이서층(340) 상에서 수평적으로(일 예로, 상기 제1 방향(D1) 및 상기 제2 방향(D2)으로, 또는, 상기 기판(100)의 상기 제1 면(100a)에 평행한 임의의 방향으로) 서로 이격될 수 있다. 상기 색 분리 렌즈 어레이(400)는 상기 스페이서층(340) 상에서 상기 하부 포스트들(LP) 사이의 공간을 채우는 하부 유전체층(350)을 더 포함할 수 있다. 상기 상부 포스트(UP)는 상기 하부 유전체층(350) 상에 복수 개로 제공될 수 있고, 복수의 상부 포스트들(UP)이 상기 하부 유전체층(350) 상에서 수평적으로(일 예로, 상기 제1 방향(D1) 및 상기 제2 방향(D2)으로, 또는, 상기 기판(100)의 상기 제1 면(100a)에 평행한 임의의 방향으로) 서로 이격될 수 있다. 상기 복수의 상부 포스트들(UP)은 상기 복수의 하부 포스트들(LP)에 각각 정렬될 수 있고, 상기 복수의 하부 포스트들(LP)과 각각 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩할 수 있다. 상기 색 분리 렌즈 어레이(400)는 상기 하부 유전체층(350) 상에서 상기 복수의 상부 포스트들(UP) 사이의 공간을 채우는 상부 유전체층(370)을 더 포함할 수 있다. 상기 색 분리 렌즈 어레이(400)는 상기 하부 유전체층(350)과 상기 상부 유전체층(370) 사이, 및 상기 복수의 하부 포스트들(LP)과 상기 복수의 상부 포스트들(UP) 사이에 개재하는 식각 정지막(360)을 더 포함할 수 있다.
상기 복수의 나노 포스트들(NP)은 상기 스페이서층(340), 상기 하부 유전체층(350) 및 상기 상부 유전체층(370)보다 굴절률이 높은 물질을 포함할 수 있다. 상기 복수의 나노 포스트들(NP)은 일 예로, 결정질 실리콘, 다결정 실리콘, 비정질 실리콘, III-V 화합물 반도체(GaP, GaN, GaAs 등), SiC, TiO2, 및 SiN 중 적어도 하나를 포함할 수 있다. 상기 스페이서층(340)은 상기 복수의 나노 포스트들(NP)보다 굴절률이 낮은 물질을 포함할 수 있고, 일 예로, 글래스(fused silica, BK7 등), Quartz, 고분자 물질(PMMA, SU-8 등) 및 플라스틱 중 적어도 하나를 포함할 수 있다. 상기 하부 유전체층(350) 및 상기 상부 유전체층(370)은 상기 복수의 나노 포스트들(NP)보다 굴절률이 낮은 유전물질을 포함할 수 있다. 상기 식각 정지막(360)을 일 예로, 알루미늄 산화물을 포함할 수 있다.
상기 광 투과층(30)은 상기 기판(100)의 상기 제2 면(100b)과 상기 색 분리 렌즈 어레이(400) 사이의 반사방지층(310), 및 상기 반사방지층(310)과 상기 색 분리 렌즈 어레이(400) 사이의 컬러 필터 어레이(320)를 더 포함할 수 있다. 상기 컬러 필터 어레이(320)는 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4) 상에 각각 배치되는 복수의 컬러 필터들(320)을 포함할 수 있다. 상기 복수의 컬러 필터들(320)의 각각은, 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각의 상기 제1 및 제2 광전변환영역들(110a, 110b)과 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩할 수 있다. 상기 반사방지층(310)은 상기 기판(100)의 상기 제2 면(100b)과 상기 컬러 필터 어레이(320) 사이에 개재될 수 있다. 상기 반사방지층(310)은 상기 기판(100)의 상기 제2 면(100b)으로 입사되는 광이 상기 제1 및 제2 광전변환 영역들(110a, 110b)에 원활히 도달할 수 있도록 상기 광의 반사를 방지할 수 있다. 상기 광 투과층(30)은 상기 복수의 컬러 필터들(320) 사이에 배치되는 그리드(330)를 더 포함할 수 있다. 상기 그리드(315)는 상기 기판(100)의 상기 제2 면(100b)으로 입사되는 광이 상기 제1 및 제2 광전변환영역들(110a, 110b) 내로 입사되도록 상기 광을 가이드할 수 있다. 상기 그리드(315)는 일 예로, 금속을 포함할 수 있다.
상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내에서, 상기 깊은 소자분리패턴(150)의 상기 제1 방향(D1)에 따른 폭(150w)은 상기 제1 방향(D1)으로 서로 바로 이웃하는 상기 깊은 소자분리패턴(150)의 부분들 사이의 이격거리(150sp)의 0.01배 내지 0.2배일 수 있다.
본 발명의 개념에 따르면, 상기 이미지 센서는 상기 색 분리 렌즈 어레이(400)를 포함할 수 있고, 상기 색 분리 렌즈 어레이(400)는 입사광의 파장을 분리하여 서로 다른 파장을 갖는 광들이 서로 다른 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)로 조사되도록 구성될 수 있다. 이에 따라, 입사광의 광 효율이 최대화될 수 있고, 상기 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 감도가 향상될 수 있다. 더하여, 상기 이미지 센서는 상기 픽셀 영역들(PXR1, PXR2, PXR3, PXR4) 사이에 개재되는 상기 깊은 소자분리패턴(150)을 더 포함할 수 있다. 이에 따라, 상기 픽셀 영역들(PXR1, PXR2, PXR3, PXR4) 사이의 크로스토크가 최소화될 수 있다. 상기 깊은 소자분리패턴(150)은 상기 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내로 연장되는 상기 연장부(150E)를 포함할 수 있고, 상기 깊은 소자분리패턴(150)의 상기 연장부(150E)는 상기 제1 광전변환영역(110a)과 상기 제2 광전변환영역(110b) 사이에 개재될 수 있다. 이에 따라, 상기 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내에서 상기 제1 광전변환영역(110a)과 상기 제2 광전변환영역(110b)로 입사되는 광의 간섭이 최소화될 수 있고, 그 결과, 상기 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각은 오포 포커스 픽셀로 기능할 수 있다.
따라서, 픽셀의 감도를 향상시킴과 동시에 픽셀들 사이의 크로스토크를 최소화할 수 있고 오토 포커스 기능을 구비한 이미지 센서가 제공될 수 있다.
도 6 내지 도 13은 본 발명의 일부 실시예들에 따른 이미지 센서의 평면도들이다. 도 6 내지 도 13에서, 도시의 간소화를 위해, 도 3의 나노 포스트들(NP)의 도시는 생략된다. 설명의 간소화를 위해, 도 3 내지 도 5를 참조하여 설명한 이미지 센서와 차이점을 주로 설명한다.
도 6을 참조하면, 상기 깊은 소자분리패턴(150)은 상기 제2 방향(D2)을 따라 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내로 연장되는 연장부(150E1, 150E2)을 포함할 수 있다. 일부 실시예들에 따르면, 상기 깊은 소자분리패턴(150)의 상기 연장부(150E1, 150E2)는 상기 제2 방향(D2)으로 서로 이격되는 제1 연장부(150E1) 및 제2 연장부(150E2)를 포함할 수 있다. 상기 제1 연장부(150E1)는 상기 깊은 소자분리패턴(150)의 일부로부터 상기 제2 방향(D2)의 반대방향을 따라 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내로 연장될 수 있고, 상기 제2 연장부(150E2)는 상기 깊은 소자분리패턴(150)의 다른 일부로부터 상기 제2 방향(D2)을 따라 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내로 연장될 수 있다. 상기 제1 픽셀 영역(PXR1) 내에서 상기 제1 연장부(150E1)와 상기 제2 연장부(150E2)는 상기 제2 방향(D2)을 따라 제1 거리(d1)로 이격될 수 있고, 상기 제2 픽셀 영역(PXR2) 내에서 상기 제1 연장부(150E1)와 상기 제2 연장부(150E2)는 상기 제2 방향(D2)을 따라 제2 거리(d2)로 이격될 수 있다. 상기 제3 픽셀 영역(PXR3) 내에서 상기 제1 연장부(150E1)와 상기 제2 연장부(150E2)는 상기 제2 방향(D2)을 따라 제3 거리(d3)로 이격될 수 있고, 상기 제4 픽셀 영역(PXR4) 내에서 상기 제1 연장부(150E1)와 상기 제2 연장부(150E2)는 상기 제2 방향(D2)을 따라 제4 거리(d4)로 이격될 수 있다. 일 예로, 상기 제1 내지 제4 거리들(d1, d2, d3, d4)은 서로 동일할 수 있다. 다른 예로, 상기 제1 내지 제4 거리들(d1, d2, d3, d4) 중 적어도 하나는 상기 제1 내지 제4 거리들(d1, d2, d3, d4) 중 나머지와 다를 수도 있다.
상기 제1 광전변환영역(110a) 및 상기 제2 광전변환영역(110b)은 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내에 배치될 수 있고, 각 픽셀 영역(PXR1/PXR2/PXR3/PXR4) 내에서 상기 제1 방향(D1)으로 서로 이웃할 수 있다. 일부 실시예들에 따르면, 상기 제1 광전변환영역(110a) 및 상기 제2 광전변환영역(110b)은 상기 깊은 소자분리패턴(150)의 상기 제1 및 제2 연장부들(150E1, 150E2) 사이로 연장되어 서로 연결될 수 있다.
상술한 차이를 제외하고, 본 실시예들에 따른 이미지 센서는 도 3 내지 도 5를 참조하여 설명한 이미지 센서와 실질적으로 동일하다.
도 4 및 도 7을 참조하면, 상기 제2 픽셀 영역(PXR2) 및 상기 제3 픽셀 영역(PXR3)은 서로 동일한 파장의 광을 센싱하도록 구성될 수 있다. 상기 색 분리 렌즈 어레이(400)를 포함하는 상기 이미지 센서의 경우, 상기 제2 픽셀 영역(PXR2)의 초점면에서의 전기장(F2)의 분포가 상기 제3 픽셀 영역(PXR3)의 초점면에서의 전기장(F3)의 분포와 다를 수 있다. 상기 초점면은 상기 기판(100)의 상기 제2 면(100b)에 인접할 수 있다. 일 예로, 상기 제2 픽셀 영역(PXR2) 및 상기 제3 픽셀 영역(PXR3)은 녹색광을 센싱하도록 구성될 수 있고, 상기 제2 픽셀 영역(PXR2)의 초점면에서의 전기장(F2)의 분포와 상기 제3 픽셀 영역(PXR3)의 초점면에서의 전기장(F3)의 분포는 기준선(SS)에 대해 서로 대칭될 수 있다. 상기 기준선(SS)은 상기 제1 방향(D1)을 X축으로, 상기 제2 방향(D2)을 Y축으로 할 때, Y=-X에 대응하는 선일 수 있다. 이 경우, 상기 제2 및 제3 픽셀 영역들(PXR2, PXR3)에서 상기 깊은 소자분리패턴(150)의 상기 연장부(150E1, 150E2)와 상기 전기장(F2, F3)의 중첩면적의 차이로 인해, 상기 제2 픽셀 영역(PXR2) 및 상기 제3 픽셀 영역(PXR3)에서의 신호 차이가 발생될 수 있다.
일부 실시예들에 따르면, 상기 제2 픽셀 영역(PXR2)에서 상기 깊은 소자분리패턴(150)의 상기 제1 연장부(150E1)와 상기 제2 연장부(150E2) 사이의 상기 제2 거리(d2)는 상기 제3 픽셀 영역(PXR3)에서 상기 깊은 소자분리패턴(150)의 상기 제1 연장부(150E1)와 상기 제2 연장부(150E2) 사이의 상기 제3 거리(d3)와 다를 수 있다. 상기 제2 및 제3 픽셀 영역들(PXR2, PXR3)에서, 상기 제2 거리(d2) 및 상기 제3 거리(d3)는 상기 전기장(F2, F3)과 상기 깊은 소자분리패턴(150)의 상기 연장부(150E1, 150E2)의 중첩면적이 실질적으로 동일하게 되도록 조절될 수 있다. 일 예로, 상기 제2 거리(d2)는 상기 제3 거리(d3)보다 클 수 있다. 이에 따라, 상기 제2 픽셀 영역(PXR2) 및 상기 제3 픽셀 영역(PXR3)에서의 신호 차이가 최소화될 수 있다.
상술한 차이를 제외하고, 본 실시예들에 따른 이미지 센서는 도 6을 참조하여 설명한 이미지 센서와 실질적으로 동일하다.
도 8을 참조하면, 일부 실시예들에 따르면, 상기 깊은 소자분리패턴(150)은 상기 제1 방향(D1) 또는 상기 제2 방향(D2)을 따라 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내로 연장되는 연장부(150E)을 포함할 수 있다. 일 예로, 상기 깊은 소자분리패턴(150)의 상기 연장부(150E)는 상기 제1 방향(D1)을 따라 상기 제1 및 제2 픽셀 영역들(PXR1, PXR2)의 각각 내로 연장될 수 있고, 상기 제2 방향(D2)을 따라 상기 제3 및 제4 픽셀 영역들(PXR3, PXR4)의 각각 내로 연장될 수 있다. 상기 깊은 소자분리패턴(150)의 상기 연장부(150E)는 상기 깊은 소자분리패턴(150)의 일부로부터 상기 제1 방향(D1) 또는 상기 제2 방향(D2)으로 연장되어 상기 깊은 소자분리패턴(150)의 다른 일부에 연결될 수 있다.
상기 제1 및 제2 픽셀 영역들(PXR1, PXR2)의 각각 내에서, 상기 제1 광전변환영역(110a)과 상기 제2 광전변환영역(110b)은 상기 제2 방향(D2)으로 서로 이웃할 수 있다. 상기 제1 및 제2 픽셀 영역들(PXR1, PXR2)의 각각 내에서, 상기 깊은 소자분리패턴(150)의 상기 연장부(150E)는 상기 제1 방향(D1)으로 연장되어 상기 제1 광전변환영역(110a)과 상기 제2 광전변환영역(110b) 사이에 개재될 수 있고, 상기 제1 광전변환영역(110a)과 상기 제2 광전변환영역(110b)을 완전히 분리할 수 있다. 상기 제3 및 제4 픽셀 영역들(PXR3, PXR4)의 각각 내에서, 상기 제1 광전변환영역(110a)과 상기 제2 광전변환영역(110b)은 상기 제1 방향(D1)으로 서로 이웃할 수 있다. 상기 제3 및 제4 픽셀 영역들(PXR3, PXR4)의 각각 내에서, 상기 깊은 소자분리패턴(150)의 상기 연장부(150E)는 상기 제2 방향(D2)으로 연장되어 상기 제1 광전변환영역(110a)과 상기 제2 광전변환영역(110b) 사이에 개재될 수 있고, 상기 제1 광전변환영역(110a)과 상기 제2 광전변환영역(110b)을 완전히 분리할 수 있다.
본 실시예들에 따르면, 상기 제2 픽셀 영역(PXR2) 내 상기 깊은 소자분리패턴(150)의 상기 연장부(150E)는 상기 기준선(SS)에 대해 상기 제3 픽셀 영역(PXR3) 내 상기 깊은 소자분리패턴(150)의 상기 연장부(150E)와 대칭될 수 있다. 이 경우, 상기 제2 및 제3 픽셀 영역들(PXR2, PXR3)에서, 도 7의 상기 전기장(F2, F3)과 상기 깊은 소자분리패턴(150)의 상기 연장부(150E)의 중첩면적은 실질적으로 동일할 수 있다. 이에 따라, 상기 제2 픽셀 영역(PXR2) 및 상기 제3 픽셀 영역(PXR3)에서의 신호 차이가 최소화될 수 있다.
상술한 차이를 제외하고, 본 실시예들에 따른 이미지 센서는 도 3 내지 도 5를 참조하여 설명한 이미지 센서와 실질적으로 동일하다.
도 9를 참조하면, 일부 실시예들에 따르면, 상기 깊은 소자분리패턴(150)은 상기 제1 방향(D1) 또는 상기 제2 방향(D2)을 따라 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내로 연장되는 연장부(150E1, 150E2)을 포함할 수 있다. 상기 깊은 소자분리패턴(150)의 상기 연장부(150E1, 150E2)는 상기 제1 방향(D1) 또는 상기 제2 방향(D2)으로 서로 이격되는 제1 연장부(150E1) 및 제2 연장부(150E2)를 포함할 수 있다.
상기 제1 및 제2 픽셀 영역들(PXR1, PXR2)의 각각 내에서, 상기 제1 연장부(150E1) 및 상기 제2 연장부(150E2)는 상기 제1 방향(D1)으로 서로 이격될 수 있다. 상기 제1 및 제2 픽셀 영역들(PXR1, PXR2)의 각각 내에서, 상기 제1 연장부(150E1)는 상기 깊은 소자분리패턴(150)의 일부로부터 상기 제1 방향(D1)을 따라 상기 제1 및 제2 픽셀 영역들(PXR1, PXR2)의 각각 내로 연장될 수 있고, 상기 제2 연장부(150E2)는 상기 깊은 소자분리패턴(150)의 다른 일부로부터 상기 제1 방향(D1)의 반대방향을 따라 상기 제1 및 제2 픽셀 영역들(PXR1, PXR2)의 각각 내로 연장될 수 있다. 상기 제1 및 제2 픽셀 영역들(PXR1, PXR2)의 각각 내에서, 상기 제1 광전변환영역(110a)과 상기 제2 광전변환영역(110b)은 상기 제2 방향(D2)으로 서로 이웃할 수 있고, 상기 제1 및 제2 연장부들(150E1, 150E2) 사이로 연장되어 서로 연결될 수 있다.
상기 제3 및 제4 픽셀 영역들(PXR3, PXR4)의 각각 내에서, 상기 제1 연장부(150E1) 및 상기 제2 연장부(150E2)는 상기 제2 방향(D2)으로 서로 이격될 수 있다. 상기 제3 및 제4 픽셀 영역들(PXR3, PXR4)의 각각 내에서, 상기 제1 연장부(150E1)는 상기 깊은 소자분리패턴(150)의 일부로부터 상기 제2 방향(D2)의 반대방향을 따라 상기 제3 및 제4 픽셀 영역들(PXR3, PXR4)의 각각 내로 연장될 수 있고, 상기 제2 연장부(150E2)는 상기 깊은 소자분리패턴(150)의 다른 일부로부터 상기 제2 방향(D2)을 따라 상기 제3 및 제4 픽셀 영역들(PXR3, PXR4)의 각각 내로 연장될 수 있다. 상기 제3 및 제4 픽셀 영역들(PXR3, PXR4)의 각각 내에서, 상기 제1 광전변환영역(110a)과 상기 제2 광전변환영역(110b)은 상기 제1 방향(D1)으로 서로 이웃할 수 있고, 상기 제1 및 제2 연장부들(150E1, 150E2) 사이로 연장되어 서로 연결될 수 있다.
본 실시예들에 따르면, 상기 제2 픽셀 영역(PXR2) 내 상기 깊은 소자분리패턴(150)의 상기 연장부(150E1, 150E2)는 상기 기준선(SS)에 대해 상기 제3 픽셀 영역(PXR3) 내 상기 깊은 소자분리패턴(150)의 상기 연장부(150E1, 150E2)와 대칭될 수 있다. 이 경우, 상기 제2 및 제3 픽셀 영역들(PXR2, PXR3)에서, 도 7의 상기 전기장(F2, F3)과 상기 깊은 소자분리패턴(150)의 상기 연장부(150E1, 150E2)의 중첩면적이 실질적으로 동일할 수 있다. 이에 따라, 상기 제2 픽셀 영역(PXR2) 및 상기 제3 픽셀 영역(PXR3)에서의 신호 차이가 최소화될 수 있다.
상술한 차이를 제외하고, 본 실시예들에 따른 이미지 센서는 도 3 내지 도 5를 참조하여 설명한 이미지 센서와 실질적으로 동일하다.
도 10을 참조하면, 일부 실시예들에 따르면, 상기 깊은 소자분리패턴(150)은 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내로 연장되는 연장부(150E)을 포함할 수 있다. 상기 깊은 소자분리패턴(150)의 상기 연장부(150E)는 상기 기판(100)의 상기 제1 면(100a)에 평행하고 상기 제1 방향(D1) 및 상기 제2 방향(D2)에 교차하는 방향(일 예로, 대각 방향)을 따라 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내로 연장될 수 있다. 일 예로, 상기 깊은 소자분리패턴(150)의 상기 연장부(150E)는 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각의 내부를 상기 대각 방향으로 가로지를 수 있다. 상기 연장부(150E)는 상기 깊은 소자분리패턴(150)의 일부로부터 상기 대각 방향으로 연장되어 상기 깊은 소자분리패턴(150)의 다른 일부에 연결될 수 있다.
상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내에서, 상기 제1 광전변환영역(110a)과 상기 제2 광전변환영역(110b)은 상기 기판(100)의 상기 제1 면(100a)에 평행하고 상기 대각 방향에 수직한 방향으로 서로 이웃할 수 있다. 상기 깊은 소자분리패턴(150)의 상기 연장부(150E)는 상기 대각 방향으로 연장되어 상기 제1 광전변환영역(110a)과 상기 제2 광전변환영역(110b) 사이에 개재될 수 있고, 상기 제1 광전변환영역(110a)과 상기 제2 광전변환영역(110b)을 완전히 분리할 수 있다.
본 실시예들에 따르면, 상기 제2 픽셀 영역(PXR2) 내 상기 깊은 소자분리패턴(150)의 상기 연장부(150E), 및 상기 제3 픽셀 영역(PXR3) 내 상기 깊은 소자분리패턴(150)의 상기 연장부(150E)는 상기 대각 방향으로 기울어질 수 있고, 서로 원점 대칭될 수 있다. 이 경우, 상기 제2 및 제3 픽셀 영역들(PXR2, PXR3)에서, 도 7의 상기 전기장(F2, F3)과 상기 깊은 소자분리패턴(150)의 상기 연장부(150E)의 중첩면적은 실질적으로 동일할 수 있다. 이에 따라, 상기 제2 픽셀 영역(PXR2) 및 상기 제3 픽셀 영역(PXR3)에서의 신호 차이가 최소화될 수 있다.
상술한 차이를 제외하고, 본 실시예들에 따른 이미지 센서는 도 3 내지 도 5를 참조하여 설명한 이미지 센서와 실질적으로 동일하다.
도 11을 참조하면, 일부 실시예들에 따르면, 상기 깊은 소자분리패턴(150)은 상기 대각 방향을 따라 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내로 연장되는 연장부(150E1, 150E2)을 포함할 수 있다. 상기 깊은 소자분리패턴(150)의 상기 연장부(150E1, 150E2)는 상기 대각 방향으로 서로 이격되는 제1 연장부(150E1) 및 제2 연장부(150E2)를 포함할 수 있다.
상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내에서, 상기 제1 연장부(150E1) 및 상기 제2 연장부(150E2)는 상기 대각 방향으로 서로 이격될 수 있다. 상기 제1 연장부(150E1)는 상기 깊은 소자분리패턴(150)의 일부로부터 상기 대각 방향을 따라 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내로 연장될 수 있고, 상기 제2 연장부(150E2)는 상기 깊은 소자분리패턴(150)의 다른 일부로부터 상기 대각 방향의 반대방향을 따라 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내로 연장될 수 있다. 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내에서, 상기 제1 광전변환영역(110a)과 상기 제2 광전변환영역(110b)은 상기 대각 방향에 수직한 상기 방향으로 서로 이웃할 수 있고, 상기 제1 및 제2 연장부들(150E1, 150E2) 사이로 연장되어 서로 연결될 수 있다.
본 실시예들에 따르면, 상기 제2 픽셀 영역(PXR2) 내 상기 깊은 소자분리패턴(150)의 상기 연장부(150E1, 150E2), 및 상기 제3 픽셀 영역(PXR3) 내 상기 깊은 소자분리패턴(150)의 상기 연장부(150E1, 150E2)는 상기 대각 방향으로 기울어질 수 있고, 서로 원점 대칭될 수 있다. 이 경우, 상기 제2 및 제3 픽셀 영역들(PXR2, PXR3)에서, 도 7의 상기 전기장(F2, F3)과 상기 깊은 소자분리패턴(150)의 상기 연장부(150E1, 150E2)의 중첩면적은 실질적으로 동일할 수 있다. 이에 따라, 상기 제2 픽셀 영역(PXR2) 및 상기 제3 픽셀 영역(PXR3)에서의 신호 차이가 최소화될 수 있다.
상술한 차이를 제외하고, 본 실시예들에 따른 이미지 센서는 도 3 내지 도 5를 참조하여 설명한 이미지 센서와 실질적으로 동일하다.
도 12를 참조하면, 일부 실시예들에 따르면, 상기 깊은 소자분리패턴(150)의 상기 연장부(150E)는 상기 기판(100)의 상기 제1 면(100a)에 평행하고 상기 제1 방향(D1) 및 상기 제2 방향(D2)에 교차하는 방향(일 예로, 상기 대각 방향)을 따라 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내로 연장될 수 있다. 상기 연장부(150E)는 상기 깊은 소자분리패턴(150)의 일부로부터 상기 대각 방향으로 연장되어 상기 깊은 소자분리패턴(150)의 다른 일부에 연결될 수 있다.
본 실시예들에 따르면, 상기 제2 픽셀 영역(PXR2) 내 상기 깊은 소자분리패턴(150)의 상기 연장부(150E), 및 상기 제3 픽셀 영역(PXR3) 내 상기 깊은 소자분리패턴(150)의 상기 연장부(150E)는 상기 대각 방향으로 기울어질 수 있고, 상기 기준선(SS)에 대하여 서로 대칭될 수 있다. 이 경우, 상기 제2 및 제3 픽셀 영역들(PXR2, PXR3)에서, 도 7의 상기 전기장(F2, F3)과 상기 깊은 소자분리패턴(150)의 상기 연장부(150E)의 중첩면적은 실질적으로 동일할 수 있다. 이에 따라, 상기 제2 픽셀 영역(PXR2) 및 상기 제3 픽셀 영역(PXR3)에서의 신호 차이가 최소화될 수 있다. 상술한 차이를 제외하고, 본 실시예들에 따른 이미지 센서는 도 10을 참조하여 설명한 이미지 센서와 실질적으로 동일하다.
도 13을 참조하면, 일부 실시예들에 따르면, 상기 깊은 소자분리패턴(150)은 상기 대각 방향을 따라 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내로 연장되는 연장부(150E1, 150E2)을 포함할 수 있다. 상기 깊은 소자분리패턴(150)의 상기 연장부(150E1, 150E2)는 상기 대각 방향으로 서로 이격되는 제1 연장부(150E1) 및 제2 연장부(150E2)를 포함할 수 있다. 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내에서, 상기 제1 연장부(150E1) 및 상기 제2 연장부(150E2)는 상기 대각 방향으로 서로 이격될 수 있다.
본 실시예들에 따르면, 상기 제2 픽셀 영역(PXR2) 내 상기 깊은 소자분리패턴(150)의 상기 연장부(150E1, 150E2), 및 상기 제3 픽셀 영역(PXR3) 내 상기 깊은 소자분리패턴(150)의 상기 연장부(150E1, 150E2)는 상기 대각 방향으로 기울어질 수 있고, 상기 기준선(SS)에 대해 서로 대칭될 수 있다. 이 경우, 상기 제2 및 제3 픽셀 영역들(PXR2, PXR3)에서, 도 7의 상기 전기장(F2, F3)과 상기 깊은 소자분리패턴(150)의 상기 연장부(150E1, 150E2)의 중첩면적은 실질적으로 동일할 수 있다. 이에 따라, 상기 제2 픽셀 영역(PXR2) 및 상기 제3 픽셀 영역(PXR3)에서의 신호 차이가 최소화될 수 있다. 상술한 차이를 제외하고, 본 실시예들에 따른 이미지 센서는 도 11을 참조하여 설명한 이미지 센서와 실질적으로 동일하다.
도 14는 본 발명의 일부 실시예들에 따른 이미지 센서의 단위 픽셀의 회로도이다. 설명의 간소화를 위해, 도 2를 참조하여 설명한 회로도와 차이점을 주로 설명한다.
도 14를 참조하면, 상기 픽셀들(PX)의 각각은 제1 내지 제4 광전변환소자들(PD1, PD2, PD3, PD4), 제1 내지 제4 전송 트랜지스터들(TX1, TX2, TX3, TX4), 및 로직 트랜지스터들(RX, SX, DX)을 포함할 수 있다. 상기 제1 내지 제4 전송 트랜지스터들(TX1, TX2, TX3, TX4)은 각각 제1 내지 제4 전송 게이트들(TG1, TG2, TG3, TG4)을 포함할 수 있다.
상기 제1 내지 제4 광전변환소자들(PD1, PD2, PD3, PD4)은 외부에서 입사된 빛의 양에 비례하여 광전하들을 생성 및 축적할 수 있고, P형 불순물 영역과 N형 불순물 영역을 포함하는 포토다이오드들일 수 있다. 상기 제1 전송 트랜지스터(TX1)는 상기 제1 광전변환 소자(PD1)에서 생성된 전하를 상기 플로팅 확산 영역(FD)으로 전송할 수 있고, 상기 제2 전송 트랜지스터(TX2)는 상기 제2 광전변환 소자(PD2)에서 생성된 전하를 상기 플로팅 확산 영역(FD)으로 전송할 수 있다. 상기 제3 전송 트랜지스터(TX3)는 상기 제3 광전변환 소자(PD3)에서 생성된 전하를 상기 플로팅 확산 영역(FD)으로 전송할 수 있고, 상기 제4 전송 트랜지스터(TX4)는 상기 제4 광전변환 소자(PD4)에서 생성된 전하를 상기 플로팅 확산 영역(FD)으로 전송할 수 있다. 상기 플로팅 확산 영역(FD)은 상기 제1 내지 제4 광전변환소자들(PD1, PD2, PD3, PD4)에서 생성된 전하를 전송 받아 누적적으로 저장할 수 있다.
상술한 차이를 제외하고, 본 실시예들에 따른 단위 픽셀(PX)은 도 2의 단위 픽셀(PX)과 실질적으로 동일하다.
도 15는 본 발명의 일부 실시예들에 따른 이미지 센서의 평면도이고, 도 16은 도 15의 I-I'에 따른 단면도이다. 설명의 간소화를 위해, 도 3 내지 도 5를 참조하여 설명한 이미지 센서와 차이점을 주로 설명한다.
도 15 및 도 16을 참조하면, 일부 실시예들에 따르면, 상기 깊은 소자분리패턴(150)은 상기 제1 방향(D1) 및 상기 제2 방향(D2)을 따라 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내로 연장되는 연장부(150E)을 포함할 수 있다. 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내에서, 상기 깊은 소자분리패턴(150)의 상기 연장부(150E)는 상기 제2 방향(D2)을 따라 연장되는 제1 부분(150P1), 및 상기 제1 방향(D1)을 따라 연장되는 제2 부분(150P2)을 포함할 수 있다. 상기 제1 부분(P1)은 상기 깊은 소자분리패턴(150)의 일부로부터 상기 제2 방향(D2)으로 연장되어 상기 깊은 소자분리패턴(150)의 다른 일부에 연결될 수 있고, 상기 제2 부분(P2)은 상기 깊은 소자분리패턴(150)의 일부로부터 상기 제1 방향(D1)으로 연장되어 상기 깊은 소자분리패턴(150)의 다른 일부에 연결될 수 있다.
제1 광전변환영역(110a), 제2 광전변환영역(110b), 제3 광전변환영역(110c) 및 제4 광전변환영역(110d)이 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내에 배치될 수 있고, 상기 제1 방향(D1) 및 상기 제2 방향(D2)으로 서로 이웃할 수 있다. 상기 제1 광전변환영역(110a) 및 상기 제2 광전변환영역(110b)은 상기 제1 방향(D1)으로 서로 이웃할 수 있다. 상기 제3 광전변환영역(110c)은 상기 제2 방향(D2)을 따라 상기 제1 광전변환영역(110a)과 이웃할 수 있고, 상기 제4 광전변환영역(110d)은 상기 제2 방향(D2)을 따라 상기 제2 광전변환영역(110b)과 이웃할 수 있다. 상기 제3 광전변환영역(110c) 및 상기 제4 광전변환영역(110d)은 상기 제1 방향(D1)으로 서로 이웃할 수 있다.
상기 깊은 소자분리패턴(150)의 상기 연장부(150E)는 상기 제1 내지 제4 광전변환영역들(110a, 110b, 110c, 110d) 사이에 개재될 수 있다. 상기 연장부(150E)의 상기 제1 부분(150P1)은 상기 제2 방향(D2)으로 연장되어 상기 제1 광전변환영역(110a) 및 상기 제2 광전변환영역(110b) 사이, 및 상기 제3 광전변환영역(110c) 및 상기 제4 광전변환영역(110d) 사이에 개재될 수 있다. 상기 연장부(150E)의 상기 제2 부분(150P2)은 상기 제1 방향(D1)으로 연장되어 상기 제1 광전변환영역(110a) 및 상기 제3 광전변환영역(110c) 사이, 및 상기 제2 광전변환영역(110b) 및 상기 제4 광전변환영역(110d) 사이에 개재될 수 있다. 일부 실시예들에 따르면, 상기 깊은 소자분리패턴(150)의 상기 연장부(150E)는 각 픽셀 영역(PXR1/PXR2/PXR3/PXR4) 내에서 상기 제1 내지 제4 광전변환영역들(110a, 110b, 110c, 110d)을 완전히 서로 분리할 수 있다.
상기 기판(100)은 제1 도전형을 가질 수 있고, 상기 제1 내지 제4 광전변환영역들(110a, 110b, 110c, 110d)은 상기 제1 도전형과 다른 제2 도전형의 불순물이 도핑된 영역들일 수 있다. 상기 제1 내지 제4 광전변환영역들(110a, 110b, 110c, 110d)의 각각은 상기 기판(100)과 PN접합을 이루어 포토다이오드를 구성할 수 있다. 일 예로, 상기 제1 광전변환영역(110a)은 상기 기판(100)과 PN접합을 이루어 제1 포토 다이오드(도 14의 PD1)를 구성할 수 있고, 상기 제2 광전변환영역(110b)은 상기 기판(100)과 PN접합을 이루어 제2 포토 다이오드(도 14의 PD2)를 구성할 수 있다. 상기 제3 광전변환영역(110c)은 상기 기판(100)과 PN접합을 이루어 제3 포토 다이오드(도 14의 PD3)를 구성할 수 있고, 상기 제4 광전변환영역(110d)은 상기 기판(100)과 PN접합을 이루어 제4 포토 다이오드(도 14의 PD4)를 구성할 수 있다. 각 픽셀 영역(PXR1/PXR2/PXR3/PXR4)은 상기 제1 내지 제4 포토 다이오드들(도 14의 PD1, PD2, PD3, PD4)을 포함하는 단위 픽셀(도 14의 PX)에 대응할 수 있다.
제1 전송 게이트 전극(TG1) 및 제1 플로팅 확산 영역(FD1)이 상기 기판(100)의 상기 제1 면(100a)에 인접하게 배치될 수 있고, 상기 제1 광전변환영역(110a)과 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩할 수 있다. 제2 전송 게이트 전극(TG2) 및 제2 플로팅 확산 영역(FD2)이 상기 기판(100)의 상기 제1 면(100a)에 인접하게 배치될 수 있고, 상기 제2 광전변환영역(110b)과 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩할 수 있다. 제3 전송 게이트 전극(TG3) 및 제3 플로팅 확산 영역(FD3)이 상기 기판(100)의 상기 제1 면(100a)에 인접하게 배치될 수 있고, 상기 제3 광전변환영역(110c)과 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩할 수 있다. 제4 전송 게이트 전극(TG4) 및 제4 플로팅 확산 영역(FD4)이 상기 기판(100)의 상기 제1 면(100a)에 인접하게 배치될 수 있고, 상기 제4 광전변환영역(110d)과 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩할 수 있다. 상기 제1 전송 게이트 전극(TG1) 및 상기 제1 플로팅 확산 영역(FD1)은 도 14의 상기 제1 전송 트랜지스터(TX1)를 구성할 수 있고, 상기 제2 전송 게이트 전극(TG2) 및 상기 제2 플로팅 확산 영역(FD2)은 도 14의 상기 제2 전송 트랜지스터(TX2)를 구성할 수 있다. 상기 제3 전송 게이트 전극(TG3) 및 상기 제3 플로팅 확산 영역(FD3)은 도 14의 상기 제3 전송 트랜지스터(TX3)를 구성할 수 있고, 상기 제4 전송 게이트 전극(TG4) 및 상기 제4 플로팅 확산 영역(FD4)은 도 14의 상기 제4 전송 트랜지스터(TX4)를 구성할 수 있다.
제1 내지 제4 게이트 유전 패턴들(GI1, GI2, GI3, GI4)이 상기 제1 내지 제4 전송 게이트 전극들(TG1, TG2, TG3, TG4)과 상기 기판(100, 즉, 상기 활성패턴(ACT)) 사이에 개재될 수 있다. 상기 제1 층간 절연막(210)은 상기 기판(100)의 상기 제1 면(100a) 상에 배치되어 상기 제1 내지 제4 전송 게이트 전극들(TG1, TG2, TG3, TG4)을 덮을 수 있다. 상기 콘택 플러그들(220)은 상기 제1 층간 절연막(210)을 관통하여 상기 제1 내지 제4 전송 게이트 전극들(TG1, TG2, TG3, TG4), 및 상기 제1 내지 제4 플로팅 확산 영역들(FD1, FD2, FD3, FD4)에 전기적으로 연결될 수 있다.
상기 복수의 컬러 필터들(320)의 각각은, 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각의 상기 제1 내지 제4 광전변환영역들(110a, 110b, 110c, 110d)과 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩할 수 있다.
상술한 차이를 제외하고, 본 실시예들에 따른 이미지 센서는 도 3 내지 도 5를 참조하여 설명한 이미지 센서와 실질적으로 동일하다.
도 17 및 도 18은 본 발명의 일부 실시예들에 따른 이미지 센서의 평면도들이다. 도 17 및 도 18에서, 도시의 간소화를 위해, 도 15의 나노 포스트들(NP)의 도시는 생략된다. 설명의 간소화를 위해, 도 15 및 도 16을 참조하여 설명한 이미지 센서와 차이점을 주로 설명한다.
도 17을 참조하면, 일부 실시예들에 따르면, 상기 깊은 소자분리패턴(150)은 상기 제1 방향(D1) 및 상기 제2 방향(D2)을 따라 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내로 연장되는 연장부(150E1, 150E2, 150E3, 150E4)을 포함할 수 있다. 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내에서, 상기 깊은 소자분리패턴(150)의 상기 연장부(150E1, 150E2, 150E3, 150E4)는 상기 제2 방향(D2)으로 서로 이격되는 제1 연장부(150E1)와 제2 연장부(150E2), 및 상기 제1 방향(D1)으로 서로 이격되는 제3 연장부(150E3)와 제4 연장부(150E4)를 포함할 수 있다. 상기 제1 연장부(150E1)는 상기 깊은 소자분리패턴(150)의 일부로부터 상기 제2 방향(D2)의 반대방향을 따라 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내로 연장될 수 있고, 상기 제2 연장부(150E2)는 상기 깊은 소자분리패턴(150)의 다른 일부로부터 상기 제2 방향(D2)을 따라 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내로 연장될 수 있다. 상기 제3 연장부(150E3)는 상기 깊은 소자분리패턴(150)의 일부로부터 상기 제1 방향(D1)을 따라 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내로 연장될 수 있고, 상기 제4 연장부(150E4)는 상기 깊은 소자분리패턴(150)의 다른 일부로부터 상기 제1 방향(D1)의 반대방향을 따라 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내로 연장될 수 있다.
상기 제1 픽셀 영역(PXR1) 내에서, 상기 제1 연장부(150E1)와 상기 제2 연장부(150E2)는 상기 제2 방향(D2)을 따라 제1 거리(d1)로 이격될 수 있고, 상기 제3 연장부(150E3)와 상기 제4 연장부(150E4)는 상기 제1 방향(D1)을 따라 제5 거리(d5)로 이격될 수 있다. 상기 제2 픽셀 영역(PXR2) 내에서, 상기 제1 연장부(150E1)와 상기 제2 연장부(150E2)는 상기 제2 방향(D2)을 따라 제2 거리(d2)로 이격될 수 있고, 상기 제3 연장부(150E3)와 상기 제4 연장부(150E4)는 상기 제1 방향(D1)을 따라 제6 거리(d6)로 이격될 수 있다. 상기 제3 픽셀 영역(PXR3) 내에서, 상기 제1 연장부(150E1)와 상기 제2 연장부(150E2)는 상기 제2 방향(D2)을 따라 제3 거리(d3)로 이격될 수 있고, 상기 제3 연장부(150E3)와 상기 제4 연장부(150E4)는 상기 제1 방향(D1)을 따라 제7 거리(d7)로 이격될 수 있다. 상기 제4 픽셀 영역(PXR4) 내에서, 상기 제1 연장부(150E1)와 상기 제2 연장부(150E2)는 상기 제2 방향(D2)을 따라 제4 거리(d4)로 이격될 수 있고, 상기 제3 연장부(150E3)와 상기 제4 연장부(150E4)는 상기 제1 방향(D1)을 따라 제8 거리(d8)로 이격될 수 있다.
일 예로, 상기 제1 내지 제4 거리들(d1, d2, d3, d4)은 서로 동일할 수 있다. 다른 예로, 상기 제1 내지 제4 거리들(d1, d2, d3, d4) 중 적어도 하나는 상기 제1 내지 제4 거리들(d1, d2, d3, d4) 중 나머지와 다를 수도 있다. 일 예로, 상기 제5 내지 제8 거리들(d5, d6, d7, d8)은 서로 동일할 수 있다. 다른 예로, 상기 제5 내지 제8 거리들(d5, d6, d7, d8) 중 적어도 하나는 상기 제5 내지 제8 거리들(d5, d6, d7, d8) 중 나머지와 다를 수도 있다.
상기 제1 내지 제4 광전변환영역들(110a, 110b, 110c, 110d)이 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내에 배치될 수 있고, 상기 제1 방향(D1) 및 상기 제2 방향(D2)으로 서로 이웃할 수 있다. 일부 실시예들에 따르면, 상기 제1 내지 제4 광전변환영역들(110a, 110b, 110c, 110d)은 상기 깊은 소자분리패턴(150)의 상기 제1 내지 제4 연장부들(150E1, 150E2, 150E3, 150E4) 사이로 연장되어 서로 연결될 수 있다. 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내에서, 상기 제1 연장부(150E1)는 상기 제1 광전변환영역(110a) 및 상기 제2 광전변환영역(110b) 사이에 개재될 수 있고, 상기 제2 연장부(150E2)는 상기 제3 광전변환영역(110c) 및 상기 제4 광전변환영역(110d) 사이에 개재될 수 있다. 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내에서, 상기 제3 연장부(150E3)는 상기 제1 광전변환영역(110a) 및 상기 제3 광전변환영역(110c) 사이에 개재될 수 있고, 상기 제4 연장부(150E4)는 상기 제2 광전변환영역(110b) 및 상기 제4 광전변환영역(110d) 사이에 개재될 수 있다.
상술한 차이를 제외하고, 본 실시예들에 따른 이미지 센서는 도 15 및 도 16을 참조하여 설명한 이미지 센서와 실질적으로 동일하다.
도 18을 참조하면, 일부 실시예들에 따르면, 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 초점면에서 전기장(F1, F2, F3, F4)의 분포는 서로 다를 수 있다. 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)에서, 상기 제1 내지 제8 거리들(d1, d2, d3, d4, d5, d6, d7, d8)은 상기 깊은 소자분리패턴(150)의 상기 제1 내지 제4 연장부들(150E1, 150E2, 150E3, 150E4)과 상기 전기장(F1, F2, F3, F4)의 중첩면적이 실질적으로 동일하게 되도록 조절될 수 있다. 일 예로, 상기 제1 내지 제4 거리들(d1, d2, d3, d4)은 서로 다를 수 있고, 상기 제5 내지 제8 거리들(d5, d6, d7, d8)은 서로 다를 수 있다. 이 경우, 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)에서의 신호 차이가 최소화될 수 있다. 상술한 차이를 제외하고, 본 실시예들에 따른 이미지 센서는 도 17을 참조하여 설명한 이미지 센서와 실질적으로 동일하다.
도 19 내지 도 21은 본 발명의 일부 실시예들에 따른 이미지 센서의 제조방법을 나타내는 도면들로, 도 3의 I-I'에 대응하는 단면도들이다. 설명의 간소화를 위해, 도 3 내지 도 5를 참조하여 설명한 이미지 센서와 중복되는 설명은 생략된다.
도 3 및 도 19를 참조하면, 서로 대향하는 제1 면(100a) 및 제2 면(100b)을 갖는 기판(100)이 제공될 수 있다. 상기 기판(100)은 제1 도전형(일 예로, P형)을 가질 수 있다. 제1 트렌치(T1)가 상기 기판(100)의 상기 제1 면(100a)에 인접하게 형성될 수 있다. 상기 제1 트렌치(T1)은 상기 기판(100) 내에 활성 패턴(ACT)을 정의할 수 있다. 얕은 소자분리패턴(105)이 상기 제2 트렌치(T1) 내에 형성될 수 있다. 상기 얕은 소자분리패턴(105)을 형성하는 것은, 일 예로, 상기 기판(100)의 상기 제1 면(100a) 상에 상기 제1 트렌치(T1)를 채우는 소자분리막을 형성하는 것, 및 상기 기판(100)의 상기 제1 면(100a)이 노출될 때까지 상기 소자분리막을 평탄화하는 것을 포함할 수 있다.
제2 트렌치(T2)가 상기 기판(100) 내에 형성될 수 있다. 상기 제2 트렌치(T2)는 상기 얕은 소자분리패턴(105)을 관통할 수 있고, 상기 기판(100) 내부로 연장될 수 있다. 상기 제2 트렌치(T2)는 상기 기판(100) 내에 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)을 정의할 수 있다. 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)은 상기 제1 방향(D1) 및 상기 제2 방향(D2)을 따라 배열될 수 있다. 상기 제2 트렌치(T2)는 평면적에서 볼 때 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각을 둘러쌀 수 있다. 상기 제2 트렌치(T2)는 상기 제1 방향(D1) 및 상기 제2 방향(D2)을 따라 때 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각을 둘러싸도록 연장될 수 있다. 때 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각은 상기 제1 트렌치(T1)에 의해 정의된 상기 활성 패턴(ACT)을 포함할 수 있다. 상기 제2 트렌치(T2)는 상기 제2 방향(D2)을 따라 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내로 연장될 수 있다.
상기 제2 트렌치(T2)를 채우는 깊은 소자분리패턴(150)이 형성될 수 있다. 상기 깊은 소자분리패턴(150)은 상기 제2 트렌치(T2)의 내면을 컨포멀하게 덮는 측면 절연 패턴(152), 상기 제2 트렌치(T2)의 하부를 채우는 반도체 패턴(154), 및 상기 반도체 패턴(154) 상에 상기 제2 트렌치(T2)의 잔부를 채우는 매립 절연 패턴(156)을 포함할 수 있다. 일부 실시예들에 따르면, 상기 측면 절연 패턴(152)은 절연 물질(일 예로, 실리콘 산화물, 실리콘 질화물 및/또는 실리콘 산질화물)을 포함하는 단일층일 수 있다. 다른 실시예들에 따르면, 상기 측면 절연 패턴(152)은 도 5를 참조하여 설명한 바와 같이, 상기 기판(100)과 상기 반도체 패턴(154) 사이에 차례로 적층된 제1 패턴(152A), 제2 패턴(152B) 및 제3 패턴(152C)을 포함하는 다층 구조를 가질 수도 있다. 또 다른 실시예들에 따르면, 도시된 바와 달리, 상기 깊은 소자분리패턴(150)은 절연 물질(일 예로, 실리콘 산화물, 실리콘 질화물 및/또는 실리콘 산질화물)을 포함하는 단일 패턴일 수도 있다. 상기 깊은 소자분리패턴(150)은 상기 제2 방향(D2)을 따라 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내로 연장되는 연장부(150E)를 포함할 수 있다.
도 3 및 도 20을 참조하면, 제1 광전변환영역(110a) 및 제2 광전변환영역(110b)이 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4)의 각각 내에 형성될 수 있고, 각 픽셀 영역(PXR1/PXR2/PXR3/PXR4) 내에서 상기 제1 방향(D1)으로 서로 이웃할 수 있다. 상기 깊은 소자분리패턴(150)의 상기 연장부(150E)는 상기 제2 방향(D2)을 따라 각 픽셀 영역(PXR1/PXR2/PXR3/PXR4) 내로 연장될 수 있고, 상기 제1 광전변환영역(110a)과 상기 제2 광전변환영역(110b) 사이에 개재될 수 있다. 상기 제1 및 제2 광전 변환 영역들(110a, 110b)을 형성하는 것은, 일 예로, 상기 기판(100) 내에 상기 제1 도전형(일 예로, P형)과 다른 제2 도전형(일 예로, N형)의 불순물을 주입하는 것을 포함할 수 있다.
박막화 공정이 상기 기판(100)의 상기 제2 면(100b) 상에 수행될 수 있고, 상기 박막화 공정에 의해 상기 기판(100) 및 상기 깊은 소자분리패턴(150)의 일부가 제거될 수 있다. 상기 박막화 공정은 일 예로, 상기 기판(100)의 상기 제2 면(100b)을 그라인딩(grinding) 또는 연마(polishing)하는 것, 및/또는 이방성 및/또는 등방성 식각하는 것을 포함할 수 있다. 상기 박막화 공정에 의해 상기 깊은 소자분리패턴(150)의 하부가 제거될 수 있고, 상기 깊은 소자분리패턴(150)의 하면(150b)은 상기 기판(100)의 상기 제2 면(100b)과 실질적으로 공면을 이룰 수 있다.
제1 전송 게이트 전극(TG1), 제1 플로팅 확산 영역(FD1), 제2 전송 게이트 전극(TG2) 및 제2 플로팅 확산 영역(FD2)이 각 픽셀 영역(PXR1/PXR2/PXR3/PXR4) 상에, 그리고 상기 기판(100)의 상기 제1 면(100a)에 인접하게 형성될 수 있다. 상기 제1 전송 게이트 전극(TG1) 및 상기 제1 플로팅 확산 영역(FD1)은 상기 활성패턴(ACT)의 일부 상에 형성될 수 있고, 상기 제1 광전변환영역(110a)과 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩할 수 있다. 상기 제2 전송 게이트 전극(TG2) 및 상기 제2 플로팅 확산 영역(FD2)은 상기 활성패턴(ACT)의 다른 일부 상에 형성될 수 있고, 상기 제2 광전변환영역(110b)과 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩할 수 있다. 제1 게이트 유전 패턴(GI1)이 상기 제1 전송 게이트 전극(TG1)과 상기 기판(100, 즉, 상기 활성패턴(ACT)) 사이에 형성될 수 있고, 제2 게이트 유전 패턴(GI2)이 상기 제2 전송 게이트 전극(TG2)과 상기 기판(100, 즉, 상기 활성패턴(ACT)) 사이에 형성될 수 있다.
제1 층간 절연막(210)이 상기 기판(100)의 상기 제1 면(100a) 상에 형성될 수 있고, 상기 제1 및 제2 전송게이트 전극들(TG1, TG2) 및 상기 제1 및 제2 플로팅 확산 영역들(FD1, FD2)을 덮을 수 있다. 콘택 플러그들(220) 중 일부가 상기 제1 층간 절연막(210) 내에 형성될 수 있고, 상기 제1 층간 절연막(210)을 관통하여 상기 제1 및 제2 플로팅 확산 영역들(FD1, FD2)에 연결될 수 있다. 제2 층간 절연막(240)이 상기 제1 층간 절연막(210) 상에 형성될 수 있다. 상기 콘택 플러그들(220) 중 나머지 및 도전 라인들(230)이 상기 제2 층간 절연막(240) 내에 형성될 수 있다. 상기 콘택 플러그들(220) 중 나머지는 상기 제1 층간 절연막(210) 및 상기 제2 층간 절연막(240)을 관통하여 상기 제1 및 제2 전송게이트 전극들(TG1, TG2)에 연결될 수 있다. 상기 도전 라인들(230)은 상기 콘택 플러그들(220)에 연결될 수 있다.
도 3 및 도 21을 참조하면, 반사 방지막(310)이 상기 기판(100)의 상기 제2 면(100b) 상에 형성될 수 있고, 그리드(330) 및 컬러 필터 어레이(320)가 상기 반사 방지막(310) 상에 형성될 수 있다. 상기 컬러 필터 어레이(320)는 복수의 컬러 필터들(320)을 포함할 수 있고, 상기 복수의 컬러 필터들(320)은 상기 복수의 픽셀 영역들(PXR1, PXR2, PXR3, PXR4) 상에 각각 배치될 수 있다. 상기 복수의 컬러 필터들(320)의 각각은 각 픽셀 영역(PXR1/PXR2/PXR3/PXR4)의 상기 제1 및 제2 광전변환영역들(110a, 110b)과 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩하도록 형성될 수 있다. 상기 그리드(330)는 상기 복수의 컬러 필터들(320) 사이에 개재될 수 있다.
스페이서층(340)이 상기 컬러 필터 어레이(320) 상에 형성될 수 있고, 하부 포스트들(LP)이 상기 스페이서층(340) 상에 형성될 수 있다. 상기 하부 포스트들(LP)을 형성하는 것은, 일 예로, 상기 스페이서층(340) 상에 하부막을 형성하는 것, 및 상기 하부막을 패터닝하는 것을 포함할 수 있다. 상기 하부막은 상기 스페이서층(340)보다 굴절률이 높은 물질을 포함할 수 있다. 일 예로, 상기 하부막은 결정질 실리콘, 다결정 실리콘, 비정질 실리콘, III-V 화합물 반도체(GaP, GaN, GaAs 등), SiC, TiO2, 및 SiN 중 적어도 하나를 포함할 수 있다. 하부 유전체층(350)이 상기 스페이서층(340) 상에 형성될 수 있고, 상기 하부 포스트들(LP) 사이의 공간을 채울 수 있다. 상기 하부 유전체층(350)은 상기 하부 포스트들(LP)보다 굴절률이 낮은 유전물질을 포함할 수 있다.
도 3 및 도 4를 다시 참조하면, 식각 정지막(360)이 상기 하부 유전체층(350) 및 상기 하부 포스트들(LP) 상에 형성될 수 있고, 상기 하부 유전체층(350) 및 상기 하부 포스트들(LP)을 덮을 수 있다. 상부 포스트들(UP)이 상기 식각 정지막(360) 상에 형성될 수 있다. 상기 상부 포스트들(UP)을 형성하는 것은, 일 예로, 상기 식각 정지막(360) 상에 상부막을 형성하는 것, 및 상기 상부막을 패터닝하는 것을 포함할 수 있다. 상기 상부막은 상기 스페이서층(340) 및 상기 하부 유전체층(350)보다 굴절률이 높은 물질을 포함할 수 있다. 일 예로, 상기 상부막은 결정질 실리콘, 다결정 실리콘, 비정질 실리콘, III-V 화합물 반도체(GaP, GaN, GaAs 등), SiC, TiO2, 및 SiN 중 적어도 하나를 포함할 수 있다. 상기 상부 포스트들(UP)은 상기 하부 포스트들(LP)에 각각 정렬될 수 있고, 상기 하부 포스트들(LP)과 각각 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩할 수 있다. 상부 유전체층(370)이 상기 식각 정지막(360) 상에 형성될 수 있고, 상기 상부 포스트들(UP) 사이의 공간을 채울 수 있다. 상기 상부 유전체층(370)은 상기 상부 포스트들(UP)보다 굴절률이 낮은 유전물질을 포함할 수 있다.
상기 하부 포스트들(LP) 및 상기 상부 포스트들(UP)은 나노 포스트들(NP)을 구성할 수 있다. 상기 스페이서층(340), 상기 나노 포스트들(NP), 상기 상부 및 하부 유전체층들(350, 370) 및 상기 식각 정지막(360)은 색 분리 렌즈 어레이(400)를 구성할 수 있다.
도 6 내지 도 18을 참조하여 설명한 이미지 센서들은 도 19 내지 도 21을 참조하여 설명한 이미지 센서의 제조방법과 실질적으로 동일한 방법으로 제조될 수 있다.
도 22는 본 발명의 일부 실시예들에 따른 이미지 센서의 평면도이고, 도 23은 도 22의 II-II'선을 따라 자른 단면도이다.
도 22 및 도 23을 참조하면, 이미지 센서는 픽셀 어레이 영역(AR), 광학 블랙 영역(OB), 및 패드 영역(PR)을 포함하는 기판(100), 상기 기판(100)의 제1 면(100a) 상의 배선층(20), 상기 배선층(20) 상의 베이스 기판(40), 및 상기 기판(100)의 제2 면(100b) 상의 광 투과층(30)을 포함할 수 있다. 상기 배선층(20)은 상기 기판(100)의 상기 제1 면(100a)과 상기 베이스 기판(40) 사이에 배치될 수 있다. 상기 배선층(20)은 상기 기판(100)의 상기 제1 면(100a)에 인접하는 상부 배선층(21), 및 상기 상부 배선층(21)과 상기 베이스 기판(40) 사이의 하부 배선층(23)을 포함할 수 있다. 상기 픽셀 어레이 영역(AR)은 복수의 픽셀 영역들(PXR), 및 이들 사이에 배치되는 깊은 소자분리패턴(150)을 포함할 수 있다. 상기 픽셀 어레이 영역은 도 1 내지 도 18을 참조하여 설명한 이미지 센서와 실질적으로 동일하게 구성될 수 있다.
제1 연결 구조체(50), 제1 콘택(81), 및 벌크 컬러 필터(90)가 상기 기판(100)의 상기 광학 블랙 영역(OB) 상에 배치될 수 있다. 상기 제1 연결 구조체(50)는 제1 차광 패턴(51), 제1 분리 패턴(53), 및 제1 캐핑 패턴(55)을 포함할 수 있다. 상기 제1 차광 패턴(51)은 상기 기판(100)의 상기 제2 면(100b) 상에 배치될 수 있다. 상기 제1 차광 패턴(51)은 상기 반사 방지막(310)을 덮을 수 있고, 제3 트렌치(TR3) 및 제4 트렌치(TR4)의 각각의 내벽을 콘포말 하게 덮을 수 있다. 상기 제1 차광 패턴(51)은 광전 변환층(10) 및 상기 상부 배선층(21)을 관통할 수 있다. 상기 제1 차광 패턴(51)은 상기 광전 변환층(10)의 상기 깊은 소자분리패턴(150)의 상기 반도체 패턴(154)에 전기적으로 연결될 수 있고, 상기 상부 배선층(21) 및 상기 하부 배선층(23) 내의 배선들에 연결될 수 있다. 이에 따라, 상기 제1 연결 구조체(50)는 상기 광전 변환층(10) 및 상기 배선층(20)을 전기적으로 연결할 수 있다. 상기 제1 차광 패턴(51)은 금속 물질(일 예로, 텅스텐)을 포함할 수 있다. 상기 제1 차광 패턴(51)은 상기 광학 블랙 영역(OB) 내로 입사되는 빛을 차단할 수 있다.
상기 제1 콘택(81)은 상기 제3 트렌치(TR3)의 잔부를 채울 수 있다. 상기 제1 콘택(81)은 금속 물질(일 예로, 알루미늄)을 포함할 수 있다. 상기 제1 콘택(81)은 상기 깊은 소자분리패턴(150)의 상기 반도체 패턴(154)에 전기적으로 연결될 수 있다. 상기 제1 콘택(81)을 통해 상기 반도체 패턴(154)에 바이어스가 인가될 수 있다. 상기 제1 분리 패턴(53)은 상기 제4 트렌치(TR4)의 잔부를 채울 수 있다. 상기 제1 분리 패턴(53)은 상기 광전 변환층(10)을 관통할 수 있고, 상기 배선층(20)의 일부를 관통할 수 있다. 상기 제1 분리 패턴(53)은 절연 물질을 포함할 수 있다. 상기 제1 캐핑 패턴(55)은 상기 제1 분리 패턴(53) 상에 배치될 수 있다. 상기 제1 캐핑 패턴(55)은 상기 깊은 소자분리패턴(150)의 상기 매립 절연 패턴(156)과 동일한 물질을 포함할 수 있다.
상기 벌크 컬러 필터(90)가 상기 제1 연결 구조체(50) 및 상기 제1 콘택(81) 상에 배치될 수 있다. 상기 벌크 컬러 필터(90)는 상기 제1 연결 구조체(50) 및 상기 제1 콘택(81)을 덮을 수 있다. 제1 보호막(71)이 상기 벌크 컬러 필터(90) 상에 배치되어 상기 벌크 컬러 필터(90)를 밀봉할 수 있다.
추가적인 광전 변환 영역(110') 및 더미 영역(111)이 상기 광학 블랙 영역(OB)의 대응하는 픽셀 영역들(PXR) 내에 제공될 수 있다. 상기 추가적인 광전 변환 영역(110')은 상기 기판(100)의 상기 제1 도전형과 다른 제2 도전형의 불순물(일 예로, N형 불순물)로 도핑된 영역일 수 있다. 상기 추가적인 광전 변환 영역(110')은 상기 픽셀 어레이 영역(AR)의 상기 복수의 픽셀 영역들(PXR) 내 광전 변환 영역들(110, 일 예로, 상기 제1 및 제2 광전변환영역들(110a, 110b))과 유사한 구조를 가질 수 있으나, 상기 광전 변환 영역들(110)과 같은 동작(즉, 빛을 받아 전기적 신호를 발생시키는 동작)을 수행하지 않을 수 있다. 상기 더미 영역(111)은 불순물로 도핑되지 않을 수 있다.
제2 연결 구조체(60), 제2 콘택(83), 및 제2 보호막(73)이 상기 기판(100)의 상기 패드 영역(PR) 상에 배치될 수 있다. 상기 제2 연결 구조체(60)는 제2 차광 패턴(61), 제2 분리 패턴(63), 및 제2 캐핑 패턴(65)을 포함할 수 있다.
상기 제2 차광 패턴(61)은 상기 기판(100)의 상기 제2 면(100b) 상에 배치될 수 있다. 상기 제2 차광 패턴(61)은 상기 반사 방지막(310)을 덮을 수 있고, 제5 트렌치(TR5) 및 제6 트렌치(TR6)의 각각의 내벽을 콘포말 하게 덮을 수 있다. 상기 제2 차광 패턴(61)은 상기 광전 변환층(10) 및 상기 상부 배선층(21)을 관통할 수 있다. 상기 제2 차광 패턴(61)은 상기 하부 배선층(23) 내의 배선들에 연결될 수 있다. 이에 따라, 상기 제2 연결 구조체(60)는 상기 광전 변환층(10) 및 상기 배선층(20)을 전기적으로 연결할 수 있다. 상기 제2 차광 패턴(61)은 금속 물질(일 예로, 텅스텐)을 포함할 수 있다. 상기 제2 차광 패턴(61)은 상기 패드 영역(PR) 내로 입사되는 빛을 차단할 수 있다.
상기 제2 콘택(83)은 상기 제5 트렌치(TR5)의 잔부를 채울 수 있다. 상기 제2 콘택(83)은 금속 물질(일 예로, 알루미늄)을 포함할 수 있다. 상기 제2 콘택(83)은 이미지 센서와 외부 소자 사이의 전기적 연결 통로 역할을 할 수 있다. 상기 제2 분리 패턴(63)은 상기 제6 트렌치(TR6)의 잔부를 채울 수 있다. 상기 제2 분리 패턴(63)은 상기 광전 변환층(10)을 관통할 수 있고, 상기 배선층(20)의 일부를 관통할 수 있다. 상기 제2 분리 패턴(63)은 절연 물질을 포함할 수 있다. 상기 제2 캐핑 패턴(65)은 상기 제2 분리 패턴(63) 상에 배치될 수 있다. 상기 제2 캐핑 패턴(65)은 상기 깊은 소자분리패턴(150)의 상기 매립 절연 패턴(156)과 동일한 물질을 포함할 수 있다. 상기 제2 보호막(73)은 상기 제2 연결 구조체(60)를 덮을 수 있다.
상기 제2 콘택(83)을 통해 인가된 전류는 상기 제2 차광 패턴(61), 상기 배선층(20) 내의 배선들, 및 상기 제1 차광 패턴(51)을 통해 상기 깊은 소자분리패턴(150)의 상기 반도체 패턴(154)으로 흐를 수 있다. 상기 픽셀 어레이 영역(AR)의 상기 복수의 픽셀 영역들(PXR) 내 상기 광전 변환 영역들(110, 일 예로, 상기 제1 및 제2 광전변환영역들(110a, 110b))로부터 발생한 전기적 신호는 상기 배선층(20) 내의 배선들, 상기 제2 차광 패턴(61), 및 상기 제2 콘택(83)을 통해 외부로 전송될 수 있다.
도 24는 본 발명의 일부 실시예들에 따른 이미지 센서의 단면도이다.
도 24를 참조하면, 일부 실시예들에 따르면, 이미지 센서는 제1 내지 제3 서브 칩들(CH1, CH2, CH3)이 차례로 본딩된 구조를 가질 수 있다. 상기 제1 서브 칩(CH1)은 이미지 센싱 기능을 수행할 수 있다. 상기 제1 서브 칩(CH1)은 도 1 내지 도 18을 참조하여 설명한 이미지 센서와 실질적으로 동일하게 구성될 수 있다.
제1 도전 패드(CP1)가 상기 제1 서브 칩(CH1)의 상기 제2 층간 절연막(240) 내에 배치될 수 있다. 상기 제1 도전 패드(CP1)는 상기 제1 서브 칩(CH1)의 상기 도전 라인들(240) 중 대응하는 도전 라인(240)에 전기적으로 연결될 수 있고, 일 예로, 구리를 포함할 수 있다.
상기 제2 서브 칩(CH2)은 제2 기판(SB2), 상기 제2 기판(SB2) 상에 배치되는 선택 게이트들(SEL), 소스 팔로워 게이트들(SF) 및 리셋 게이트들(미도시), 및 상기 제2 기판(SB2) 상에 배치되고 상기 선택 게이트들(SEL), 상기 소스 팔로워 게이트들(SF) 및 상기 리셋 게이트들을 덮는 제3 층간 절연막들(IL2)을 포함할 수 있다. 제2 소자분리부(STI2)가 상기 제2 기판(SB2) 내에 배치되어 활성 영역들을 정의할 수 있다. 상기 제3 층간 절연막들(IL2) 내에는 제2 콘택들(217) 및 제2 배선들(215)이 배치될 수 있다. 제2 도전 패드(CP2)가 최상층의 제3 층간절연막(IL2) 내에 배치될 수 있고, 일 예로, 구리를 포함할 수 있다. 상기 제2 도전 패드(CP2)는 상기 제1 도전 패드(CP1)와 접촉할 수 있다. 상기 소스 팔로워 게이트들(SF)은 상기 제1 서브 칩(CH1)의 플로팅 확산 영역들(FD)과 각각 연결될 수 있다.
상기 제3 서브 칩(CH3)은 제3 기판(SB3), 상기 제3 기판(SB3) 상의 주변 트랜지스터들(PTR), 및 상기 제3 기판(SB3) 상에 배치되고 상기 주변 트랜지스터들(PTR)을 덮는 제4 층간 절연막들(IL3)을 포함할 수 있다. 제3 소자분리부(STI3)가 상기 제3 기판(SB3) 내에 배치되어 활성 영역들을 정의할 수 있다. 상기 제4 층간절연막들(IL3) 내에는 제3 콘택들(317) 및 제3 배선들(315)이 배치될 수 있다. 최상층의 제4 층간절연막(IL3)은 제2 기판(SB2)과 접할 수 있다. 관통 전극(TSV)이 상기 제3 층간절연막(IL2), 상기 제2 소자분리부(STI2), 상기 제2 기판(SB2) 및 상기 제4 층간절연막(IL3)을 관통하여 상기 제2 배선(215)과 상기 제3 배선(315)을 전기적으로 연결시킬 수 있다. 상기 관통 전극(TSV)의 측벽은 비아 절연막(TVL)에 의해 둘러싸일 수 있다. 상기 제3 서브 칩(CH3)은 상기 제1 및/또는 제2 서브 칩들(CH1, CH2)을 구동하거나 상기 제1 및/또는 제2 서브 칩(CH1, CH2)에서 발생된 전기적 신호를 저장하기 위한 회로들을 포함할 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.

Claims (20)

  1. 서로 대향하는 제1 면 및 제2 면을 갖는 기판, 상기 기판은 상기 제1 면에 평행하고 서로 교차하는 제1 방향 및 제2 방향으로 배열되는 복수의 픽셀 영역들을 포함하는 것;
    상기 기판을 관통하고 상기 복수의 픽셀 영역들 사이에 개재되는 깊은 소자분리패턴; 및
    상기 기판의 상기 제2 면 상의 색 분리 렌즈 어레이를 포함하되,
    상기 색 분리 렌즈 어레이는:
    상기 기판의 상기 제2 면 상의 스페이서층; 및
    상기 스페이서층 상에서 수평적으로 서로 이격되는 복수의 나노 포스트들을 포함하는 이미지 센서.
  2. 청구항 1에 있어서,
    상기 복수의 나노 포스트들은 상기 스페이서층보다 굴절률이 높은 물질을 포함하는 이미지 센서.
  3. 청구항 1에 있어서,
    상기 색 분리 렌즈 어레이는, 상기 스페이서층 상에 배치되고 상기 복수의 나노 포스트들 사이의 공간을 채우는 유전체층을 더 포함하고,
    상기 복수의 나노 포스트들은 상기 유전체층 및 상기 스페이서층보다 굴절률이 높은 물질을 포함하는 이미지 센서.
  4. 청구항 1에 있어서,
    상기 깊은 소자분리패턴은 상기 기판의 상기 제1 면에 수직한 제3 방향을 따라 연장되어 상기 기판을 관통하고,
    상기 색 분리 렌즈 어레이는 상기 제3 방향을 따라 상기 기판 및 상기 깊은 소자분리패턴과 수직적으로 중첩하는 이미지 센서.
  5. 청구항 4에 있어서,
    상기 깊은 소자분리패턴은 상기 제3 방향으로 서로 대향하는 제3 면 및 제4 면을 가지고,
    상기 기판의 상기 제1 면은 상기 깊은 소자분리패턴의 상기 제3 면을 노출하고, 상기 기판의 상기 제2 면은 상기 깊은 소자분리패턴의 상기 제4 면을 노출하는 이미지 센서.
  6. 청구항 1에 있어서,
    상기 복수의 픽셀 영역들의 각각은 상기 기판의 상기 제1 면에 평행한 일 방향으로 서로 이웃하는 제1 광전변환영역 및 제2 광전변환영역을 포함하고,
    상기 깊은 소자분리패턴은 상기 복수의 픽셀 영역들의 각각 내로 연장되어 상기 제1 광전변환영역과 상기 제2 광전변환영역 사이에 개재되는 연장부를 포함하는 이미지 센서.
  7. 청구항 6에 있어서,
    상기 깊은 소자분리패턴의 상기 연장부는 상기 제1 광전변환영역과 상기 제2 광전변환영역을 완전히 서로 분리하는 이미지 센서.
  8. 청구항 1에 있어서,
    상기 깊은 소자분리패턴은, 평면에서 볼 때, 상기 제1 방향 및 상기 제2 방향으로 연장되어 상기 복수의 픽셀 영역들의 각각을 둘러싸고,
    상기 복수의 픽셀 영역들의 각각은 상기 제1 방향으로 서로 이웃하는 제1 광전변환영역 및 제2 광전변환영역을 포함하고,
    상기 깊은 소자분리패턴은 상기 제2 방향을 따라 상기 복수의 픽셀 영역들의 각각 내로 연장되어 상기 제1 광전변환영역과 상기 제2 광전변환영역 사이에 개재되는 연장부를 포함하는 이미지 센서.
  9. 청구항 8에 있어서,
    상기 깊은 소자분리패턴의 상기 연장부는 상기 깊은 소자분리패턴의 일부로부터 상기 제2 방향을 따라 연장되어 상기 깊은 소자분리패턴의 다른 부분에 연결되고, 상기 제1 광전변환영역과 상기 제2 광전변환영역을 완전히 서로 분리하는 이미지 센서.
  10. 청구항 8에 있어서,
    상기 깊은 소자분리패턴의 상기 연장부는 상기 제2 방향으로 서로 이격되는 제1 연장부 및 제2 연장부를 포함하고,
    상기 제1 연장부 및 상기 제2 연장부는 상기 제1 광전변환영역과 상기 제2 광전변환영역 사이에 개재되는 이미지 센서.
  11. 청구항 10에 있어서,
    상기 복수의 픽셀 영역들 중 하나 내에서 상기 제1 연장부와 상기 제2 연장부 사이의 상기 제2 방향에 따른 거리는, 상기 복수의 픽셀 영역들 중 다른 하나 내에서 상기 제1 연장부와 상기 제2 연장부 사이의 상기 제2 방향에 따른 거리와 다른 이미지 센서.
  12. 청구항 8에 있어서,
    상기 복수의 픽셀 영역들의 각각은 상기 제1 방향으로 서로 이웃하는 제3 광전변환영역 및 제4 광전변환영역을 더 포함하고,
    상기 제3 광전변환영역 및 상기 제4 광전변환영역은 상기 제1 광전변환영역 및 상기 제2 광전변환영역과 각각 상기 제2 방향으로 이웃하고,
    상기 깊은 소자분리패턴의 상기 연장부는:
    상기 제2 방향을 따라 상기 복수의 픽셀 영역들의 각각 내로 연장되어 상기 제1 광전변환영역과 상기 제2 광전변환영역 사이 및 상기 제3 광전변환영역과 상기 제4 광전변환영역 사이에 개재하는 제1 부분; 및
    상기 제1 방향을 따라 상기 복수의 픽셀 영역들의 각각 내로 연장되어 상기 제1 광전변환영역과 상기 제3 광전변환영역 사이 및 상기 제2 광전변환영역과 상기 제4 광전변환영역 사이에 개재되는 제2 부분을 포함하는 이미지 센서.
  13. 청구항 8에 있어서,
    상기 복수의 픽셀 영역들의 각각은 상기 제1 방향으로 서로 이웃하는 제3 광전변환영역 및 제4 광전변환영역을 더 포함하고,
    상기 제3 광전변환영역 및 상기 제4 광전변환영역은 상기 제1 광전변환영역 및 상기 제2 광전변환영역과 각각 상기 제2 방향으로 이웃하고,
    상기 깊은 소자분리패턴의 상기 연장부는:
    상기 복수의 픽셀 영역들의 각각 내에서 상기 제2 방향으로 서로 이격되는 제1 연장부 및 제2 연장부, 및
    상기 복수의 픽셀 영역들의 각각 내에서 상기 제1 방향으로 서로 이격되는 제3 연장부 및 제4 연장부를 포함하고,
    상기 제1 연장부는 상기 제1 광전변환영역과 상기 제2 광전변환영역 사이에 개재되고, 상기 제2 연장부는 상기 제3 광전변환영역과 상기 제4 광전변환영역 사이에 개재되고,
    상기 제3 연장부는 상기 제1 광전변환영역과 상기 제3 광전변환영역 사이에 개재되고, 상기 제4 연장부는 상기 제2 광전변환영역과 상기 제4 광전변환영역 사이에 개재되는 이미지 센서.
  14. 청구항 13에 있어서,
    상기 복수의 픽셀 영역들 중 하나 내에서 상기 제1 연장부와 상기 제2 연장부 사이의 상기 제2 방향에 따른 거리는, 상기 복수의 픽셀 영역들 중 다른 하나 내에서 상기 제1 연장부와 상기 제2 연장부 사이의 상기 제2 방향에 따른 거리와 다른 이미지 센서.
  15. 서로 대향하는 제1 면 및 제2 면을 갖는 기판, 상기 기판은 상기 제1 면에 평행하고 서로 교차하는 제1 방향 및 제2 방향으로 배열되는 복수의 픽셀 영역들을 포함하는 것;
    상기 기판을 관통하고 상기 복수의 픽셀 영역들 사이에 개재되는 깊은 소자분리패턴; 및
    상기 기판의 상기 제2 면 상의 색 분리 렌즈 어레이를 포함하되,
    상기 색 분리 렌즈 어레이는 상기 기판의 상기 제2 면 상에서 수평적으로 서로 이격되는 복수의 나노 포스트들을 포함하고,
    상기 복수의 픽셀 영역들의 각각은 상기 제1 방향으로 서로 이웃하는 제1 광전변환영역 및 제2 광전변환영역을 포함하고,
    상기 깊은 소자분리패턴은 상기 제2 방향을 따라 상기 복수의 픽셀 영역들의 각각 내로 연장되어 상기 제1 광전변환영역과 상기 제2 광전변환영역 사이에 개재되는 연장부를 포함하는 이미지 센서.
  16. 청구항 15에 있어서,
    상기 깊은 소자분리패턴의 상기 연장부는, 상기 복수의 픽셀 영역들의 각각 내에서 상기 제2 방향으로 서로 이격되는 제1 연장부 및 제2 연장부를 포함하는 이미지 센서.
  17. 청구항 16에 있어서,
    상기 복수의 픽셀 영역들은 상기 제1 방향으로 서로 이웃하는 제1 픽셀 영역 및 제2 픽셀 영역, 및 상기 제1 픽셀 영역과 상기 제2 방향으로 이웃하는 제3 픽셀 영역을 포함하고,
    상기 제2 픽셀 영역 내에서 상기 제1 연장부와 상기 제2 연장부 사이의 상기 제2 방향에 따른 거리는 상기 제3 픽셀 영역 내에서 상기 제1 연장부와 상기 제2 연장부 사이의 상기 제2 방향에 따른 거리와 다른 이미지 센서.
  18. 청구항 17에 있어서,
    상기 제2 픽셀 영역과 상기 제3 픽셀 영역은 서로 동일한 파장의 광을 센싱하도록 구성되고,
    상기 제1 픽셀 영역은 상기 제2 및 제3 픽셀 영역들과 다른 파장의 광을 센싱하도록 구성되는 이미지 센서.
  19. 청구항 15에 있어서,
    상기 색 분리 렌즈 어레이는 입사광을 파장에 따라 분리하여 서로 다른 파장의 광이 상기 복수의 픽셀 영역들 중 서로 다른 픽셀 영역들로 조사되도록 구성되는 이미지 센서.
  20. 청구항 15에 있어서,
    상기 색 분리 렌즈 어레이는 상기 기판의 상기 제2 면과 상기 복수의 나노 포스트들 사이의 스페이서층을 더 포함하고,
    상기 복수의 나노 포스트들은 상기 스페이서층보다 굴절률이 높은 물질을 포함하는 이미지 센서.
KR1020220157044A 2022-11-22 2022-11-22 이미지 센서 KR20240076468A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020220157044A KR20240076468A (ko) 2022-11-22 2022-11-22 이미지 센서
EP23197767.9A EP4376084A1 (en) 2022-11-22 2023-09-15 Image sensors
JP2023158921A JP2024075482A (ja) 2022-11-22 2023-09-22 イメージセンサー
US18/491,204 US20240170522A1 (en) 2022-11-22 2023-10-20 Image sensors
CN202311527524.1A CN118073383A (zh) 2022-11-22 2023-11-16 图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220157044A KR20240076468A (ko) 2022-11-22 2022-11-22 이미지 센서

Publications (1)

Publication Number Publication Date
KR20240076468A true KR20240076468A (ko) 2024-05-30

Family

ID=88093163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220157044A KR20240076468A (ko) 2022-11-22 2022-11-22 이미지 센서

Country Status (5)

Country Link
US (1) US20240170522A1 (ko)
EP (1) EP4376084A1 (ko)
JP (1) JP2024075482A (ko)
KR (1) KR20240076468A (ko)
CN (1) CN118073383A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11682685B2 (en) * 2019-10-24 2023-06-20 Samsung Electronics Co., Ltd. Color separation element and image sensor including the same
KR20220019895A (ko) * 2020-08-10 2022-02-18 삼성전자주식회사 이미지 센서
JPWO2022079757A1 (ko) * 2020-10-12 2022-04-21
CN115881741A (zh) * 2021-09-29 2023-03-31 三星电子株式会社 图像传感器和包括该图像传感器的电子装置

Also Published As

Publication number Publication date
JP2024075482A (ja) 2024-06-03
CN118073383A (zh) 2024-05-24
US20240170522A1 (en) 2024-05-23
EP4376084A1 (en) 2024-05-29

Similar Documents

Publication Publication Date Title
KR102622057B1 (ko) 이미지 센서
KR20190102767A (ko) 이미지 센서
CN114649352A (zh) 图像传感器
JP2023129340A (ja) イメージセンサー
US20230036152A1 (en) Image sensor
US20220181376A1 (en) Image sensor
KR20070118391A (ko) 크로스토크가 감소한 이미지 센서
CN114551485A (zh) 图像传感器及其制造方法
KR20240076468A (ko) 이미지 센서
US20240250103A1 (en) Image sensor
EP4235792A1 (en) Image sensor
US20220109014A1 (en) Image sensor with trench structures
US20240194713A1 (en) Image sensor
US20220139993A1 (en) Image sensor and image processing device including the same
KR20230127113A (ko) 이미지 센서
KR20220047465A (ko) 이미지 센서 및 그 제조 방법
KR20230131055A (ko) 이미지 센서
KR20230021428A (ko) 이미지 센서
KR20230033963A (ko) 이미지 센서 및 그 제조 방법
KR20240014781A (ko) 이미지 센서
KR20240030065A (ko) 이미지 센서
KR20240080954A (ko) 이미지 센서
KR20240062818A (ko) 이미지 센서 및 이의 제조 방법
KR20230155332A (ko) 이미지 센서
KR20220108918A (ko) 이미지 센서