KR20240072431A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20240072431A
KR20240072431A KR1020220153814A KR20220153814A KR20240072431A KR 20240072431 A KR20240072431 A KR 20240072431A KR 1020220153814 A KR1020220153814 A KR 1020220153814A KR 20220153814 A KR20220153814 A KR 20220153814A KR 20240072431 A KR20240072431 A KR 20240072431A
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
pixel
thickness
pixel electrode
Prior art date
Application number
KR1020220153814A
Other languages
English (en)
Inventor
유춘기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220153814A priority Critical patent/KR20240072431A/ko
Priority to US18/235,468 priority patent/US20240164178A1/en
Priority to CN202311528692.2A priority patent/CN118055642A/zh
Publication of KR20240072431A publication Critical patent/KR20240072431A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80517—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 제1 화소, 제2 화소, 및 제3 화소를 포함하는 기판, 상기 기판 상에 배치되고, 제1 반사층 및 제1 도전층을 포함하는 상기 제1 화소의 제1 화소전극, 제2 반사층 및 제2 도전층을 포함하는 상기 제2 화소의 제2 화소전극, 및 제3 반사층 및 제3 도전층을 포함하는 상기 제3 화소의 제3 화소전극, 상기 제1 화소전극 상에 배치된 상기 제1 화소의 제1 발광층, 상기 제2 화소전극 상에 배치된 상기 제2 화소의 제2 발광층, 및 상기 제3 화소전극 상에 배치된 상기 제3 화소의 제3 발광층 및 상기 제1 발광층, 상기 제2 발광층, 및 상기 제3 발광층 상에 배치된 대향전극을 포함하고, 상기 제1 도전층은 상기 기판의 두께 방향으로 제1 두께를 갖고, 상기 제2 도전층은 상기 기판의 두께 방향으로 상기 제1 두께보다 작은 제2 두께를 갖는, 표시 장치를 제공한다.

Description

표시 장치 및 이의 제조 방법 {Display device and method for manufacturing display device}
본 발명은 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
유기 발광 표시 장치는 경량 박형이 가능할 뿐만 아니라, 넓은 시야각, 빠른 응답속도 및 적은 소비 전력 등의 장점으로 인하여 차세대 표시 장치로서 주목받고 있다.
한편, 풀 컬러(full color)를 구현하는 유기 발광 표시 장치의 경우, 색이 다른 각 화소의 유기 발광층에서 사출되는 각 파장의 광학 길이를 변화시키는 광 공진 구조가 채용되고 있다.
본 발명의 실시예들은 광 추출 효율을 향상시키는 표시 장치 및 이의 제조 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 제1 화소, 제2 화소, 및 제3 화소를 포함하는 기판, 상기 기판 상에 배치되고, 제1 반사층 및 제1 도전층을 포함하는 상기 제1 화소의 제1 화소전극, 제2 반사층 및 제2 도전층을 포함하는 상기 제2 화소의 제2 화소전극, 및 제3 반사층 및 제3 도전층을 포함하는 상기 제3 화소의 제3 화소전극, 상기 제1 화소전극 상에 배치된 상기 제1 화소의 제1 발광층, 상기 제2 화소전극 상에 배치된 상기 제2 화소의 제2 발광층, 및 상기 제3 화소전극 상에 배치된 상기 제3 화소의 제3 발광층 및 상기 제1 발광층, 상기 제2 발광층, 및 상기 제3 발광층 상에 배치된 대향전극을 포함하고, 상기 제1 도전층은 상기 기판의 두께 방향으로 제1 두께를 갖고, 상기 제2 도전층은 상기 기판의 두께 방향으로 상기 제1 두께보다 작은 제2 두께를 갖는, 표시 장치가 제공된다.
본 실시예에 따르면, 상기 제3 도전층은 상기 기판의 두께 방향으로 상기 제2 두께보다 작은 제3 두께를 가질 수 있다.
본 실시예에 따르면, 상기 제1 도전층의 제1 두께는 1700 (옴스트롱) 이상 1900 (옴스트롱) 이하이고, 상기 제2 도전층의 제2 두께는 1100 (옴스트롱) 이상 1300 (옴스트롱) 이하이고, 상기 제3 도전층의 제3 두께는 600 (옴스트롱) 이상 800 (옴스트롱) 이하일 수 있다.
본 실시예에 따르면, 상기 대향전극 상에 배치된 캐핑층을 더 포함할 수 있다.
본 실시예에 따르면, 상기 제1 발광층, 상기 제2 발광층, 및 상기 제3 발광층은 각각 적색, 녹색, 및 청색의 광을 방출할 수 있다.
본 실시예에 따르면, 상기 제1 도전층, 상기 제2 도전층, 및 상기 제3 도전층은 동일한 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 제1 반사층, 상기 제2 반사층, 및 상기 제3 반사층은 동일한 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 제1 반사층, 상기 제2 반사층, 및 상기 제3 반사층 상에 각각 상기 제1 도전층, 상기 제2 도전층, 및 상기 제3 도전층이 배치될 수 있다.
본 실시예에 따르면, 상기 제1 반사층, 상기 제2 반사층, 및 상기 제3 반사층 하면에 각각 직접적으로 배치된 제1 보호층, 제2 보호층, 및 제3 보호층을 더 포함할 수 있다.
본 실시예에 따르면, 상기 제1 보호층, 상기 제2 보호층, 및 상기 제3 보호층은 동일한 물질을 포함할 수 있다.
본 발명의 다른 관점에 따르면, 상기 격벽층 및 상기 격벽층의 개구에 배치된 상기 반사층 형성용 물질 및 상기 도전층 형성용 물질을 동일한 높이로 평탄화시켜, 제1 반사층 및 제1 도전층을 포함하는 제1 화소전극, 제2 반사층 및 제2 도전층을 포함하는 제2 화소전극, 및 제3 반사층 및 제3 도전층을 포함하는 제3 화소전극이 형성되는 단계, 상기 제1 화소전극을 에워싸도록 제1 마스크패턴이 형성된 후, 상기 제2 도전층 및 상기 제3 도전층의 적어도 일부가 습식식각되는 제1 식각단계, 제1 마스크패턴이 제거되는 단계 및 상기 제1 화소전극 및 상기 제2 화소전극을 각각 에워싸도록 제2 마스크패턴이 형성된 후, 제3 도전층의 적어도 일부가 습식식각되는 제2 식각단계를 포함하는, 표시 장치의 제조 방법이 제공된다.
본 실시예에 따르면, 상기 제1 화소전극 및 상기 제2 화소전극을 각각 에워싸도록 제2 마스크패턴이 형성된 후, 제3 도전층의 적어도 일부가 습식식각되는 제2 식각단계 이후에, 상기 제2 마스크패턴이 제거되는 단계를 더 포함할 수 있다.
본 실시예에 따르면, 상기 격벽층 형성용 물질은 무기물질을 포함할 수 있다.
본 실시예에 따르면, 상기 격벽층 형성용 물질은 포토레지스트 형성용 물질을 포함할 수 있다.
본 실시예에 따르면, 격벽층 형성용 물질을 패터닝하여 격벽층을 형성시키는 단계 이후에, 상기 격벽층을 제거시키는 단계를 더 포함할 수 있다.
본 실시예에 따르면, 상기 제1 식각단계 전의 상기 제1 도전층, 상기 제2 도전층, 및 상기 제3 도전층의 두께는 1700 (옴스트롱) 이상 1900 (옴스트롱)이하일 수 있다.
본 실시예에 따르면, 상기 제2 식각단계 후의 상기 제1 도전층은 상기 기판의 두께 방향으로 제1 두께를 가지고, 상기 제2 식각단계 후의 상기 제2 도전층의 상기 기판의 두께 방향으로 제1 두께보다 작은 제2 두께를 가지고, 상기 제2 식각단계 후의 상기 제3 도전층은 상기 기판의 두께 방향으로 상기 제2 두께보다 작은 제3 두께를 가질 수 있다.
본 실시예에 따르면, 상기 제2 식각단계 후의 상기 제1 도전층의 제1 두께는 1700 (옴스트롱) 이상 1900 (옴스트롱) 이하이고, 상기 제2 식각단계 후의 상기 제2 도전층의 제2 두께는 1100 (옴스트롱) 이상 1300 (옴스트롱) 이하이고, 상기 제2 식각단계 후의 상기 제3 도전층의 제3 두께는 600 (옴스트롱) 이상 800 (옴스트롱) 이하일 수 있다.
본 실시예에 따르면, 상기 제1 화소전극, 상기 제2 화소전극, 및 상기 제3 화소전극 상에 각각 제1 발광층, 제2 발광층, 및 제3 발광층이 배치되는 단계;를 더 포함하고, 상기 제1 발광층, 상기 제2 발광층, 및 상기 제3 발광층은 각각 적색, 녹색, 및 청색의 광을 방출할 수 있다.
본 실시예에 따르면, 상기 제1 발광층, 상기 제2 발광층, 및 상기 제3 발광층 상에 대향전극을 배치시키는 단계 및 상기 대향전극 상에 캐핑층을 배치시키는 단계를 더 포함할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 광 추출 효율을 향상시키는 표시 장치 및 이의 제조 방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도를 개략적으로 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 단면도를 개략적으로 나타낸 것이다.
도 3은 도 2의 본 발명의 일 실시예에 따른 표시 장치의 단면도에서 화소회로층의 단면도를 개략적으로 나타낸 것이다
도 4는 본 발명의 일 실시예에 따른 표시 장치에 포함된 유기발광다이오드 및 유기발광다이오드에 전기적으로 연결되 화소회로를 나타낸 등가회로도를 개략적으로 나타낸 것이다.
도 5 내지 도 15는 표시 장치의 제조 방법을 개략적으로 나타낸 단면도 들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도를 개략적으로 나타낸 것이다.
도 1을 참조하면, 표시 장치(DV)는 표시영역(DA) 및 표시영역(DA)에 외측의 비표시영역(NDA)을 포함할 수 있다. 표시 장치(DV)는 표시영역(DA)에서 x-y 평면 상에서 2차원적으로 배열된 복수의 화소들의 어레이를 통해 이미지를 제공할 수 있다. 복수의 화소(PX)들은 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)를 포함할 수 있다. 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)는 각각 서로 다른 대역의 파장대의 광을 방출할 수 있다. 예를 들어, 제1 화소(PX1)는 녹색의 광을 방출할 수 있고, 제2 화소(PX2)는 적색의 광을 방출할 수 있고, 및 제3 화소(PX3)는 청색의 광을 방출할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 표시 장치(DV)는 화소(PX)들에서 방출되는 광을 이용하여 이미지를 제공할 수 있다.
비표시영역(NDA)은 이미지를 제공하지 않는 영역으로서, 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 비표시영역(NDA)에는 화소 회로들에 전기적 신호나 전원을 제공하기 위한 드라이버 또는 메인전압라인이 배치될 수 있다. 비표시영역(NDA)에는 전자소자나 인쇄회로기판이 전기적으로 연결될 수 있는 영역인 패드가 포함될 수 있다.
표시영역(DA)은 도 1에서 도시된 바와 같이 사각형을 포함한 다각형의 형상을 가질 수 있다. 예컨대, 표시영역(DA)은 가로의 길이가 세로의 길이 보다 큰 직사각형의 형상을 갖거나, 가로의 길이가 세로의 길이 보다 작은 직사각형의 형상을 갖거나, 정사각형의 형상을 가질 수 있다. 또는 표시영역(DA)은 타원 또는 원형과 같이 다양한 형상을 가질 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 단면도를 개략적으로 나타낸 것이다. 구체적으로, 도 2는 도 1의 본 발명의 일 실시예에 따른 표시 장치를 Ι - Ι' 선에 따라 바라본 표시 장치의 단면도를 개략적으로 나타낸 것이다.
도 2를 참조하면, 기판(100) 상에 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)가 배치될 수 있다. 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)는 각각 제1 유기발광다이오드(OLED1), 제2 유기발광다이오드(OLED2), 및 제3 유기발광다이오드(OLED3)를 포함할 수 있다. 제1 화소(PX1)의 제1 유기발광다이오드(OLED1)는 제1 화소전극(220a), 제1 발광층(230a), 및 대향전극(231)을 포함할 수 있고, 제2 화소(PX2)의 제2 유기발광다이오드(OLED2)는 제2 화소전극(220b), 제2 발광층(230b), 및 대향전극(231)을 포함할 수 있고, 및 제3 화소(PX3)의 제3 유기발광다이오드(OLED3)는 제3 화소전극(220c), 제3 발광층(230c), 및 대향전극(231)을 포함할 수 있다.
일 실시예에서, 제2 유기절연층(211) 상에는 제1 내지 제3 화소전극(220a, 220b, 220c)이 배치될 수 있다. 제1 화소전극(220a)은 제1 보호층(221a), 제1 반사층(222a), 및 제1 도전층(223a)을 포함할 수 있다. 제1 보호층(221a), 제1 반사층(222a), 및 제1 도전층(223a)은 기판(100)의 두께 방향으로 적층될 수 있다. 제1 보호층(221a) 상에 제1 반사층(222a)이 배치될 수 있고, 제1 반사층(222a) 상에 제1 도전층(223a)이 배치될 수 있다. 다른 표현으로, 제1 반사층(222a)의 하면에 직접적으로 제1 보호층(221a)이 배치될 수 있다. 제2 화소전극(220b)은 제2 보호층(221b), 제2 반사층(222b), 및 제2 도전층(223b)을 포함할 수 있다. 제2 보호층(221b), 제2 반사층(222b), 및 제2 도전층(223b)은 기판(100)의 두께 방향으로 적층될 수 있다. 제2 보호층(221b) 상에 제2 반사층(222b)이 배치될 수 있고, 제2 반사층(222b) 상에 제2 도전층(223b)이 배치될 수 있다. 다른 표현으로, 제2 반사층(222b)의 하면에 직접적으로 제2 보호층(221b)이 배치될 수 있다. 제3 화소전극(220c)은 제3 보호층(221c), 제3 반사층(222c), 및 제3 도전층(223c)을 포함할 수 있다. 제3 보호층(221c), 제3 반사층(222c), 및 제3 도전층(223c)은 기판(100)의 두께 방향으로 적층될 수 있다. 제3 보호층(221c) 상에 제3 반사층(222c)이 배치될 수 있고, 제3 반사층(222c) 상에 제3 도전층(223c)이 배치될 수 있다. 다른 표현으로, 제3 반사층(222c)의 하면에 직접적으로 제3 보호층(221c)이 배치될 수 있다.
제1 내지 제3 화소전극(220a, 220b, 220c)의 제1 내지 제3 보호층(221a, 221b, 221c)은 티타늄(Ti)을 포함할 수 있다. 제1 내지 제3 보호층(221a, 221b, 221c)은 제1 내지 제3 화소전극(220a, 220b, 220c)이 포함하는 물질과 제1 내지 제3 화소전극(220a, 220b, 220c)의 하부에 배치된 제2 유기절연층(211)이 포함하는 물질들이 서로 혼합되는 것을 방지할 수 있고, 제1 내지 제3 보호층(221a, 221b, 221c) 하부에 배치된 제2 유기절연층(211)을 보호할 수 있다. 제1 내지 제3 화소전극(220a, 220b, 220c)의 제1 내지 제3 반사층(222a, 222b, 222c)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함할 수 있다. 특히, 본 발명의 일 실시예는 제1 내지 제3 반사층(222a, 222b, 222c)이 알루미늄(Al)으로 구비될 수 있다. 제1 내지 제3 화소전극(220a, 220b, 220c)의 제1 내지 제3 도전층(223a, 223b, 223c)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 특히, 본 발명의 일 실시예는 제1 내지 제3 도전층(223a, 223b, 223c)이 인듐틴옥사이드(ITO; indium tin oxide)로 구비될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
제1 내지 제3 화소전극(220a, 220b, 220c) 상에는 화소정의막(213)이 배치될 수 있다. 화소정의막(213)은 제1 내지 제3 화소전극(220a, 220b, 220c)의 상면의 적어도 일부를 노출시키는 개구를 포함하되, 제1 내지 제3 화소전극(220a, 220b, 220c)의 가장자리를 커버할 수 있다. 제1 화소전극(220a)의 적어도 일부를 노출시키는 화소정의막(213)의 개구영역이 제1 화소(PX1)의 영역일 수 있고, 제2 화소전극(220b)의 적어도 일부를 노출시키는 화소정의막(213)의 개구영역이 제2 화소(PX2)의 영역일 수 있고, 및 제3 화소전극(220c)의 적어도 일부를 노출시키는 화소정의막(213)의 개구영역이 제3 화소(PX3)의 영역일 수 있다.
화소정의막(213)은 무기물질을 포함할 수 있다. 화소정의막(120)은 산화규소(SiOx), 질화규소(SiNx), 및/또는 산질화규소(SiON)를 포함한 단일층 또는 다층으로 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 화소정의막(213)은 유기물질을 포함할 수 있다. 화소정의막(213)은 폴리이미드, 폴리아마이드, 아크릴 수지층, 벤조사이클로부텐 및 페놀 수지층으로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로 구비될 수 있다.
제1 내지 제3 화소전극(220a, 220b, 220c) 상에는 각각 제1 내지 제3 발광층(230a, 230b, 230c)이 배치될 수 있다. 구체적으로, 제1 내지 제3 화소전극(220a, 220b, 220c) 및 화소정의막(213)의 개구를 이루는 화소정의막(213)의 내측면 상에 각각 제1 내지 제3 발광층(230a, 230b, 230c)이 배치될 수 있다. 제1 내지 제3 발광층(230a, 230b, 230c)은 소정의 색상의 광을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다
도시되지는 않았지만, 제1 내지 제3 발광층(230a, 230b, 230c)의 아래에는 제1 기능층이 배치될 수 있고, 제1 내지 제3 발광층(230a, 230b, 230c)의 위에는 제2 기능층이 배치될 수 있다. 제1 기능층 및 제2 기능층은 기판(100) 상에 연속적으로 덮여질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
제1 기능층은 단층 또는 다층일 수 있다. 예컨대, 제1 기능층이 고분자 물질로 형성되는 경우, 제1 기능층은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 제1 기능층이 저분자 물질로 형성되는 경우, 제1 기능층은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.
제2 기능층은 언제나 구비되는 것은 아니다. 예컨대, 제1 기능층과 제1 내지 제3 발광층(230a, 230b, 230c)을 고분자 물질로 형성하는 경우, 제2 기능층을 형성하는 것이 바람직하다. 제2 기능층은 단층 또는 다층일 수 있다. 제2 기능층은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
제1 내지 제3 발광층(230a, 230b, 230c)은 표시영역(DA)에서 각 화소마다 배치될 수 있다. 제1 내지 제3 발광층(230a, 230b, 230c)은 각각 제1 내지 제3 화소전극(220a, 220b, 220c)과 대응되도록 패터닝될 수 있다. 제1 내지 제3 발광층(230a, 230b, 230c)과 달리, 제1 기능층 및/또는 제2 기능층은 표시영역(DA) 뿐만 아니라 중간영역(MA)에도 위치하도록 중간영역(MA)을 향해 연장될 수 있다.
일 실시예에서, 제1 내지 제3 발광층(230a, 230b, 230c) 상에는 대향전극(231)이 배치될 수 있다. 대향전극(231)은 기판(100) 상에 연속적으로 덮여질 수 있다.
대향전극(231)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(231)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(231)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(231)은 표시영역(DA) 뿐만 아니라 중간영역(MA) 상에도 형성될 수 있다. 제1 기능층, 제2 기능층, 및 대향전극(231)은 열 증착법에 의해 형성될 수 있다.
제1 내지 제3 유기발광다이오드(OLED1, OLED2, OLED3)는 미세 공진 구조(microcavity)를 형성할 수 있으며, 제1 내지 제3 화소전극(220a, 220b, 220c)은 반사 전극일 수 있다. 구체적으로, 제1 내지 제3 화소전극(220a, 220b, 220c)의 제1 내지 제3 반사층(222a, 222b, 222c)에서 광이 반사될 수 있다. 즉, 표시 장치(DV)는 제1 내지 제3 발광층(230a, 230b, 230c)으로부터 방출된 광이 대향전극(231)을 투과하여 외부로 방출되는 표시 장치(DV)일 수 있다.
대향전극(231) 상에는 캡핑층(232)이 배치될 수 있다. 캡핑층(232)은 LiF(플루오린화 리튬)를 포함할 수 있으며, 열 증착법에 의해 형성될 수 있다. 대향전극(231) 상에 캡핑층(232)이 배치되지 않는 경우, 제1 내지 제3 발광층(230a, 230b, 230c)으로부터 방출된 광의 대향전극(231)에서의 반사율은 낮아질 수 있다. 따라서, 제1 내지 제3 화소전극(220a, 220b, 220c)과 대향전극(231)에 의해 형성된 미세 공진 구조의 공진 효율이 낮아지며, 결과적으로 표시 장치(DV)의 광 추출 효율이 낮아질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
제1 내지 제3 발광층(230a, 230b, 230c)에서 방출된 광은 대향전극(231)을 통과하여 방출되거나 대향전극(231) 및 제1 내지 제3 화소전극(220a, 220b, 220c)에서 반사되어 방출될 수 있다. 제1 내지 제3 발광층(230a, 230b, 230c)에서 방출된 광 중 대향전극(231)을 통과한 광과 대향전극(231) 및 제1 내지 제3 화소전극(220a, 220b, 220c)을 반사하여 방출되는 광이 보강간섭을 이뤄 공진 현상이 나타날 수 있고, 결론적으로 제1 내지 제3 발광층(230a, 230b, 230c)에서 방출되는 광 추출 효율이 향상될 수 있다. 제1 내지 제3 발광층(230a, 230b, 230c)의 광 추출 효율을 향상시키기 위해, 제1 내지 제3 화소전극(220a, 220b, 220c)과 대향전극(231) 사이의 거리는 보강간섭조건을 만족하도록 설정될 수 있다. 제1 내지 제3 발광층(230a, 230b, 230c) 각각으로부터 방출되는 광의 파장은 서로 상이할 수 있다. 구체적으로, 발광층(230a)은 적색의 광을 방출할 수 있고, 제2 발광층(230b)은 녹색의 광을 방출할 수 있고, 및 제3 발광층(230c)은 청색의 광을 방출할 수 있다. 광의 파장에 따라서 광의 공진거리가 정해질 수 있으므로, 제1 발광층(230a)이 방출하는 광의 제1 화소전극(220a)에서부터 대향전극(231) 사이의 공진거리, 제2 발광층(230b)이 방출하는 광의 제2 화소전극(220b)에서부터 대향전극(231) 사이의 공진거리, 및 제3 발광층(230c)이 방출하는 광의 제3 화소전극(220c)에서부터 대향전극(231) 사이의 공진거리는 서로 상이할 수 있다.
구체적으로, 제1 내지 제3 발광층(230a, 230b, 230c)에서 방출된 광은 대향전극(231)을 통해서 방출되거나, 대향전극(231) 및 제1 내지 제3 화소전극(220a, 220b, 220c)의 제1 내지 제3 반사층(222a, 222b, 222c)에서 반사될 수 있다. 다른 표현으로, 제1 내지 제3 발광층(230a, 230b, 230c)에서 방출된 광의 공진거리는 제1 내지 3 화소전극(220a, 220b, 220c)의 제1 내지 제3 반사층(222a, 222b, 222c)에서부터 대향전극(231) 사이의 공진거리일 수 있다. 구체적으로, 제1 발광층(230a)에서 방출된 광의 공진거리는 제1 화소전극(220a)의 제1 반사층(222a)에서부터 대향전극(231) 사이의 공진거리일 수 있고, 제2 발광층(230b)에서 방출된 광의 공진거리는 제2 화소전극(220b)의 제2 반사층(222b)에서부터 대향전극(231) 사이의 공진거리일 수 있고, 및 제3 발광층(230c)에서 방출된 광의 공진거리는 제3 화소전극(220c)의 제3 반사층(222c)에서부터 대향전극(231) 사이의 공진거리일 수 있다.
제1 내지 제3 화소전극(220a, 220b, 220c)의 제1 내지 제3 반사층(222a, 222b, 222c) 상에는 각각 제1 내지 제3 도전층(223a, 223b, 223c)이 배치될 수 있다. 다른 표현으로, 제1 화소전극(220a)의 제1 도전층(223a)의 두께가 제1 발광층(230a)에서 방출된 광의 공진거리를 조절할 수 있고, 제2 화소전극(220b)의 제2 도전층(223b)의 두께가 제2 발광층(230b)에서 방출된 광의 공진거리를 조절할 수 있고, 및 제3 화소전극(220c)의 제3 도전층(223c)의 두께가 제3 발광층(230c)에서 방출된 광의 공진거리를 조절할 수 있다.
일 실시예에서, 제1 화소전극(220a)의 제1 도전층(223a)은 기판(100)의 두께 방향으로 제1 두께(t1)를 가질 수 있고, 제2 화소전극(220b)의 제2 도전층(223b)은 기판(100)의 두께 방향으로 제2 두께(t2)를 가질 수 있고, 및 제3 화소전극(220c)의 제3 도전층(223c)은 기판(100)의 두께 방향으로 제3 두께(t3)를 가질 수 있다. 제2 화소전극(220b)의 제2 도전층(223b)의 제2 두께(t2)는 제1 화소전극(220a)의 제1 도전층(223a)의 제1 두께(t1)보다 작을 수 있다. 또한, 제3 화소전극(220c)의 제3 도전층(223c)의 제3 두께(t3)는 제2 화소전극(220b)의 제2 도전층(223b)의 제2 두께(t2)보다 작을 수 있다. 다른 표현으로, 제1 화소전극(220a)의 제1 도전층(223a)의 제1 두께(t1)가 가장 클 수 있고, 제3 화소전극(220c)의 제3 도전층(223c)의 제3 두께(t3)가 가장 작을 수 있다. 제2 화소전극(220b)의 제2 도전층(223b)의 제2 두께(t2)는 제1 두께(t1) 및 제3 두께(t3)의 중간일 수 있다. 구체적으로, 제1 화소전극(220a)의 제1 도전층(223a)의 제1 두께(t1)는 1700 (옴스트롱) 이상 1900 (옴스트롱) 이하일 수 있고, 제2 화소전극(220b)의 제2 도전층(223b)의 제2 두께(t2)는 1100 (옴스트롱) 이상 1300 (옴스트롱) 이하일 수 있고, 및 제3 화소전극(220c)의 제3 도전층(223c)의 제3 두께(t3)는 600 (옴스트롱) 이상 800 (옴스트롱) 이하일 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
제1 화소전극(220a)의 제1 도전층(223a)의 두께에 따라 제1 발광층(223a)에서 방출되는 광의 공진거리를 정해질 수 있다. 다른 표현으로, 제1 화소전극(220a)의 제1 도전층(223a)의 두께가 1700 (옴스트롱) 이상 1900 (옴스트롱) 이하를 만족하여, 제1 발광층(223a)에서 대향전극(231)을 통해 방출되는 광과 제1 발광층(230a)에서 방출되어 대향전극(231) 및 제1 반사층(222a)에서 반사되어 방출되는 광이 서로 보강간섭을 이뤄 공진현상이 나타남으로써, 제1 발광층(223a)의 광 추출 효율이 향상될 수 있다. 제2 화소전극(220b)의 제2 도전층(223b)의 두께에 따라 제2 발광층(223b)에서 방출되는 광의 공진거리를 정해질 수 있다. 다른 표현으로, 제2 화소전극(220b)의 제2 도전층(223b)의 두께가 1100 (옴스트롱) 이상 1300 (옴스트롱) 이하를 만족하여, 제2 발광층(223b)에서 대향전극(231)을 통해 방출되는 광과 제2 발광층(230b)에서 방출되어 대향전극(231) 및 제2 반사층(222b)에서 반사되어 방출되는 광이 서로 보강간섭을 이뤄 공진현상이 나타남으로써, 제2 발광층(223b)의 광 추출 효율이 향상될 수 있다. 제3 화소전극(220c)의 제3 도전층(223c)의 두께에 따라 제3 발광층(223c)에서 방출되는 광의 공진거리를 정해질 수 있다. 다른 표현으로, 제3 화소전극(220c)의 제3 도전층(223c)의 두께가 600 (옴스트롱) 이상 800 (옴스트롱) 이하를 만족하여, 제3 발광층(223c)에서 대향전극(231)을 통해 방출되는 광과 제3 발광층(230c)에서 방출되어 대향전극(231) 및 제3 반사층(222c)에서 반사되어 방출되는 광이 서로 보강간섭을 이뤄 공진현상이 나타남으로써, 제3 발광층(223c)의 광 추출 효율이 향상될 수 있다.
일 실시예에서, 제1 내지 제3 화소전극(220a, 220b, 220c)은 제1 내지 제3 보호층(221a, 221b, 221c), 제1 내지 제3 반사층(222a, 222b, 222c), 및 제1 내지 제3 도전층(223a, 223b, 223c)을 포함할 수 있다. 전술한 바와 같이, 제1 화소전극(220a)의 제1 도전층(223a), 제2 화소전극(220b)의 제2 도전층(223b), 및 제3 화소전극(220c)의 제3 도전층(223c)의 기판(100)의 두께방향으로의 두께들은 서로 상이할 수 있다. 하지만, 제1 화소전극(220a)의 제1 반사층(222a), 제2 화소전극(220b)의 제2 반사층(222b), 및 제3 화소전극(220c)의 제3 반사층(222c)의 기판(100)의 두께방향으로의 두께들은 서로 동일할 수 있다. 또한, 제1 화소전극(220a)의 제1 보호층(221a), 제2 화소전극(220b)의 제2 보호층(221b), 및 제3 화소전극(220c)의 제3 보호층(221c)의 기판(100)의 두께방향으로의 두께는 서로 동일할 수 있다. 제1 발광층(230a), 제2 발광층(230b), 및 제3 발광층(230c)의 기판(100)의 두께방향으로의 두께도 서로 동일할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
유기발광다이오드(OLED1, OLED2, OLED3)들은 박막봉지층(300)으로 커버될 수 있다. 박막봉지층(300)은 적어도 하나의 유기봉지층, 및 적어도 하나의 무기봉지층을 포함할 수 있으며, 도 2는 박막봉지층(300)이 제1 및 제2 무기봉지층(310, 330) 및 이들 사이에 개재된 유기봉지층(320)을 포함하는 것을 도시한다. 다른 실시예에서 유기봉지층의 개수와 무기봉지층의 개수 및 적층 순서는 변경될 수 있다.
제1 무기봉지층(310), 및 제2 무기봉지층(330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 중 하나 이상의 무기물을 포함할 수 있다. 제1 무기봉지층(310), 및 제2 무기봉지층(330)은 전술한 물질을 포함하는 단일 층 또는 다층일 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 폴리메틸메타크릴레이트, 폴리아크릴산과 같은 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층(320)은 아크릴레이트 폴리머(acrylate polymer)를 포함할 수 있다.
제1 무기봉지층(310), 및 제2 무기봉지층(330)의 물질은 서로 다를 수 있다. 예컨대, 제1 무기봉지층(310)은 실리콘옥시나이트라이드를 포함하고, 제2 무기봉지층(330)은 실리콘나이트라이드를 포함할 수 있다. 제1 무기봉지층(310), 및 제2 무기봉지층(330)의 두께는 서로 다를 수 있다. 제1 무기봉지층(310)의 두께가 제2 무기봉지층(330)의 두께 보다 클 수 있다. 또는, 제2 무기봉지층(330)의 두께가 제1 무기봉지층(310)의 두께 보다 크거나, 제1 무기봉지층(310), 및 제2 무기봉지층(330)의 두께는 서로 동일할 수 있다.
도 3은 도 2의 본 발명의 일 실시예에 따른 표시 장치의 단면도에서 화소회로층의 단면도를 개략적으로 나타낸 것이다
도 3을 참조하면, 기판(100) 상에 버퍼층(105) 및 화소회로(PC)가 배치될 수 있다. 화소회로층(PCL)이 포함하는 화소회로(PC)를 통해 제1 내지 제3 유기발광다이오드(OLED1, OLED2, OLED3)들이 발광하여 이미지를 구현할 수 있다. 기판(100)은 글래스재 또는 고분자 수지를 포함할 수 있다. 기판(100)이 고분자 수지로 구비되는 경우, 기판(100)은 폴리에테르술폰(polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등과 같은 고분자 수지를 포함할 수 있다.
도시되지는 않았으나, 기판(100)은 제1 베이스층, 제1 베리어층, 제2 베이스층 및 제2 베리어층을 포함할 수 있다. 일 실시예에서, 제1 베이스층, 제1 베리어층, 제2 베이스층 및 제2 베리어층은 기판(100)의 두께 방향으로 차례로 적층될 수 있다.
제1 배리어층 및 제2 배리어층은 외부 이물질의 침투를 방지하는 배리어층으로, 실리콘질화물(SiNX), 실리콘산화물(SiO2), 및/또는 실리콘산질화물(SiON)과 같은 무기물을 포함하는 단일층 또는 다층일 수 있다.
기판(100) 상에는 불순물이 박막트랜지스터(TFT)의 반도체층(Act)으로 침투하는 것을 방지하기 위해 형성된 버퍼층(105)이 배치될 수 있다. 버퍼층(105)은 실리콘나이트라이드, 실리콘옥시나이트라이드 및 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
버퍼층(105) 상에는 화소회로층(PCL)이 배치될 수 있다. 화소회로층(PCL)은 화소회로(PC)를 포함할 수 있다. 화소회로(PC)는 박막트랜지스터(TFT), 및 스토리지 커패시터(Cst)를 포함한다. 박막트랜지스터(TFT)는 반도체층(Act), 게이트전극(GE), 소스전극(SE), 드레인전극(DE)을 포함할 수 있다. 본 실시예에서는 게이트전극(GE)이 제1 절연층(201)을 가운데 두고 반도체층(Act) 상에 배치된 탑 게이트 타입을 도시하였으나, 다른 실시예에 따르면 박막트랜지스터(TFT)는 바텀 게이트 타입일 수 있다.
반도체층(Act)은 폴리 실리콘을 포함할 수 있다. 또는, 반도체층(Act)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 게이트전극(GE)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
반도체층(Act)과 게이트전극(GE) 사이의 제1 절연층(201)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 및 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 제1 절연층(201)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
소스전극(SE), 및 드레인전극(DE)은 전도성이 좋은 재료를 포함할 수 있다. 소스전극(SE) 및 드레인전극(DE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 소스전극(SE), 드레인전극(DE), 및 데이터라인(DL)은 티타늄층, 알루미늄층, 및 티타늄층(Ti/Al/Ti)의 다층 구조로 형성될 수 있다.
스토리지 커패시터(Cst)는 제2 절연층(203)을 사이에 두고 중첩하는 하부 전극(CE1)과 상부 전극(CE2)을 포함할 수 있다. 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 이와 관련하여, 도 3은 박막트랜지스터(TFT)의 게이트전극(GE)이 스토리지 커패시터(Cst)의 하부 전극(CE1)인 것을 도시하고 있다. 다른 실시예로서, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있다. 스토리지 커패시터(Cst)는 제3 절연층(205)으로 커버될 수 있다. 스토리지 커패시터(Cst)의 상부 전극(CE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
제3 절연층(205) 상에는 제4 절연층(207)이 배치될 수 있다. 제2 절연층(203), 제3 절연층(205), 및 제4 절연층(207)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 제2 절연층(203), 및 제3 절연층(205), 및 제4 절연층(205)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하는 화소회로(PC)는 제1 유기절연층(209)으로 커버될 수 있다. 제1 유기절연층(209)은 상면이 대략 편평한 면을 포함할 수 있다.
화소회로(PC)는 화소전극(220, 도 2 참조)과 전기적으로 연결될 수 있다. 예컨대, 도 2에 도시된 바와 같이 박막트랜지스터(TFT)와 화소전극(220) 사이에는 연결전극(CM)이 개재될 수 있다. 연결전극(CM)은 제1 유기절연층(209)에 형성된 콘택홀을 통해 박막트랜지스터(TFT)와 접속할 수 있으며, 화소전극(220)은 연결전극(CM) 상의 제2 유기절연층(211, 도 2 참조)에 헝성된 콘택홀을 통해 연결전극(CM)에 접속할 수 있다. 연결전극(CM)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 연결전극(CM)은 Ti/Al/Ti의 다층으로 형성될 수 있다.
제1 유기절연층(209) 및 제2 유기절연층(211)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다. 일 실시예로, 제1 유기절연층(209), 및 제2 유기절연층(211)은 폴리이미드를 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 장치에 포함된 유기발광다이오드 및 유기발광다이오드에 전기적으로 연결되 화소회로를 나타낸 등가회로도를 개략적으로 나타낸 것이다.
도 4를 참조하면, 유기발광다이오드, 예컨대 유기발광다이오드(OLED)의 화소전극(예컨대, 애노드)은 화소회로(PC)에 연결되고, 유기발광다이오드(LED)의 대향전극(예컨대, 캐소드)은 공통전원전압(ELVSS)을 제공하는 공통전압라인(VSL)에 연결될 수 있다. 유기발광다이오드(OLED)는 화소회로(PC)로부터 공급되는 전류량에 상응하는 휘도로 발광할 수 있다.
도 4의 유기발광다이오드(LED)는 도 2에 도시된 발광다이오드(OLED)에 해당할 수 있고, 도 4의 화소회로(PC)는 도 3에 도시된 화소회로(PC)에 해당할 수 있다.
화소회로(PC)는 데이터신호에 대응하여 구동전원전압(ELVDD)으로부터 유기발광다이오드(OLED)를 경유하여 공통전원전압(ELVSS)으로 흐르는 전류량을 제어할 수 있다. 화소회로(PC)는 구동 트랜지스터(M1), 스위칭 트랜지스터(M2), 센싱 트랜지스터(M3) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
구동 트랜지스터(M1), 스위칭 트랜지스터(M2), 센싱 트랜지스터(M3) 각각은, 산화물 반도체로 구성된 반도체층을 포함하는 산화물 반도체 박막 트랜지스터이거나, 폴리 실리콘으로 구성된 반도체층을 포함하는 실리콘 반도체 박막 트랜지스터일 수 있다. 구동 트랜지스터(M1), 스위칭 트랜지스터(M2), 센싱 트랜지스터(M3) 각각은 소스전극(또는, 소스영역) 및 드레인전극(또는, 드레인영역)을 포함할 수 있다.
구동 트랜지스터(M1)의 소스전극(또는, 소스영역)은 구동전원전압(ELVDD)을 공급하는 구동전압라인(VDL)에 연결되고, 드레인전극(또는, 드레인영역)은 유기발광다이오드(OLED)의 화소전극(예컨대, 에노드)에 연결될 수 있다. 구동 트랜지스터(M1)의 게이트전극은 제1 노드(N1)에 연결될 수 있다. 구동 트랜지스터(M1)는 제1 노드(N1)의 전압에 대응하여 구동전원전압(ELVDD)으로부터 유기발광다이오드(OLED)를 흐르는 전류량을 제어할 수 있다 다만, 소스전극(또는, 소스영역)과 드레인전극(또는, 드레인영역)의 위치는 바뀔 수 있다.
스위칭 트랜지스터(M2)는 스위칭 트랜지스터일 수 있다. 스위칭 트랜지스터(M2)의 소스전극(또는, 소스영역)은 데이터라인(DL)에 연결되고, 드레인전극(또는, 드레인영역)은 제1 노드(N1)에 연결될 수 있다. 스위칭 트랜지스터(M2)의 게이트전극은 스캔라인(SL)에 연결될 수 있다. 스위칭 트랜지스터(M2)는 스캔라인(SL)으로 주사신호가 공급될 때 턴-온되어 데이터라인(DL)과 제1 노드(N1)를 전기적으로 연결할 수 있다. 다만, 소스전극(또는, 소스영역)과 드레인전극(또는, 드레인영역)의 위치는 바뀔 수 있다.
센싱 트랜지스터(M3)는 초기화 트랜지스터 및/또는 센싱 트랜지스터일 수 있다. 센싱 트랜지스터(M3)의 드레인전극(또는, 드레인영역)은 제2 노드(N2)에 연결될 수 있고, 소스전극(또는, 소스영역)은 센싱라인(SEL)에 연결될 수 있다. 센싱 트랜지스터(M3)의 게이트전극은 제어라인(CL)에 연결될 수 있다. 다만, 소스전극(또는, 소스영역)과 드레인전극(또는, 드레인영역)의 위치는 바뀔 수 있다.
스토리지 커패시터(Cst)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수 있다. 예컨대, 스토리지 커패시터(Cst)의 제1 커패시터전극은 구동 트랜지스터(M1)의 게이트전극에 연결되고, 스토리지 커패시터(Cst)의 제2 커패시터전극은 유기발광다이오드(OLED)의 제1 전극(예컨대, 에노드)에 연결될 수 있다.
도 4에서는 구동 트랜지스터(M1), 스위칭 트랜지스터(M2), 및 센싱 트랜지스터(M3)를 NMOS로 도시하였지만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 구동 트랜지스터(M1), 스위칭 트랜지스터(M2), 및 센싱 트랜지스터(M3) 중 적어도 하나는 PMOS로 형성될 수 있다.
도 4에는 3개의 트랜지스터들이 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 화소회로(PC)는 4개 또는 그 이상의 트랜지스터들을 포함할 수 있다.
도 5 내지 도 15는 표시 장치의 제조 방법을 개략적으로 나타낸 단면도 들이다.
도 5 내지 도 15를 참조하면, 표시 장치(DV)의 제조 방법은 기판(100) 상에 격벽층 형성용 물질(212a)이 배치되는 단계, 격벽층 형성용 물질(212a)을 패터닝하여 격벽층(212)이 형성되는 단계, 격벽층(212) 및 기판(100) 상에 반사층 형성용 물질(222s) 및 도전층 형성용 물질(223s)이 배치되는 단계, 격벽층(212) 및 격벽층(212)의 개구에 배치된 반사층 형성용 물질(222s) 및 도전층 형성용 물질(223s)을 동일한 높이로 평탄화시켜, 제1 반사층(222a) 및 제1 도전층(223a)을 포함하는 제1 화소전극(220a), 제2 반사층(222b) 및 제2 도전층(223b)을 포함하는 제2 화소전극(220b), 및 제3 반사층(222c) 및 제3 도전층(223c)을 포함하는 제3 화소전극(220c)이 형성되는 단계, 제1 화소전극(220a)을 에워싸도록 제1 마스크패턴(MP1)이 형성된 후, 제2 도전층(223b) 및 제3 도전층(223c)의 적어도 일부가 습식식각되는 제1 식각단계, 제1 마스크패턴(MP1)이 제거되는 단계 및 제1 화소전극(220a) 및 제2 화소전극(220b)을 각각 에워싸도록 제2 마스크패턴(MP2)이 형성된 후, 제3 도전층(223c)의 적어도 일부가 습식식각되는 제2 식각단계를 포함할 수 있다.
도 5 및 도 6을 참조하면, 기판(100) 상에 제1 내지 제3 유기발광다이오드(OLED1, OLED2, OLED3)들을 발광시키는 화소회로(PC)를 포함하는 화소회로층(PCL)이 배치될 수 있다. 화소회로층(PCL) 상에는 화소회로(PC)와 제1 내지 제3 화소전극(220a, 220b, 220d)을 전기적으로 연결시키는 연결전극(CM)들이 배치될 수 있다. 연결전극(CM)들 상에는 제2 유기절연층(211)이 배치될 수 있다. 제2 유기절연층(211)에 정의되 콘택홀을 통해 연결전극(CM)들과 제1 내지 제3 화소전극(220a, 220b, 220c)이 전기적으로 연결되어 제1 내지 제3 유기발광다이오드(OLED1, OLED2, OLED3)들을 발광시킬 수 있다.
제2 유기절연층(211) 상에는 격벽층 형성용 물질(212s)이 배치될 수 있다. 격벽층 형성용 물질(212s)은 포토레지스트 형성용 물질을 포함할 수 있다. 구체적으로, 격벽층 형성용 물질(212s)은 네거티브 포토레지스트 형성용 물질을 포함할 수 있다. 또는, 격벽층 형성용 물질(212s)은 무기물질을 포함할 수 있다. 격벽층 형성용 물질(212s)이 무기물질을 포함하는 경우, 격벽층 형성용 물질(212s)은 산화규소(SiOx), 질화규소(SiNx), 및/또는 산질화규소(SiON) 등을 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
포토레지스트는 네거티브형과 포지티브형으로 나뉠 수 있다. 포지티브형 포토레지스트는 광을 받은 부분이 현상액에 용해될 수 있고, 네거티브형 포토레지스트는 광을 받지 않는 부분이 용해될 수 있다. 네거티브 포토레지스트의 경우, 포토레지스트 패턴이 테이퍼의 형태로 형성될 수 있다. 구체적으로, 네거티브 포토레지스트의 패턴은 기판(100)에서 가까운 제1 방향(예를 들어, x 방향 또는 -x 방향)으로의 모서리의 길이는 짧고, 기판(100)에서 먼 제1 방향(예를 들어, x 방향 또는 -x 방향)으로의 모서리의 길이는 길게 구비될 수 있다. 다른 표현으로, 격벽층 형성용 물질(212s)이 네거티브 포토레지스트 형성용 물질을 포함한다면, 격벽층(212)은 테이퍼의 형태로 형성될 수 있다. 격벽층(212)은 기판(100)에서 가까운 제1 방향(예를 들어, x 방향 또는 -x 방향)으로의 모서리의 길이는 짧고, 기판(100)에서 먼 제1 방향(예를 들어, x 방향 또는 -x 방향)으로의 모서리의 길이는 길게 구비될 수 있다. 격벽층(212)은 개구들을 포함할 수 있다. 격벽층(212)의 개구들에 의해 제2 유기절연층(211)의 적어도 일부가 노출될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
일 실시예에서, 격벽층 형성용 물질(212s)이 무기물질로 구비되는 경우, 격벽층(212)이 테이퍼의 형태로 구비되지 않을 수 있다. 도시되지는 않았지만, 격벽층(212)은 테이퍼의 형태가 아닌 직사각형의 형상으로 형성될 수 있다. 다른 표현으로, 격벽층(212)은 기판(100)에서 가까운 제1 방향(예를 들어, x 방향 또는 -x 방향)으로의 모서리의 길이 및 기판(100)에서 먼 제1 방향(예를 들어, x 방향 또는 -x 방향)으로의 모서리의 길이가 동일 할 수 있다. 격벽층 형성용 물질(212s)이 무기물질을 포함하는 경우에도, 격벽층(212)은 개구들을 포함할 수 있다. 격벽층(212)의 개구에 의해 제2 유기절연층(211)의 적어도 일부가 노출될 수 있다.
도 7을 참조하면, 격벽층(212)이 형성된 후, 격벽층(212) 및 격벽층(212)의 개구들 상에 보호층 형성용 물질(221s), 반사층 형성용 물질(222s), 및 도전층 형성용 물질(223s)이 배치될 수 있다. 다른 표현으로, 격벽층(212) 및 격벽층(212)의 개구들에 의해 노출된 제2 유기절연층(211) 상에 보호층 형성용 물질(221a), 반사층 형성용 물질(222s) 및 도전층 형성용 물질(223s)이 스퍼터링(sputtering)의 방식으로 배치될 수 있다. 구체적으로, 보호층 형성용 물질(221s) 상에 반사층 형성용 물질(222s)이 배치될 수 있고, 반사층 형성용 물질(222s) 상에 도전층 형성용 물질(223s)이 배치될 수 있다.
도 8을 참조하면, 기판(100) 상에 배치된 격벽층(212), 보호층 형성용 물질(221s), 반사층 형성용 물질(222s), 및 도전층 형성용 물질(223s)을 평탄화시켜 격벽층(212), 보호층 형성용 물질(221s), 반사층 형성용 물질(222s), 및 도전층 형성용 물질(223s)의 기판(100)의 두께 방향으로의 두께를 모두 동일하게 할 수 있다. 평탄화 공정을 통해 격벽층(212) 상에 배치되었던 보호층 형성용 물질(221s), 반사층 형성용 물질(222s), 및 도전층 형성용 물질(223s)들은 제거될 수 있다.
평탄화 공정을 통해서, 제1 화소전극(220a), 제2 화소전극(220b), 및 제3 화소전극(220c)이 형성될 수 있다. 평탄화 공정 후 격벽층(212)의 개구들 중 적어도 하나에 배치된 보호층 형성용 물질(221s), 반사층 형성용 물질(222s), 및 도전층 형성용 물질(223s)은 각각 제1 보호층(221a), 제1 반사층(222a), 및 제1 도전층(223a)이 될 수 있고, 제1 보호층(221a), 제1 반사층(222a), 및 제1 도전층(223a)은 제1 화소전극(220a)을 이룰 수 있다. 평탄화 공정 후 격벽층(212)의 개구들 중 적어도 하나에 배치된 보호층 형성용 물질(221s), 반사층 형성용 물질(222s), 및 도전층 형성용 물질(223s)은 각각 제2 보호층(221b), 제2 반사층(222b), 및 제2 도전층(223b)이 될 수 있고, 제2 보호층(221b), 제2 반사층(222b), 및 제2 도전층(223b)은 제2 화소전극(220b)을 이룰 수 있다. 그리고, 평탄화 공정 후 격벽층(212)의 개구들 중 적어도 하나에 배치된 보호층 형성용 물질(221s), 반사층 형성용 물질(222s), 및 도전층 형성용 물질(223s)은 각각 제3 보호층(221c), 제3 반사층(222c), 및 제3 도전층(223c)이 될 수 있고, 제3 보호층(221c), 제3 반사층(222c), 및 제3 도전층(223c)은 제3 화소전극(220c)을 이룰 수 있다.
평탄화 공정 후, 제1 화소전극(220a)의 제1 도전층(223a), 제2 화소전극(220b)의 제2 도전층(223b), 및 제3 화소전극(220c)의 제3 도전층(223c)의 기판(100)의 두께 방향으로의 두께들은 서로 동일할 수 있다. 제1 습식식각 단계 및 제3 습식식각 단계 전의 제1 화소전극(220a)의 제1 도전층(223a), 제2 화소전극(220b)의 제2 도전층(223b), 및 제3 화소전극(220c)의 제3 도전층(223c)의 기판(100)의 두께 방향으로의 두께들은 서로 동일할 수 있다. 구체적으로, 평탄화 공정 후, 제1 도전층(223a)의 두께(t1), 제2 도전층(223b)의 두께(t2'), 및 제3 도전층(223c)의 두께(t3'')는 1700 (옴스트롱) 이상 1900 (옴스트롱)이하일 수 있다. 제1 습식식각 단계 및 제3 습식식각 단계 전, 제1 도전층(223a)의 두께(t1), 제2 도전층(223b)의 두께(t2'), 및 제3 도전층(223c)의 두께(t3'')는 1700 (옴스트롱) 이상 1900 (옴스트롱)이하일 수 있다.
도 9를 참조하면, 제1 내지 제3 화소전극(220a, 220b, 220c)들 사이에 배치되었던 격벽층(212)이 제거될 수 있다. 구체적으로, 격벽층(212)은 건식식각의 방식으로 제거될 수 있다. 격벽층(212)이 제거되는 공정은 격벽층(212)이 포토레지스 형성용 물질을 포함하는 경우에만 필요할 수 있다. 격벽층(212)이 무기물질을 포함하는 경우, 도시되지는 않았지만, 제1 내지 제3 화소전극(220a, 220b, 220c)들 사이에 배치된 격벽층(212)들이 제거되지 않을 수 있다.
도 10 및 도 11을 참조하면, 제1 화소전극(220a)을 에워싸도록 제1 마스크패턴(MP1)이 형성된 후 제1 습식식각 단계가 진행될 수 있다. 제1 습식식각 단계는 제1 도전층(223a)을 제외한 제2 도전층(223b) 및 제3 도전층(223c)이 식각되는 단계일 수 잇다. 제2 화소전극(220b)의 제2 도전층(223b) 및 제3 화소전극(220c)의 제3 도전층(223c)의 습식식각이 진행되는 동안 제1 화소전극(220a)의 제1 도전층(223a)이 식각되는 것을 방지하기 위해 제1 화소전극(220a)을 에워싸도록 제1 마스크패턴(MP1)이 형성될 수 있다. 제1 마스크패턴(MP1)은 포지티브 포토레지스트일 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
일 실시예에서, 제1 습식식각 단계동안 제2 화소전극(220b)의 제2 도전층(223b) 및 제3 화소전극(220c)의 제3 도전층(223c)은 기판(100)의 두께 방향으로 약 600 (옴스트롱)의 두께만큼 식각될 수 있다. 제1 습식식각 후, 제2 화소전극(220b)의 제2 도전층(223b)의 두께(t2) 및 제3 화소전극(220c)의 제3 도전층(223c)의 두께(t3')는 1100 (옴스트롱) 이상 1300 (옴스트롱)이하일 수 있다.
제1 습식식각 단계가 진행된 후, 제1 마스크패턴(MP1)은 제거될 수 있다. 제1 마스크패턴(MP1)이 제1 화소전극(220a)을 에워싸도록 형성됨으로써, 제1 습식식각 단계 후, 제1 도전층(223a)의 두께(t1)는 1700 (옴스트롱)이상 1900 (옴스트롱)이하 일 수 있다.
도 12 및 도 13을 참조하면, 제1 화소전극(220a) 및 제2 화소전극(220b)을 에워싸도록 제2 마스크패턴(MP2)이 형성된 후 제2 습식식각 단계가 진행될 수 있다. 제2 습식식각 단계는 제1 도전층(223a) 및 제2 도전층(223b)을 제외한 제3 도전층(223c)이 식각되는 단계일 수 있다. 제3 화소전극(220c)의 제3 도전층(223c)의 습식식각이 진행되는 동안 제1 도전층(223a) 및 제2 도전층(223b)이 식각되는 것을 방지하기 위해 제2 마스크패턴(MP2)이 형성될 수 있다. 제2 마스크패턴(MP2)은 포지티브 포토레지스트일 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
일 실시예에서, 제2 습식식각 단계동안 제3 화소전극(220c)의 제3 도전층(223c)은 기판(100)의 두께 방향으로 약 600 (옴스트롱)의 두께만큼 식각될 수 있다. 제1 습식식각 단계 및 제2 습식식각 단계 후 제1 화소전극(220a)의 제1 도전층(223a)의 기판(100)의 두께 방향으로의 두께는 제1 두께(t1)로 정의될 수 있다. 제2 화소전극(220b)의 제2 도전층(223b)의 기판(100)의 두께 방향으로의 두께는 제2 두께(t2)로 정의될 수 있다. 및 제3 화소전극(220c)의 제3 도전층(223c)의 기판(100)의 두께방향으로의 두께는 제3 두께(t3)로 정의될 수 있다.
제1 습식식각 단계 및 제2 습식식각 단계 후, 제2 화소전극(220b)의 제2 도전층(223b)의 제2 두께(t2)는 제1 화소전극(220a)의 제1 도전층(223a)의 제1 두께(t1)보다 작을 수 있다. 제3 화소전극(220c)의 제3 도전층(223c)의 제3 두께(t3)는 제2 화소전극(220b)의 제2 도전층(223b)의 제2 두께(t2)보다 작을 수 있다. 다른 표현으로, 제1 도전층(223a)의 제1 두께(t1)가 가장 클 수 있고, 제3 도전층(223c)의 제3 두께(t3)가 가장 작을 수 있다. 제2 도전층(223b)의 제2 두께(t2)는 제1 도전층(223a)의 제1 두께(t1) 및 제3 도전층(223c)의 제3 두께(t3)의 중간일 수 있다. 구체적으로, 제1 습식식각 단계 및 제2 습식식각 단계 후, 제1 도전층(223a)의 제1 두께(t1)는 1700 (옴스트롱)이상 1900 (옴스트롱)이하 일 수 있고, 제2 도전층(223b)의 제2 두께(t2)는 1100 (옴스트롱) 이상 1300 (옴스트롱)이하일 수 있고, 및 제3 도전층(223c)의 제3 두께(t3)는 600 (옴스트롱) 이상 800 (옴스트롱) 이하일 수 있다.
제2 습식식각 단계가 진행된 후, 제2 마스크패턴(MP2)은 제거될 수 있다. 제2 마스크패턴(MP2)이 제1 화소전극(220a) 및 제2 화소전극(220b)을 에워싸도록 형성됨으로써, 제2 습식식각 단계 후, 제1 도전층(223a)의 두께(t1)및 제2 도전층(223b)의 두께(t2)는 제1 습식식각 단계 후 제1 도전층(223a)의 두께(t1) 및 제2 도전층(223b)의 두께(t2)와 동일하게 유지될 수 있다.
도 14 및 도 15를 참조하면, 제1 내지 제3 화소전극(220a, 220b, 220c) 상에 화소정의막(213)이 배치될 수 있다. 화소정의막(213)은 개구들을 포함하며, 화소정의막(213)의 개구들에 의해 제1 내지 제3 화소전극(220a, 220b, 220c)의 적어도 일부가 노출될 수 있다. 화소정의막(213)의 개구 내에 제1 내지 제3 발광층(230a, 230b, 230c)이 배치될 수 있다. 구체적으로, 화소정의막(213)의 개구에 의해 노출된 제1 화소전극(220a) 상에 제1 발광층(230a)이 배치될 수 있다. 화소정의막(213)의 개구에 의해 노출된 제2 화소전극(220b) 상에 제2 발광층(230b)이 배치될 수 있다. 및 화소정의막(213)의 개구에 의해 노출된 제3 화소전극(220c) 상에 제3 발광층(230c)이 배치될 수 있다.
일 실시예에서, 제1 내지 제3 발광층(230a, 230b, 230c) 상에 대향전극(231)이 배치될 수 있다. 대향전극(231)은 기판(100) 상에 연속적으로 덮여질 수 있다. 대향전극(231) 상에 캡핑층(232)이 배치될 수 있다. 캡핑층(232)도 기판(100) 상에 연속적으로 덮여질 수 있다. 캡핑층(232)은 제1 내지 제3 발광층(230a, 230b, 230c)에서 방출된 광들의 대향전극(231)에서의 반사율을 높일 수 있다.
화소정의막(213)의 개구에 의해 노출된 제1 화소전극(220a), 제1 발광층(230a), 및 대향전극(231)은 제1 유기발광다이오드(OLED1)를 이룰 수 있다. 화소정의막(213)의 개구에 의해 노출된 제2 화소전극(220b), 제2 발광층(230b), 및 대향전극(231)은 제2 유기발광다이오드(OLED2)를 이룰 수 있다. 화소정의막(213)의 개구에 의해 노출된 제3 화소전극(220c), 제3 발광층(230c), 및 대향전극(231)은 제3 유기발광다이오드(OLED3)를 이룰 수 있다. 제1 내지 제3 화소(PX1, PX2, PX3)들은 각각 제1 내지 제3 유기발광다이오드(OLED1, OLED2, OLED3)를 포함할 수 있다.
일 실시예에서, 캡핑층(232) 상에는 박막봉지층(300)이 배치될 수 있다. 박막봉지층(300)은 제1 무기봉지층(310), 제2 무기봉지층(330), 및 유기봉지층(320)을 포함할 수 있다. 유기봉지층(320)은 제1 무기봉지층(310) 및 제2 무기봉지층(330) 사이에 배치될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예에서, 유기 봉지층의 개수와 무기봉지층의 개수 및 적층 순서는 변경될 수 있다.
표시 장치의 유기발광소자들은 미세공진구조를 형성할 수 있다. 유기발광소자들이 미세공진구조를 형성하는 경우, 발광층에서 방출된 광들의 광 추출 효율이 향상될 수 있다.
표시 장치의 유기발광소자들이 미세공진구조를 형성하기 위해서는 발광층들에서 방출되는 서로 다른 대역의 파장대의 광들 각각의 광학적 공진거리를 만족해야 한다. 따라서, 발광층에서 방출되는 광의 파장대에 따라서 그 발광층 하부에 배치된 화소전극의 도전층의 두께를 조절하여 공진구조를 형성할 수 있고, 발광층에서 방출되는 광들의 광 추출 효율을 높일 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
100: 기판
OLED: 유기발광다이오드
220: 화소전극
221: 보호층
222: 반사층
223: 도전층

Claims (20)

  1. 제1 화소, 제2 화소, 및 제3 화소를 포함하는 기판;
    상기 기판 상에 배치되고, 제1 반사층 및 제1 도전층을 포함하는 상기 제1 화소의 제1 화소전극, 제2 반사층 및 제2 도전층을 포함하는 상기 제2 화소의 제2 화소전극, 및 제3 반사층 및 제3 도전층을 포함하는 상기 제3 화소의 제3 화소전극;
    상기 제1 화소전극 상에 배치된 상기 제1 화소의 제1 발광층, 상기 제2 화소전극 상에 배치된 상기 제2 화소의 제2 발광층, 및 상기 제3 화소전극 상에 배치된 상기 제3 화소의 제3 발광층; 및
    상기 제1 발광층, 상기 제2 발광층, 및 상기 제3 발광층 상에 배치된 대향전극;을 포함하고,
    상기 제1 도전층은 상기 기판의 두께 방향으로 제1 두께를 갖고,
    상기 제2 도전층은 상기 기판의 두께 방향으로 상기 제1 두께보다 작은 제2 두께를 갖는, 표시 장치.
  2. 제1항에 있어서,
    상기 제3 도전층은 상기 기판의 두께 방향으로 상기 제2 두께보다 작은 제3 두께를 갖는, 표시 장치.
  3. 제2항에 있어서,
    상기 제1 도전층의 제1 두께는 1700 (옴스트롱) 이상 1900 (옴스트롱) 이하이고,
    상기 제2 도전층의 제2 두께는 1100 (옴스트롱) 이상 1300 (옴스트롱) 이하이고,
    상기 제3 도전층의 제3 두께는 600 (옴스트롱) 이상 800 (옴스트롱) 이하인, 표시 장치.
  4. 제1항에 있어서,
    상기 대향전극 상에 배치된 캐핑층;을 더 포함하는, 표시 장치.
  5. 제1항에 있어서,
    상기 제1 발광층, 상기 제2 발광층, 및 상기 제3 발광층은 각각 적색, 녹색, 및 청색의 광을 방출하는, 표시 장치.
  6. 제1항에 있어서,
    상기 제1 도전층, 상기 제2 도전층, 및 상기 제3 도전층은 동일한 물질을 포함하는, 표시 장치.
  7. 제1항에 있어서,
    상기 제1 반사층, 상기 제2 반사층, 및 상기 제3 반사층은 동일한 물질을 포함하는, 표시 장치.
  8. 제1항에 있어서,
    상기 제1 반사층, 상기 제2 반사층, 및 상기 제3 반사층 상에 각각 상기 제1 도전층, 상기 제2 도전층, 및 상기 제3 도전층이 배치된, 표시 장치.
  9. 제7항에 있어서,
    상기 제1 반사층, 상기 제2 반사층, 및 상기 제3 반사층의 하면에 각각 직접적으로 배치된 제1 보호층, 제2 보호층, 및 제3 보호층;을 더 포함하는, 표시 장치.
  10. 제9항에 있어서,
    상기 제1 보호층, 상기 제2 보호층, 및 상기 제3 보호층은 동일한 물질을 포함하는, 표시 장치
  11. 기판 상에 격벽층 형성용 물질이 배치되는 단계;
    격벽층 형성용 물질을 패터닝하여 격벽층이 형성되는 단계;
    상기 격벽층 및 상기 기판 상에 반사층 형성용 물질 및 도전층 형성용 물질이 배치되는 단계;
    상기 격벽층 및 상기 격벽층의 개구에 배치된 상기 반사층 형성용 물질 및 상기 도전층 형성용 물질을 동일한 높이로 평탄화시켜, 제1 반사층 및 제1 도전층을 포함하는 제1 화소전극, 제2 반사층 및 제2 도전층을 포함하는 제2 화소전극, 및 제3 반사층 및 제3 도전층을 포함하는 제3 화소전극이 형성되는 단계;
    상기 제1 화소전극을 에워싸도록 제1 마스크패턴이 형성된 후, 상기 제2 도전층 및 상기 제3 도전층의 적어도 일부가 습식식각되는 제1 식각단계;
    제1 마스크패턴이 제거되는 단계; 및
    상기 제1 화소전극 및 상기 제2 화소전극을 각각 에워싸도록 제2 마스크패턴이 형성된 후, 제3 도전층의 적어도 일부가 습식식각되는 제2 식각단계;를 포함하는, 표시 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 제1 화소전극 및 상기 제2 화소전극을 각각 에워싸도록 제2 마스크패턴이 형성된 후, 제3 도전층의 적어도 일부가 습식식각되는 제2 식각단계 이후에,
    상기 제2 마스크패턴이 제거되는 단계;를 더 포함하는, 표시 장치의 제조 방법.
  13. 제11항에 있어서,
    상기 격벽층 형성용 물질은 무기물질을 포함하는, 표시 장치의 제조 방법.
  14. 제11항에 있어서,
    상기 격벽층 형성용 물질은 포토레지스트 형성용 물질을 포함하는, 표시 장치의 제조 방법.
  15. 제14항에 있어서,
    격벽층 형성용 물질을 패터닝하여 격벽층을 형성시키는 단계 이후에,
    상기 격벽층을 제거시키는 단계;를 더 포함하는, 표시 장치의 제조 방법.
  16. 제11항에 있어서,
    상기 제1 식각단계 전의 상기 제1 도전층, 상기 제2 도전층, 및 상기 제3 도전층의 두께는 1700 (옴스트롱) 이상 1900 (옴스트롱)이하인, 표시 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 제2 식각단계 후의 상기 제1 도전층은 상기 기판의 두께 방향으로 제1 두께를 가지고,
    상기 제2 식각단계 후의 상기 제2 도전층의 상기 기판의 두께 방향으로 제1 두께보다 작은 제2 두께를 가지고,
    상기 제2 식각단계 후의 상기 제3 도전층은 상기 기판의 두께 방향으로 상기 제2 두께보다 작은 제3 두께를 가지는, 표시 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 제2 식각단계 후의 상기 제1 도전층의 제1 두께는 1700 (옴스트롱) 이상 1900 (옴스트롱) 이하이고,
    상기 제2 식각단계 후의 상기 제2 도전층의 제2 두께는 1100 (옴스트롱) 이상 1300 (옴스트롱) 이하이고,
    상기 제2 식각단계 후의 상기 제3 도전층의 제3 두께는 600 (옴스트롱) 이상 800 (옴스트롱) 이하인, 표시 장치의 제조 방법.
  19. 제11항에 있어서,
    상기 제1 화소전극, 상기 제2 화소전극, 및 상기 제3 화소전극 상에 각각 제1 발광층, 제2 발광층, 및 제3 발광층이 배치되는 단계;를 더 포함하고,
    상기 제1 발광층, 상기 제2 발광층, 및 상기 제3 발광층은 각각 적색, 녹색, 및 청색의 광을 방출하는, 표시 장치의 제조 방법.
  20. 제19항에 있어서,
    상기 제1 발광층, 상기 제2 발광층, 및 상기 제3 발광층 상에 대향전극을 배치시키는 단계; 및
    상기 대향전극 상에 캐핑층을 배치시키는 단계;를 더 포함하는, 표시 장치의 제조 방법.
KR1020220153814A 2022-11-16 2022-11-16 표시 장치 및 이의 제조 방법 KR20240072431A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220153814A KR20240072431A (ko) 2022-11-16 2022-11-16 표시 장치 및 이의 제조 방법
US18/235,468 US20240164178A1 (en) 2022-11-16 2023-08-18 Display device and method of manufacturing same
CN202311528692.2A CN118055642A (zh) 2022-11-16 2023-11-16 显示装置和制造该显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220153814A KR20240072431A (ko) 2022-11-16 2022-11-16 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20240072431A true KR20240072431A (ko) 2024-05-24

Family

ID=91027867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220153814A KR20240072431A (ko) 2022-11-16 2022-11-16 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US20240164178A1 (ko)
KR (1) KR20240072431A (ko)
CN (1) CN118055642A (ko)

Also Published As

Publication number Publication date
US20240164178A1 (en) 2024-05-16
CN118055642A (zh) 2024-05-17

Similar Documents

Publication Publication Date Title
US11502273B2 (en) Display panel and display device including display panel
US11056674B2 (en) Organic light-emitting display device including protective layer having edges over pixel-defining layer
KR102663899B1 (ko) 표시 패널
KR102588594B1 (ko) 표시 장치 및 그 제조 방법
US11569317B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
US11430860B2 (en) Organic light-emitting diode display and method of manufacturing the same
US10332953B2 (en) Organic light-emitting display device
KR102458680B1 (ko) 유기발광 표시장치 및 그 제조방법
KR102443645B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN112447930A (zh) 显示设备及制造该显示设备的方法
KR20200145952A (ko) 표시 장치
US11997885B2 (en) Display device with metal layer between pixel defining layer and opposite electrode
KR20210062780A (ko) 디스플레이 장치 및 그 제조방법
KR20200113056A (ko) 디스플레이 장치 및 그 제조방법
KR20240072431A (ko) 표시 장치 및 이의 제조 방법
US20240155874A1 (en) Display device and method of manufacturing display device
US12035544B2 (en) Organic light-emitting display apparatus having a conductive layer with an undercut structure and method of manufacturing the same
US20230137236A1 (en) Display apparatus and method of manufacturing the same
KR20230078907A (ko) 유기발광표시장치
KR20220106261A (ko) 표시 장치 및 그 제조 방법
KR20150077157A (ko) 유기전계발광표시소자 및 이의 제조방법