KR20200113056A - 디스플레이 장치 및 그 제조방법 - Google Patents

디스플레이 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20200113056A
KR20200113056A KR1020190031777A KR20190031777A KR20200113056A KR 20200113056 A KR20200113056 A KR 20200113056A KR 1020190031777 A KR1020190031777 A KR 1020190031777A KR 20190031777 A KR20190031777 A KR 20190031777A KR 20200113056 A KR20200113056 A KR 20200113056A
Authority
KR
South Korea
Prior art keywords
electrode
layer
contact
insulating layer
opening
Prior art date
Application number
KR1020190031777A
Other languages
English (en)
Inventor
이세호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190031777A priority Critical patent/KR20200113056A/ko
Priority to US16/785,753 priority patent/US11335755B2/en
Priority to EP20163499.5A priority patent/EP3712951A1/en
Priority to CN202010199484.2A priority patent/CN111725261A/zh
Publication of KR20200113056A publication Critical patent/KR20200113056A/ko
Priority to US17/722,572 priority patent/US20220238607A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H01L27/3248—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L27/3262—
    • H01L51/5203—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2251/30—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 제조가 용이하면서도 휘도 안정성이 높은 디스플레이 장치 및 그 제조방법을 위하여, 기판 상에 상호 이격되어 배치된, 화소전극 및 콘택전극; 상기 기판과 상기 화소전극 및 상기 콘택전극 사이에 개재되는, 다중절연층; 상기 기판과 상기 화소전극 사이에 배치되며, 박막트랜지스터를 포함하되 상기 화소전극에 전기적으로 연결된, 화소회로; 상기 화소전극 및 상기 콘택전극에 대응하도록 배치되되 상기 콘택전극의 적어도 일부가 노출되는 개구부를 갖는 제1 기능층 및 상기 화소전극에 대응하도록 배치된 발광층을 포함하는, 중간층; 상기 화소전극 및 상기 콘택전극에 대응하도록 상기 발광층 상에 위치하되, 상기 제1 기능층의 상기 개구부를 통해 상기 콘택전극과 컨택하는, 대향전극; 및 상기 기판과 상기 콘택전극 사이에 배치되며, 상기 개구부의 적어도 일부에 대응하여 상기 다중절연층에 정의된 콘택부를 통해 상기 콘택전극과 전기적으로 연결되는, 보조전극;을 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치 및 그 제조방법{Display apparatus and manufacturing the same}
본 발명은 디스플레이 장치 및 그 제조방법에 관한 것으로서, 더 상세하게는 제조가 용이하면서도 휘도 안정성이 높은 디스플레이 장치 및 그 제조방법에 관한 것이다.
디스플레이 장치들 중, 유기발광 디스플레이 장치는 시야각이 넓고 컨트라스트가 우수할 뿐만 아니라 응답속도가 빠르다는 장점을 가지고 있어 차세대 디스플레이 장치로서 주목을 받고 있다.
유기발광 디스플레이 장치는 화소들 각각이 유기발광소자를 구비하는 디스플레이 장치이다. 유기발광소자는 화소전극과, 이에 대향하는 대향전극과, 화소전극과 대향전극 사이에 개재되며 발광층을 포함하는 중간층을 포함한다. 이러한 유기발광 디스플레이 장치의 경우, 화소전극들은 각 화소별로 패터닝된 아일랜드 형상이나, 대향전극은 복수개의 화소들에 있어서 일체(一體)인 형태를 갖는다.
그러나 이러한 종래의 유기발광 디스플레이 장치에는 유기발광 디스플레이 장치의 대면적화에 따라, 일체로 형성된 대향전극의 전압강하에 의해 고품질의 이미지를 디스플레이할 수 없다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 제조가 용이하면서도 휘도 안정성이 높은 디스플레이 장치 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 기판 상에 상호 이격되어 배치된, 화소전극 및 콘택전극; 상기 기판과 상기 화소전극 및 상기 콘택전극 사이에 개재되는, 다중절연층; 상기 기판과 상기 화소전극 사이에 배치되며, 박막트랜지스터를 포함하되 상기 화소전극에 전기적으로 연결된, 화소회로; 상기 화소전극 및 상기 콘택전극에 대응하도록 배치되되 상기 콘택전극의 적어도 일부가 노출되는 개구부를 갖는 제1 기능층 및 상기 화소전극에 대응하도록 배치된 발광층을 포함하는, 중간층; 상기 화소전극 및 상기 콘택전극에 대응하도록 상기 발광층 상에 위치하되, 상기 제1 기능층의 상기 개구부를 통해 상기 콘택전극과 컨택하는, 대향전극; 및 상기 기판과 상기 콘택전극 사이에 배치되며, 상기 개구부의 적어도 일부에 대응하여 상기 다중절연층에 정의된 콘택부를 통해 상기 콘택전극과 전기적으로 연결되는, 보조전극;을 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 있어서, 상기 개구부는 상호 이격되어 배치된 제1 개구 및 제2 개구를 포함하고, 상기 대향전극은 상기 제1 개구 및 상기 제2 개구를 통해 상기 콘택전극과 컨택할 수 있다.
본 실시예에 있어서, 상기 다중절연층은, 상기 박막트랜지스터 상에 배치된 무기절연층; 및 상기 무기절연층 상에 배치되는 유기절연층을 포함하고, 상기 유기절연층은 상기 제1 개구에 대응하는 오픈부를 가질 수 있다.
본 실시예에 있어서, 상기 무기절연층은 상기 오픈부에 대응되는 영역에서 상기 콘택전극과 상기 보조전극을 절연시키도록 상기 콘택전극과 상기 보조전극 사이에 개재될 수 있다.
본 실시예에 있어서, 상기 유기절연층은 상기 제2 개구와 대응되는 영역에 정의된 제1 콘택홀을 갖고, 상기 무기절연층은 상기 제1 콘택홀과 대응되는 영역에 정의된 제2 콘택홀을 가질 수 있다.
본 실시예에 있어서, 상기 중간층은, 상기 발광층 상에 배치되는 제2 기능층을 더 포함하고, 상기 제1 개구는 상기 제1 기능층에 정의된 제1 홀 및 상기 제2 기능층에 정의된 제2 홀을 포함할 수 있다.
본 실시예에 있어서, 상기 제2 개구는 상기 제2 기능층에 정의된 제3 홀 및 상기 제2 기능층에 정의된 제4 홀을 포함할 수 있다.
본 실시예에 있어서, 상기 중간층은 홀 수송층, 홀 주입층, 전자주입층, 및 전자 수송층 중 하나 또는 그 이상을 포함할 수 있다.
본 실시예에 있어서, 상기 보조전극은 구리(Cu) 및 티타늄(Ti)을 포함할 수 있다.
본 실시예에 있어서, 상기 제1 중간층의 상기 제1 개구에 인접한 부분은 고열로 변성된 부분일 수 있다.
본 실시예에 있어서, 상기 화소회로의 상기 박막트랜지스터는, 반도체층, 상기 반도체층과 중첩되는 게이트전극 및 상기 반도체층과 전기적으로 연결되는 연결전극을 포함하고, 상기 보조전극은 상기 연결전극과 동일 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 무기절연층은 상기 박막트랜지스터의 상기 연결전극과 직접 접촉하여 상기 박막트랜지스터를 커버할 수 있다.
본 실시예에 있어서, 상기 콘택전극은 상기 화소전극과 동일 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 다중절연층은, 상기 박막트랜지스터 상에 배치된 무기절연층; 및 상기 무기절연층 상에 배치되는 유기절연층을 포함하고, 상기 유기절연층은 상기 개구부에 대응하는 오픈부를 가질 수 있다.
본 실시예에 있어서, 상기 무기절연층은 상기 개구부 내에 정의되는 콘택부를 갖고, 상기 대향전극은 상기 콘택전극을 사이에 두고 상기 보조전극과 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 무기절연층은 상기 개구부 내에서 상기 콘택부를 제외하고 상기 콘택전극과 상기 보조전극을 절연시킬 수 있다.
본 발명의 다른 관점에 따르면, 기판 상에 박막트랜지스터 및 상기 박막트랜지스터와 상호 이격된 보조전극을 형성하는 단계; 상기 박막트랜지스터 및 상기 보조전극 상에 무기절연층을 형성하는 단계; 상기 무기절연층 상에 유기절연층을 형성하는 단계; 상기 유기절연층에 상기 무기절연층의 적어도 일부를 노출하는 오픈부를 형성하는 단계; 상기 유기절연층 및 상기 무기절연층에 상기 보조전극의 적어도 일부를 노출하는 콘택부를 형성하는 단계; 상기 유기절연층 상에 상기 박막트랜지스터와 전기적으로 연결된 화소전극 및 상기 화소전극과 상호 이격된 콘택전극을 형성하는 단계; 상기 화소전극 상에 제1 기능층 및 발광층을 순차적으로 형성하는 단계; 상기 콘택전극의 적어도 일부가 노출되도록 상기 제1 기능층의 상기 콘택전극 상의 부분을 제거하여 개구를 형성하는 단계; 및 상기 제1 기능층의 개구를 통해 상기 콘택전극과 접촉하도록, 상기 화소전극에 대향하는 대향전극을 형성하는 단계;를 포함하는, 디스플레이 장치의 제조방법이 제공된다.
본 실시예에 있어서, 상기 개구를 형성하는 단계는, 레이저빔을 상기 제1 기능층에 조사하여 상기 제1 기능층의 일부를 제거하는 단계일 수 있다.
본 실시예에 있어서, 상기 제1 기능층 및 발광층을 순차적으로 형성하는 단계 직후에, 상기 발광층 상에 제2 기능층을 형성하는 단계를 더 포함하고, 상기 개구를 형성하는 단계는, 상기 제1 기능층 및 상기 제2 기능층의 상기 콘택전극 상의 부분을 동시에 제거하여, 상기 개구를 형성하는 단계일 수 있다.
본 실시예에 있어서, 상기 오픈부는 상기 콘택부보다 큰 면적을 가질 수있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 제조가 용이하면서도 휘도 안정성이 높은 디스플레이 장치 및 그 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치 중 어느 하나의 화소를 개략적으로 나타낸 등가회로도이다.
도 3은 본 발명의 일 실시예에 관한 디스플레이 장치의 제조 공정을 개략적으로 도시하는 단면도이다.
도 4는 본 발명의 일 실시예에 관한 디스플레이 장치의 제조 공정을 개략적으로 도시하는 단면도이다.
도 5는 본 발명의 일 실시예에 관한 디스플레이 장치의 제조 공정을 개략적으로 도시하는 단면도이다.
도 6은 본 발명의 일 실시예에 관한 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 7은 본 발명의 다른 일 실시예에 관한 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 8은 본 발명의 다른 일 실시예에 관한 디스플레이 장치를 개략적으로 도시하는 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
한편, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 "바로 위에" 또는 "바로 상에" 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도이고, 도 2는 본 발명의 일 실시예에 따른 디스플레이 장치 중 어느 하나의 화소를 개략적으로 나타낸 등가회로도이다.
도 1을 참조하면, 디스플레이 장치(10)는 표시영역(DA) 및 표시영역(DA) 주변의 외곽영역(PA)을 포함할 수 있다. 도 1은 디스플레이 장치(10) 중 기판(100)의 모습으로 이해될 수 있다. 예컨대, 기판(100)이 표시영역(DA) 및 외곽영역(PA)을 갖는 것으로 이해될 수 있다.
디스플레이 장치(10)는 표시영역(DA)에 배치된 복수의 화소(P)들을 포함한다. 각 화소(P)는 도 2에 도시된 바와 같이 화소회로(PC) 및 화소회로(PC)에 연결된 표시요소로서 유기발광다이오드(OLED)를 포함할 수 있다. 화소회로(PC)는 제1 박막트랜지스터(T1), 제2 박막트랜지스터(T2) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 각 화소(P)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
제2 박막트랜지스터(T2)는 스위칭 박막트랜지스터로서, 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 전압에 기초하여 데이터라인(DL)으로부터 입력된 데이터 전압을 제1 박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 제2 박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 제2 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1 전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
제1 박막트랜지스터(T1)는 구동 박막트랜지스터로서, 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예, 캐소드)은 제2 전원전압(ELVSS)을 공급받을 수 있다.
도 2는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있다. 예컨대, 화소회로(PC)는 전술한 2개의 박막트랜지스터 외에 4개 또는 5개 또는 그 이상의 박막트랜지스터들을 더 포함할 수 있다.
다시 도 1을 참조하면, 외곽영역(PA)에는 각 화소(P)에 스캔신호를 제공하는 스캔 드라이버(1100), 각 화소(P)에 데이터신호를 제공하는 데이터 드라이버(1200) 및 제1 전원전압 및 제2 전원전압을 제공하기 위한 메인 전원배선(미도시)들 등이 배치될 수 있다. 도 2에는 데이터 드라이버(1200)가 기판(100)의 일 측변에 인접하게 배치된 것을 도시하나, 다른 실시예에 따르면, 데이터 드라이버(1200)는 디스플레이 장치(10)의 일 측에 배치된 패드와 전기적으로 접속된 FPCB(flexible Printed circuit board) 상에 배치될 수 있다.
도 3 내지 도 6은 본 발명의 일 실시예에 관한 디스플레이 장치의 제조 공정들을 개략적으로 도시하는 단면도들이다.
도 3을 참조하면, 기판(100) 상에 상호 이격되어 배치된 화소전극(210) 및 콘택전극(210a)을 형성한다. 도 3에서는 유기절연층(170) 상에 화소전극(210)과 콘택전극(210a)을 형성하는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다.
이러한 화소전극(210)과 콘택전극(210a)을 형성하기에 앞서 다양한 층들을 먼저 형성할 수 있다. 도면에서는 기판(100) 상에 박막트랜지스터(TFT)와 커패시터(CAP)를 형성하고, 이들을 덮는 다중절연층(MIL)을 형성한 후, 이 다중절연층(MIL) 상에 화소전극(210)과 콘택전극(210a)을 형성하는 것으로 도시하고 있다.
기판(100)은 글라스재, 금속재, 또는 PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리이미드(Polyimide) 등과 같은 플라스틱재 등, 다양한 재료로 형성된 것일 수 있다.
이러한 기판(100) 상에는 표시소자, 예컨대 유기발광소자(OLED)로 전기적 신호를 공급하기 위한 회소회로(PC)가 형성된다. 화소회로(PC)는 박막트랜지스터(TFT) 및 커패시터(CAP)를 포함할 수 있다.
보다 상세하게, 기판(100) 상에는 기판(100)의 면을 평탄화하기 위해 또는 박막트랜지스터(TFT)의 반도체층(120)으로 불순물 등이 침투하는 것을 방지하기 위해, 산화규소(SiOx), 질화규소(SiNx) 또는/및 산질화규소(SiON)등으로 형성된 버퍼층(110)이 배치되고, 이 버퍼층(110) 상에 반도체층(120)이 위치하도록 할 수 있다.
반도체층(120)의 상부에는 게이트전극(140)이 배치되는데, 이 게이트전극(140)에 인가되는 신호에 따라 소스전극(160s) 및 드레인전극(160d)이 전기적으로 소통된다. 게이트전극(140)은 인접층과의 밀착성, 적층되는 층의 표면 평탄성 그리고 가공성 등을 고려하여, 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
이때 반도체층(120)과 게이트전극(140)과의 절연성을 확보하기 위하여, 게이트절연막(130)이 반도체층(120)과 게이트전극(140) 사이에 개재될 수 있다. 게이트절연막(130)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다.
게이트전극(140)의 상부에는 층간절연막(150)이 배치될 수 있는데, 층간절연막(150)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 층간절연막(150)은 전술한 물질을 포함하는 단층 또는 다층으로 형성될 수 있다.
층간절연막(150)의 상부에는 박막트랜지스터(TFT)의 반도체층(120)과 전기적으로 연결되는 연결전극인 소스전극(160s) 및 드레인전극(160d)이 배치된다. 소스전극(160s) 및 드레인전극(160d)은 층간절연막(150)과 게이트절연막(130)에 형성되는 컨택홀을 통하여 반도체층(120)에 각각 전기적으로 연결된다. 소스전극(160s) 및 드레인전극(160d)은 도전성 등을 고려하여 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 일 실시예로, 연결전극인 소스전극(160s) 및 드레인전극(160d)은 Ti/Al/Ti 또는 Mo/Al/Mo와 같은 삼중층으로 형성될 수도 있다. 또한 일 실시예로, 소스전극(160s) 및 드레인전극(160d)은 Cu/Ti 등과 같은 다중층으로 형성될 수도 있다.
이러한 구조의 박막트랜지스터(TFT)를 보호하고 상면을 평탄화하게 만들기 위해 박막트랜지스터(TFT) 상에 다중절연층(MIL)을 형성할 수 있다. 본 실시예에서, 다중절연층(MIL)은 박막트랜지스터(TFT)의 소스전극(160s) 및 드레인전극(160d)과 직접 접촉하는 무기절연층(165) 및 화소전극(210)이 형성될 상면을 평탄화하게 하는 유기절연층(170)을 포함할 수 있다.
무기절연층(165)은 디스플레이 장치의 제조 공정에서 알루미늄과 같이 에천트에 의해 손상될 수 있는 금속을 포함하는 배선 등이 에칭 환경에 노출되는 것을 방지할 수 있다. 무기절연층(165)은 산화규소(SiOx), 질화규소(SiNx) 또는/및 산질화규소(SiON)와 같은 무기물을 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다. 일 실시예로, 무기절연층(165)은 질화규소(SiNx)를 포함할 수 있다. 무기절연층(165)은 약 500Å 이상의 두께를 가질 수 있다. 또 다른 실시예로, 무기절연층(165)은 1,000Å 이상이거나, 1,500Å 이상이거나, 2,000Å 이상이거나, 2,500Å 이상이거나, 3,000Å 이상이거나, 3,500Å 이상이거나, 4,000Å 이상이거나, 4,500Å 이상이거나, 5,000Å 이상이거나, 5,500Å 이상이거나, 6,000Å 이상이거나, 6,500Å 이상일 수 있다. 또는, 무기절연층(165)은 7,000Å 내지 10,000Å 의 두께를 가질 수 있다.
무기절연층(165) 상에는 유기절연층(170)이 배치될 수 있다. 유기절연층(170)은 상면이 대략 편평한 면을 포함할 수 있다. 유기절연층(170)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다. 일 실시예로, 유기절연층(170)은 폴리이미드를 포함할 수 있다.
화소전극(210)은 유기절연층(170) 상에 형성될 수 있다. 화소전극(210)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(210)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 화소전극(210)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
화소전극(210) 상에는 화소정의막(180)이 형성될 수 있다. 화소정의막(180)은 화소전극(210)의 상면을 노출하는 개구를 포함하되, 화소전극(210)의 가장자리를 커버할 수 있다. 화소정의막(180)은 유기 절연물을 포함할 수 있다. 또는, 화소정의막(180)은 실리콘나이트라이드(SiNx)나 실리콘옥시나이트라이드(SiON), 또는 실리콘옥사이드(SiOx)와 같은 무기 절연물을 포함할 수 있다. 또는, 화소정의막(180)은 유기절연물 및 무기절연물을 포함할 수 있다.
중간층(220)은 발광층(223)을 포함한다. 중간층(220)은 발광층(223)의 아래에 배치된 제1 기능층(221) 및/또는 발광층(223)의 위에 배치된 제2 기능층(222)을 포함할 수 있다. 발광층(223)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다.
제1 기능층(221)은 단층 또는 다층일 수 있다. 예컨대 제1 기능층(221)이 고분자 물질로 형성되는 경우, 제1 기능층(221)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 제1 기능층(221)이 저분자 물질로 형성되는 경우, 제1 기능층(221)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.
한편, 제2 기능층(222)은 언제나 구비되는 것은 아니다. 예컨대, 제1 기능층(221)과 발광층(223)을 고분자 물질로 형성하는 경우, 제2 기능층(222)을 형성하는 것이 바람직하다. 제2 기능층(222)은 단층 또는 다층일 수 있다. 제2 기능층(222)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
중간층(220) 중 발광층(223)은 표시영역(DA)에서 각 화소마다 배치될 수 있다. 발광층(223)은 화소전극(210)과 대응하도록 패터닝될 수 있다. 발광층(223)과 달리, 중간층(220) 중 제1 기능층(221) 및/또는 제2 기능층(222)은 후술한 대향전극(230)과 마찬가지로 표시영역(DA) 전면(全面)에 형성될 수 있다.
대향전극(230)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(230)은 표시영역(DA)뿐만 아니라 중간영역(MA) 상에도 형성될 수 있다. 제1 기능층(221), 제2 기능층(222), 및 대향전극(230)은 열 증착법에 의해 형성될 수 있다.
한편, 보조전극(160a)은 화소회소(PC) 일측에, 층간절연막(150) 상에 형성될 수 있다. 보조전극(160a)은 소스전극(160s) 및 드레인전극(160d)과 같은 공정으로 형성될 수 있다. 따라서, 보조전극(160a)은 소스전극(160s) 및 드레인전극(160d)과 동일 물질을 포함할 수 있다. 일 실시예로, 보조전극(160a)은 Cu/Ti 등과 같은 다중층으로 형성될 수도 있다.
보조전극(160a) 상에는 다중절연층(MIL)이 형성될 수 있다. 무기절연층(165)은 보조전극(160a)과 직접 접촉하여 보조전극(160a)이 후속 공정에 따른 에칭 환경에 노출되는 것을 방지할 수 있으며, 보조전극(160a)의 들뜸을 방지할 수 있다.
다중절연층(MIL)은 보조전극(160a)의 상면의 일부를 노출시키도록 콘택부(CT)가 형성될 수있다. 콘택부(CT)는 화소전극(210)과 박막트랜지스터(TFT)의 드레인전극(160d)을 전기적으로 연결하는 콘택홀(CNT)을 형성하는 과정에서 동시에 형성될 수 있다. 콘택부(CT)는 유기절연층(170)에 정의된 제1 콘택홀(170h2) 및 무기절연층(165)에 정의된 제2 콘택홀(165h)을 포함할 수 있다. 콘택부(CT)를 통해 후술할 콘택전극(210a)이 보조전극(160a)과 전기적으로 연결되는 콘택영역(CTA)이 형성될 수 있다.
또한, 다중절연층(MIL)에는 유기절연층(170)의 일부가 제거된 오픈부(OP)가 형성될 수 있다. 오픈부(OP)는 무기절연층(165)의 적어도 일부를 노출시키도록 유기절연층(170)에 오픈홀(170h1)로서 정의될 수 있으며, 오픈부(OP)에 의해 무기절연층(165)의 적어도 일부가 노출되는 오픈영역(OPA)이 형성될 수 있다.
도 3에서는 유기절연층(170)이 오픈부(OP)를 정의하는 오픈홀(170h1) 및 콘택부(CT)를 정의하는 제1 콘택홀(170h2)을 각각 구비하고, 오픈홀(170h1)과 제1 콘택홀(170h2)이 각각 이격되어 형성되는 것으로 도시되나, 본 발명이 반드시 이에 한정되는 것은 아니다.
변형 실시예로, 도 3의 오픈홀(170h1)과 제1 콘택홀(170h2)은 서로 연결되어 도 7과 같이 하나의 개구를 형성할 수도 있다. 도 7을 참조하면, 무기절연층(165)에는 보조전극(160a)의 적어도 일부를 노출시키는 콘택부(CT')이 형성되고, 유기절연층(170)에는 이러한 콘택부(CT')에 대응하되, 콘택부(CT') 보다 넓은 면적을 갖는 오픈부(OP')가 형성될 수 있다. 오픈부(OP') 내에 위치한 콘택부(CT')를 통해 보조전극(160a)의 적어도 일부가 노출될 수 있으며, 이는 콘택전극(210a)과 보조전극(160a)이 연결되는 콘택영역(CTA')으로 이해될 수 있다. 또한, 오픈부(OP')에서 콘택영역(CTA')을 제외한 나머지 부분은 오픈영역(OPA')으로 이해될 수 있다. 오픈영역(OPA')은 전기적 콘택은 없으나, 후술할 아웃개싱(out gassing)을 축소시키는 역할을 할 수 있다.
콘택전극(210a)은 다중절연층(MIL)을 사이에 두고 보조전극(160a) 상에 형성될 수 있다. 콘택전극(210a)은 콘택부(CT)를 통해 보조전극(160a)과 전기적으로 연결될 수 있다. 콘택전극(210a)은 오픈부(OP) 상에도 형성될 수 있다. 오픈부(OP)에 위치한 콘택전극(210a)은 무기절연층(165)을 사이에 두고 보조전극(160a)과 절연되어 형성될 수 있다. 일 실시예로, 콘택전극(210a)은 화소전극(210)과 동일 공정에서 형성되며, 따라서 동일 물질을 포함할 수 있다.
이와 같이, 보조전극(160a)과 콘택전극(210a)이 전기적으로 연결되는 콘택부(CT) 이외에 유기절연층(170)의 일부가 제거된 오픈영역(OPA) 즉, 오픈부(OP)를 더 구비함으로써, 제조 과정에서 유기 절연 물질을 포함하는 유기절연층(170)에서 발생하는 아웃개싱(out gassing)을 축소시킬 수 있다.
그 후, 도 4를 참조하면, 콘택부(CT) 및 오픈부(OP)를 향해 레이저빔(LB)을 조사할 수 있다. 레이저빔(LB)을 조사함으로써, 콘택부(CT) 및 오픈부(OP)에 존재하는 제1 및 제2 기능층(221, 222)들의 일부가 제거될 수 있다.
도 5와 같이, 레이저빔(LB)에 의해 제1 및 제2 기능층(221, 222)에 개구부(220H)가 형성될 수 있다. 개구부(220H)는 제1 개구(220a) 및 제2 개구(220b)를 포함할 수 있다. 상세하게, 제1 및 제2 기능층(221, 222)에는 각각 오픈부(OP)에 대응하는 제1 개구(220a) 및 콘택부(CT)에 대응하는 제2 개구(220b)가 형성될 수 있다. 제1 개구(220a) 및 제2 개구(220b)는 레이저빔(LB)에 의해 제1 및 제2 기능층(221, 222)의 일부가 제거되어 형성되는 것인바, 제1 개구(220a) 및 제2 개구(220b)와 인접한 제1 및 제2 기능층(221, 222)은 고열에 의해 변성된 부분일 수 있다.
제1 개구(220a)는 제1 기능층(221)에 정의된 제1 홀(221a) 및 제2 기능층(222)에 정의된 제2 홀(222a)을 포함할 수 있다. 제2 개구(220b)는 제1 기능층(221)에 정의된 제3 홀(221b) 및 제2 기능층(222)에 정의된 제4 홀(222b)을 포함할 수 있다.
한편 본 실시예에서는 중간층(220)이 제1 기능층(221) 및 제2 기능층(222)을 모두 포함하는 경우를 설명하였으나, 다른 실시예로 제2 기능층(222)은 생략될 수도 있다. 이 경우 제1 개구(220a)는 제1 기능층(221)에 정의된 제1 홀(221a)을 포함하고, 제2 개구(220b)는 제1 기능층(221)에 정의된 제3 홀(221b) 만을 포함할 수도 있다.
도 5에서는 개구부(220H)를 이루는 제1 개구(220a) 및 제2 개구(220b)가 상호 이격되어 각각 형성되는 것으로 도시되나, 본 발명이 이에 한정되는 것은 아니다. 변형 실시예로, 도 5의 제1 개구(220a)와 제2 개구(220b)는 서로 연결되어 도 8과 같이 하나의 개구부(220H)를 이룰 수도 있다. 도 8의 실시예에서 개구부(220H)는 제1 기능층(221)에 형성된 제1 홀(221') 및 제2 기능층(222)에 형성된 제2 홀(222')을 포함할 수 있다. 이러한 도 8의 구조 상에 대향전극(230)을 형성하여, 도 9와 같은 구조를 형성할 수 있다. 전술한 도 7 내지 도 9의 구조는 동일한 구조에 있어서 제조 단계별로 도시한 것으로 이해될 수 있다.
도 5에 도시된 것과 같이, 일 방향(x 방향)을 따르는 제1 개구(220a)의 폭(W2)은 오픈영역(OPA)오픈부(OP)의 폭(W1) 보다 작을 수 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다.
그 후, 도 6을 참조하면, 대향전극(230)이 표시영역(DA) 상의 전면(全面)에 형성될 수 있다. 대향전극(230)은 중간층(220)을 사이에 두고 화소전극(210)과 대향하여 배치되며 제1 개구(220a) 및 제2 개구(220b) 상으로 연장되어 형성될 수 있다. 대향전극(230)은 제1 개구(220a) 및 제2 개구(220b)를 통해 콘택전극(210a)과 직접 접촉할 수 있다.
이와 같은 본 실시예에 따른 디스플레이 장치 및 이의 제조방법에 따르면, 보조전극(160a) 및 대향전극(230)과 보조전극(160a)을 전기적으로 연결하는 콘택전극(210a)이 형성됨에 따라, 전기전도도가 높은 보조전극(160a) 및 콘택전극(210a)을 통해 전기적 신호가 전달되도록 함으로써, 보조전극(160a) 및 콘택전극(210a)이 없을 경우 발생할 수 있는 대향전극(230)에서의 IR드롭을 방지하거나 최소화할 수 있다. 이를 통해 복수개의 화소들에 있어서 의도치 않은 휘도 편차가 발생하는 것을 방지하거나, 발생한다 하더라도 휘도 편차를 최소화할 수 있다.
대향전극(230)과 보조전극(160a)의 컨택을 위해, 도 6에 도시된 것과 같이 콘택전극(210a)의 적어도 일부는 제1 기능층(221)과 제2 중간층(220)에 의해 덮이지 않아야 한다. 이를 위해 제1 기능층(221)과 제2 중간층(220)을 최초 형성할 시부터 콘택전극(210a)의 적어도 일부 상에는 제1 기능층(221)과 제2 중간층(220)이 형성되지 않도록 할 수도 있다. 그러나 이 경우 제1 기능층(221)과 제2 중간층(220)을 형성함에 있어서 마스크를 이용해야만 하며, 이에 따라 마스크와 기판(100)을 정밀하게 얼라인해야 하는 등, 제조 공정이 복잡해질 수 있다.
하지만 본 실시예에 따른 유기발광 디스플레이 장치 제조방법에 따르면, 제1 기능층(221)과 제2 중간층(220)을 예컨대 기판(100)의 전면(全面)에 형성하고, 레이저빔을 이용하여 콘택전극(210a)의 적어도 일부 상의 제1 기능층(221)과 제2 중간층(220) 부분만을 선택적으로 제거하는바, 따라서 제조 효율성을 획기적으로 높일 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
10: 디스플레이 장치
100: 기판
160a: 보조전극
MIL: 다중절연층
165: 무기절연층
170: 유기절연층
170h1: 오픈홀
170h2: 제1 콘택홀
165h: 제2 콘택홀
180: 화소정의막
210a: 콘택전극
210: 화소전극
220a: 제1 개구
220b: 제2 개구
220: 중간층
221, 222: 제1 및 제2 기능층
223: 발광층
230: 대향전극

Claims (20)

  1. 기판 상에 상호 이격되어 배치된, 화소전극 및 콘택전극;
    상기 기판과 상기 화소전극 및 상기 콘택전극 사이에 개재되는, 다중절연층;
    상기 기판과 상기 화소전극 사이에 배치되며, 박막트랜지스터를 포함하되 상기 화소전극에 전기적으로 연결된, 화소회로;
    상기 화소전극 및 상기 콘택전극에 대응하도록 배치되되 상기 콘택전극의 적어도 일부가 노출되는 개구부를 갖는 제1 기능층 및 상기 화소전극에 대응하도록 배치된 발광층을 포함하는, 중간층;
    상기 화소전극 및 상기 콘택전극에 대응하도록 상기 발광층 상에 위치하되, 상기 제1 기능층의 상기 개구부를 통해 상기 콘택전극과 컨택하는, 대향전극; 및
    상기 기판과 상기 콘택전극 사이에 배치되며, 상기 개구부의 적어도 일부에 대응하여 상기 다중절연층에 정의된 콘택부를 통해 상기 콘택전극과 전기적으로 연결되는, 보조전극;
    을 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 개구부는 상호 이격되어 배치된 제1 개구 및 제2 개구를 포함하고,
    상기 대향전극은 상기 제1 개구 및 상기 제2 개구를 통해 상기 콘택전극과 컨택하는, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 다중절연층은, 상기 박막트랜지스터 상에 배치된 무기절연층; 및
    상기 무기절연층 상에 배치되는 유기절연층을 포함하고,
    상기 유기절연층은 상기 제1 개구에 대응하는 오픈부를 갖는, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 무기절연층은 상기 오픈부에 대응되는 영역에서 상기 콘택전극과 상기 보조전극을 절연시키도록 상기 콘택전극과 상기 보조전극 사이에 개재되는, 디스플레이 장치.
  5. 제3항에 있어서,
    상기 유기절연층은 상기 제2 개구와 대응되는 영역에 정의된 제1 콘택홀을 갖고, 상기 무기절연층은 상기 제1 콘택홀과 대응되는 영역에 정의된 제2 콘택홀을 갖는, 디스플레이 장치.
  6. 제2항에 있어서,
    상기 중간층은, 상기 발광층 상에 배치되는 제2 기능층을 더 포함하고,
    상기 제1 개구는 상기 제1 기능층에 정의된 제1 홀 및 상기 제2 기능층에 정의된 제2 홀을 포함하는, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 제2 개구는 상기 제2 기능층에 정의된 제3 홀 및 상기 제2 기능층에 정의된 제4 홀을 포함하는, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 중간층은 홀 수송층, 홀 주입층, 전자주입층, 및 전자 수송층 중 하나 또는 그 이상을 포함하는, 디스플레이 장치.
  9. 제1항에 있어서,
    상기 보조전극은 구리(Cu) 및 티타늄(Ti)을 포함하는, 디스플레이 장치.
  10. 제2항에 있어서,
    상기 제1 중간층의 상기 제1 개구에 인접한 부분은 고열로 변성된 부분인, 디스플레이 장치.
  11. 제3항에 있어서,
    상기 화소회로의 상기 박막트랜지스터는, 반도체층, 상기 반도체층과 중첩되는 게이트전극 및 상기 반도체층과 전기적으로 연결되는 연결전극을 포함하고,
    상기 보조전극은 상기 연결전극과 동일 물질을 포함하는, 디스플레이 장치.
  12. 제11항에 있어서,
    상기 무기절연층은 상기 박막트랜지스터의 상기 연결전극과 직접 접촉하여 상기 박막트랜지스터를 커버하는, 디스플레이 장치.
  13. 제1항에 있어서,
    상기 콘택전극은 상기 화소전극과 동일 물질을 포함하는, 디스플레이 장치.
  14. 제1항에 있어서,
    상기 다중절연층은, 상기 박막트랜지스터 상에 배치된 무기절연층; 및
    상기 무기절연층 상에 배치되는 유기절연층을 포함하고,
    상기 유기절연층은 상기 개구부에 대응하는 오픈부를 갖는, 디스플레이 장치.
  15. 제14항에 있어서,
    상기 무기절연층은 상기 개구부 내에 정의되는 콘택부를 갖고, 상기 대향전극은 상기 콘택전극을 사이에 두고 상기 보조전극과 전기적으로 연결되는, 디스플레이 장치.
  16. 제15항에 있어서,
    상기 무기절연층은 상기 개구부 내에서 상기 콘택부를 제외하고 상기 콘택전극과 상기 보조전극을 절연시키는, 디스플레이 장치.
  17. 기판 상에 박막트랜지스터 및 상기 박막트랜지스터와 상호 이격된 보조전극을 형성하는 단계;
    상기 박막트랜지스터 및 상기 보조전극 상에 무기절연층을 형성하는 단계;
    상기 무기절연층 상에 유기절연층을 형성하는 단계;
    상기 유기절연층에 상기 무기절연층의 적어도 일부를 노출하는 오픈부를 형성하는 단계;
    상기 유기절연층 및 상기 무기절연층에 상기 보조전극의 적어도 일부를 노출하는 콘택부를 형성하는 단계;
    상기 유기절연층 상에 상기 박막트랜지스터와 전기적으로 연결된 화소전극 및 상기 화소전극과 상호 이격된 콘택전극을 형성하는 단계;
    상기 화소전극 상에 제1 기능층 및 발광층을 순차적으로 형성하는 단계;
    상기 콘택전극의 적어도 일부가 노출되도록 상기 제1 기능층의 상기 콘택전극 상의 부분을 제거하여 개구를 형성하는 단계; 및
    상기 제1 기능층의 개구를 통해 상기 콘택전극과 접촉하도록, 상기 화소전극에 대향하는 대향전극을 형성하는 단계;
    를 포함하는, 디스플레이 장치의 제조방법.
  18. 제17항에 있어서,
    상기 개구를 형성하는 단계는, 레이저빔을 상기 제1 기능층에 조사하여 상기 제1 기능층의 일부를 제거하는 단계인, 디스플레이 장치의 제조방법.
  19. 제17항에 있어서,
    상기 제1 기능층 및 발광층을 순차적으로 형성하는 단계 직후에, 상기 발광층 상에 제2 기능층을 형성하는 단계를 더 포함하고,
    상기 개구를 형성하는 단계는, 상기 제1 기능층 및 상기 제2 기능층의 상기 콘택전극 상의 부분을 동시에 제거하여, 상기 개구를 형성하는 단계인, 디스플레이 장치의 제조방법.
  20. 제17항에 있어서,
    상기 오픈부는 상기 콘택부보다 큰 면적을 갖는, 디스플레이 장치의 제조방법.
KR1020190031777A 2019-03-20 2019-03-20 디스플레이 장치 및 그 제조방법 KR20200113056A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190031777A KR20200113056A (ko) 2019-03-20 2019-03-20 디스플레이 장치 및 그 제조방법
US16/785,753 US11335755B2 (en) 2019-03-20 2020-02-10 Display apparatus and method of manufacturing the same
EP20163499.5A EP3712951A1 (en) 2019-03-20 2020-03-17 Display apparatus and method of manufacturing the same
CN202010199484.2A CN111725261A (zh) 2019-03-20 2020-03-20 显示装置和制造该显示装置的方法
US17/722,572 US20220238607A1 (en) 2019-03-20 2022-04-18 Display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190031777A KR20200113056A (ko) 2019-03-20 2019-03-20 디스플레이 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20200113056A true KR20200113056A (ko) 2020-10-06

Family

ID=69845131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190031777A KR20200113056A (ko) 2019-03-20 2019-03-20 디스플레이 장치 및 그 제조방법

Country Status (4)

Country Link
US (2) US11335755B2 (ko)
EP (1) EP3712951A1 (ko)
KR (1) KR20200113056A (ko)
CN (1) CN111725261A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220168616A (ko) * 2021-06-16 2022-12-26 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700643B1 (ko) * 2004-11-29 2007-03-27 삼성에스디아이 주식회사 보조 전극 라인을 구비하는 유기전계발광소자 및 그의제조 방법
CN102903734B (zh) 2006-06-19 2015-07-15 索尼株式会社 发光显示装置及其制造方法
KR101030968B1 (ko) 2009-05-15 2011-04-28 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
US8329523B2 (en) 2009-05-15 2012-12-11 Lg Display Co., Ltd. Array substrate for dislay device and method of fabricating the same
KR102082366B1 (ko) 2013-07-23 2020-02-28 엘지디스플레이 주식회사 유기발광다이오드소자 및 이의 제조방법
KR101661015B1 (ko) 2013-11-28 2016-09-28 엘지디스플레이 주식회사 대면적 유기발광 다이오드 표시장치
KR20160006520A (ko) 2014-07-09 2016-01-19 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
KR102356592B1 (ko) * 2014-11-03 2022-01-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102313362B1 (ko) 2014-12-02 2021-10-18 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102390441B1 (ko) 2015-10-15 2022-04-26 삼성디스플레이 주식회사 유기발광 표시장치
KR102483229B1 (ko) 2015-12-31 2022-12-29 엘지디스플레이 주식회사 유기발광 표시장치
KR102596065B1 (ko) * 2016-07-04 2023-11-01 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조 방법
KR20180004488A (ko) * 2016-07-04 2018-01-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20180066320A (ko) 2016-12-07 2018-06-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20200049336A (ko) * 2018-10-31 2020-05-08 엘지디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
US20200303469A1 (en) 2020-09-24
US11335755B2 (en) 2022-05-17
CN111725261A (zh) 2020-09-29
EP3712951A1 (en) 2020-09-23
US20220238607A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
US10128322B2 (en) Organic light-emitting display device including conductive layer and manufacturing method thereof
US11335761B2 (en) Display apparatus
US9640598B2 (en) Pad electrode structure and organic light-emitting display apparatus including the pad electrode structure
US10297656B2 (en) Organic light-emitting diode display and method of manufacturing the same
KR102384650B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR102377531B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US11398543B2 (en) Display device including connective wirings within a display area thereof
KR20200143563A (ko) 표시 장치
KR102491881B1 (ko) 디스플레이 장치
KR20200145952A (ko) 표시 장치
US10319711B2 (en) Electrostatic protection diode and organic light emitting display device including electrostatic protection structure
US11177464B2 (en) Display apparatus
KR20210030539A (ko) 디스플레이 장치 및 그 제조방법
US20210257433A1 (en) Display device
US20220238607A1 (en) Display apparatus and method of manufacturing the same
KR20210062780A (ko) 디스플레이 장치 및 그 제조방법
KR20200145955A (ko) 디스플레이 장치
KR20220065135A (ko) 표시 장치 및 그 제조 방법
US20220181427A1 (en) Display apparatus and method of manufacturing the same
US20210202652A1 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal