KR20240048213A - 오버레이 측정 방법, 오버레이 측정 시스템 및 이를 이용한 반도체 장치의 제조 방법 - Google Patents

오버레이 측정 방법, 오버레이 측정 시스템 및 이를 이용한 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20240048213A
KR20240048213A KR1020220127736A KR20220127736A KR20240048213A KR 20240048213 A KR20240048213 A KR 20240048213A KR 1020220127736 A KR1020220127736 A KR 1020220127736A KR 20220127736 A KR20220127736 A KR 20220127736A KR 20240048213 A KR20240048213 A KR 20240048213A
Authority
KR
South Korea
Prior art keywords
overlay
function
value
defect
cross
Prior art date
Application number
KR1020220127736A
Other languages
English (en)
Inventor
곽인호
김진선
이무송
이승윤
이정진
황찬
박도현
한예은
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220127736A priority Critical patent/KR20240048213A/ko
Priority to US18/460,929 priority patent/US20240133683A1/en
Priority to CN202311280807.0A priority patent/CN117855075A/zh
Publication of KR20240048213A publication Critical patent/KR20240048213A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B15/00—Measuring arrangements characterised by the use of electromagnetic waves or particle radiation, e.g. by the use of microwaves, X-rays, gamma rays or electrons
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

오버레이 측정 방법에 있어서, 프로그램된 오버레이 값들을 갖는 오버레이 마크를 제공한다. 상기 오버레이 마크를 전자 빔으로 스캐닝하여 전압 콘트라스트 이미지를 획득한다. 상기 전압 콘트라스트 이미지 데이터로부터 오버레이 값에 따라 변화하는 결함 함수를 획득한다. 상기 결함 함수에 대한 자가 교차 상관을 수행하여 오버레이를 결정하는 것을 포함한다.

Description

오버레이 측정 방법, 오버레이 측정 시스템 및 이를 이용한 반도체 장치의 제조 방법{OVERLAY MEASURING METHODS AND SYSTEM, AND METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 오버레이 측정 방법, 오버레이 측정 시스템 및 이를 이용한 반도체 장치의 제조 방법에 관한 것으로, 보다 상세하게는, 반도체 장치의 상하부 패턴들 사이의 오버레이를 측정하기 위한 오버레이 측정 방법, 이를 수행하기 위한 오버레이 측정 시스템 및 이를 이용한 반도체 장치의 제조 방법에 관한 것이다.
반도체 제품의 디자인 룰 감소로 인해 포토 오버레이 마진(Photo Overlay Margin)이 감소함에 따라 주요 상하부 패턴 사이의 오버레이 측정 기술은 더욱 중요시되고 있다. 스크라이브 레인 영역 내의 오버레이 전용 키(Key)를 이용한 기존의 오버레이 계측의 경우, 상기 오버레이 키 상부에서 계측한 2차원 이미지를 기반으로 분석하기 때문에, 하부 패턴의 3차원 왜곡(distortion)에 의한 영향을 감지할 수 없다는 문제점이 있다.
본 발명의 일 과제는 상하부 패턴 사이의 오버레이를 정밀하게 측정할 수 있는 오버레이 측정 방법을 제공하는 데 있다.
본 발명의 다른 과제는 상술한 오버레이 측정 방법을 이용하여 반도체 장치를 제조하는 방법을 제공하는 데 있다.
본 발명의 또 다른 과제는 상술한 오버레이 측정 방법을 수행하기 위한 오버레이 측정 시스템을 제공하는 데 있다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 오버레이 측정 방법에 있어서, 프로그램된 오버레이 값들을 갖는 오버레이 마크를 제공한다. 상기 오버레이 마크를 전자 빔으로 스캐닝하여 전압 콘트라스트 이미지를 획득한다. 상기 전압 콘트라스트 이미지 데이터로부터 오버레이 값에 따라 변화하는 결함 함수를 획득한다. 상기 결함 함수에 대한 자가 교차 상관을 수행하여 오버레이를 결정하는 것을 포함한다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 오버레이 측정 방법에 있어서, 하부 구조물들에 대하여 프로그램된 오버레이 값들을 갖도록 오정렬된 상부 구조물들을 갖는 적어도 하나의 오버레이 마크를 전자 빔으로 스캐닝한다. 상기 오버레이 마크로부터 검출된 2차 전자들을 검출하여 전압 콘트라스트 데이터를 획득한다. 상기 전압 콘트라스트 데이터로부터 오버레이에 대한 전압 콘트라스트의 결함 함수를 획득한다. 상기 결함 함수의 오버레이 축에 대한 대칭 함수를 획득한다. 상기 결함 함수와 상기 대칭 함수의 교차 상관을 수행하여 오버레이 값을 산출한다.
상기 본 발명의 다른 과제를 달성하기 위한 예시적인 실시예들에 따른 반도체 장치의 제조 방법에 있어서, 기판의 제1 영역에 반도체 공정에 의해 제1 하부 구조물 상에 형성된 제1 상부 구조물을 갖는 제1 다층 구조물을 형성한다. 상기 기판의 제2 영역에 상기 반도체 공정과 동일한 공정에 의해 제2 하부 구조물들에 대하여 프로그램된 오버레이 값들을 갖도록 오정렬된 제2 상부 구조물들을 갖는 제2 다층 구조물들을 포함하는 적어도 하나의 오버레이 마크를 형성한다. 상기 적어도 하나의 오버레이 마크를 전자 빔으로 스캐닝하여 2차 전자들을 검출한다. 상기 검출된 2차 전자들로부터 전압 콘트라스트 이미지를 획득한다. 상기 전압 콘트라스트 이미지 데이터로부터 오버레이 값에 따라 변화하는 결함 함수를 획득한다. 상기 결함 함수에 대한 자가 교차 상관을 수행하여 상기 제1 하부 구조물과 상기 제1 상부 구조물 사이의 오버레이를 결정한다.
예시적인 실시예들에 따르면, 오버레이 측정 방법에 있어서, 웨이퍼의 스크라이브 레인 영역에 형성된 오버레이 마크들 각각으로부터 방출된 전자들을 검출하고, 전압 콘트라스트 데이터를 획득할 수 있다. 상기 전압 콘트라스트 데이터로부터 오버레이에 대한 전압 콘트라스트의 결함 함수를 생성하고, 상기 생성된 결함 함수에 대한 자가 교차 상관을 수행하여 오버레이를 결정할 수 있다. 또한, 상기 결함 함수의 미분 함수를 생성하고, 상기 생성된 미분 함수에 대한 자가 교차 상관을 수행하여 비대칭성에 대한 정량화된 값을 결정할 수 있다.
상기 오버레이 측정 방법에 따르면, 기존의 오버레이 계측 방식에서 감지할 수 없었던 하부 패턴의 3D 왜곡에 의한 영향을 반영하여 정확한 오버레이 값 및 상기 비대칭성에 대한 정량화된 값을 획득할 수 있다. 이에 따라, 하부 패턴의 3차원 왜곡을 유발시키는 원인을 파악하고 불량 마진을 개선하고 수율을 향상시킬 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 오버레이 측정 시스템을 나타내는 단면도이다.
도 2는 도 1의 오버레이 측정 시스템에 의해 측정되는 오버레이 마크들이 형성된 웨이퍼를 나타내는 평면도이다.
도 3은 도 2의 A 부분을 나타내는 확대 평면도이다.
도 4는 도 3의 오버레이 마크를 나타내는 평면도이다.
도 5는 도 4의 오버레이 마크의 프로그램된 오버레이 값들을 나타내는 맵을 나타내는 도면이다.
도 6은 도 4의 오버레이 마크의 전압 콘트라스트 이미지를 나타내는 도면이다.
도 7은 도 1의 오버레이 측정 시스템의 프로세서를 나타내는 블록도이다.
도 8은 도 7의 제1 및 제2 함수 생성부들에 의해 각각 생성된 결함 함수 및 대칭 함수를 나타내는 그래프들이다.
도 9는 도 7의 교차 상관 분석부에 의해 수행된 상기 결함 함수와 상기 대칭 함수의 교차 상관을 나타내는 그래프이다.
도 10은 도 7의 제1 및 제2 함수 생성부들에 의해 각각 생성된 상기 결함 함수의 미분 함수 및 이의 대칭 함수를 나타내는 그래프들이다.
도 11은 도 7의 교차 상관 분석부에 의해 수행된 상기 미분 함수 및 이의 대칭 함수의 교차 상관을 나타내는 그래프이다.
도 12는 예시적인 실시예들에 따른 오버레이 측정 방법을 나타내는 순서도이다.
도 13은 도 12의 오버레이 측정 방법에서의 오버레이 결정 단계를 나타내는 순서도이다.
도 14는 도 12의 오버레이 측정 방법에서의 비대칭성 결정 단계를 나타내는 순서도이다.
도 15은 예시적인 실시예들에 따른 반도체 장치의 하부 구조물 상에 상부 구조물을 형성하는 단계를 나타내는 단면도 및 상부 구조물과 하부 구조물 사이의 계측된 오버레이를 나타내는 그래프를 나타내는 도면이다.
도 16은 도 15의 하부 구조물 상에 형성된 상부 구조물을 나타내는 평면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 예시적인 실시예들에 따른 오버레이 측정 시스템을 나타내는 단면도이다. 도 2는 도 1의 오버레이 측정 시스템에 의해 측정되는 오버레이 마크들이 형성된 웨이퍼를 나타내는 평면도이다. 도 3은 도 2의 A 부분을 나타내는 확대 평면도이다. 도 4는 도 3의 오버레이 마크를 나타내는 평면도이다. 도 5는 도 4의 오버레이 마크의 프로그램된 오버레이 값들을 나타내는 맵을 나타내는 도면이다. 도 6은 도 4의 오버레이 마크의 전압 콘트라스트 이미지를 나타내는 도면이다.
도 1 내지 도 6을 참조하면, 오버레이 측정 시스템은 다층 구조물이 형성된 반도체 웨이퍼(W)와 같은 시료 상에 전자빔을 조사하고 방출된 전자들을 검출하기 위한 전자 광학계(10), 및 전자 광학계(10)에 의해 검출된 상기 전자들로부터 이미지를 획득하고 분석하여 다층 구조물의 상부층과 하부층 사이의 오버레이를 산출하기 위한 프로세서(20)를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 오버레이 측정 시스템은 DRAM, VNAND 등과 같은 반도체 소자들을 제조하기 위한 반도체 제조 공정에서, 비파괴적 방법으로 이전의 패터닝된 제1 층(이전 층 또는 하부 패턴)과 현재 패터닝된 제2 층(현재 층 또는 상부 패턴) 사이의 오버레이를 측정하기 위하여 사용될 수 있다. 이를 통해, 반도체 웨이퍼 상에 수행된 반도체 공정의 인-라인(in-line) 공정 모니터링을 수행할 수 있다.
도 1에 도시된 바와 같이, 상기 오버레이 측정 시스템의 전자 광학계(10)는 다층 구조물이 형성된 웨이퍼(W)를 촬상하기 위한 주사전자현미경(SEM)을 포함할 수 있다.
구체적으로, 상기 전자 현미경은 웨이퍼(W)를 지지하는 스테이지(12), 및 주 전자빔(primary electron beam)을 발생시키기 위한 전자총(electron gun)과 상기 주 전자빔의 방향 및 폭을 제어하고 웨이퍼(W) 상에 조사하기 위한 전자 광학계를 갖는 전자빔 컬럼(14)을 포함할 수 있다. 또한, 상기 전자 현미경은 웨이퍼(W)로부터 방출된 전자들과 같은 검출 신호를 검출하기 위한 검출기(16)를 포함할 수 있다.
예를 들면, 상기 시료는 다층막 구조물이 형성된 반도체 웨이퍼(W)일 수 있다. 상기 웨이퍼는 반도체 또는 비반도체 물질로 이루어진 기판을 의미할 수 있다. 상기 웨이퍼는 기판 상에 형성된 다수의 층들을 포함할 수 있다. 상기 층은 포토레지스트, 유전 물질, 전도성 물질을 포함할 수 있지만, 이에 제한되는 것은 아니다.
도 2 및 도 3에 도시된 바와 같이, 웨이퍼(W)는 다이 영역(DA) 및 다이 영역(DA)을 둘러싸는 스크라이브 레인 영역(SA)을 포함할 수 있다.
다이 영역(DA)은 반도체 칩을 구성하는 패턴들이 형성되는 칩 영역일 수 있다. 다이 영역(DA)은 각 제1 및 제2 방향들(D1, D2)을 따라 서로 이격되도록 복수 개로 형성될 수 있다. 다이 영역(DA)에는 메모리 셀들 및 주변 회로 패턴들이 형성될 수 있다. 웨이퍼(W)는 소잉 공정에 의해 복수 개의 다이 영역들(DA)을 구분하는 스크라이브 레인 영역(SA)을 따라 절단되어 복수 개의 반도체 칩들로 개별화될 수 있다.
스크라이브 레인 영역(SA)에는 포토 공정 시 정렬을 위한 오버레이 마크들(30)이 형성될 수 있다. 또한, 스크라이브 레인 영역(SA)에는 상기 반도체 칩에 포함된 각종 소자들의 전기적 특성 및 불량을 테스트하기 위한 테그(Test Element Group: TEG)가 형성될 수 있다. 후술하는 바와 같이, 오버레이 마크들(30)은 웨이퍼(W) 전체에 걸쳐 형성됨으로써, 오버레이 마크들(30)을 통해 획득한 전압 콘트라스트(VC, Voltage Contrast) 응답을 이용하여 오버레이 웨이퍼 맵 및 비대칭성(asymmetry) 웨이퍼 맵을 획득할 수 있다.
오버레이 마크들(30)은 다이 영역(DA) 내의 반도체 칩 패턴들을 형성하는 반도체 공정들과 동일한 공정들에 의해 형성될 수 있다. 오버레이 마크들(30)은 다이 영역(DA) 내에 형성되는 실제 하부 및 상부 패턴들에 대응되도록 상기 실제 하부 및 상부 패턴들과 함께 형성될 수 있다. 예를 들면, 다이 영역(DA)에 포토 리소그래피 공정과 같은 반도체 공정들에 의해 제1 하부 구조물 상에 제1 상부 구조물이 형성될 때, 동일한 반도체 공정들에 의해 오버레이 마크 영역 내에서 제2 하부 구조물 상에 제2 상부 구조물이 형성될 수 있다. 이 경우에 있어서, 상기 반도체 공정들에 의해 다이 영역(DA)에는 실제 다이 패턴으로서의 제1 다층 구조물이 형성되고, 상기 동일한 반도체 공정들에 의해 상기 오버레이 마크 영역에는 오버레이 마크로서의 제2 다층 구조물이 형성될 수 있다.
도 4 내지 도 6에 도시된 바와 같이, 예시적인 실시예들에 있어서, 오버레이 마크들(30) 각각은 프로그램된 오버레이 값들(programmed overlay values)(오버레이 오프셋 값들)을 가질 수 있다. 오버레이 마크(30)는 격자 형태로 배열된 복수 개의 테스트 영역들(32) 내에 각각 형성된 테스트 구조물들(제2 다층 구조물들)을 포함할 수 있다. 테스트 영역들(32) 내에 형성된 상기 테스트 구조물들은 서로 다른 오버레이 값들(오버레이 오프셋 값들)을 갖도록 설계될 수 있다. 상기 오버레이 값들은 2차원 상에서 특정 방향(X 방향, Y 방향)을 따라 점차적으로 변화하도록 프로그램될 수 있다. 오버레이 값(OL)은 0으로부터 수 나노미터들까지의 범위 이내에 있을 수 있다. 예를 들면, 오버레이 값(OL)은 -15nm 내지 +15nm의 범위 이내에 있을 수 있다. 도 5에서, +는 제1 방향(우측 방향)의 오버레이를 빨간색으로 나타내고 -는 상기 제1 방향의 반대 방향(좌측 방향)의 오버레이를 파란색으로 나타내고 있다.
오버레이 마크(30)를 전자 빔으로 스캐닝할 때, 검출기(16)는 웨이퍼(W)로부터 방출되는 주로 2차 전자들 및 후방산란전자들을 검출할 수 있다. 상기 검출된 전자들로부터 전자빔 검사 이미지(ebeam inspection image)로서 오버레이 마크(30)의 전압 콘트라스트(Voltage Contrast, VC) 이미지를 획득할 수 있다. 상기 전압 콘트라스트 이미지 상에서 불량 패턴과 정상 패턴은 서로 다른 밝기로 구분될 수 있다. 상기 전압 콘트라스트 이미지 상에서 상기 불량 패턴은 상기 정상 패턴에 비해 상대적으로 더 밝게 나타날 수 있다.
예를 들면, 도 4에 도시된 바와 같이, 제1 테스트 영역(32a) 내의 제2 다층 구조물은 제2 하부 구조물(40)과 제2 상부 구조물(42) 사이의 오버레이 값(OL)이 0이 되도록 프로그램되고, 제2 테스트 영역(32b) 내의 제2 다층 구조물은 제2 하부 구조물(40)과 제2 상부 구조물(42) 사이의 오버레이 값(OL)이 특정 값(-14nm)을 갖도록 프로그램될 수 있다. 도 6에 도시된 바와 같이, 상기 전압 콘트라스트 이미지 상에서 제1 테스트 영역(32a)은 제2 테스트 영역(32b)에 비해 상대적으로 더 밝게 나타날 수 있다.
예시적인 실시예들에 있어서, 프로세서(20)는 오버레이 마크(30)의 전자빔 검사 이미지 데이터, 즉, 전압 콘트라스트 이미지 데이터로부터 오버레이 마크(30)의 프로그램된 오버레이 값에 따른 전압 콘트라스트의 신호값들(전압값들)에 대한 데이터를 획득할 수 있다. 오버레이 마크(30)는 상기 프로그램된 오버레이 값들에 따른 전압 콘트라스트 값들이 2차 함수의 곡선을 갖도록 설계될 수 있다. 즉, 오버레이 마크(30)의 전압 콘트라스트 이미지 데이터로부터 획득한, 오버레이 값(X)에서 전압 콘트라스트 값(Y)으로의 함수는 2차 곡선으로 피팅될 수 있다. 이 때, 오버레이 값(X)이 0일 때, 전압 콘트라스트 값(Y)은 최소값일 수 있다.
오버레이 값(X)에서 전압 콘트라스트 값(Y)으로의 함수는 결함 함수(또는 불량 함수)라 할 수 있다. 상기 결함 함수는 오버레이 값에 따라 변화하는 전압 콘트라스트 값일 수 있다. 상기 결함 함수에 있어서, X축 좌표는 프로그램된 오버레이 값이고, Y축 좌표는 각 오버레이 값에 대응하는 테스트 영역들의 평균 결함률(불량률)(결함 확률값(defect probability))을 나타낼 수 있다. 프로그램된 오버레이 마크(30)의 결함 함수에 있어서, 오버레이 값이 0일 때 전압 콘트라스트 값은 최소값이고, 상기 결함 함수는 오버레이 값이 0인 축을 기준으로 대칭일 수 있다. 하지만, 실제 반도체 공정에 의해 형성된 상기 테스트 구조물(제2 다층 구조물)로부터 방출되는 전자들로부터 획득한 실제 결함 함수에 있어서, 상기 제2 하부 구조물의 비대칭성 등의 3차원 왜곡(distortion)에 의해 오버레이 값이 0일 때 전압 콘트라스트 값은 최소값이 아니고, 상기 실제 결함 함수는 전압 콘트라스트 값이 최소인 값인 축을 기준으로 대칭이 아닐 수 있다.
이하에서는, 상기 오버레이 마크로부터 방출된 전자들로부터 결함 함수를 생성하고 이로부터 상하부 패턴들 사이의 오버레이 및 비대칭성을 결정하는 프로세서의 세부 구성들에 대하여 설명하기로 한다.
도 7은 도 1의 오버레이 측정 시스템의 프로세서를 나타내는 블록도이다. 도 8은 도 7의 제1 및 제2 함수 생성부들에 의해 각각 생성된 결함 함수 및 대칭 함수를 나타내는 그래프들이다. 도 9는 도 7의 교차 상관 분석부에 의해 수행된 상기 결함 함수와 상기 대칭 함수의 교차 상관을 나타내는 그래프이다. 도 10은 도 7의 제1 및 제2 함수 생성부들에 의해 각각 생성된 상기 결함 함수의 미분 함수 및 이의 대칭 함수를 나타내는 그래프들이다. 도 11은 도 7의 교차 상관 분석부에 의해 수행된 상기 미분 함수 및 이의 대칭 함수의 교차 상관을 나타내는 그래프이다.
도 7 내지 도 9를 참조하면, 프로세서(20)는 전자 광학계(10)에 의해 검출된 상기 전자들로부터 이미지를 획득하고 분석하여 다층 구조물의 상부층과 하부층 사이의 오버레이를 산출할 수 있다. 프로세서(20)는 오버레이 값에 따라 변화하는 결함 함수(f)를 획득하고, 획득한 결함 함수(f)에 대하여 자가 교차 상관(Self-Cross Correlation)을 수행하여 오버레이를 결정할 수 있다. 프로세서(20)는 제1 함수 생성부(210), 제2 함수 생성부(220) 및 상호 교차 분석부(230)를 포함할 수 있다.
도 8에 도시된 바와 같이, 제1 함수 생성부(210)는 오버레이 마크(30)의 전압 콘트라스트 이미지 데이터로부터 오버레이 값에서 전압 콘트라스트 값으로의 함수(결함 함수)(f)를 생성할 수 있다. 또한, 제2 함수 생성부(220)는 제1 함수 생성부(210)에 의해 생성된 결함 함수(f)의 대칭 함수(g)를 생성할 수 있다. 대칭 함수(g)는 프로그램된 오버레이 값이 0인 축을 기준으로 결함 함수(f)를 Y축 대칭하여 획득할 수 있다.
도 9에 도시된 바와 같이, 상호 교차 분석부(230)는 결함 함수(f)와 대칭 함수(g)의 교차 상관을 수행하여 교차 상관 함수(CC1)을 획득하고 이로부터 오버레이를 결정할 수 있다. 교차 상관 함수(CC1)는 자기 상관(autocorrelation) 함수라 할 수 있다. 교차 상관은 대칭 함수(g)에 대한 결함 함수(f)의 변위의 함수로서 두 함수들의 유사성을 측정할 수 있다. 교차 상관은 아래의 식(1)에 의해 표현될 수 있다.
----- 식(1)
여기서, 는 는 f(t)의 켤레 복소수이고, 는 는 변위 또는 지연(lag)이라 할 수 있다.
교차 상관 함수(CC1)를 분석하여, 상대 거리가 0인 축과 교차 상관 함수(CC1)의 최대값일 때의 상대 거리값 사이의 거리()를 획득할 수 있다. 상호 교차 분석부(230)는 획득한 거리()의 절반()을 오버레이 값으로 출력할 수 있다. 상기 오버레이 값()은 결함이 최소일 때의 최적의 프로그램된 오버레이(M/A, misalignment)를 나타낼 수 있다.
도 7, 도 10 및 도 11을 참조하면, 프로세서(20)는 전자 광학계(10)에 의해 검출된 상기 전자들로부터 이미지를 획득하고 분석하여 다층 구조물의 상부층과 하부층 사이의 비대칭성을 산출할 수 있다. 프로세서(20)는 오버레이 값에 따라 변화하는 결함 함수(f)를 획득하고, 획득한 결함 함수(f)의 미분 함수(f')에 대하여 자가 교차 상관(Self-Cross Correlation)을 수행하여 비대칭성을 결정할 수 있다.
도 10에 도시된 바와 같이, 제1 함수 생성부(210)는 결함 함수(f)를 미분하여 결함 함수(f)의 미분 함수(f')를 생성할 수 있다. 또한, 제2 함수 생성부(220)는 제1 함수 생성부(210)에 의해 생성된 미분 함수(f')의 제2 대칭 함수(g')를 생성할 수 있다. 제2 대칭 함수(g')는 프로그램된 오버레이 값이 0인 축을 기준으로 미분 함수(f')를 Y축 대칭하여 획득할 수 있다.
도 11에 도시된 바와 같이, 상호 교차 분석부(230)는 미분 함수(f')와 제2 대칭 함수(g')의 교차 상관을 수행하여 제2 교차 상관 함수(CC2)을 획득하고 이로부터 비대칭성을 결정할 수 있다. 제2 교차 상관 함수(CC2)는 식(1)을 이용하여 획득한 자기 상관(autocorrelation) 함수일 수 있다.
제2 교차 상관 함수(CC2)로부터 상대 거리가 0인 축과 제2 교차 상관 함수(CC2)의 최소값일 때의 상대 거리값 사이의 거리(2)를 획득할 수 있다. 상호 교차 분석부(230)는 오버레이 값()과 상기 획득한 거리의 절반()의 차이값을 비대칭성 값()으로 결정하여 출력할 수 있다.
예시적인 실시예들에 있어서, 프로세서(20)는 웨이퍼(W) 전면에 걸쳐 형성된 오버레이 마크들(30)로부터 상기 오버레이 값들을 획득하고, 오버레이 웨이퍼 맵을 제공할 수 있다. 상기 오버레이 값들 및 상기 오버레이 웨이퍼 맵을 통해 상기 반도체 공정을 보정할 수 있다.
또한, 프로세서(20)는 웨이퍼(W) 전면에 걸쳐 형성된 오버레이 마크들(30)로부터 상기 비대칭성 값들을 획득하고, 비대칭성 웨이퍼 맵을 제공할 수 있다. 상기 비대칭성 값들 및 상기 비대칭성 웨이퍼 맵을 통해 상기 반도체 공정을 보정할 수 있다.
상술한 바와 같이, 상기 오버레이 측정 시스템은 웨이퍼(W) 전면에 걸쳐 형성된 오버레이 마크들(30) 각각으로부터 방출된 전자들을 검출하고, 이로부터 결함 함수(f)를 생성하고, 생성된 결함 함수(f)에 대한 자가 교차 상관을 수행하여 오버레이를 결정할 수 있다. 상기 오버레이 측정 시스템은 결함 함수(f)의 미분 함수(f')를 생성하고, 생성된 미분 함수(f')에 대한 자가 교차 상관을 수행하여 비대칭성에 대한 정량화된 값을 결정할 수 있다.
상기 오버레이 측정 시스템은 기존의 오버레이 계측 방식에서 감지할 수 없었던 하부 패턴의 3D 왜곡에 의한 영향을 반영하여 정확한 오버레이 값 및 상기 비대칭성에 대한 정량화된 값을 획득할 수 있다. 이에 따라, 하부 패턴의 3차원 왜곡을 유발시키는 원인을 파악하고 불량 마진을 개선하고 수율을 향상시킬 수 있다.
이하에서는, 상술한 오버레이 측정 시스템을 이용하여 오버레이를 측정하는 방법에 대하여 설명하기로 한다.
도 12는 예시적인 실시예들에 따른 오버레이 측정 방법을 나타내는 순서도이다. 도 13은 도 12의 오버레이 측정 방법에서의 오버레이 결정 단계를 나타내는 순서도이다. 도 14는 도 12의 오버레이 측정 방법에서의 비대칭성 결정 단계를 나타내는 순서도이다.
도 1 내지 도 14를 참조하면, 프로그램된 오버레이 값들을 갖는 적어도 하나의 오버레이 마크(30)를 제공하고(S100), 적어도 하나의 오버레이 마크(30)를 전자 빔으로 스캐닝하여 전자빔 검사 이미지로서의 전압 콘트라스트(VC) 데이터를 획득할 수 있다(S110).
예시적인 실시예들에 있어서, 오버레이 마크들(30)이 형성된 웨이퍼(W)를 스테이지(12) 상에 배치시키고, 오버레이 마크(30)를 전자 빔으로 스캐닝하여 오버레이 마크(30)로부터 방출되는 전자들을 검출할 수 있다.
웨이퍼(W)의 다이 영역(DA)에는 반도체 칩 패턴들이 형성되고, 스크라이브 레인 영역(SA)에는 포토 공정 시 정렬을 위한 오버레이 마크들(30)이 형성될 수 있다. 오버레이 마크들(30)은 다이 영역(DA) 내의 상기 반도체 칩 패턴들을 형성하는 반도체 공정들에 의해 형성될 수 있다.
예를 들면, 다이 영역(DA)에 포토 리소그래피 공정과 같은 반도체 공정들에 의해 제1 하부 구조물 상에 제1 상부 구조물이 형성될 때, 스크라이브 레인 영역(SA) 내의 오버레이 마크 영역에 제2 하부 구조물 상에 제2 상부 구조물이 동시에 형성될 수 있다. 이 경우에 있어서, 상기 반도체 공정들에 의해 다이 영역(DA)에는 실제 반도체 칩 패턴들로서의 제1 다층 구조물들이 형성되고, 상기 동일한 반도체 공정들에 의해 상기 오버레이 마크 영역에는 오버레이 마크들로서의 제2 다층 구조물들이 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 오버레이 마크 영역에 형성된 오버레이 마크(30)는 프로그램된 오버레이 값들(programmed overlay values)(오버레이 오프셋 값들)을 가질 수 있다. 오버레이 마크(30)는 격자 형태로 배열된 복수 개의 테스트 영역들(32) 내에 각각 형성된 테스트 구조물들, 즉, 상기 제2 다층 구조물들을 포함할 수 있다. 테스트 영역들(32) 내에 형성된 상기 테스트 구조물들은 서로 다른 오버레이 값들)(오버레이 오프셋 값들)을 갖도록 설계될 수 있다. 상기 오버레이 값들은 2차원 상에서 특정 방향(X 방향, Y 방향)을 따라 점차적으로 변화하도록 프로그램될 수 있다.
오버레이 마크(30)를 전자 빔으로 스캐닝할 때, 검출기(16)는 웨이퍼(W)로부터 방출되는 주로 2차 전자들 및 후방산란전자들을 검출할 수 있다. 상기 검출된 전자들로부터 전자빔 검사 이미지로서 오버레이 마크(30)의 전압 콘트라스트(VC) 이미지를 획득할 수 있다. 상기 전압 콘트라스트 이미지 상에서 불량 패턴과 정상 패턴은 서로 다른 밝기로 구분될 수 있다. 상기 전압 콘트라스트 이미지 상에서 상기 불량 패턴은 상기 정상 패턴에 비해 상대적으로 더 밝게 나타날 수 있다. 즉, 상기 전압 콘트라스트 이미지 상에서, 상대적으로 더 큰 오버레이 값을 갖는 제1 테스트 영역은 상대적으로 더 작은 오버레이 값을 갖는 제2 테스트 영역에 비해 더 밝게 나타날 수 있다.
이어서, 상기 전압 콘트라스트 이미지 데이터로부터 오버레이 값에 따라 변화하는 결함 함수(f)를 획득할 수 있다(S120).
예시적인 실시예들에 있어서, 프로세서(20)의 제1 함수 생성부(210)는 오버레이 마크(30)로부터 방출된 전자들을 검출하여 획득한 상기 전압 콘트라스트 이미지 데이터로부터 오버레이 마크(30)의 프로그램된 오버레이 값에 따른 전압 콘트라스트의 신호값들(전압값들)에 대한 데이터를 획득할 수 있다. 오버레이 마크(30)는 상기 프로그램된 오버레이 값들에 따른 전압 콘트라스트 값들이 2차 함수의 곡선을 갖도록 설계될 수 있다. 즉, 오버레이 마크(30)의 전압 콘트라스트 이미지 데이터로부터 획득한 오버레이 값(X)에서 전압 콘트라스트 값(Y)으로의 함수는 2차 곡선과 같은 다항 함수로 피팅되도록 설계될 수 있다. 또한, 프로그램된 오버레이 값(X)이 0인 테스트 영역들의 전압 콘트라스트 값들의 평균값이 최소값을 갖도록 설계될 수 있다.
오버레이 값(X)에서 전압 콘트라스트 값(Y)으로의 함수는 결함 함수(또는 불량 함수)(f)라 할 수 있다. 상기 결함 함수는 오버레이 값에 따라 변화하는 전압 콘트라스트 값일 수 있다. 상기 결함 함수에 있어서, X축 좌표는 프로그램된 오버레이 값이고, Y축 좌표는 각 오버레이 값에 대응하는 테스트 영역들의 평균 결함률(불량률)(결함 확률값(defect probability))을 나타낼 수 있다. 프로그램된 오버레이 마크(30)의 결함 함수에 있어서, 오버레이 값이 0일 때 전압 콘트라스트 값은 최소값이고, 상기 결함 함수는 오버레이 값이 0인 축을 기준으로 대칭일 수 있다. 하지만, 실제 반도체 공정에 의해 형성된 상기 테스트 구조물(제2 다층 구조물)로부터 방출되는 전자들로부터 획득한 실제 결함 함수에 있어서, 상기 제2 하부 구조물의 비대칭성 등의 3차원 왜곡(distortion)에 의해 오버레이 값이 0일 때 전압 콘트라스트 값은 최소값이 아니고, 상기 실제 결함 함수는 전압 콘트라스트 값이 최소인 값인 축을 기준으로 대칭이 아닐 수 있다.
도 8에 도시된 바와 같이, 제1 함수 생성부(210)는 오버레이 마크(30)의 전압 콘트라스트 이미지 데이터로부터 오버레이 값에서 전압 콘트라스트 값으로의 함수(결함 함수)(f)를 생성할 수 있다.이후, 결함 함수(f)에 대한 자가 교차 상관(Self-Cross Correlation)을 수행하여 오버레이를 결정할 수 있다(S130).
도 13에 도시된 바와 같이, 오버레이 축(Y)에 대한 결함 함수(f)의 대칭 함수(g)를 획득하고(S132), 결함 함수(f)와 대칭 함수(g)의 교차 상관을 수행하여 오버레이를 결정할 수 있다(S134).
구체적으로, 도 8에 도시된 바와 같이, 프로세서(20)의 제2 함수 생성부(220)는 제1 함수 생성부(210)에 의해 생성된 결함 함수(f)를 제1 함수로 정의하고 상기 제1 함수의 대칭 함수(g)를 생성할 수 있다. 대칭 함수(g)는 프로그램된 오버레이 값이 0인 축(오버레이 축(Y))을 기준으로 결함 함수(f)를 Y축 대칭하여 획득할 수 있다.
이어서, 도 9에 도시된 바와 같이, 프로세서(20)의 상호 교차 분석부(230)는 결함 함수(f)와 대칭 함수(g)의 교차 상관을 수행하여 교차 상관 함수(CC1)를 획득하고 이로부터 오버레이를 결정할 수 있다. 교차 상관은 대칭 함수(g)에 대한 결함 함수(f)의 변위의 함수로서 두 함수들의 유사성을 측정할 수 있다. 교차 상관 함수(CC1)로부터 상대 거리가 0인 축과 교차 상관 함수(CC1)의 최대값일 때의 상대 거리값 사이의 거리()를 획득할 수 있다. 상호 교차 분석부(230)는 획득한 거리()의 절반()을 오버레이 값으로 결정할 수 있다.
이어서, 결함 함수(f)의 미분 함수(f')에 대하여 자가 교차 상관(Self-Cross Correlation)을 수행하여 비대칭성을 결정할 수 있다(S140).
도 14에 도시된 바와 같이, 결함 함수(f)의 미분 함수(f')를 획득하고(S142), 오버레이 축(Y)에 대한 미분 함수(f')의 제2 대칭 함수(g')를 획득하고(S144), 미분 함수(f')와 제2 대칭 함수(g')의 교차 상관을 수행하여 비대칭성을 결정할 수 있다(S146).
구체적으로, 도 10에 도시된 바와 같이, 프로세서(20)의 제1 함수 생성부(210)는 상기 제1 함수로서의 결함 함수(f)를 미분하여 결함 함수(f)의 미분 함수(f')를 생성할 수 있다. 프로세서(20)의 제2 함수 생성부(220)는 제1 함수 생성부(210)에 의해 생성된 미분 함수(f')의 제2 대칭 함수(g')를 생성할 수 있다. 제2 대칭 함수(g')는 프로그램된 오버레이 값이 0인 축((오버레이 축(Y))을 기준으로 미분 함수(f')를 Y축 대칭하여 획득할 수 있다.
이어서, 도 11에 도시된 바와 같이, 프로세서(20)의 상호 교차 분석부(230)는 미분 함수(f')와 제2 대칭 함수(g')의 교차 상관을 수행하여 제2 교차 상관 함수(CC2)을 획득하고 이로부터 비대칭성을 결정할 수 있다.
제2 교차 상관 함수(CC2)로부터 상대 거리가 0인 축과 제2 교차 상관 함수(CC2)의 최소값일 때의 상대 거리값 사이의 거리(2)를 획득할 수 있다. 상호 교차 분석부(230)는 오버레이 값()과 상기 획득한 거리의 절반()의 차이값을 비대칭성 값()으로 결정할 수 있다.
예시적인 실시예들에 있어서, 웨이퍼(W) 전면에 걸쳐 형성된 오버레이 마크들(30)로부터 상기 오버레이 값들을 획득하고, 오버레이 웨이퍼 맵을 생성할 수 있다. 이어서, 상기 오버레이 값들 및 상기 오버레이 웨이퍼 맵을 통해 상기 반도체 공정을 보정할 수 있다.
또한, 웨이퍼(W) 전면에 걸쳐 형성된 오버레이 마크들(30)로부터 상기 비대칭성 값들을 획득하고, 비대칭성 웨이퍼 맵을 생성할 수 있다. 상기 비대칭성 값들 및 상기 비대칭성 웨이퍼 맵을 통해 상기 반도체 공정을 보정할 수 있다.
이하에서는, 상술한 오버레이 측정 방법을 이용하여 반도체 장치를 제조하는 방법에 대하여 설명하기로 한다.
도 15은 예시적인 실시예들에 따른 반도체 장치의 하부 구조물 상에 상부 구조물을 형성하는 단계를 나타내는 단면도 및 상부 구조물과 하부 구조물 사이의 계측된 오버레이를 나타내는 그래프를 나타내는 도면이다. 도 16은 도 15의 하부 구조물 상에 형성된 상부 구조물을 나타내는 평면도이다. 도 15의 단면도는 도 16의 C-C' 라인을 따라 절단한 단면도이다. 도 15 및 도 16에서는, 상술한 오버레이 측정 방법이 DRAM의 비트 라인 콘택 공정(BLC)에서 사용되는 것으로 설명되지만, 이에 제한되지는 않으며, 플래시 메모리나 로직 제품의 상하부 패턴들에 대한 셀 내의 오버레이(In-cell overlay) 측정을 위해 활용될 수 있음을 이해할 수 있을 것이다.
도 15 및 도 16을 참조하면, 기판(100)의 제1 영역에 반도체 공정에 의해 제1 다층 구조물을 형성하고, 기판(100)의 제2 영역에 상기 반도체 공정에 의해 프로그램된 오버레이 값들을 갖는 적어도 하나의 오버레이 마크를 형성할 수 있다.
예시적인 실시예들에 있어서, 기판(100)의 제1 영역은 웨이퍼(W)의 다이 영역(DA)이고, 기판(100)의 제2 영역은 웨이퍼(W)의 스크라이브 레인 영역(SA)일 수 있다. 복수 개의 상기 오버레이 마크들은 기판(100)의 상기 제2 영역 내의 오버레이 마크 영역들 내에 각각 형성될 수 있다.
예를 들면, 기판(100)의 상기 제1 영역에 포토 리소그래피 공정과 같은 반도체 공정들에 의해 제1 하부 구조물 상에 제1 상부 구조물이 형성될 때, 기판(100)의 상기 제2 영역 내의 상기 오버레이 마크 영역에 제2 하부 구조물 상에 제2 상부 구조물이 동시에 형성될 수 있다. 상기 오버레이 마크는, 도 4 및 도 5에 도시된 바와 같이, 프로그램된 오버레이 값들을 가질 수 있다.
기판(100)의 상기 제1 영역에 형성된 상기 제1 다층 구조물은 제1 하부 구조물 및 상기 제1 하부 구조물 상에 상기 반도체 공정에 의해 형성된 제1 상부 구조물을 포함할 수 있다.
도 15 및 도 16에 도시된 바와 같이, 상기 제1 하부 구조물은 기판(100)의 제1 영역에 형성될 수 있다. 상기 제1 하부 구조물은 기판(100) 표면에 형성된 액티브 패턴(105), 액티브 패턴(105)에 인접하는 소자 분리 패턴(110) 및 이들에 형성된 개구(230)를 포함할 수 있다. 상기 제1 상부 구조물은 개구(230) 그리고 액티브 패턴들(105)과 소자 분리 패턴(110) 상의 절연막 구조물(200, 210) 상에서 제2 방향(D2)으로 연장하는 비트 라인 구조물(300)은 포함할 수 있다. 비트 라인 구조물(300)은 제1 방향(D1)을 따라 서로 이격되도록 복수 개로 형성될 수 있다.
구체적으로, 액티브 패턴들(105)은 기판(100) 상부를 제거하여 형성되고, 소자 분리 패턴(110)은 액티브 패턴들(105)의 측벽들을 커버하도록 형성될 수 있다. 액티브 패턴들(105) 각각은 제3 방향(D3)으로 연장하고 제1 및 제2 방향들(D1, D2)을 따라 서로 이격되도록 복수 개로 형성될 수 있다.
이 후, 기판(100) 상에 예를 들어 이온 주입 공정을 수행함으로써 불순물 영역(도시되지 않음)을 형성한 후, 기판(100)의 상기 제1 영역에 형성된 액티브 패턴(105) 및 소자 분리 패턴(110)을 부분적으로 식각하여 상기 제1 방향으로 연장되는 리세스를 형성한 후, 상기 리세스 내부에 게이트 구조물(160)을 형성할 수 있다.
이어서, 액티브 패턴들(105) 및 소자 분리 패턴(110) 상에 절연막 구조물(200, 210)을 형성하고, 절연막 구조물(200, 210) 상에 마스크를 형성하고, 상기 마스크를 식각 마스크로 사용하는 식각 공정을 수행하여 액티브 패턴(105)을 노출시키는 개구(230)를 형성할 수 있다. 개구(230)에 의해 액티브 패턴(105)의 제3 방향(D3)으로의 중앙부의 상면이 노출될 수 있다. 개구들(230)은 기판(100)의 상기 제1 영역 상에서 상기 각 제1 및 제2 방향들을 따라 복수 개로 형성될 수 있다.
이후, 상기 마스크를 제거하고, 상기 개구(230)를 채우는 제1 도전막, 배리어 막, 제2 도전막, 마스크 막, 식각 저지막 및 캐핑막을 순차적으로 형성하고, 상기 캐핑막을 식각하여 캐핑 패턴을 형성하고, 이를 식각 마스크로 사용하여 상기 식각 저지막, 상기 마스크 막, 상기 제2 도전막, 상기 배리어 막 및 상기 제1 도전막을 순차적으로 식각하여 비트 라인 구조물(300)을 형성할 수 있다.
한편, 기판(100)의 상기 제2 영역에 형성된 상기 제2 다층 구조물은 상기 오버레이 마크 영역에 형성된 제2 하부 구조물 및 상기 제2 하부 구조물 상에 상기 비트 라인 구조물을 형성하기 위한 반도체 공정에 의해 형성된 제2 상부 구조물을 포함할 수 있다. 상기 제1 및 제2 하부 구조물들은 동일한 제1 층에 형성되고, 상기 제1 및 제2 상부 구조물은 동일한 제2 층에 형성될 수 있다.
상기 제1 상부 구조물 및 상기 제2 상부 구조물을 형성한 후에, 도 12 내지 도 14를 참조로 설명한 오버레이 측정 방법을 이용하여 상기 제1 하부 구조물과 상기 제1 상부 구조물 사이의 오버레이를 측정할 수 있다.
구체적으로, 상기 적어도 하나의 오버레이 마크를 전자 빔으로 스캐닝하여 2차 전자들을 검출하고, 상기 검출된 2차 전자들로부터 전압 콘트라스트 이미지를 획득하고, 상기 전압 콘트라스트 이미지 데이터로부터 오버레이 값에 따라 변화하는 결함 함수를 획득하고, 상기 결함 함수에 대한 자가 교차 상관을 수행하여 상기 제1 하부 구조물과 상기 제1 상부 구조물 사이의 오버레이를 결정할 수 있다. 또한, 상기 결함 함수의 미분 함수에 대하여 자가 교차 상관을 수행하여 비대칭성을 결정할 수 있다. 이어서, 상기 결정된 오버레이 및 비대칭성에 기초하여 상기 반도체 공정을 보정할 수 있다.
도 15에 도시된 바와 같이, 실제로 형성된 하부 구조물로서의 개구(230)는 비대칭성, 즉, 3차원 왜곡을 갖도록 형성될 수 있다. 이 때, 검출된 전압 콘트라스트 값이 최소인 값을 제1 오버레이 값(OL#1)으로 결정할 수 있다. 제1 오버레이 값(OL#1)은 3차원 왜곡에 의한 오차를 가지고 있다. 이에 반해, 예시적인 실시예들에 따른 상기 결함 함수에 대한 자가 교차 상관을 수행하여 획득한 값을 제2 오버레이 값(OL#2)으로 결정할 수 있다. 제2 오버레이 값(OL#2)은 하부 구조물의 3차원 왜곡을 반영한 값으로 정확한 오버레이 값을 제공할 수 있다.
전술한 오버레이 측정 시스템 및 오버레이 측정 방법은 각종 패드, 콘택 홀, 마스크, 배선 등의 상하부 패턴 구조물을 갖는 다양한 반도체 장치의 제조 방법에 널리 사용될 수 있다. 전술한 DRAM 뿐만 아니라 플래시 메모리 장치나 로직 장치의 제조 방법에도 사용될 수 있음을 이해할 수 있을 것이다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 전자 광학계 12: 스테이지
14: 전자 빔 컬럼 16: 검출기
20: 프로세서 30: 오버레이 마크
32, 32a, 32b: 테스트 영역 40: 제2 하부 구조물
42: 제2 상부 구조물 210: 제1 함수 생성부
220: 제2 함수 생성부 230: 상호 교차 분석부

Claims (20)

  1. 프로그램된 오버레이 값들을 갖는 오버레이 마크를 제공하고;
    상기 오버레이 마크를 전자 빔으로 스캐닝하여 전압 콘트라스트 이미지를 획득하고;
    상기 전압 콘트라스트 이미지 데이터로부터 오버레이 값에 따라 변화하는 결함 함수를 획득하고; 그리고
    상기 결함 함수에 대한 자가 교차 상관을 수행하여 오버레이를 결정하는 것을 포함하는 오버레이 측정 방법.
  2. 제 1 항에 있어서, 상기 오버레이 마크는 상기 프로그램된 오버레이 값들에 따른 전압 콘트라스트 값들이 2차 함수의 곡선을 갖도록 설계되는 오버레이 측정 방법.
  3. 제 2 항에 있어서, 상기 설계된 2차 함수에 있어서, 오버레이 값이 0일 때 전압 콘트라스트 값은 최소값이고, 상기 결함 함수는 오버레이 값이 0인 축을 기준으로 대칭인 오버레이 측정 방법.
  4. 제 1 항에 있어서, 상기 오버레이 마크는 복수 개의 테스트 영역들에 각각 형성된 하부 구조물과 상부 구조물을 포함하는 다층 구조물들을 포함하고, 상기 상부 구조물들은 상기 하부 구조물들에 대하여 상기 프로그램된 오버레이 값들을 갖도록 오정렬되는 오버레이 측정 방법.
  5. 제 1 항에 있어서, 상기 결함 함수는 프로그램된 오버레이 값에서 전압 콘트라스트 값으로의 함수인 오버레이 측정 방법.
  6. 제 5 항에 있어서, 상기 전압 콘트라스트 값은 각 오버레이 값에 대응하는 테스트 영역들의 평균 불량률을 나타내는 오버레이 측정 방법.
  7. 제 1 항에 있어서, 상기 결함 함수에 대한 자가 교차 상관을 수행하여 상기 오버레이를 결정하는 것은
    상기 프로그램된 오버레이 값이 0인 축에 대한 상기 결함 함수의 대칭 함수를 획득하고; 그리고
    상기 결함 함수와 상기 대칭 함수의 교차 상관을 수행하여 상기 오버레이를 결정하는 것을 포함하는 오버레이 측정 방법.
  8. 제 7 항에 있어서, 상기 결함 함수와 상기 대칭 함수의 교차 상관은 수학식 (1)에 의해 정의되고,
    ----- 수학식(1)
    여기서, 는 f(t)의 켤레 복소수이고, 는 는 변위 또는 지연인 오버레이 측정 방법.
  9. 제 1 항에 있어서,
    상기 결함 함수의 미분 함수에 대하여 자가 교차 상관을 수행하여 비대칭성을 결정하는 것을 더 포함하는 오버레이 측정 방법.
  10. 제 9 항에 있어서, 상기 결함 함수 함수의 미분 함수에 대한 자가 교차 상관을 수행하여 상기 오버레이를 결정하는 것은
    상기 결함 함수의 미분 함수를 획득하고;
    상기 프로그램된 오버레이 값이 0인 축에 대한 상기 미분 함수의 제2 대칭 함수를 획득하고; 그리고
    상기 미분 함수와 상기 제2 대칭 함수의 교차 상관을 수행하여 비대칭성을 결정하는 것을 포함하는 오버레이 측정 방법.
  11. 기판의 제1 영역에 반도체 공정에 의해 제1 하부 구조물 상에 형성된 제1 상부 구조물을 갖는 제1 다층 구조물을 형성하고;
    상기 기판의 제2 영역에 상기 반도체 공정과 동일한 공정에 의해 제2 하부 구조물들에 대하여 프로그램된 오버레이 값들을 갖도록 오정렬된 제2 상부 구조물들을 갖는 제2 다층 구조물들을 포함하는 적어도 하나의 오버레이 마크를 형성하고;
    상기 적어도 하나의 오버레이 마크를 전자 빔으로 스캐닝하여 2차 전자들을 검출하고;
    상기 검출된 2차 전자들로부터 전압 콘트라스트 이미지를 획득하고;
    상기 전압 콘트라스트 이미지 데이터로부터 오버레이 값에 따라 변화하는 결함 함수를 획득하고; 그리고
    상기 결함 함수에 대한 자가 교차 상관을 수행하여 상기 제1 하부 구조물과 상기 제1 상부 구조물 사이의 오버레이를 결정하는 것을 포함하는 반도체 장치의 제조 방법.
  12. 제 11 항에 있어서, 상기 기판의 제1 영역은 웨이퍼의 다이 영역이고, 상기 기판의 제2 영역은 상기 웨이퍼의 스크라이브 레인 영역인 반도체 장치의 제조 방법.
  13. 제 11 항에 있어서, 상기 오버레이 마크는 상기 프로그램된 오버레이 값들에 따른 전압 콘트라스트 값들이 2차 함수의 곡선을 갖도록 설계되는 반도체 장치의 제조 방법.
  14. 제 13 항에 있어서, 상기 설계된 2차 함수에 있어서, 오버레이 값이 0일 때 전압 콘트라스트 값은 최소값이고, 상기 결함 함수는 오버레이 값이 0인 축을 기준으로 대칭인 반도체 장치의 제조 방법.
  15. 제 11 항에 있어서, 상기 오버레이 마크의 상기 제2 다층 구조물들은 상기 기판의 상기 제2 영역 내의 복수 개의 테스트 영역들에 각각 형성되는 된 하부 구조물과 상부 구조물을 포함하는 다층 구조물들을 포함하고, 상기 상부 구조물들은 상기 하부 구조물들에 대하여 상기 프로그램된 오버레이 값들을 갖도록 오정렬되는 반도체 장치의 제조 방법.
  16. 제 11 항에 있어서, 상기 결함 함수는 프로그램된 오버레이 값에서 전압 콘트라스트 값으로의 함수인 반도체 장치의 제조 방법.
  17. 제 11 항에 있어서, 상기 결함 함수에 대한 자가 교차 상관을 수행하여 상기 오버레이를 결정하는 것은
    상기 프로그램된 오버레이 값이 0인 축에 대한 상기 결함 함수의 대칭 함수를 획득하고; 그리고
    상기 결함 함수와 상기 대칭 함수의 교차 상관을 수행하여 상기 오버레이를 결정하는 것을 포함하는 반도체 장치의 제조 방법.
  18. 제 11 항에 있어서,
    상기 결함 함수의 미분 함수에 대하여 자가 교차 상관을 수행하여 비대칭성을 결정하는 것을 더 포함하는 반도체 장치의 제조 방법.
  19. 제 18 항에 있어서, 상기 결함 함수 함수의 미분 함수에 대한 자가 교차 상관을 수행하여 상기 오버레이를 결정하는 것은
    상기 결함 함수의 미분 함수를 획득하고;
    상기 프로그램된 오버레이 값이 0인 축에 대한 상기 미분 함수의 제2 대칭 함수를 획득하고; 그리고
    상기 미분 함수와 상기 제2 대칭 함수의 교차 상관을 수행하여 비대칭성을 결정하는 것을 포함하는 반도체 장치의 제조 방법.
  20. 제 11 항에 있어서,
    상기 오버레이에 기초하여 상기 반도체 공정을 보정하는 것을 더 포함하는 반도체 장치의 제조 방법.
KR1020220127736A 2022-10-06 2022-10-06 오버레이 측정 방법, 오버레이 측정 시스템 및 이를 이용한 반도체 장치의 제조 방법 KR20240048213A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220127736A KR20240048213A (ko) 2022-10-06 2022-10-06 오버레이 측정 방법, 오버레이 측정 시스템 및 이를 이용한 반도체 장치의 제조 방법
US18/460,929 US20240133683A1 (en) 2022-10-06 2023-09-05 Overlay measuring method and system, and method of manufacturing a semiconductor device using the same
CN202311280807.0A CN117855075A (zh) 2022-10-06 2023-09-28 重叠测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220127736A KR20240048213A (ko) 2022-10-06 2022-10-06 오버레이 측정 방법, 오버레이 측정 시스템 및 이를 이용한 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20240048213A true KR20240048213A (ko) 2024-04-15

Family

ID=90529312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220127736A KR20240048213A (ko) 2022-10-06 2022-10-06 오버레이 측정 방법, 오버레이 측정 시스템 및 이를 이용한 반도체 장치의 제조 방법

Country Status (3)

Country Link
US (1) US20240133683A1 (ko)
KR (1) KR20240048213A (ko)
CN (1) CN117855075A (ko)

Also Published As

Publication number Publication date
US20240133683A1 (en) 2024-04-25
CN117855075A (zh) 2024-04-09

Similar Documents

Publication Publication Date Title
JP6320387B2 (ja) 埋設ｓｅｍ構造オーバーレイ標的を用いたｏｖｌのためのデバイス相関計測法（ｄｃｍ）
US9000365B2 (en) Pattern measuring apparatus and computer program
US9024272B2 (en) Pattern measuring apparatus
TWI532075B (zh) 藉由檢測技術在半導體中決定重疊製程窗口的方法和系統
JP2011101004A (ja) ウエハ検査方法およびシステム
JP5192795B2 (ja) 電子ビーム測定装置
US9455206B2 (en) Overlay measuring method and system, and method of manufacturing semiconductor device using the same
US7099010B2 (en) Two-dimensional structure for determining an overlay accuracy by means of scatterometry
US11231376B2 (en) Method for semiconductor wafer inspection and system thereof
US9983154B2 (en) Method for inspecting a pattern of features on a semiconductor die
US10141156B2 (en) Measurement of overlay and edge placement errors with an electron beam column array
KR20240048213A (ko) 오버레이 측정 방법, 오버레이 측정 시스템 및 이를 이용한 반도체 장치의 제조 방법
Seo et al. Non-destructive depth measurement using SEM signal intensity
JP2006332177A (ja) 半導体ウエハ、その製造方法及びマスク
JP2007194422A (ja) 欠陥検査装置用テストパターンウエハ、その製造方法及びそれを用いた欠陥検査装置の評価方法
TW202416404A (zh) 重疊量測方法
JP2002124447A (ja) リソグラフィー条件のマージン検出方法および半導体装置の製造方法
US20220130733A1 (en) Semiconductor device including a test dummy pattern, method of manufacturing the semiconductor device and method of inspecting an error using the test dummy pattern
CN112213922B (zh) 一种光刻曝光条件的设定方法
US20230152714A1 (en) Method for correcting critical dimension measurements of lithographic tool
US10459334B2 (en) Facilitation of orthotopic patterns during substrate fabrication
JP2006147898A (ja) 位置合わせ精度検出方法
KR20050033687A (ko) 오버레이 측정방법
JP2005233757A (ja) ホールパターン検査方法及びホールパターン検査装置
KR20060038617A (ko) 불량패턴 검출을 위한 테스트 패턴 및 그를 이용한불량패턴 검출 방법