KR20240038869A - 표시 장치 및 이의 구동 방법 - Google Patents
표시 장치 및 이의 구동 방법 Download PDFInfo
- Publication number
- KR20240038869A KR20240038869A KR1020220117070A KR20220117070A KR20240038869A KR 20240038869 A KR20240038869 A KR 20240038869A KR 1020220117070 A KR1020220117070 A KR 1020220117070A KR 20220117070 A KR20220117070 A KR 20220117070A KR 20240038869 A KR20240038869 A KR 20240038869A
- Authority
- KR
- South Korea
- Prior art keywords
- switching element
- electrode
- initialization
- control electrode
- signal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 18
- 239000003990 capacitor Substances 0.000 claims abstract description 78
- 238000010586 diagram Methods 0.000 description 28
- 230000007547 defect Effects 0.000 description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 230000004913 activation Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000009849 deactivation Effects 0.000 description 2
- 230000002779 inactivation Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
- G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0435—Change or adaptation of the frame rate of the video stream
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
표시 장치는 표시 패널, 게이트 구동부, 데이터 구동부 및 에미션 구동부를 포함한다. 상기 표시 패널은 픽셀을 포함한다. 상기 게이트 구동부는 상기 픽셀에 게이트 신호를 제공한다. 상기 데이터 구동부는 상기 픽셀에 데이터 전압을 제공한다. 상기 에미션 구동부는 상기 픽셀에 에미션 신호를 제공한다. 상기 픽셀은 발광 소자, 상기 발광 소자에 구동 전류를 인가하는 구동 스위칭 소자, 상기 구동 스위칭 소자의 제어 전극에 연결되는 스토리지 캐패시터, 상기 스토리지 캐패시터에 연결되는 제1 전극 및 바이어스 게이트 신호가 인가되는 제2 전극을 포함하는 바이어스 캐패시터, 상기 구동 스위칭 소자의 출력 전극에 연결되는 문턱 전압 보상 스위칭 소자 및 상기 발광 소자의 애노드 전극에 연결되는 발광 소자 초기화 스위칭 소자를 포함한다. 상기 문턱 전압 보상 스위칭 소자의 제어 전극에 인가되는 제어 신호와 상기 발광 소자 초기화 스위칭 소자의 제어 전극에 인가되는 제어 신호는 서로 다른 신호 생성부로부터 생성된다.
Description
본 발명은 표시 장치 및 이의 구동 방법에 관한 것으로, 가변 주파수 구동에서 가로줄 불량을 방지하여 표시 품질을 향상시키는 표시 장치 및 이의 구동 방법에 관한 것이다.
일반적으로, 표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들, 복수의 에미션 라인들 및 복수의 픽셀들을 포함한다. 상기 표시 패널 구동부는 상기 복수의 게이트 라인들에 게이트 신호를 제공하는 게이트 구동부, 상기 데이터 라인들에 데이터 전압을 제공하는 데이터 구동부, 상기 에미션 라인들에 에미션 신호를 제공하는 에미션 구동부 및 상기 게이트 구동부, 상기 데이터 구동부 및 상기 에미션 구동부를 제어하는 구동 제어부를 포함한다.
저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서는 데이터를 기입하는 데이터 기입 주기와 구동 스위칭 소자에 바이어스를 인가하는 바이어스 주기가 다를 수 있다. 상기 데이터 기입 주기와 상기 바이어스 주기가 서로 다를 때, 표시 패널에는 가로 줄 패턴이 시인될 수 있다.
예를 들어, 상기 데이터 기입 주기가 240Hz이고, 상기 바이어스 주기가 480Hz인 경우에는 상기 표시 패널의 가운데 부분에 1개의 가로줄 패턴이 시인될 수 있다. 예를 들어, 상기 데이터 기입 주기가 120Hz이고, 상기 바이어스 주기가 480Hz인 경우에는 상기 표시 패널의 1/4 지점, 1/2 지점 및 3/4 지점에 3개의 가로줄 패턴이 시인될 수 있다.
상기 데이터 기입 주기에는 데이터 기입 게이트 신호, 보상 게이트 신호, 바이어스 게이트 신호, 초기화 게이트 신호 등이 모두 스캐닝되는 반면, 상기 바이어스 주기에는 상기 데이터 기입 게이트 신호가 스캐닝되지 않고, 상기 보상 게이트 신호, 상기 바이어스 게이트 신호 및 상기 초기화 게이트 신호 등은 스캐닝될 수 있다. 각 시간에 따라 스캐닝되는 펄스의 종류와 개수가 차이가 날 수 있고, 이러한 차이에 의해 표시 패널의 휘도차가 발생할 수 있다. 이러한 표시 패널의 휘도차는 가로줄 패턴을 발생시킬 수 있다.
본 발명의 목적은 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서 문턱 전압 보상 스위칭 소자에 인가되는 게이트 신호와 발광 소자 초기화 스위칭 소자에 인가되는 게이트 신호를 생성하는 신호 생성부를 분리하여 가변 주파수 구동에서 가로줄 불량을 방지하여 표시 패널의 표시 품질을 향상시키는 표시 장치를 제공하는 것이다.
본 발명의 목적은 상기 표시 장치를 구동하는 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 게이트 구동부, 데이터 구동부 및 에미션 구동부를 포함한다. 상기 표시 패널은 픽셀을 포함한다. 상기 게이트 구동부는 상기 픽셀에 게이트 신호를 제공한다. 상기 데이터 구동부는 상기 픽셀에 데이터 전압을 제공한다. 상기 에미션 구동부는 상기 픽셀에 에미션 신호를 제공한다. 상기 픽셀은 발광 소자, 상기 발광 소자에 구동 전류를 인가하는 구동 스위칭 소자, 상기 구동 스위칭 소자의 제어 전극에 연결되는 스토리지 캐패시터, 상기 스토리지 캐패시터에 연결되는 제1 전극 및 바이어스 게이트 신호가 인가되는 제2 전극을 포함하는 바이어스 캐패시터, 상기 구동 스위칭 소자의 출력 전극에 연결되는 문턱 전압 보상 스위칭 소자 및 상기 발광 소자의 애노드 전극에 연결되는 발광 소자 초기화 스위칭 소자를 포함한다. 상기 문턱 전압 보상 스위칭 소자의 제어 전극에 인가되는 제어 신호와 상기 발광 소자 초기화 스위칭 소자의 제어 전극에 인가되는 제어 신호는 서로 다른 신호 생성부로부터 생성된다.
본 발명의 일 실시예에 있어서, 상기 스토리지 캐패시터는 상기 구동 스위칭 소자의 상기 제어 전극에 연결되는 제1 전극 및 상기 바이어스 캐패시터의 상기 제1 전극에 연결되는 제2 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 바이어스 캐패시터의 상기 제1 전극은 상기 구동 스위칭 소자의 상기 제어 전극에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 상기 문턱 전압 보상 스위칭 소자의 출력 전극에 연결되며, 상기 문턱 전압 보상 스위칭 소자의 상기 출력 전극에 초기화 전압을 인가하는 데이터 초기화 스위칭 소자를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 초기화 스위칭 소자의 제어 전극에 인가되는 제어 신호와 상기 발광 소자 초기화 스위칭 소자의 상기 제어 전극에 인가되는 상기 제어 신호는 동일한 신호 생성부로부터 생성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 초기화 스위칭 소자의 상기 제어 전극에 인가되는 상기 제어 신호는 N번째 초기화 게이트 신호이고, 상기 발광 소자 초기화 스위칭 소자의 상기 제어 전극에 인가되는 상기 제어 신호는 N+1번째 초기화 게이트 신호일 수 있다. N은 자연수이다.
본 발명의 일 실시예에 있어서, 상기 데이터 초기화 스위칭 소자의 제어 전극에 인가되는 제어 신호와 상기 문턱 전압 보상 스위칭 소자의 상기 제어 전극에 인가되는 상기 제어 신호는 동일한 신호 생성부로부터 생성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 초기화 스위칭 소자의 상기 제어 전극에 인가되는 제어 신호는 N-3번째 제1 보상 게이트 신호이고, 상기 문턱 전압 보상 스위칭 소자의 상기 제어 전극에 인가되는 상기 제어 신호는 N번째 제1 보상 게이트 신호일 수 있다. N은 3보다 큰 자연수이다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 상기 스토리지 캐패시터에 상기 데이터 전압을 인가하는 데이터 전압 인가 스위칭 소자 및 상기 스토리지 캐패시터 및 상기 데이터 전압 인가 스위칭 소자 사이에 배치되는 제1 리키지 보상 스위칭 소자를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 상기 구동 스위칭 소자의 상기 제어 전극에 연결되는 입력 전극 및 상기 제1 리키지 보상 스위칭 소자의 제어 전극에 연결되는 제어 전극을 포함하는 제2 리키지 보상 스위칭 소자를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 구동 스위칭 소자 및 상기 데이터 전압 인가 스위칭 소자는 P 타입 트랜지스터일 수 있다. 상기 제1 리키지 보상 스위칭 소자 및 상기 제2 리키지 보상 스위칭 소자는 N 타입 트랜지스터일 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 구동부는 상기 제1 리키지 보상 스위칭 소자의 상기 제어 전극에 인가되는 제2 보상 게이트 신호를 생성하는 제1 신호 생성부, 상기 문턱 전압 보상 스위칭 소자의 상기 제어 전극에 인가되는 제1 보상 게이트 신호를 생성하는 제2 신호 생성부, 상기 발광 소자 초기화 스위칭 소자의 상기 제어 전극에 인가되는 초기화 게이트 신호를 생성하는 제3 신호 생성부, 상기 바이어스 게이트 신호를 생성하는 제4 신호 생성부 및 상기 데이터 전압 인가 스위칭 소자의 제어 전극에 인가되는 데이터 기입 게이트 신호를 생성하는 제5 신호 생성부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 구동부는 상기 제1 리키지 보상 스위칭 소자의 상기 제어 전극에 인가되는 제2 보상 게이트 신호를 생성하고, 상기 표시 패널의 양측에 배치되는 한 쌍의 제1 신호 생성부들, 상기 문턱 전압 보상 스위칭 소자의 상기 제어 전극에 인가되는 제1 보상 게이트 신호를 생성하고, 상기 표시 패널의 제1 측에 배치되는 제2 신호 생성부, 상기 발광 소자 초기화 스위칭 소자의 상기 제어 전극에 인가되는 초기화 게이트 신호를 생성하고, 상기 표시 패널의 제2 측에 배치되는 제3 신호 생성부, 상기 바이어스 게이트 신호를 생성하고, 상기 표시 패널의 양측에 배치되는 한 쌍의 제4 신호 생성부들 및 상기 데이터 전압 인가 스위칭 소자의 제어 전극에 인가되는 데이터 기입 게이트 신호를 생성하고, 상기 표시 패널의 양측에 배치되는 한 쌍의 제5 신호 생성부들을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 상기 구동 스위칭 소자 및 상기 발광 소자 사이에 배치되는 에미션 스위칭 소자 및 상기 데이터 전압 인가 스위칭 소자의 출력 전극에 연결되고, 상기 데이터 전압 인가 스위칭 소자의 상기 출력 전극에 기준 전압을 인가하는 기준 전압 인가 스위칭 소자를 더 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 게이트 구동부, 데이터 구동부 및 에미션 구동부를 포함한다. 상기 표시 패널은 픽셀을 포함한다. 상기 게이트 구동부는 상기 픽셀에 게이트 신호를 제공한다. 상기 데이터 구동부는 상기 픽셀에 데이터 전압을 제공한다. 상기 에미션 구동부는 상기 픽셀에 에미션 신호를 제공한다. 상기 픽셀은 발광 소자, 상기 발광 소자에 구동 전류를 인가하는 구동 스위칭 소자, 상기 구동 스위칭 소자의 제어 전극에 연결되는 스토리지 캐패시터, 상기 구동 스위칭 소자에 연결되며 상기 구동 스위칭 소자에 바이어스 전압을 인가하는 제1 바이어스 스위칭 소자, 상기 구동 스위칭 소자의 출력 전극에 연결되는 문턱 전압 보상 스위칭 소자 및 상기 발광 소자의 애노드 전극에 연결되는 발광 소자 초기화 스위칭 소자를 포함한다. 상기 문턱 전압 보상 스위칭 소자의 제어 전극에 인가되는 제어 신호와 상기 발광 소자 초기화 스위칭 소자의 제어 전극에 인가되는 제어 신호는 서로 다른 신호 생성부로부터 생성된다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 상기 문턱 전압 보상 스위칭 소자의 출력 전극에 연결되며, 상기 문턱 전압 보상 스위칭 소자의 상기 출력 전극에 초기화 전압을 인가하는 데이터 초기화 스위칭 소자를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 상기 스토리지 캐패시터에 상기 데이터 전압을 인가하는 데이터 전압 인가 스위칭 소자 및 상기 스토리지 캐패시터 및 상기 데이터 전압 인가 스위칭 소자 사이에 배치되는 제1 리키지 보상 스위칭 소자를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 상기 구동 스위칭 소자의 상기 제어 전극에 연결되는 입력 전극 및 상기 제1 리키지 보상 스위칭 소자의 제어 전극에 연결되는 제어 전극을 포함하는 제2 리키지 보상 스위칭 소자를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 구동 스위칭 소자 및 상기 데이터 전압 인가 스위칭 소자는 P 타입 트랜지스터일 수 있다. 상기 제1 리키지 보상 스위칭 소자 및 상기 제2 리키지 보상 스위칭 소자는 N 타입 트랜지스터일 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치의 구동 방법은 표시 패널의 픽셀에 게이트 신호를 제공하는 단계, 상기 픽셀에 데이터 전압을 제공하는 단계 및 상기 픽셀에 에미션 신호를 제공하는 단계를 포함한다. 상기 픽셀은 발광 소자, 상기 발광 소자에 구동 전류를 인가하는 구동 스위칭 소자, 상기 구동 스위칭 소자의 제어 전극에 연결되는 스토리지 캐패시터, 상기 스토리지 캐패시터에 연결되는 제1 전극 및 바이어스 게이트 신호가 인가되는 제2 전극을 포함하는 바이어스 캐패시터, 상기 구동 스위칭 소자의 출력 전극에 연결되는 문턱 전압 보상 스위칭 소자 및 상기 발광 소자의 애노드 전극에 연결되는 발광 소자 초기화 스위칭 소자를 포함한다. 상기 문턱 전압 보상 스위칭 소자의 제어 전극에 인가되는 제어 신호와 상기 발광 소자 초기화 스위칭 소자의 제어 전극에 인가되는 제어 신호는 서로 다른 신호 생성부로부터 생성된다.
이와 같은 표시 장치 및 이를 구동하는 방법에 따르면, 상기 픽셀은 상기 스토리지 캐패시터에 연결되는 리키지 보상 스위칭 소자를 포함하므로, 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서 전류의 리키지를 감소시킬 수 있으며, 전류의 리키지로 인해 구동 주파수에 따른 휘도 차가 발생하여 플리커가 발생하는 문제를 방지할 수 있다.
또한, 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서 문턱 전압 보상 스위칭 소자에 인가되는 게이트 신호와 발광 소자 초기화 스위칭 소자에 인가되는 게이트 신호를 생성하는 신호 생성부를 분리하여 문턱 전압 보상의 로드와 발광 소자 초기화의 로드를 분리할 수 있다. 상기 문턱 전압 보상의 로드와 발광 소자 초기화의 로드 간의 편차를 감소시켜 상기 표시 패널에 원하지 않는 가로줄 패턴이 시인되는 가로줄 불량을 방지할 수 있다. 따라서, 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서 표시 패널의 표시 품질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 패널의 구동 주파수를 나타내는 개념도이다.
도 3은 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.
도 4는 발광 주파수가 480Hz일 때, 도 3의 픽셀의 구동 신호를 나타내는 타이밍도이다.
도 5는 발광 주파수가 240Hz일 때, 도 3의 픽셀의 구동 신호를 나타내는 타이밍도이다.
도 6은 어드레스 스캔 구간에서 도 3의 픽셀에 인가되는 입력 신호들 및 노드 신호의 일례를 나타내는 타이밍도이다.
도 7은 셀프 스캔 구간에서 도 3의 픽셀에 인가되는 입력 신호들 및 노드 신호의 일례를 나타내는 타이밍도이다.
도 8은 도 1의 게이트 구동부의 일례를 나타내는 블록도이다.
도 9는 도 1의 게이트 구동부의 일례를 나타내는 블록도이다.
도 10은 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.
도 11은 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.
도 12는 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.
도 13은 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.
도 14는 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.
도 2는 도 1의 표시 패널의 구동 주파수를 나타내는 개념도이다.
도 3은 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.
도 4는 발광 주파수가 480Hz일 때, 도 3의 픽셀의 구동 신호를 나타내는 타이밍도이다.
도 5는 발광 주파수가 240Hz일 때, 도 3의 픽셀의 구동 신호를 나타내는 타이밍도이다.
도 6은 어드레스 스캔 구간에서 도 3의 픽셀에 인가되는 입력 신호들 및 노드 신호의 일례를 나타내는 타이밍도이다.
도 7은 셀프 스캔 구간에서 도 3의 픽셀에 인가되는 입력 신호들 및 노드 신호의 일례를 나타내는 타이밍도이다.
도 8은 도 1의 게이트 구동부의 일례를 나타내는 블록도이다.
도 9는 도 1의 게이트 구동부의 일례를 나타내는 블록도이다.
도 10은 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.
도 11은 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.
도 12는 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.
도 13은 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.
도 14는 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 에미션 구동부(600)를 포함한다.
상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다.
상기 표시 패널(100)은 복수의 게이트 라인들(GWL, GIL, GC1L, GC2L, GBL), 복수의 데이터 라인들(DL), 복수의 에미션 라인들(EML) 및 상기 게이트 라인들(GWL, GIL, GC1L, GC2L, GBL), 상기 데이터 라인들(DL) 및 상기 에미션 라인들(EML) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 상기 게이트 라인들(GWL, GIL, GC1L, GC2L, GBL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되며, 상기 에미션 라인들(EML)은 상기 제1 방향(D1)으로 연장될 수 있다.
상기 구동 제어부(200)는 외부의 장치로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신한다. 예를 들어, 상기 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 백색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3), 제4 제어 신호(CONT4) 및 데이터 신호(DATA)를 생성한다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성한다. 상기 구동 제어부(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 에미션 구동부(600)의 동작을 제어하기 위한 상기 제4 제어 신호(CONT4)를 생성하여 상기 에미션 구동부(600)에 출력한다.
상기 게이트 구동부(300)는 상기 구동 제어부(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GWL, GIL, GC1L, GC2L, GBL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GWL, GIL, GC1L, GC2L, GBL)에 출력할 수 있다.
상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.
예를 들어, 상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.
상기 데이터 구동부(500)는 상기 구동 제어부(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.
상기 에미션 구동부(600)는 상기 구동 제어부(200)로부터 입력 받은 상기 제4 제어 신호(CONT4)에 응답하여 상기 에미션 라인들(EML)을 구동하기 위한 에미션 신호들을 생성한다. 상기 에미션 구동부(600)는 상기 에미션 신호들을 상기 에미션 라인들(EML)에 출력할 수 있다.
도 1에서는 설명의 편의 상, 상기 게이트 구동부(300)가 상기 표시 패널(100)의 제1 측에 배치되고 상기 에미션 구동부(600)가 상기 표시 패널(100)의 제2 측에 배치되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 상기 게이트 구동부(300) 및 상기 에미션 구동부(600)는 모두 상기 표시 패널(100)의 제1 측에 배치될 수 있다. 예를 들어, 상기 게이트 구동부(300) 및 상기 에미션 구동부(600)는 모두 상기 표시 패널(100)의 양측에 배치될 수 있다. 예를 들어, 상기 게이트 구동부(300) 및 상기 에미션 구동부(600)는 일체로 형성될 수도 있다.
도 2는 도 1의 표시 패널(100)의 구동 주파수를 나타내는 개념도이다.
도 1 및 도 2를 참조하면, 상기 표시 패널(100)은 가변 주파수로 구동될 수 있다. 제1 주파수를 갖는 제1 프레임(FR1)은 제1 액티브 구간(AC1) 및 제1 블랭크 구간(BL1)을 포함할 수 있다. 상기 제1 주파수와 다른 제2 주파수를 갖는 제2 프레임(FR2)은 제2 액티브 구간(AC2) 및 제2 블랭크 구간(BL2)을 포함할 수 있다. 상기 제1 주파수 및 상기 제2 주파수와 다른 제3 주파수를 갖는 제3 프레임(FR3)은 제3 액티브 구간(AC3) 및 제3 블랭크 구간(BL3)을 포함할 수 있다.
상기 제1 액티브 구간(AC1)은 상기 제2 액티브 구간(AC2)과 동일한 길이를 갖고, 상기 제1 블랭크 구간(BL1)은 상기 제2 블랭크 구간(BL2)과 상이한 길이를 가질 수 있다.
상기 제2 액티브 구간(AC2)은 상기 제3 액티브 구간(AC3)과 동일한 길이를 갖고, 상기 제2 블랭크 구간(BL2)은 상기 제3 블랭크 구간(BL3)과 상이한 길이를 가질 수 있다.
가변 주파수를 지원하는 표시 장치는 픽셀에 데이터 전압이 라이팅되는 어드레스 스캔 구간과 픽셀에 데이터 전압이 라이팅되지 않으며 발광만을 수행하는 셀프 스캔 구간을 포함할 수 있다. 상기 어드레스 스캔 구간은 상기 액티브 구간(AC1, AC2, AC3) 내에 배치될 수 있다. 상기 셀프 스캔 구간은 상기 블랭크 구간(BL1, BL2, BL3) 내에 배치될 수 있다.
도 3은 도 1의 표시 패널(100)의 픽셀의 일례를 나타내는 회로도이다.
도 1 내지 도 3을 참조하면, 상기 픽셀은 발광 소자(EE), 상기 발광 소자(EE)에 구동 전류를 인가하는 구동 스위칭 소자(T1), 상기 구동 스위칭 소자(T1)의 제어 전극에 연결되는 스토리지 캐패시터(CST), 상기 스토리지 캐패시터(CST)에 연결되는 제1 전극 및 바이어스 게이트 신호(GB)가 인가되는 제2 전극을 포함하는 바이어스 캐패시터(CB)를 포함한다.
상기 픽셀은 상기 구동 스위칭 소자(T1)의 출력 전극에 연결되는 문턱 전압 보상 스위칭 소자(T3) 및 상기 발광 소자(EE)의 애노드 전극에 연결되는 발광 소자 초기화 스위칭 소자(T7)를 더 포함할 수 있다.
본 발명에서, 상기 문턱 전압 보상 스위칭 소자(T3)의 제어 전극에 인가되는 제어 신호(GC1)와 상기 발광 소자 초기화 스위칭 소자(T7)의 제어 전극에 인가되는 제어 신호(GI(N+1))는 서로 다른 신호 생성부로부터 생성될 수 있다.
본 실시예에서, 상기 스토리지 캐패시터(CST)는 상기 구동 스위칭 소자(T1)의 제어 전극에 연결되는 제1 전극 및 상기 바이어스 캐패시터(CB)의 상기 제1 전극에 연결되는 제2 전극을 포함할 수 있다.
상기 픽셀은 상기 문턱 전압 보상 스위칭 소자(T3)의 출력 전극에 연결되며, 상기 문턱 전압 보상 스위칭 소자(T3)의 상기 출력 전극에 초기화 전압(VINT)을 인가하는 데이터 초기화 스위칭 소자(T4)를 더 포함할 수 있다.
본 실시예에서, 상기 데이터 초기화 스위칭 소자(T4)의 제어 전극에 인가되는 제어 신호(GI)와 상기 발광 소자 초기화 스위칭 소자(T7)의 상기 제어 전극에 인가되는 상기 제어 신호(GI(N+1))는 동일한 신호 생성부로부터 생성될 수 있다.
예를 들어, 상기 데이터 초기화 스위칭 소자(T4)의 제어 전극에 인가되는 제어 신호는 N번째 초기화 게이트 신호(GI)이고, 상기 발광 소자 초기화 스위칭 소자(T7)의 제어 전극에 인가되는 제어 신호는 N+K번째 초기화 게이트 신호(GI(N+K))일 수 있다. 여기서, N은 자연수이고, K는 자연수이다. 예를 들어, K는 1일 수 있다. 여기서, N은 상기 게이트 구동부(300)의 신호 생성부의 스테이지 번호를 의미할 수 있다. 도 3의 상기 게이트 신호들 GW, GI, GC1, GC2, GB에는 스테이지 번호인 N이 생략된 것일 수 있다. 즉, 도 3의 GW, GI, GC1, GC2, GB은 GW(N), GI(N), GC1(N), GC2(N), GB(N)과 같은 의미를 갖는다. 도 3의 상기 에미션 신호 EM에는 스테이지 번호인 N이 생략된 것일 수 있다. 즉, 도 3의 EM은 EM(N)과 같은 의미를 갖는다.
상기 발광 소자 초기화 스위칭 소자(T7)와 상기 데이터 초기화 스위칭 소자(T4)는 동일한 신호 생성부로부터 생성되는 타이밍이 다른 신호를 공유하므로, 상기 게이트 구동부(300)의 신호 생성부 및 게이트 신호 배선으로 인한 해상도 증가를 방지할 수 있다.
상기 픽셀은 상기 스토리지 캐패시터(CST)에 상기 데이터 전압(VDATA)을 인가하는 데이터 전압 인가 스위칭 소자(T2) 및 상기 스토리지 캐패시터(CST) 및 상기 데이터 전압 인가 스위칭 소자(T2) 사이에 배치되는 제1 리키지 보상 스위칭 소자(T8)를 더 포함할 수 있다.
예를 들어, 상기 구동 스위칭 소자(T1) 및 상기 데이터 전압 인가 스위칭 소자(T2)는 P 타입 트랜지스터일 수 있다. 상기 제1 리키지 보상 스위칭 소자(T8)는 N 타입 트랜지스터일 수 있다. 예를 들어, 상기 구동 스위칭 소자(T1) 및 상기 데이터 전압 인가 스위칭 소자(T2)는 LTPS (low temperature polysilicon) 박막 트랜지스터일 수 있다. 상기 제1 리키지 보상 스위칭 소자(T8)는 산화물(oxide) 박막 트랜지스터일 수 있다.
상기 제1 리키지 보상 스위칭 소자(T8)는 N 타입 트랜지스터로 형성되어, 저주파 구동 시에 상기 스토리지 캐패시터(CST)의 제1 전극에서 전류 리키지가 감소할 수 있다. 따라서, 저주파 구동 시에 상기 스토리지 캐패시터(CST)에 충전된 상기 데이터 전압(VDATA)의 레벨이 전류 리키지에 의해 감소되는 것을 방지할 수 있다.
상기 픽셀은 상기 구동 스위칭 소자(T1)의 상기 제어 전극에 연결되는 입력 전극 및 상기 제1 리키지 보상 스위칭 소자(T8)의 제어 전극에 연결되는 제어 전극을 포함하는 제2 리키지 보상 스위칭 소자(T9)를 더 포함할 수 있다.
예를 들어, 상기 제2 리키지 보상 스위칭 소자(T9)는 N 타입 트랜지스터일 수 있다. 예를 들어, 상기 제2 리키지 보상 스위칭 소자(T9)는 산화물(oxide) 박막 트랜지스터일 수 있다.
상기 제2 리키지 보상 스위칭 소자(T9)는 N 타입 트랜지스터로 형성되어, 저주파 구동 시에 상기 스토리지 캐패시터(CST)의 제2 전극에서 전류 리키지가 감소할 수 있다. 따라서, 저주파 구동 시에 상기 스토리지 캐패시터(CST)에 충전된 상기 데이터 전압(VDATA)의 레벨이 전류 리키지에 의해 감소되는 것을 방지할 수 있다.
상기 데이터 초기화 스위칭 소자(T4)는 상기 제2 리키지 보상 스위칭 소자(T9)의 출력 전극에 연결되며, 상기 제2 리키지 보상 스위칭 소자(T9)의 출력 전극에 초기화 전압(VINT)을 인가할 수 있다.
본 실시예에서, 상기 발광 소자 초기화 스위칭 소자(T7)의 입력 전극에 인가되는 발광 소자 초기화 전압(VAINT)은 상기 데이터 초기화 스위칭 소자(T4)의 입력 전극에 인가되는 초기화 전압(VINT)과 상이할 수 있다. 상기 발광 소자(EE)의 상기 애노드 전극을 초기화하기 위한 전압(VAINT)과 상기 구동 스위칭 소자(T1)의 제어 전극을 초기화하기 위한 전압(VINT)의 레벨을 다르게 설정하여, 상기 발광 소자(EE)의 상기 애노드 전극의 초기화 및 상기 구동 스위칭 소자(T1)의 초기화의 정확도를 높일 수 있다.
이와는 달리, 실시예에 따라, 상기 발광 소자 초기화 전압(VAINT) 및 상기 초기화 전압(VINT)을 동일한 레벨로 설정할 수도 있다. 이 때, 상기 데이터 초기화 스위칭 소자(T4)의 입력 전극은 상기 발광 소자 초기화 스위칭 소자(T7)의 입력 전극에 연결될 수 있다.
상기 픽셀은 상기 제1 리키지 보상 스위칭 소자(T8)의 입력 전극에 연결되는 기준 전압 인가 스위칭 소자(T5)를 더 포함할 수 있다. 본 실시예에서, 상기 기준 전압 인가 스위칭 소자(T5)는 P 타입 트랜지스터일 수 있다. 본 실시예에서, 상기 기준 전압 인가 스위칭 소자(T5)의 입력 전극에 인가되는 전압은 기준 전압(VREF)일 수 있다.
상기 픽셀은 상기 구동 스위칭 소자(T1) 및 상기 발광 소자(EE) 사이에 배치되며 상기 에미션 신호(EM)에 응답하여, 상기 구동 스위칭 소자(T1) 및 상기 발광 소자(EE)를 연결하는 에미션 스위칭 소자(T6)를 더 포함할 수 있다.
상기 픽셀은 제1 전원 전압(ELVDD)이 인가되는 제1 전극 및 상기 스토리지 캐패시터(CST)의 제1 전극에 연결되는 제2 전극을 포함하는 홀드 캐패시터(CHOLD)를 더 포함할 수 있다.
상기 픽셀에 대해 구체적으로 설명하면, 상기 픽셀은 제1 노드(N1)에 연결되는 제어 전극, 상기 제1 전원 전압(ELVDD)이 인가되는 입력 전극 및 제2 노드(N2)에 연결되는 출력 전극을 포함하는 제1 트랜지스터(T1), 데이터 기입 게이트 신호(GW)가 인가되는 제어 전극, 상기 데이터 전압(VDATA)이 인가되는 입력 전극 및 제4 노드(N4)에 연결되는 출력 전극을 포함하는 제2 트랜지스터(T2), 제1 보상 게이트 신호(GC1)가 인가되는 제어 전극, 제2 노드(N2)에 연결되는 입력 전극 및 상기 제3 노드(N3)에 연결되는 출력 전극을 포함하는 제3 트랜지스터(T3), 초기화 게이트 신호(GI)가 인가되는 제어 전극, 상기 초기화 전압(VINT)이 인가되는 입력 전극 및 상기 제3 노드(N3)에 연결되는 출력 전극을 포함하는 제4 트랜지스터(T4), 상기 제1 보상 게이트 신호(GC1)가 인가되는 제어 전극, 상기 기준 전압(VREF)이 인가되는 입력 전극 및 상기 제4 노드(N4)에 연결되는 출력 전극을 포함하는 제5 트랜지스터(T5), 상기 에미션 신호(EM)가 인가되는 제어 전극, 상기 제2 노드(N2)에 연결되는 입력 전극 및 상기 발광 소자(EE)의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제6 트랜지스터(T6), 다음 단의 초기화 게이트 신호(GI(N+1))가 인가되는 제어 전극, 상기 발광 소자 초기화 전압(VAINT)이 인가되는 입력 전극 및 상기 발광 소자(EE)의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 트랜지스터(T7) 및 제2 보상 게이트 신호(GC2)가 인가되는 제어 전극, 상기 제4 노드(N4)에 연결되는 입력 전극 및 제5 노드(N5)에 연결되는 출력 전극을 포함하는 제8 트랜지스터(T8) 및 상기 제2 보상 게이트 신호(GC2)가 인가되는 제어 전극, 상기 제1 노드(N1)에 연결되는 입력 전극 및 상기 제3 노드(N3)에 연결되는 출력 전극을 포함하는 제9 트랜지스터(T9)를 포함할 수 있다.
상기 트랜지스터들(T1 내지 T9)의 입력 전극 및 출력 전극은 편의에 의해 명명된 것이며, 상기 트랜지스터들(T1 내지 T9)의 상기 입력 전극 및 상기 출력 전극은 기재한 것과 반대로 부를 수도 있다.
상기 픽셀은 상기 제5 노드(N5)에 연결되는 제1 전극 및 상기 제1 노드(N1)에 연결되는 제2 전극을 포함하는 상기 스토리지 캐패시터(CST), 상기 제5 노드(N5)에 연결되는 제1 전극 및 상기 바이어스 게이트 신호(GB)가 인가되는 제2 전극을 포함하는 상기 바이어스 캐패시터(CB), 상기 제1 전원 전압(ELVDD)이 인가되는 제1 전극 및 상기 제5 노드(N5)에 연결되는 제2 전극을 포함하는 상기 홀드 캐패시터(CHOLD) 및 상기 제6 트랜지스터(T6)의 상기 출력 전극에 연결되는 상기 애노드 전극 및 제2 전원 전압(ELVSS)이 인가되는 캐소드 전극을 포함하는 상기 발광 소자(EE)를 포함할 수 있다.
도 4는 발광 주파수가 480Hz일 때, 도 3의 픽셀의 구동 신호를 나타내는 타이밍도이다. 도 5는 발광 주파수가 240Hz일 때, 도 3의 픽셀의 구동 신호를 나타내는 타이밍도이다.
도 1 내지 도 5를 참조하면, 가변 주파수를 지원하는 표시 장치에서는 상기 픽셀의 구동 스위칭 소자(T1)의 제어 전극 또는 입력 전극에 바이어스 동작이 수행될 수 있다. 본 실시예에서는 상기 바이어스 캐패시터(CB) 및 상기 스토리지 캐패시터(CST)를 이용하여 상기 구동 스위칭 소자(T1)의 제어 전극에 주기적으로 바이어스 동작을 수행할 수 있다.
도 4를 보면, 상기 표시 패널(100)은 가변 주파수로 구동 될 수 있고, 예를 들어, 최대 240Hz로 구동될 수 있다. 상기 표시 패널(100)이 240Hz로 구동될 때, 제1 구간(P1), 제3 구간(P3), 제5 구간(P5) 및 제7 구간(P7)에서 상기 데이터 기입 게이트 신호(GW)가 액티브 펄스를 가지며, 데이터 라이팅 동작이 수행될 수 있다. 설명의 편의 상 상기 제1 구간(P1), 제3 구간(P3), 제5 구간(P5) 및 제7 구간(P7)에서 상기 데이터 기입 게이트 신호(GW)가 액티브 펄스를 갖는 것으로 도시하였으나, 상기 데이터 라이팅 동작은 도 4의 2개의 구간 동안 지속될 수 있다. 즉, 상기 표시 패널(100)이 240Hz로 구동될 때, 제1 내지 제2 구간(P1-P2)에서 첫 번째 데이터 라이팅 동작이 수행되고, 제3 내지 제4 구간(P3-P4)에서 두 번째 데이터 라이팅 동작이 수행되며, 제5 내지 제6 구간(P5-P6)에서 세 번째 데이터 라이팅 동작이 수행되고, 제7 내지 제8 구간(P7-P8)에서 네 번째 데이터 라이팅 동작이 수행될 수 있다. 상기 표시 패널(100)이 120Hz로 구동될 때, 제1 구간(P1) 및 제5 구간(P5)에서 상기 데이터 기입 게이트 신호(GW)가 액티브 펄스를 가지며, 데이터 라이팅 동작이 수행될 수 있다. 상기 데이터 라이팅 동작은 도 4의 2개의 구간 동안 지속될 수 있다. 즉, 상기 표시 패널(100)이 120Hz로 구동될 때, 제1 내지 제2 구간(P1-P2)에서 첫 번째 데이터 라이팅 동작이 수행되고, 제5 내지 제6 구간(P5-P6)에서 두 번째 데이터 라이팅 동작이 수행될 수 있다.
상기 표시 패널(100)이 240Hz로 구동될 때, 상기 발광 소자(EE)의 발광 동작(EM)은 480Hz로 수행될 수 있고, 상기 발광 소자(EE)의 초기화 동작(GI)도 480Hz로 수행될 수 있으며, 상기 구동 스위칭 소자(T1)의 바이어스 동작(GB)도 480Hz로 수행될 수 있다.
이와 같이, 상기 표시 패널(100)이 240Hz로 구동되고, 상기 발광 동작이 480Hz로 구동될 때, 상기 표시 패널(100)은 2 cycle로 동작한다고 할 수 있다.
상기 표시 패널(100)이 120Hz로 구동될 때, 상기 발광 소자(EE)의 발광 동작(EM)은 480Hz로 수행될 수 있고, 상기 발광 소자(EE)의 초기화 동작(GI)도 480Hz로 수행될 수 있으며, 상기 구동 스위칭 소자(T1)의 바이어스 동작(GB)도 480Hz로 수행될 수 있다.
이와 같이, 상기 표시 패널(100)이 120Hz로 구동되고, 상기 발광 동작이 480Hz로 구동될 때, 상기 표시 패널(100)은 4 cycle로 동작한다고 할 수 있다.
가변 주파수를 지원하는 표시 장치에서 상기 표시 패널(100)의 구동 시퀀스는 픽셀에 데이터 전압이 라이팅되는 어드레스 스캔 구간과 픽셀에 데이터 전압이 라이팅되지 않으며 발광만을 수행하는 셀프 스캔 구간을 포함할 수 있다. 상기 셀프 스캔 구간에서는 데이터 전압이 라이팅되지 않으나, 상기 발광 소자(EE)의 발광 동작(EM), 상기 발광 소자(EE)의 초기화 동작(GI) 및 상기 구동 스위칭 소자(T1)의 바이어스 동작(GB)은 수행된다. 도 4의 제1 구간(P1)은 어드레스 스캔 구간의 예시이며, 제2 구간(P2)은 셀프 스캔 구간의 예시이다.
도 5를 보면, 상기 표시 패널(100)은 가변 주파수로 구동 될 수 있고, 예를 들어, 최대 120Hz로 구동될 수 있다. 상기 표시 패널(100)이 120Hz로 구동될 때, 제1 구간(P1) 및 제3 구간(P3)에서 상기 데이터 기입 게이트 신호(GW)가 액티브 펄스를 가지며, 데이터 라이팅 동작이 수행될 수 있다. 상기 표시 패널(100)이 80Hz로 구동될 때, 제1 구간(P1) 및 제4 구간(P4)에서 상기 데이터 기입 게이트 신호(GW)가 액티브 펄스를 가지며, 데이터 라이팅 동작이 수행될 수 있다.
도 6은 어드레스 스캔 구간에서 도 3의 픽셀에 인가되는 입력 신호들 및 노드 신호의 일례를 나타내는 타이밍도이다. 도 7은 셀프 스캔 구간에서 도 3의 픽셀에 인가되는 입력 신호들 및 노드 신호의 일례를 나타내는 타이밍도이다.
도 6을 보면, 상기 에미션 신호(EM)가 하이 레벨을 갖는 구간에서 상기 제6 트랜지스터(T6)가 턴 오프되므로, 상기 발광 소자(EE)는 발광하지 않는다. 반면, 상기 에미션 신호(EM)가 로우 레벨로 변하면, 상기 제6 트랜지스터(T6)가 턴 온되어, 상기 발광 소자(EE)가 발광하게 된다.
상기 제2 보상 게이트 신호(GC2)는 상기 제8 트랜지스터(T8) 및 상기 제9 트랜지스터(T9)의 제어 전극에 인가된다. 상기 제2 보상 게이트 신호(GC2)가 하이 레벨일 때, 상기 제8 트랜지스터(T8) 및 상기 제9 트랜지스터(T9)는 턴 온된다.
상기 초기화 게이트 신호(GI)는 상기 제4 트랜지스터(T4)의 제어 전극에 인가된다. 상기 초기화 게이트 신호(GI)가 로우 레벨일 때, 상기 제4 트랜지스터(T4)가 턴 온되며, 상기 제4 트랜지스터(T4) 및 상기 제9 트랜지스터(T9)를 통해 상기 제1 트랜지스터(T1)의 상기 제어 전극에 상기 초기화 전압(VINT)이 인가될 수 있다.
상기 다음 단의 초기화 게이트 신호(GI(N+1))는 상기 제7 트랜지스터(T7)의 제어 전극에 인가된다. 상기 다음 단의 초기화 게이트 신호(GI(N+1))가 로우 레벨일 때, 상기 제7 트랜지스터(T7)가 턴 온되며, 상기 제7 트랜지스터(T7)를 통해 상기 발광 소자(EE)의 상기 애노드 전극에 상기 발광 소자 초기화 전압(VAINT)이 인가될 수 있다.
상기 제1 보상 게이트 신호(GC1)는 상기 제3 트랜지스터(T3)의 제어 전극 및 제5 트랜지스터(T5)의 제어 전극에 인가된다. 상기 제1 보상 게이트 신호(GC1)가 로우 레벨일 때, 상기 제3 트랜지스터(T3)가 턴 온되며, 상기 제3 트랜지스터(T3) 및 상기 제9 트랜지스터(T9)를 통해 상기 제1 트랜지스터(T1)의 문턱 전압이 보상될 수 있다. 상기 제1 보상 게이트 신호(GC1)가 로우 레벨일 때, 상기 제5 트랜지스터(T5)가 턴 온되며, 상기 제5 트랜지스터(T5) 및 상기 제8 트랜지스터(T8)를 통해 상기 제5 노드(N5)에 기준 전압(VREF)이 인가될 수 있다.
상기 데이터 기입 게이트 신호(GW)는 상기 제2 트랜지스터(T2)의 제어 전극에 인가된다. 상기 데이터 기입 게이트 신호(GW)가 로우 레벨일 때, 상기 제2 트랜지스터(T2)가 턴 온되며, 상기 제2 트랜지스터(T2) 및 상기 제8 트랜지스터(T8)를 통해 상기 제5 노드(N5)에 상기 데이터 전압(VDATA)이 인가될 수 있다.
본 실시예에서, 상기 바이어스 게이트 신호(GB)는 상기 바이어스 캐패시터(CB)의 제2 전극에 인가된다. 상기 바이어스 게이트 신호(GB)가 상기 바이어스 캐패시터(CB)의 제2 전극에 인가되면, 상기 구동 스위칭 소자(T1)의 상기 제어 전극에 바이어스 동작이 수행된다.
상기 바이어스 게이트 신호(GB)의 로우 레벨에 의해 상기 구동 스위칭 소자(T1)의 바이어스의 정도가 결정되므로, 상기 바이어스 게이트 신호(GB)의 로우 레벨은 상기 데이터 기입 게이트 신호(GW)의 로우 레벨과 동일한 레벨을 갖지 않을 수 있다. 예를 들어, 상기 바이어스 게이트 신호(GB)의 로우 레벨은 상기 데이터 전압 인가 스위칭 소자(T2)의 제어 전극에 인가되는 데이터 기입 게이트 신호(GW)의 로우 레벨보다 클 수 있다.
반면, 상기 데이터 기입 게이트 신호(GW), 상기 제1 보상 게이트 신호(GC1) 및 상기 초기화 게이트 신호(GI)의 로우 레벨은 서로 동일할 수 있다.
도 6에서, G_T1은 상기 구동 스위칭 소자(T1)의 상기 제어 전극의 전압 레벨을 나타내고, ANODE는 상기 발광 소자(EE)의 상기 애노드 전극의 전압 레벨을 나타낸다.
도 6에서, 상기 초기화 게이트 신호(GI) 및 상기 제1 보상 게이트 신호(GC1)는 2개의 로우 펄스들을 가지므로, 상기 데이터 초기화 동작, 상기 발광 소자 초기화 동작 및 상기 구동 스위칭 소자의 문턱 전압 보상 동작은 2회 수행될 수 있다. 도 6에서, 상기 초기화 게이트 신호(GI) 및 상기 제1 보상 게이트 신호(GC1)는 2개의 로우 펄스들을 갖는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 상기 초기화 게이트 신호(GI) 및 상기 제1 보상 게이트 신호(GC1)는 1개의 로우 펄스를 갖거나, 3개 이상의 로우 펄스들을 가질 수도 있다.
도 7은 셀프 스캔 구간을 나타내므로, 상기 제1 보상 게이트 신호(GC1), 제2 보상 게이트 신호(GC2) 및 상기 데이터 기입 게이트 신호(GW)는 비활성화 레벨을 가질 수 있다. 예를 들어, 상기 제1 보상 게이트 신호(GC1) 및 상기 데이터 기입 게이트 신호(GW)의 비활성화 레벨은 하이 레벨일 수 있고, 제2 보상 게이트 신호(GC2)의 비활성화 레벨은 로우 레벨일 수 있다.
상기 초기화 게이트 신호(GI)와 상기 다음 단의 초기화 게이트 신호(GI(N+1))는 활성화 펄스를 가질 수 있다. 상기 다음 단의 초기화 게이트 신호(GI(N+1))가 활성화 펄스를 가질 때, 상기 제7 트랜지스터(T7)가 턴 온되며, 상기 제7 트랜지스터(T7)를 통해 상기 발광 소자(EE)의 상기 애노드 전극에 상기 발광 소자 초기화 전압(VAINT)이 인가될 수 있다.
상기 초기화 게이트 신호(GI)는 활성화 펄스를 갖지만, 상기 제2 보상 게이트 신호(GC2)가 비활성화 레벨을 가지므로, 상기 제4 트랜지스터(T4)는 턴 온되어도 상기 제9 트랜지스터(T9)가 턴 오프되기 때문에 상기 초기화 전압(VINT)은 상기 제1 노드(N1)에 인가되지 않는다.
본 실시예에서, 상기 바이어스 게이트 신호(GB)는 상기 바이어스 캐패시터(CB)의 제2 전극에 인가된다. 상기 바이어스 게이트 신호(GB)가 상기 바이어스 캐패시터(CB)의 제2 전극에 인가되면, 상기 구동 스위칭 소자(T1)의 상기 제어 전극에 바이어스 동작이 수행된다.
도 8은 도 1의 게이트 구동부(300)의 일례를 나타내는 블록도이다.
도 1 내지 도 8을 참조하면, 상기 문턱 전압 보상 스위칭 소자(T3)의 제어 전극에 인가되는 제어 신호(GC1)와 상기 발광 소자 초기화 스위칭 소자(T7)의 제어 전극에 인가되는 제어 신호(GI(N+1))는 서로 다른 신호 생성부로부터 생성될 수 있다.
상기 게이트 구동부(300)는 상기 제1 리키지 보상 스위칭 소자(T8)의 상기 제어 전극에 인가되는 상기 제2 보상 게이트 신호(GC2)를 생성하는 제1 신호 생성부(GC2D, 310), 상기 문턱 전압 보상 스위칭 소자(T3)의 상기 제어 전극에 인가되는 상기 제1 보상 게이트 신호(GC1)를 생성하는 제2 신호 생성부(GC1D, 320), 상기 발광 소자 초기화 스위칭 소자(T7)의 상기 제어 전극에 인가되는 초기화 게이트 신호(GI)를 생성하는 제3 신호 생성부(GID, 330), 상기 바이어스 게이트 신호(GB)를 생성하는 제4 신호 생성부(GBD, 340) 및 상기 데이터 전압 인가 스위칭 소자(T2)의 제어 전극에 인가되는 데이터 기입 게이트 신호(GW)를 생성하는 제5 신호 생성부(GWD, 350)를 포함할 수 있다.
상기 에미션 구동부(EMD, 600)는 상기 에미션 신호(EM)를 생성하여 상기 에미션 라인(EML)에 출력할 수 있다.
도 9는 도 1의 게이트 구동부(300)의 일례를 나타내는 블록도이다.
도 1 내지 도 7 및 도 9를 참조하면, 상기 문턱 전압 보상 스위칭 소자(T3)의 제어 전극에 인가되는 제어 신호(GC1)와 상기 발광 소자 초기화 스위칭 소자(T7)의 제어 전극에 인가되는 제어 신호(GI(N+1))는 서로 다른 신호 생성부로부터 생성될 수 있다.
상기 게이트 구동부(300)는 상기 제2 보상 게이트 신호(GC2)를 생성하고, 상기 표시 패널(100)의 양측에 배치되는 한 쌍의 제1 신호 생성부들(GC2DA, 310A, GC2DB, 310B), 상기 제1 보상 게이트 신호(GC1)를 생성하고, 상기 표시 패널(100)의 제1 측에 배치되는 제2 신호 생성부(GC1D, 320), 상기 초기화 게이트 신호(GI)를 생성하고, 상기 표시 패널(100)의 제2 측에 배치되는 제3 신호 생성부(GID, 330), 상기 바이어스 게이트 신호(GB)를 생성하고, 상기 표시 패널(100)의 양측에 배치되는 한 쌍의 제4 신호 생성부들(GBDA, 340A, GBDB, 340B) 및 상기 데이터 기입 게이트 신호(GW)를 생성하고, 상기 표시 패널(100)의 양측에 배치되는 한 쌍의 제5 신호 생성부들(GWDA, 350A, GWDB, 350B)을 포함할 수 있다.
상기 에미션 구동부(600)는 상기 에미션 신호(EM)를 생성하고, 표시 패널(100)의 양측에 배치되는 한 쌍의 에미션 신호 생성부(EMDA, 600A, EMDB, 600B)를 포함할 수 있다.
본 발명에서는 상기 문턱 전압 보상 스위칭 소자(T3)의 제어 전극에 인가되는 제어 신호(GC1)와 상기 발광 소자 초기화 스위칭 소자(T7)의 제어 전극에 인가되는 제어 신호(GI(N+1))는 서로 다른 신호 생성부로부터 생성되므로, 상기 문턱 전압 보상 스위칭 소자(T3)의 제어 전극에 인가되는 제어 신호(GC1)와 상기 발광 소자 초기화 스위칭 소자(T7)의 제어 전극에 인가되는 제어 신호(GI(N+1))가 동일한 신호 생성부로부터 생성되는 경우에 비해 추가적인 신호 생성부가 필요할 수 있다. 다만, 한정된 데드 스페이스 내에서 상기 신호 생성부를 분리하기 위해, 상기 제1 보상 게이트 신호(GC1)를 생성하는 상기 제2 신호 생성부(GC1D, 320)를 상기 표시 패널(100)의 제1 측에 1개만 형성하고, 상기 초기화 게이트 신호(GI)를 생성하는 제3 신호 생성부(GID, 330)를 상기 표시 패널의 제2 측에 1개만 형성할 수 있다.
본 실시예에 따르면, 상기 픽셀은 상기 스토리지 캐패시터(CST)에 연결되는 리키지 보상 스위칭 소자(T8, T9)를 포함하므로, 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서 전류의 리키지를 감소시킬 수 있으며, 전류의 리키지로 인해 구동 주파수에 따른 휘도 차가 발생하여 플리커가 발생하는 문제를 방지할 수 있다.
또한, 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서 상기 문턱 전압 보상 스위칭 소자(T3)에 인가되는 게이트 신호(GC1)와 상기 발광 소자 초기화 스위칭 소자(T7)에 인가되는 게이트 신호(GI(N+1))를 생성하는 신호 생성부를 분리하여 문턱 전압 보상의 로드와 발광 소자 초기화의 로드를 분리할 수 있다. 상기 문턱 전압 보상의 로드와 발광 소자 초기화의 로드 간의 편차를 감소시켜 상기 표시 패널(100)에 원하지 않는 가로줄 패턴이 시인되는 가로줄 불량을 방지할 수 있다. 따라서, 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 10은 도 1의 표시 패널(100)의 픽셀의 일례를 나타내는 회로도이다.
본 실시예에 따른 픽셀은 데이터 초기화 스위칭 소자(T4)에 인가되는 제어 신호를 제외하면, 도 3의 픽셀과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 2, 도 4 내지 도 10을 참조하면, 상기 픽셀은 발광 소자(EE), 상기 발광 소자(EE)에 구동 전류를 인가하는 구동 스위칭 소자(T1), 상기 구동 스위칭 소자(T1)의 제어 전극에 연결되는 스토리지 캐패시터(CST), 상기 스토리지 캐패시터(CST)에 연결되는 제1 전극 및 바이어스 게이트 신호(GB)가 인가되는 제2 전극을 포함하는 바이어스 캐패시터(CB)를 포함한다.
상기 픽셀은 상기 구동 스위칭 소자(T1)의 출력 전극에 연결되는 문턱 전압 보상 스위칭 소자(T3) 및 상기 발광 소자(EE)의 애노드 전극에 연결되는 발광 소자 초기화 스위칭 소자(T7)를 더 포함할 수 있다.
본 발명에서, 상기 문턱 전압 보상 스위칭 소자(T3)의 제어 전극에 인가되는 제어 신호(GC1)와 상기 발광 소자 초기화 스위칭 소자(T7)의 제어 전극에 인가되는 제어 신호(GI(N+1))는 서로 다른 신호 생성부로부터 생성될 수 있다.
상기 픽셀은 상기 문턱 전압 보상 스위칭 소자(T3)의 출력 전극에 연결되며, 상기 문턱 전압 보상 스위칭 소자(T3)의 상기 출력 전극에 초기화 전압(VINT)을 인가하는 데이터 초기화 스위칭 소자(T4)를 더 포함할 수 있다.
본 실시예에서, 상기 데이터 초기화 스위칭 소자(T4)의 제어 전극에 인가되는 제어 신호(GC1(N-3))와 상기 문턱 전압 보상 스위칭 소자(T3)의 상기 제어 전극에 인가되는 상기 제어 신호(GC1)는 동일한 신호 생성부로부터 생성될 수 있다.
예를 들어, 상기 데이터 초기화 스위칭 소자(T4)의 제어 전극에 인가되는 제어 신호는 N-P번째 제1 보상 게이트 신호(GC1(N-P))이고, 상기 문턱 전압 보상 스위칭 소자(T3)의 제어 전극에 인가되는 제어 신호는 N번째 제1 보상 게이트 신호(GC1)일 수 있다. 여기서, N은 자연수이고, P는 자연수이다. 예를 들어, P는 3일 수 있다. 여기서, N은 상기 게이트 구동부(300)의 신호 생성부의 스테이지 번호를 의미할 수 있다. 도 10의 상기 게이트 신호들 GW, GI, GC1, GC2, GB에는 스테이지 번호인 N이 생략된 것일 수 있다. 즉, 도 10의 GW, GI, GC1, GC2, GB은 GW(N), GI(N), GC1(N), GC2(N), GB(N)과 같은 의미를 갖는다. 도 10의 상기 에미션 신호 EM에는 스테이지 번호인 N이 생략된 것일 수 있다. 즉, 도 10의 EM은 EM(N)과 같은 의미를 갖는다.
상기 문턱 전압 보상 스위칭 소자(T3)와 상기 데이터 초기화 스위칭 소자(T4)는 동일한 신호 생성부로부터 생성되는 타이밍이 다른 신호를 공유하므로, 상기 게이트 구동부(300)의 신호 생성부 및 게이트 신호 배선으로 인한 해상도 증가를 방지할 수 있다.
본 실시예에 따르면, 상기 픽셀은 상기 스토리지 캐패시터(CST)에 연결되는 리키지 보상 스위칭 소자(T8, T9)를 포함하므로, 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서 전류의 리키지를 감소시킬 수 있으며, 전류의 리키지로 인해 구동 주파수에 따른 휘도 차가 발생하여 플리커가 발생하는 문제를 방지할 수 있다.
또한, 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서 상기 문턱 전압 보상 스위칭 소자(T3)에 인가되는 게이트 신호(GC1)와 상기 발광 소자 초기화 스위칭 소자(T7)에 인가되는 게이트 신호(GI(N+1))를 생성하는 신호 생성부를 분리하여 문턱 전압 보상의 로드와 발광 소자 초기화의 로드를 분리할 수 있다. 상기 문턱 전압 보상의 로드와 발광 소자 초기화의 로드 간의 편차를 감소시켜 상기 표시 패널(100)에 원하지 않는 가로줄 패턴이 시인되는 가로줄 불량을 방지할 수 있다. 따라서, 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 11은 도 1의 표시 패널(100)의 픽셀의 일례를 나타내는 회로도이다.
본 실시예에 따른 픽셀은 바이어스 캐패시터(CB)가 연결되는 위치를 제외하면, 도 3의 픽셀과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 2, 도 4 내지 도 9 및 도 11을 참조하면, 상기 픽셀은 발광 소자(EE), 상기 발광 소자(EE)에 구동 전류를 인가하는 구동 스위칭 소자(T1), 상기 구동 스위칭 소자(T1)의 제어 전극에 연결되는 스토리지 캐패시터(CST), 상기 스토리지 캐패시터(CST)에 연결되는 제1 전극 및 바이어스 게이트 신호(GB)가 인가되는 제2 전극을 포함하는 바이어스 캐패시터(CB)를 포함한다.
상기 픽셀은 상기 구동 스위칭 소자(T1)의 출력 전극에 연결되는 문턱 전압 보상 스위칭 소자(T3) 및 상기 발광 소자(EE)의 애노드 전극에 연결되는 발광 소자 초기화 스위칭 소자(T7)를 더 포함할 수 있다.
본 발명에서, 상기 문턱 전압 보상 스위칭 소자(T3)의 제어 전극에 인가되는 제어 신호(GC1)와 상기 발광 소자 초기화 스위칭 소자(T7)의 제어 전극에 인가되는 제어 신호(GI(N+1))는 서로 다른 신호 생성부로부터 생성될 수 있다.
본 실시예에서, 상기 바이어스 캐패시터(CB)의 상기 제1 전극은 상기 구동 스위칭 소자(T1)의 상기 제어 전극에 직접 연결될 수 있다.
본 실시예에서는 도 3과 같이, 상기 데이터 초기화 스위칭 소자(T4)의 제어 전극에 인가되는 제어 신호(GI)와 상기 발광 소자 초기화 스위칭 소자(T7)의 상기 제어 전극에 인가되는 상기 제어 신호(GI(N+1))는 동일한 신호 생성부로부터 생성될 수 있다.
이와는 달리, 도 10과 같이, 상기 데이터 초기화 스위칭 소자(T4)의 제어 전극에 인가되는 제어 신호(GC1(N-3))와 상기 문턱 전압 보상 스위칭 소자(T3)의 상기 제어 전극에 인가되는 상기 제어 신호(GC1)는 동일한 신호 생성부로부터 생성될 수도 있다.
본 실시예에 따르면, 상기 픽셀은 상기 스토리지 캐패시터(CST)에 연결되는 리키지 보상 스위칭 소자(T8, T9)를 포함하므로, 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서 전류의 리키지를 감소시킬 수 있으며, 전류의 리키지로 인해 구동 주파수에 따른 휘도 차가 발생하여 플리커가 발생하는 문제를 방지할 수 있다.
또한, 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서 상기 문턱 전압 보상 스위칭 소자(T3)에 인가되는 게이트 신호(GC1)와 상기 발광 소자 초기화 스위칭 소자(T7)에 인가되는 게이트 신호(GI(N+1))를 생성하는 신호 생성부를 분리하여 문턱 전압 보상의 로드와 발광 소자 초기화의 로드를 분리할 수 있다. 상기 문턱 전압 보상의 로드와 발광 소자 초기화의 로드 간의 편차를 감소시켜 상기 표시 패널(100)에 원하지 않는 가로줄 패턴이 시인되는 가로줄 불량을 방지할 수 있다. 따라서, 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 12는 도 1의 표시 패널(100)의 픽셀의 일례를 나타내는 회로도이다.
본 실시예에 따른 픽셀은 제1 리키지 보상 스위칭 소자(제8 트랜지스터) 및 제2 리키지 보상 스위칭 소자(제9 트랜지스터)를 포함하지 않는 것을 제외하면, 도 3의 픽셀과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 2, 도 4 내지 도 9 및 도 12를 참조하면, 상기 픽셀은 발광 소자(EE), 상기 발광 소자(EE)에 구동 전류를 인가하는 구동 스위칭 소자(T1), 상기 구동 스위칭 소자(T1)의 제어 전극에 연결되는 스토리지 캐패시터(CST), 상기 스토리지 캐패시터(CST)에 연결되는 제1 전극 및 바이어스 게이트 신호(GB)가 인가되는 제2 전극을 포함하는 바이어스 캐패시터(CB)를 포함한다.
상기 픽셀은 상기 구동 스위칭 소자(T1)의 출력 전극에 연결되는 문턱 전압 보상 스위칭 소자(T3) 및 상기 발광 소자(EE)의 애노드 전극에 연결되는 발광 소자 초기화 스위칭 소자(T7)를 더 포함할 수 있다.
본 발명에서, 상기 문턱 전압 보상 스위칭 소자(T3)의 제어 전극에 인가되는 제어 신호(GC1)와 상기 발광 소자 초기화 스위칭 소자(T7)의 제어 전극에 인가되는 제어 신호(GI(N+1))는 서로 다른 신호 생성부로부터 생성될 수 있다.
본 실시예에서, 상기 스토리지 캐패시터(CST)는 상기 구동 스위칭 소자(T1)의 제어 전극에 연결되는 제1 전극 및 상기 바이어스 캐패시터(CB)의 상기 제1 전극에 연결되는 제2 전극을 포함할 수 있다.
본 실시예에서는 도 3과 같이, 상기 데이터 초기화 스위칭 소자(T4)의 제어 전극에 인가되는 제어 신호(GI)와 상기 발광 소자 초기화 스위칭 소자(T7)의 상기 제어 전극에 인가되는 상기 제어 신호(GI(N+1))는 동일한 신호 생성부로부터 생성될 수 있다.
이와는 달리, 도 10과 같이, 상기 데이터 초기화 스위칭 소자(T4)의 제어 전극에 인가되는 제어 신호(GC1(N-3))와 상기 문턱 전압 보상 스위칭 소자(T3)의 상기 제어 전극에 인가되는 상기 제어 신호(GC1)는 동일한 신호 생성부로부터 생성될 수도 있다.
본 실시예에 따르면, 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서 상기 문턱 전압 보상 스위칭 소자(T3)에 인가되는 게이트 신호(GC1)와 상기 발광 소자 초기화 스위칭 소자(T7)에 인가되는 게이트 신호(GI(N+1))를 생성하는 신호 생성부를 분리하여 문턱 전압 보상의 로드와 발광 소자 초기화의 로드를 분리할 수 있다. 상기 문턱 전압 보상의 로드와 발광 소자 초기화의 로드 간의 편차를 감소시켜 상기 표시 패널(100)에 원하지 않는 가로줄 패턴이 시인되는 가로줄 불량을 방지할 수 있다. 따라서, 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 13은 도 1의 표시 패널(100)의 픽셀의 일례를 나타내는 회로도이다.
본 실시예에 따른 픽셀은 제1 리키지 보상 스위칭 소자(제8 트랜지스터) 및 제2 리키지 보상 스위칭 소자(제9 트랜지스터)를 포함하지 않는 것을 제외하면, 도 11의 픽셀과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 2, 도 4 내지 도 9 및 도 13을 참조하면, 상기 픽셀은 발광 소자(EE), 상기 발광 소자(EE)에 구동 전류를 인가하는 구동 스위칭 소자(T1), 상기 구동 스위칭 소자(T1)의 제어 전극에 연결되는 스토리지 캐패시터(CST), 상기 스토리지 캐패시터(CST)에 연결되는 제1 전극 및 바이어스 게이트 신호(GB)가 인가되는 제2 전극을 포함하는 바이어스 캐패시터(CB)를 포함한다.
상기 픽셀은 상기 구동 스위칭 소자(T1)의 출력 전극에 연결되는 문턱 전압 보상 스위칭 소자(T3) 및 상기 발광 소자(EE)의 애노드 전극에 연결되는 발광 소자 초기화 스위칭 소자(T7)를 더 포함할 수 있다.
본 발명에서, 상기 문턱 전압 보상 스위칭 소자(T3)의 제어 전극에 인가되는 제어 신호(GC1)와 상기 발광 소자 초기화 스위칭 소자(T7)의 제어 전극에 인가되는 제어 신호(GI(N+1))는 서로 다른 신호 생성부로부터 생성될 수 있다.
본 실시예에서, 상기 바이어스 캐패시터(CB)의 상기 제1 전극은 상기 구동 스위칭 소자(T1)의 상기 제어 전극에 직접 연결될 수 있다.
본 실시예에서는 도 3과 같이, 상기 데이터 초기화 스위칭 소자(T4)의 제어 전극에 인가되는 제어 신호(GI)와 상기 발광 소자 초기화 스위칭 소자(T7)의 상기 제어 전극에 인가되는 상기 제어 신호(GI(N+1))는 동일한 신호 생성부로부터 생성될 수 있다.
이와는 달리, 도 10과 같이, 상기 데이터 초기화 스위칭 소자(T4)의 제어 전극에 인가되는 제어 신호(GC1(N-3))와 상기 문턱 전압 보상 스위칭 소자(T3)의 상기 제어 전극에 인가되는 상기 제어 신호(GC1)는 동일한 신호 생성부로부터 생성될 수도 있다.
본 실시예에 따르면, 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서 상기 문턱 전압 보상 스위칭 소자(T3)에 인가되는 게이트 신호(GC1)와 상기 발광 소자 초기화 스위칭 소자(T7)에 인가되는 게이트 신호(GI(N+1))를 생성하는 신호 생성부를 분리하여 문턱 전압 보상의 로드와 발광 소자 초기화의 로드를 분리할 수 있다. 상기 문턱 전압 보상의 로드와 발광 소자 초기화의 로드 간의 편차를 감소시켜 상기 표시 패널(100)에 원하지 않는 가로줄 패턴이 시인되는 가로줄 불량을 방지할 수 있다. 따라서, 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 14는 도 1의 표시 패널(100)의 픽셀의 일례를 나타내는 회로도이다.
본 실시예에 따른 픽셀은 구동 스위칭 소자(T1)의 입력 전극에 연결되는 제1 바이어스 스위칭 소자(T10) 및 제2 바이어스 스위칭 소자(T11)를 더 포함하고, 바이어스 캐패시터(CB)를 포함하지 않는 것을 제외하면, 도 3의 픽셀과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 2, 도 4 내지 도 9 및 도 14를 참조하면, 상기 픽셀은 발광 소자(EE), 상기 발광 소자(EE)에 구동 전류를 인가하는 구동 스위칭 소자(T1), 상기 구동 스위칭 소자(T1)에 연결되며 상기 구동 스위칭 소자(T1)에 바이어스 전압(VBIAS)을 인가하는 제1 바이어스 스위칭 소자(T10), 상기 구동 스위칭 소자(T1)의 출력 전극에 연결되는 문턱 전압 보상 스위칭 소자(T3) 및 상기 발광 소자(EE)의 애노드 전극에 연결되는 발광 소자 초기화 스위칭 소자(T7)를 포함한다.
본 발명에서, 상기 문턱 전압 보상 스위칭 소자(T3)의 제어 전극에 인가되는 제어 신호(GC1)와 상기 발광 소자 초기화 스위칭 소자(T7)의 제어 전극에 인가되는 제어 신호(GI(N+1))는 서로 다른 신호 생성부로부터 생성될 수 있다.
상기 픽셀은 에미션 신호(EM1)가 인가되는 제어 전극을 포함하고, 제1 전원 전압(ELVDD)이 인가되는 입력 전극 및 상기 구동 스위칭 소자(T1)의 입력 전극에 연결되는 출력 전극을 포함하는 제2 바이어스 스위칭 소자(T11)를 더 포함할 수 있다.
상기 픽셀은 상기 문턱 전압 보상 스위칭 소자(T3)의 출력 전극에 연결되며, 상기 문턱 전압 보상 스위칭 소자(T3)의 상기 출력 전극에 초기화 전압(VINT)을 인가하는 데이터 초기화 스위칭 소자(T4)를 더 포함할 수 있다.
상기 픽셀은 상기 스토리지 캐패시터(CST)에 상기 데이터 전압(VDATA)을 인가하는 데이터 전압 인가 스위칭 소자(T2) 및 상기 스토리지 캐패시터(CST) 및 상기 데이터 전압 인가 스위칭 소자(T2) 사이에 배치되는 제1 리키지 보상 스위칭 소자(T8)를 더 포함할 수 있다.
상기 픽셀은 상기 구동 스위칭 소자(T1)의 상기 제어 전극에 연결되는 입력 전극 및 상기 제1 리키지 보상 스위칭 소자(T8)의 제어 전극에 연결되는 제어 전극을 포함하는 제2 리키지 보상 스위칭 소자(T9)를 더 포함할 수 있다.
상기 구동 스위칭 소자(T1) 및 상기 데이터 전압 인가 스위칭 소자(T2)는 P 타입 트랜지스터이고, 상기 제1 리키지 보상 스위칭 소자(T8) 및 상기 제2 리키지 보상 스위칭 소자(T9)는 N 타입 트랜지스터일 수 있다.
본 실시예에서는 도 3과 같이, 상기 데이터 초기화 스위칭 소자(T4)의 제어 전극에 인가되는 제어 신호(GI)와 상기 발광 소자 초기화 스위칭 소자(T7)의 상기 제어 전극에 인가되는 상기 제어 신호(GI(N+1))는 동일한 신호 생성부로부터 생성될 수 있다.
이와는 달리, 도 10과 같이, 상기 데이터 초기화 스위칭 소자(T4)의 제어 전극에 인가되는 제어 신호(GC1(N-3))와 상기 문턱 전압 보상 스위칭 소자(T3)의 상기 제어 전극에 인가되는 상기 제어 신호(GC1)는 동일한 신호 생성부로부터 생성될 수도 있다.
본 실시예에 따르면, 상기 픽셀은 상기 스토리지 캐패시터(CST)에 연결되는 리키지 보상 스위칭 소자(T8, T9)를 포함하므로, 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서 전류의 리키지를 감소시킬 수 있으며, 전류의 리키지로 인해 구동 주파수에 따른 휘도 차가 발생하여 플리커가 발생하는 문제를 방지할 수 있다.
또한, 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서 상기 문턱 전압 보상 스위칭 소자(T3)에 인가되는 게이트 신호(GC1)와 상기 발광 소자 초기화 스위칭 소자(T7)에 인가되는 게이트 신호(GI(N+1))를 생성하는 신호 생성부를 분리하여 문턱 전압 보상의 로드와 발광 소자 초기화의 로드를 분리할 수 있다. 상기 문턱 전압 보상의 로드와 발광 소자 초기화의 로드 간의 편차를 감소시켜 상기 표시 패널(100)에 원하지 않는 가로줄 패턴이 시인되는 가로줄 불량을 방지할 수 있다. 따라서, 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
이상에서 설명한 본 발명에 따른 표시 장치에 따르면, 표시 패널의 표시 품질을 향상시키고 소비 전력을 감소시킬 수 있다.
이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 통상의 기술자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널
200: 구동 제어부
300: 게이트 구동부 310, 310A, 310B: 제1 신호 생성부
320: 제2 신호 생성부 330: 제3 신호 생성부
340, 340A, 340B: 제4 신호 생성부
350, 350A, 350B: 제5 신호 생성부
400: 감마 기준 전압 생성부 500: 데이터 구동부
600: 에미션 구동부 600A, 600B: 에미션 신호 생성부
300: 게이트 구동부 310, 310A, 310B: 제1 신호 생성부
320: 제2 신호 생성부 330: 제3 신호 생성부
340, 340A, 340B: 제4 신호 생성부
350, 350A, 350B: 제5 신호 생성부
400: 감마 기준 전압 생성부 500: 데이터 구동부
600: 에미션 구동부 600A, 600B: 에미션 신호 생성부
Claims (20)
- 픽셀을 포함하는 표시 패널;
상기 픽셀에 게이트 신호를 제공하는 게이트 구동부;
상기 픽셀에 데이터 전압을 제공하는 데이터 구동부; 및
상기 픽셀에 에미션 신호를 제공하는 에미션 구동부를 포함하고,
상기 픽셀은
발광 소자;
상기 발광 소자에 구동 전류를 인가하는 구동 스위칭 소자;
상기 구동 스위칭 소자의 제어 전극에 연결되는 스토리지 캐패시터;
상기 스토리지 캐패시터에 연결되는 제1 전극 및 바이어스 게이트 신호가 인가되는 제2 전극을 포함하는 바이어스 캐패시터;
상기 구동 스위칭 소자의 출력 전극에 연결되는 문턱 전압 보상 스위칭 소자; 및
상기 발광 소자의 애노드 전극에 연결되는 발광 소자 초기화 스위칭 소자를 포함하고,
상기 문턱 전압 보상 스위칭 소자의 제어 전극에 인가되는 제어 신호와 상기 발광 소자 초기화 스위칭 소자의 제어 전극에 인가되는 제어 신호는 서로 다른 신호 생성부로부터 생성되는 것을 특징으로 하는 표시 장치. - 제1항에 있어서, 상기 스토리지 캐패시터는 상기 구동 스위칭 소자의 상기 제어 전극에 연결되는 제1 전극 및 상기 바이어스 캐패시터의 상기 제1 전극에 연결되는 제2 전극을 포함하는 것을 특징으로 하는 표시 장치.
- 제1항에 있어서, 상기 바이어스 캐패시터의 상기 제1 전극은 상기 구동 스위칭 소자의 상기 제어 전극에 연결되는 것을 특징으로 하는 표시 장치.
- 제1항에 있어서, 상기 픽셀은 상기 문턱 전압 보상 스위칭 소자의 출력 전극에 연결되며, 상기 문턱 전압 보상 스위칭 소자의 상기 출력 전극에 초기화 전압을 인가하는 데이터 초기화 스위칭 소자를 더 포함하는 것을 특징으로 하는 표시 장치.
- 제4항에 있어서, 상기 데이터 초기화 스위칭 소자의 제어 전극에 인가되는 제어 신호와 상기 발광 소자 초기화 스위칭 소자의 상기 제어 전극에 인가되는 상기 제어 신호는 동일한 신호 생성부로부터 생성되는 것을 특징으로 하는 표시 장치.
- 제5항에 있어서, 상기 데이터 초기화 스위칭 소자의 상기 제어 전극에 인가되는 상기 제어 신호는 N번째 초기화 게이트 신호이고, 상기 발광 소자 초기화 스위칭 소자의 상기 제어 전극에 인가되는 상기 제어 신호는 N+1번째 초기화 게이트 신호인 것을 특징으로 하는 표시 장치. (N은 자연수)
- 제4항에 있어서, 상기 데이터 초기화 스위칭 소자의 제어 전극에 인가되는 제어 신호와 상기 문턱 전압 보상 스위칭 소자의 상기 제어 전극에 인가되는 상기 제어 신호는 동일한 신호 생성부로부터 생성되는 것을 특징으로 하는 표시 장치.
- 제7항에 있어서, 상기 데이터 초기화 스위칭 소자의 상기 제어 전극에 인가되는 제어 신호는 N-3번째 제1 보상 게이트 신호이고, 상기 문턱 전압 보상 스위칭 소자의 상기 제어 전극에 인가되는 상기 제어 신호는 N번째 제1 보상 게이트 신호인 것을 특징으로 하는 표시 장치. (N은 3보다 큰 자연수)
- 제4항에 있어서, 상기 픽셀은 상기 스토리지 캐패시터에 상기 데이터 전압을 인가하는 데이터 전압 인가 스위칭 소자; 및
상기 스토리지 캐패시터 및 상기 데이터 전압 인가 스위칭 소자 사이에 배치되는 제1 리키지 보상 스위칭 소자를 더 포함하는 것을 특징으로 하는 표시 장치. - 제9항에 있어서, 상기 픽셀은 상기 구동 스위칭 소자의 상기 제어 전극에 연결되는 입력 전극 및 상기 제1 리키지 보상 스위칭 소자의 제어 전극에 연결되는 제어 전극을 포함하는 제2 리키지 보상 스위칭 소자를 더 포함하는 것을 특징으로 하는 표시 장치.
- 제10항에 있어서, 상기 구동 스위칭 소자 및 상기 데이터 전압 인가 스위칭 소자는 P 타입 트랜지스터이고,
상기 제1 리키지 보상 스위칭 소자 및 상기 제2 리키지 보상 스위칭 소자는 N 타입 트랜지스터인 것을 특징으로 하는 표시 장치. - 제10항에 있어서, 상기 게이트 구동부는
상기 제1 리키지 보상 스위칭 소자의 상기 제어 전극에 인가되는 제2 보상 게이트 신호를 생성하는 제1 신호 생성부;
상기 문턱 전압 보상 스위칭 소자의 상기 제어 전극에 인가되는 제1 보상 게이트 신호를 생성하는 제2 신호 생성부;
상기 발광 소자 초기화 스위칭 소자의 상기 제어 전극에 인가되는 초기화 게이트 신호를 생성하는 제3 신호 생성부;
상기 바이어스 게이트 신호를 생성하는 제4 신호 생성부; 및
상기 데이터 전압 인가 스위칭 소자의 제어 전극에 인가되는 데이터 기입 게이트 신호를 생성하는 제5 신호 생성부를 포함하는 것을 특징으로 하는 표시 장치. - 제10항에 있어서, 상기 게이트 구동부는
상기 제1 리키지 보상 스위칭 소자의 상기 제어 전극에 인가되는 제2 보상 게이트 신호를 생성하고, 상기 표시 패널의 양측에 배치되는 한 쌍의 제1 신호 생성부들;
상기 문턱 전압 보상 스위칭 소자의 상기 제어 전극에 인가되는 제1 보상 게이트 신호를 생성하고, 상기 표시 패널의 제1 측에 배치되는 제2 신호 생성부;
상기 발광 소자 초기화 스위칭 소자의 상기 제어 전극에 인가되는 초기화 게이트 신호를 생성하고, 상기 표시 패널의 제2 측에 배치되는 제3 신호 생성부;
상기 바이어스 게이트 신호를 생성하고, 상기 표시 패널의 양측에 배치되는 한 쌍의 제4 신호 생성부들; 및
상기 데이터 전압 인가 스위칭 소자의 제어 전극에 인가되는 데이터 기입 게이트 신호를 생성하고, 상기 표시 패널의 양측에 배치되는 한 쌍의 제5 신호 생성부들을 포함하는 것을 특징으로 하는 표시 장치. - 제10항에 있어서, 상기 픽셀은
상기 구동 스위칭 소자 및 상기 발광 소자 사이에 배치되는 에미션 스위칭 소자; 및
상기 데이터 전압 인가 스위칭 소자의 출력 전극에 연결되고, 상기 데이터 전압 인가 스위칭 소자의 상기 출력 전극에 기준 전압을 인가하는 기준 전압 인가 스위칭 소자를 더 포함하는 것을 특징으로 하는 표시 장치. - 픽셀을 포함하는 표시 패널;
상기 픽셀에 게이트 신호를 제공하는 게이트 구동부;
상기 픽셀에 데이터 전압을 제공하는 데이터 구동부; 및
상기 픽셀에 에미션 신호를 제공하는 에미션 구동부를 포함하고,
상기 픽셀은
발광 소자;
상기 발광 소자에 구동 전류를 인가하는 구동 스위칭 소자;
상기 구동 스위칭 소자의 제어 전극에 연결되는 스토리지 캐패시터;
상기 구동 스위칭 소자에 연결되며 상기 구동 스위칭 소자에 바이어스 전압을 인가하는 제1 바이어스 스위칭 소자;
상기 구동 스위칭 소자의 출력 전극에 연결되는 문턱 전압 보상 스위칭 소자; 및
상기 발광 소자의 애노드 전극에 연결되는 발광 소자 초기화 스위칭 소자를 포함하고,
상기 문턱 전압 보상 스위칭 소자의 제어 전극에 인가되는 제어 신호와 상기 발광 소자 초기화 스위칭 소자의 제어 전극에 인가되는 제어 신호는 서로 다른 신호 생성부로부터 생성되는 것을 특징으로 하는 표시 장치. - 제15항에 있어서, 상기 픽셀은 상기 문턱 전압 보상 스위칭 소자의 출력 전극에 연결되며, 상기 문턱 전압 보상 스위칭 소자의 상기 출력 전극에 초기화 전압을 인가하는 데이터 초기화 스위칭 소자를 더 포함하는 것을 특징으로 하는 표시 장치.
- 제16항에 있어서, 상기 픽셀은 상기 스토리지 캐패시터에 상기 데이터 전압을 인가하는 데이터 전압 인가 스위칭 소자; 및
상기 스토리지 캐패시터 및 상기 데이터 전압 인가 스위칭 소자 사이에 배치되는 제1 리키지 보상 스위칭 소자를 더 포함하는 것을 특징으로 하는 표시 장치. - 제17항에 있어서, 상기 픽셀은 상기 구동 스위칭 소자의 상기 제어 전극에 연결되는 입력 전극 및 상기 제1 리키지 보상 스위칭 소자의 제어 전극에 연결되는 제어 전극을 포함하는 제2 리키지 보상 스위칭 소자를 더 포함하는 것을 특징으로 하는 표시 장치.
- 제18항에 있어서, 상기 구동 스위칭 소자 및 상기 데이터 전압 인가 스위칭 소자는 P 타입 트랜지스터이고,
상기 제1 리키지 보상 스위칭 소자 및 상기 제2 리키지 보상 스위칭 소자는 N 타입 트랜지스터인 것을 특징으로 하는 표시 장치. - 표시 패널의 픽셀에 게이트 신호를 제공하는 단계;
상기 픽셀에 데이터 전압을 제공하는 단계; 및
상기 픽셀에 에미션 신호를 제공하는 단계를 포함하고,
상기 픽셀은
발광 소자;
상기 발광 소자에 구동 전류를 인가하는 구동 스위칭 소자;
상기 구동 스위칭 소자의 제어 전극에 연결되는 스토리지 캐패시터;
상기 스토리지 캐패시터에 연결되는 제1 전극 및 바이어스 게이트 신호가 인가되는 제2 전극을 포함하는 바이어스 캐패시터;
상기 구동 스위칭 소자의 출력 전극에 연결되는 문턱 전압 보상 스위칭 소자; 및
상기 발광 소자의 애노드 전극에 연결되는 발광 소자 초기화 스위칭 소자를 포함하고,
상기 문턱 전압 보상 스위칭 소자의 제어 전극에 인가되는 제어 신호와 상기 발광 소자 초기화 스위칭 소자의 제어 전극에 인가되는 제어 신호는 서로 다른 신호 생성부로부터 생성되는 것을 특징으로 하는 표시 장치의 구동 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220117070A KR20240038869A (ko) | 2022-09-16 | 2022-09-16 | 표시 장치 및 이의 구동 방법 |
US18/363,556 US12027110B2 (en) | 2022-09-16 | 2023-08-01 | Display apparatus and method of driving the same |
CN202311178665.7A CN117727260A (zh) | 2022-09-16 | 2023-09-13 | 显示设备以及驱动显示设备的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220117070A KR20240038869A (ko) | 2022-09-16 | 2022-09-16 | 표시 장치 및 이의 구동 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20240038869A true KR20240038869A (ko) | 2024-03-26 |
Family
ID=90202242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220117070A KR20240038869A (ko) | 2022-09-16 | 2022-09-16 | 표시 장치 및 이의 구동 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US12027110B2 (ko) |
KR (1) | KR20240038869A (ko) |
CN (1) | CN117727260A (ko) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102378190B1 (ko) * | 2015-06-15 | 2022-03-25 | 삼성디스플레이 주식회사 | 저계조의 색 틀어짐을 감소하는 전계발광 디스플레이 장치 및 그 동작 방법 |
KR102339821B1 (ko) | 2017-03-13 | 2021-12-16 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
KR102647169B1 (ko) * | 2019-01-14 | 2024-03-14 | 삼성디스플레이 주식회사 | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 |
KR102676647B1 (ko) * | 2019-08-22 | 2024-06-21 | 삼성디스플레이 주식회사 | 스테이지 및 이를 포함하는 주사 구동부 |
KR20210106052A (ko) | 2020-02-19 | 2021-08-30 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20220025996A (ko) * | 2020-08-24 | 2022-03-04 | 삼성디스플레이 주식회사 | 화소, 표시 장치 및 그 구동 방법 |
KR20220144020A (ko) * | 2021-04-16 | 2022-10-26 | 삼성디스플레이 주식회사 | 픽셀, 이를 포함하는 표시 장치 및 표시 장치의 구동 방법 |
KR20230044091A (ko) | 2021-09-24 | 2023-04-03 | 삼성디스플레이 주식회사 | 픽셀 회로 및 이를 포함하는 표시 장치 |
KR20230118211A (ko) * | 2022-02-03 | 2023-08-11 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 구동 방법 |
-
2022
- 2022-09-16 KR KR1020220117070A patent/KR20240038869A/ko unknown
-
2023
- 2023-08-01 US US18/363,556 patent/US12027110B2/en active Active
- 2023-09-13 CN CN202311178665.7A patent/CN117727260A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN117727260A (zh) | 2024-03-19 |
US12027110B2 (en) | 2024-07-02 |
US20240096270A1 (en) | 2024-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102482335B1 (ko) | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
KR20210050050A (ko) | 화소 및 이를 포함하는 표시 장치 | |
KR20200081616A (ko) | 구동 컨트롤러, 그것을 포함하는 표시 장치 및 표시 장치의 구동 방법 | |
JP2022034553A (ja) | 駆動回路およびそれを用いたディスプレイ装置 | |
KR20210124599A (ko) | 표시 장치 | |
KR102527847B1 (ko) | 표시 장치 | |
EP3680885A1 (en) | Display apparatus and method of driving display panel using the same | |
KR20230044091A (ko) | 픽셀 회로 및 이를 포함하는 표시 장치 | |
CN111462671B (zh) | 显示设备和驱动该显示设备的方法 | |
US11610538B2 (en) | Display apparatus | |
KR20210050626A (ko) | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
KR20220030344A (ko) | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
CN220105999U (zh) | 显示设备 | |
KR20140137243A (ko) | 표시장치 및 표시장치의 구동방법 | |
KR20220016399A (ko) | 표시 장치 및 이의 구동 방법 | |
KR20190018804A (ko) | 게이트 구동회로를 이용한 표시패널 | |
KR20210035370A (ko) | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
KR20210049220A (ko) | 픽셀 회로 및 이를 포함하는 표시 장치 | |
KR20190136396A (ko) | 표시 장치 | |
KR20230099171A (ko) | 화소 회로 및 이를 포함하는 표시 장치 | |
KR20220147762A (ko) | 픽셀 및 이를 포함하는 표시 장치 | |
KR20240038869A (ko) | 표시 장치 및 이의 구동 방법 | |
CN115223477A (zh) | 像素、包括其的显示装置和显示装置的驱动方法 | |
KR20230143650A (ko) | 픽셀 회로 및 이를 포함하는 표시 장치 | |
CN219738517U (zh) | 显示面板 |