KR20240019093A - 반도체 장치 및 그 제조 방법, 그리고 전자 기기 - Google Patents

반도체 장치 및 그 제조 방법, 그리고 전자 기기 Download PDF

Info

Publication number
KR20240019093A
KR20240019093A KR1020237040739A KR20237040739A KR20240019093A KR 20240019093 A KR20240019093 A KR 20240019093A KR 1020237040739 A KR1020237040739 A KR 1020237040739A KR 20237040739 A KR20237040739 A KR 20237040739A KR 20240019093 A KR20240019093 A KR 20240019093A
Authority
KR
South Korea
Prior art keywords
buried
electrode
substrate
gate electrode
transistor
Prior art date
Application number
KR1020237040739A
Other languages
English (en)
Inventor
고다이 가네야스
다케오 오니시
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20240019093A publication Critical patent/KR20240019093A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 개시는, 기판 내의 깊은 위치의 전하를 전송하기 쉽게 할 수 있도록 하는 반도체 장치 및 그 제조 방법, 그리고 전자 기기에 관한 것이다. 반도체 장치는, 수광량에 따른 전하를 생성하는 광전 변환부와, 광전 변환부의 전하를 소정의 전하 축적부에 전송하는 전송 트랜지스터를 구비하고, 전송 트랜지스터는 반도체 기판의 내부에 매립된 매립 전극부를 구비한 종형 게이트 전극을 갖고, 매립 전극부는 매립 상부 전극과, 매립 상부 전극보다 기판 심부측에 배치되고, 평면으로 본 전극 면적이 매립 상부 전극보다 크게 형성된 매립 하부 전극을 포함한다. 본 개시는, 예를 들어 포토다이오드부에 축적된 전하를 전송하는 전송 트랜지스터를 각 화소에 구비하는 고체 촬상 소자 등에 적용할 수 있다.

Description

반도체 장치 및 그 제조 방법, 그리고 전자 기기
본 개시는, 반도체 장치 및 그 제조 방법, 그리고 전자 기기에 관한 것으로, 특히 기판 내의 깊은 위치의 전하를 전송하기 쉽게 할 수 있도록 한 반도체 장치 및 그 제조 방법, 그리고 전자 기기에 관한 것이다.
CMOS 이미지 센서에 있어서, 포토다이오드부에서 FD(Floating Diffusion)부에 전하를 전송할 때, 종형 게이트 전극을 사용함으로써 세로 방향으로 포텐셜 구배를 두어, 반도체 기판의 깊은 위치에 형성된 포토다이오드부로부터 전하를 읽어 낼 수 있도록 한 것이 있다. 그러나, 종형 게이트 전극 자체는 동전위이기 때문에, 종형 게이트 전극의 길이(기판 깊이 방향의 길이)를 늘이면, 깊이 방향으로 포텐셜 구배를 발생시키는 것이 곤란해져, 전하를 읽어내기 어려워진다.
이에 대해, 예를 들어 특허문헌 1에서는, 반도체 기판의 깊이 방향으로 직경이 다른 복수의 종형 게이트 전극을 형성함으로써 세로 방향으로 포텐셜 구배를 두어, 포토다이오드부의 전하를 FD부에 효율적으로 전송하는 기술이 제안되어 있다.
또한 예를 들어, 특허문헌 2에서는, 게이트 절연막의 막 두께를, 전하의 전송처를 향하여 점차 얇아지도록 형성함으로써 세로 방향으로 포텐셜 구배를 두어, 포토다이오드부의 전하를 FD부에 효율적으로 전송하는 기술이 제안되어 있다.
일본 특허 공개 제2016-162788호 공보 일본 특허 공개 제2018-148039호 공보
특허문헌 1이나 특허문헌 2의 기술에 의하면, 기판 깊이 방향으로 포텐셜 구배를 두는 것이 가능하다. 이 때, 기판 내의 보다 깊은 위치의 전하를 전송하기 위해서는, 전극 선단의 변조가 강한 것이 바람직하다. 그러나, 종래의 종형 게이트 전극의 구조에서는, 선단의 변조를 국소적으로 강화할 수 없다. 그 때문에, 깊은 위치의 전하일수록, 전하가 전송되기 어려워진다.
본 개시는 이러한 상황을 감안하여 이루어진 것이며, 기판 내의 깊은 위치의 전하를 전송하기 쉽게 할 수 있도록 하는 것이다.
본 개시의 제1 측면의 반도체 장치는,
수광량에 따른 전하를 생성하는 광전 변환부와,
상기 광전 변환부의 상기 전하를 소정의 전하 축적부에 전송하는 전송 트랜지스터
를 구비하고,
상기 전송 트랜지스터는 반도체 기판의 내부에 매립된 매립 전극부를 구비한 종형 게이트 전극을 갖고,
상기 매립 전극부는, 매립 상부 전극과, 상기 매립 상부 전극보다 기판 심부측에 배치되고, 평면으로 본 전극 면적이 상기 매립 상부 전극보다 크게 형성된 매립 하부 전극을 포함한다.
본 개시의 제2 측면의 반도체 장치의 제조 방법은,
광전 변환부에 있어서 수광량에 따라서 생성된 상기 전하를 소정의 전하 축적부에 전송하는 전송 트랜지스터의 종형 게이트 전극으로서, 반도체 기판의 내부에 매립된 매립 전극부를 형성하고,
상기 매립 전극부는, 매립 상부 전극과, 상기 매립 상부 전극보다 기판 심부측에 배치되고, 평면으로 본 전극 면적이 상기 매립 상부 전극보다 크게 형성된 매립 하부 전극을 포함한다.
본 개시의 제3 측면의 전자 기기는,
수광량에 따른 전하를 생성하는 광전 변환부와,
상기 광전 변환부의 상기 전하를 소정의 전하 축적부에 전송하는 전송 트랜지스터
를 구비하고,
상기 전송 트랜지스터는 반도체 기판의 내부에 매립된 매립 전극부를 구비한 종형 게이트 전극을 갖고,
상기 매립 전극부는, 매립 상부 전극과, 상기 매립 상부 전극보다 기판 심부측에 배치되고, 평면으로 본 전극 면적이 상기 매립 상부 전극보다 크게 형성된 매립 하부 전극을 포함하는
반도체 장치
를 구비한다.
본 개시의 제1 내지 제3 측면에 있어서는, 수광량에 따른 전하를 생성하는 광전 변환부의 상기 전하를 소정의 전하 축적부에 전송하는 전송 트랜지스터의 종형 게이트 전극으로서, 반도체 기판의 내부에 매립된 매립 전극부가 마련되고, 상기 매립 전극부는, 매립 상부 전극과, 상기 매립 상부 전극보다 기판 심부측에 배치되고, 평면으로 본 전극 면적이 상기 매립 상부 전극보다 크게 형성된 매립 하부 전극을 포함하도록 형성된다.
반도체 장치 및 전자 기기는 독립된 장치여도 되고, 기타 장치에 내장되는 모듈이어도 된다.
도 1은 본 개시의 제1 실시 형태에 관한 종형 게이트 전극의 기본 구조를 나타내는 도면이다.
도 2는 도 1의 종형 게이트 전극과 비교 설명하는 비교예로서의 종형 게이트 전극의 구조를 나타내는 도면이다.
도 3은 도 1과 도 2의 종형 게이트 전극 각각의 포텐셜을 나타내는 도면이다.
도 4는 도 1의 종형 게이트 전극의 보다 구체적인 제1 구성예를 나타내는 도면이다.
도 5는 도 1의 종형 게이트 전극의 보다 구체적인 제2 구성예를 나타내는 도면이다.
도 6은 도 1의 종형 게이트 전극의 보다 구체적인 제3 구성예를 나타내는 도면이다.
도 7은 도 1의 종형 게이트 전극의 보다 구체적인 제4 구성예를 나타내는 도면이다.
도 8은 도 1의 종형 게이트 전극의 제조 방법을 설명하는 도면이다.
도 9는 도 1의 종형 게이트 전극의 제1 레이아웃예를 나타내는 도면이다.
도 10은 도 1의 종형 게이트 전극의 제2 레이아웃예를 나타내는 도면이다.
도 11은 도 1의 종형 게이트 전극의 제3 레이아웃예를 나타내는 도면이다.
도 12는 도 1의 종형 게이트 전극의 제4 레이아웃예를 나타내는 도면이다.
도 13은 본 개시의 제2 실시 형태에 관한 종형 게이트 전극의 기본 구조를 나타내는 도면이다.
도 14는 도 13의 종형 게이트 전극의 보다 구체적인 제1 구성예를 나타내는 도면이다.
도 15는 매립 전극부 주변의 불순물 영역의 적합한 불순물 농도를 설명하는 도면이다.
도 16은 제1 실시 형태의 종형 게이트 전극에 의한 전계의 시뮬레이션 결과를 나타내는 도면이다.
도 17은 제2 실시 형태의 종형 게이트 전극에 의한 전계의 시뮬레이션 결과를 나타내는 도면이다.
도 18은 도 14의 종형 게이트 전극의 제조 방법을 설명하는 도면이다.
도 19는 도 13의 종형 게이트 전극의 보다 구체적인 제2 구성예를 나타내는 도면이다.
도 20은 도 13의 종형 게이트 전극의 보다 구체적인 제3 구성예를 나타내는 도면이다.
도 21은 도 13의 종형 게이트 전극의 보다 구체적인 제4 구성예를 나타내는 도면이다.
도 22는 본 개시의 기술을 적용한 고체 촬상 소자의 개략 구성을 나타내는 블록도이다.
도 23은 본 개시의 기술을 적용한 전자 기기로서의 촬상 장치의 구성예를 나타내는 블록도이다.
도 24는 내시경 수술 시스템의 개략적인 구성의 일례를 나타내는 도면이다.
도 25는 카메라 헤드 및 CCU의 기능 구성의 일례를 나타내는 블록도이다.
도 26은 차량 제어 시스템의 개략적인 구성의 일례를 나타내는 블록도이다.
도 27은 차밖 정보 검출부 및 촬상부의 설치 위치의 일례를 나타내는 설명도이다.
이하, 첨부 도면을 참조하면서, 본 개시의 기술을 실시하기 위한 형태(이하, 실시 형태라고 함)에 대하여 설명한다. 설명은 이하의 순서로 행한다.
1. 본 개시의 제1 실시 형태에 관한 종형 게이트 전극의 기본 구조
2. 제1 실시 형태에 관한 종형 게이트 전극의 제1 구성예
3. 제1 실시 형태에 관한 종형 게이트 전극의 제2 구성예
4. 제1 실시 형태에 관한 종형 게이트 전극의 제3 구성예
5. 제1 실시 형태에 관한 종형 게이트 전극의 제4 구성예
6. 제1 실시 형태에 관한 종형 게이트 전극의 제조 방법
7. 종형 트랜지스터의 레이아웃예
8. 종형 게이트 전극의 변형예
9. 본 개시의 제2 실시 형태에 관한 종형 게이트 전극의 기본 구조
10. 제2 실시 형태에 관한 종형 게이트 전극의 제1 구성예
11. 제2 실시 형태에 관한 종형 게이트 전극의 제조 방법
12. 제2 실시 형태에 관한 종형 게이트 전극의 제2 구성예
13. 제2 실시 형태에 관한 종형 게이트 전극의 제3 구성예
14. 제2 실시 형태에 관한 종형 게이트 전극의 제4 구성예
15. 제2 실시 형태에 관한 종형 게이트 전극의 정리
16. 고체 촬상 소자에의 적용예
17. 전자 기기에의 적용예
18. 내시경 수술 시스템에의 응용예
19. 이동체에의 응용예
또한, 이하의 설명에서 참조하는 도면에 있어서, 동일 또는 유사한 부분에는 동일 또는 유사한 부호를 붙임으로써 중복 설명을 적절히 생략한다. 도면은 모식적인 것이며, 두께와 평면 치수의 관계, 각 층의 두께 비율 등은 실제의 것과는 다르다. 또한, 도면 상호간에 있어서도, 서로의 치수 관계나 비율이 다른 부분이 포함되어 있는 경우가 있다.
또한, 이하의 설명에 있어서의 상하 등의 방향의 정의는, 단지 설명의 편의상의 정의이며, 본 개시의 기술적 사상을 한정하는 것은 아니다. 예를 들어, 대상을 90° 회전하여 관찰하면 상하는 좌우로 변환되어 읽히고, 180° 회전하여 관찰하면 상하는 반전되어 읽힌다.
<1. 본 개시의 제1 실시 형태에 관한 종형 게이트 전극의 기본 구조>
도 1은, 본 개시의 제1 실시 형태에 관한 종형 게이트 전극의 기본 구조를 나타내는 도면이다.
도 1의 A는, 본 개시의 제1 실시 형태에 관한 종형 게이트 전극의 전체 구조를 나타내는 사시도이며, 도 1의 B는, 도 1의 A의 종형 게이트 전극의 X-X'선에 있어서의 단면도이다. 도 1의 C는, 도 1의 B의 Y-Y'선에 있어서의 종형 게이트 전극의 평면도이며, 도 1의 D는, 도 1의 B의 Z-Z'선에 있어서의 종형 게이트 전극의 평면도이다.
도 1의 종형 게이트 전극(1)은, 도시하지 않은 드레인 전극 및 소스 전극과 함께, MOS 트랜지스터(MOS FET: Metal Oxide Semiconductor Field Effect Transistor)를 구성하는, 종형 트랜지스터의 게이트 전극이다.
종형 게이트 전극(1)은 도 1의 A에 나타나는 바와 같이, 반도체로서 실리콘(Si)을 사용한 반도체 기판인 Si 기판(실리콘 기판)(2)에 형성된다. 종형 게이트 전극(1)을 포함하는 종형 트랜지스터는, 예를 들어 Si 기판(2) 내의 종형 게이트 전극(1) 하방에 형성된 포토다이오드부의 전하를 읽어내어, 소정의 전하 축적부에 전송한다.
종형 게이트 전극(1)은 도 1의 B에 나타나는 바와 같이, Si 기판(2)의 표면(이하, 기판면이라고도 칭한다.)보다 상측에 배치된 평면 전극부(11)와, Si 기판(2)의 내부(이하, 기판 내라고도 칭한다.)에 매립된 매립 전극부(12)를 갖는다. 종형 게이트 전극(1)은 매립 전극부(12)를 가짐으로써, 기판 내의 보다 깊은 위치에 형성된 포토다이오드부로부터, 전하를 용이하게 읽어낼 수 있도록 구성되어 있다.
매립 전극부(12)는 도 1의 B의 1점 쇄선보다 기판 심부측의 매립 하부 전극(12A)과, 1점 쇄선보다 기판면측의 매립 상부 전극(12B)으로 나뉜다. 매립 하부 전극(12A)은 도 1의 A 내지 C에 나타나는 바와 같이, 직사각형의 통 형상을 갖고, 내측이 공동으로 형성되어 있다. 매립 상부 전극(12B)은 도 1의 A 내지 D에 나타나는 바와 같이, 2개의 판상 전극을 대향하여 배치되고, 기판 상면의 평면 전극부(11)와, 기판 심부의 매립 하부 전극(12A)을 접속하여 구성되어 있다.
도 2는, 도 1의 종형 게이트 전극(1)의 효과를 비교 설명하는 비교예로서의 종형 게이트 전극의 구조를 나타내는 도면이다.
도 2의 A는, 비교예에 관한 종형 게이트 전극의 전체 구조를 나타내는 사시도이며, 도 2의 B는, 도 2의 A의 X-X'선에 있어서의 종형 게이트 전극의 단면도이다. 도 2의 C는, 도 2의 B의 Z-Z'선에 있어서의 종형 게이트 전극의 평면도이다.
도 2의 종형 게이트 전극(21)은 도 2의 B에 나타나는 바와 같이, Si 기판(2)의 기판면보다 상측에 배치된 평면 전극부(22)와, 기판 내에 매립된 매립 전극부(23)를 갖는다.
매립 전극부(23)는 도 2의 A 내지 C에 나타나는 바와 같이, 2개의 판상 전극을 대향하여 배치되고, 평면 전극부(11)로부터 기판 심부측으로 연장되어 구성되어 있다. 도 2의 매립 전극부(23)는 도 1의 종형 게이트 전극(1)과의 비교를 위하여, 대향 배치한 2개의 판상 전극을 갖는 구성으로 하고 있지만, 매립 전극부(23)가 1개의 판상 전극으로 구성되는 것도 있다.
도 1의 종형 게이트 전극(1)은 도 2의 종형 게이트 전극(21)과 비교하여 명확한 바와 같이, 직사각형의 통 형상으로 형성된 매립 하부 전극(12A)을 갖고 있는 점이, 도 2의 종형 게이트 전극(21)과 다르다. 매립 하부 전극(12A)을 가짐으로써, 매립 전극부(12)의 선단부에 있어서, 통 형상의 매립 하부 전극(12A)이, Si 기판(2)의 반도체층을 둘러싸는 구조로 되기 때문에, 반도체층에 대하여, 통 형상의 매립 하부 전극(12A)의 네 면으로부터 변조가 가해져, 매립 전극부(23)의 선단부의 변조를 국소적으로 강화할 수 있다.
도 3은, 도 1의 종형 게이트 전극(1)과, 도 2의 종형 게이트 전극(21) 각각에 대해서, 기판 깊이 위치에 있어서의 포텐셜을 나타낸 그래프이다.
도 3의 A는, Si 기판(2)의 기판 깊이 위치에 대한 도 2의 종형 게이트 전극(21)의 포텐셜을 나타낸 그래프이며, 도 3의 B는, Si 기판(2)의 기판 깊이 위치에 대한 도 1의 종형 게이트 전극(1)의 포텐셜을 나타낸 그래프이다.
도 3의 A 및 B의 그래프의 횡축은 기판면을 기준(0.0)으로 한 기판 깊이 방향의 위치(기판 깊이 위치)를 나타내고, 종축은 포텐셜을 나타내고 있다. 또한, 도 3의 A 및 B에는, 포텐셜을 시뮬레이션했을 때의 매립 전극부(12) 또는 (23)의 깊이가, 그래프 내에 도시되어 있다.
도 3의 A 및 B에 있어서 파선의 원으로 둘러싸인 부분, 즉, 매립 전극부(12) 또는 (23)의 저부 근방의 포텐셜의 변화에 주목한다. 비교예로서의 도 2의 종형 게이트 전극(21)에서는, 도 3의 A에 나타나는 바와 같이, 매립 전극부(23)의 저부를 지나면, 포텐셜이 급격하게 저하되고 있다. 한편, 도 1의 종형 게이트 전극(1)에서는, 도 3의 B에 나타나는 바와 같이, 매립 전극부(12)의 저부를 지나도, 포텐셜이 완만하게 변화되고 있으며, 포텐셜의 급격한 저하가 억제되어 있다. 바꿔 말하면, 도 2의 종형 게이트 전극(21)과 비교하여, 매립 전극부(12)의 저부 근방의 전계가 강화되어 있다.
이와 같이, 도 1의 종형 게이트 전극(1)은, 기판 내의 깊은 위치에 형성된 포토다이오드부에 가장 가까운 게이트 전극 선단부에, 직사각형의 통 형상으로 형성된 매립 하부 전극(12A)을 가짐으로써, 선단부의 변조도를 강화할 수 있다. 이에 의해, 기판 내의 깊은 위치에 형성된 포토다이오드부로부터, 전하를 보다 전송하기 쉽게 할 수 있다.
<2. 제1 실시 형태에 관한 종형 게이트 전극의 제1 구성예>
도 4는, 도 1의 제1 실시 형태에 관한 종형 게이트 전극(1)의 보다 구체적인 제1 구성예를 나타내고 있다.
도 4의 A는, 제1 구성예의 종형 게이트 전극(1)의 사시도이며, 도 4의 B는, 도 1의 Y-Y'선에 있어서의 제1 구성예의 종형 게이트 전극(1)의 평면도이며, 도 4의 C는, 도 1의 Z-Z'선에 있어서의 제1 구성예의 종형 게이트 전극(1)의 평면도이다.
제1 구성예는, Si 기판(2)으로서 Si(100) 기판을 사용하여, Si(100) 기판에 대하여 종형 게이트 전극(1)을 형성한 예이다. 따라서, Si 기판(2)의 기판면(42)이 (100)면으로 구성되어 있다.
또한, 도 4의 제1 구성예에서는, 도 4의 B 및 C에 나타나는 바와 같이, 매립 전극부(12)의 제1면(43) 및 제2면(44)에 접하는 Si 기판(2)의 면 방위가, (110)면으로 구성된다. 여기서, 매립 전극부(12)의 제1면(43)은 도 4의 C의 매립 상부 전극(12B)의 직사각형 형상 중, 긴 변측의 면에 상당한다. 한편, 매립 전극부(12)의 제2면(44)은 제1면(43)에 직교하는 짧은 변측의 면에 상당한다.
<3. 제1 실시 형태에 관한 종형 게이트 전극의 제2 구성예>
도 5는, 도 1의 제1 실시 형태에 관한 종형 게이트 전극(1)의 보다 구체적인 제2 구성예를 나타내고 있다.
도 5의 A는, 제2 구성예의 종형 게이트 전극(1)의 사시도이며, 도 5의 B는, 도 1의 Y-Y'선에 있어서의 제2 구성예의 종형 게이트 전극(1)의 평면도이며, 도 5의 C는, 도 1의 Z-Z'선에 있어서의 제2 구성예의 종형 게이트 전극(1)의 평면도이다.
제2 구성예도 제1 구성예와 마찬가지로, Si 기판(2)으로서 Si(100) 기판을 사용하여, 종형 게이트 전극(1)을 형성한 예이다. 따라서, Si 기판(2)의 기판면(42)이 (100)면으로 구성되어 있다.
한편, 제2 구성예에서는, 매립 전극부(12)의 제1면(43) 및 제2면(44)에 접하는 Si 기판(2)의 면 방위가 제1 구성예와 다르다. 구체적으로는, 제2 구성예에서는, 매립 하부 전극(12A) 및 매립 상부 전극(12B)의 제1면(43) 및 제2면(44)에 접하는 Si 기판(2)의 면 방위가 (100)면으로 구성되어 있다. 제2 구성예는, 동일한 Si(100) 기판을 사용한 제1 구성예와 비교하여, 계면 준위를 저감시킬 수 있으므로, 보다 바람직하다.
<4. 제1 실시 형태에 관한 종형 게이트 전극의 제3 구성예>
도 6은, 도 1의 제1 실시 형태에 관한 종형 게이트 전극(1)의 보다 구체적인 제3 구성예를 나타내고 있다.
도 6의 A는, 제3 구성예의 종형 게이트 전극(1)의 사시도이며, 도 6의 B는, 도 1의 Y-Y'선에 있어서의 제3 구성예의 종형 게이트 전극(1)의 평면도이며, 도 6의 C는, 도 1의 Z-Z'선에 있어서의 제3 구성예의 종형 게이트 전극(1)의 평면도이다.
제3 구성예는, Si 기판(2)으로서 Si(111) 기판을 사용하여, Si(111) 기판에 대하여 종형 게이트 전극(1)을 형성한 예이다. 따라서, Si 기판(2)의 기판면(42)이 (111)면으로 구성되어 있다.
그리고, 제3 구성예에서는, 매립 전극부(12)의 제1면(43)에 접하는 Si 기판(2)의 면 방위가 (112)면으로 구성되고, 제2면(44)에 접하는 Si 기판(2)의 면 방위가 (110)면으로 구성되어 있다.
<5. 제1 실시 형태에 관한 종형 게이트 전극의 제4 구성예>
도 7은, 도 1의 제1 실시 형태에 관한 종형 게이트 전극(1)의 보다 구체적인 제4 구성예를 나타내고 있다.
도 7의 A는, 제4 구성예의 종형 게이트 전극(1)의 사시도이며, 도 7의 B는, 도 1의 Y-Y'선에 있어서의 제4 구성예의 종형 게이트 전극(1)의 평면도이며, 도 7의 C는, 도 1의 Z-Z'선에 있어서의 제4 구성예의 종형 게이트 전극(1)의 평면도이다.
제4 구성예도 제3 구성예와 마찬가지로, Si 기판(2)으로서 Si(111) 기판을 사용하여, 종형 게이트 전극(1)을 형성한 예이다. 따라서, Si 기판(2)의 기판면(42)이 (111)면으로 구성되어 있다.
한편, 제4 구성예에서는, 매립 전극부(12)의 제1면(43) 및 제2면(44)에 접하는 Si 기판(2)의 면 방위가, 제3 구성예와는 반대로 구성되어 있다. 즉, 매립 전극부(12)의 제1면(43)에 접하는 Si 기판(2)의 면 방위가 (110)면으로 구성되고, 제2면(44)에 접하는 Si 기판(2)의 면 방위가 (112)면으로 구성되어 있다. 제4 구성예는, 동일한 Si(111) 기판을 사용한 제3 구성예와 비교하여, 계면 준위를 저감시킬 수 있으므로, 보다 바람직하다.
<6. 제1 실시 형태에 관한 종형 게이트 전극의 제조 방법>
이어서, 도 8을 참조하여, 제1 실시 형태에 관한 종형 게이트 전극(1)의 제조 방법에 대하여 설명한다. 도 8에서는, 좌측에, 종형 게이트 전극(1) 형성 시의 단면도가 도시되고, 중앙에는, 매립 하부 전극(12A) 부분에 상당하는 평면도, 우측에는, 매립 상부 전극(12B) 부분에 상당하는 평면도가 도시된다.
처음에, 도 8의 A에 나타나는 바와 같이, 매립 하부 전극(12A)이 형성되는 Si 기판(2A)의 영역을 소정의 깊이로 에칭함으로써, 개구부(61A)가 형성된다. 개구부(61A)의 평면 형상은 직사각형의 통 형상이다.
이어서, 도 8의 B에 나타나는 바와 같이, Si 기판(2A)에 형성된 개구부(61A)의 측벽 및 저면에 대하여, 보론 등의 P형 이온을 이온 주입함으로써, 개구부(61A)의 측벽 및 저면으로부터 소정의 깊이(두께) 영역에, 전하 전송 채널을 형성하는 피닝 영역(62)이 형성된다.
이어서, 도 8의 C에 나타나는 바와 같이, Si 기판(2A)에 형성된 개구부(61A)에, 산화실리콘(SiO2)(63) 등이 매립된다. 또한, 개구부(61)에 매립되는 재료는, 산화실리콘(63)에 한정되지 않고, 기타 재료를 사용해도 된다.
이어서, 도 8의 D에 나타나는 바와 같이, 산화실리콘(63)이 매립된 Si 기판(2A)의 상면에, 에피택셜 성장에 의해, 실리콘층(2B)이 쌓여간다. 도 1에서 나타낸 Si 기판(2)은 Si 기판(2A)과 실리콘층(2B)의 적층에 대응한다. 도 8의 D의 단면도에 표시되는 1점 쇄선은, Si 기판(2A)와 실리콘층(2B)의 경계이며, 도 1의 B에 있어서 1점 쇄선으로 표시된 매립 하부 전극(12A)과 매립 상부 전극(12B)의 경계에 대응한다.
이어서, 도 8의 E에 나타나는 바와 같이, 매립 상부 전극(12B)가 형성되는 실리콘층(2B)의 영역을 산화실리콘(63)이 노출될 때까지 에칭함으로써, 개구부(61B)가 형성된다. 개구부(61B)가 형성되는 영역은, Si 기판(2A)에 형성된 직사각형의 개구부(61A)의 대향하는 2변에 상당하는 영역이다.
이어서, 도 8의 F에 나타나는 바와 같이, Si 기판(2A)의 개구부(61A)에 매립된 산화실리콘(63)이, 예를 들어 HF 처리에 의해 제거된다. Si 기판(2A)에 형성된 개구부(61A)와, 실리콘층(2B)에 형성된 개구부(61B)를 합쳐 개구부(61)라고 칭한다.
이어서, 도 8의 G에 나타나는 바와 같이, 개구부(61)의 측벽 및 저면에 대하여, 보론 등의 P형 이온을 이온 주입함으로써, 개구부(61)의 측벽 및 저면으로부터 소정의 깊이(두께) 영역에, 피닝 영역(62)이 다시 형성된다.
이어서, 개구부(61)의 측벽 및 저면과, Si 기판(2)의 기판면의 상면에, 게이트 절연막(도시하지 않음)이 형성된 후, 도 8의 H에 나타나는 바와 같이, 개구부(61)의 내부와, Si 기판(2)의 기판 상면에, 금속, 폴리실리콘 등의 도전 재료(65)를 매립함으로써, 종형 게이트 전극(1)이 완성된다.
상술한 종형 게이트 전극(1)의 제조 방법에 있어서, 종형 게이트 전극(1)이 상술한 제1 및 제2 구성예인 경우에는, Si 기판(2)의 기판면이 (100)면으로 형성된다. 그리고, 매립 전극부(12)의 제1면(43) 및 제2면(44)에 접하는 Si 기판(2)의 면 방위가, 제1 구성예에서는 (110)면으로 되고, 제2 구성예에서는 (100)면으로 되는 배치로, 종형 게이트 전극(1)이 형성된다.
한편, 종형 게이트 전극(1)이 상술한 제3 및 제4 구성예인 경우에는, Si 기판(2)의 기판면이 (111)면으로 형성된다. 그리고, 매립 전극부(12)의 제1면(43)에 접하는 Si 기판(2)의 면 방위가, 제3 구성예에서는 (112)면으로 되고, 제4 구성예에서는 (110)면으로 되는 배치로, 종형 게이트 전극(1)이 형성된다. 이 때, 매립 전극부(12)의 제2면(44)에 접하는 Si 기판(2)의 면 방위는, 제3 구성예에서는 (110)면이 되고, 제4 구성예에서는 (112)면이 된다.
상술한 종형 게이트 전극(1)의 제조 방법에서는, Si 기판(2A)에 매립 하부 전극(12A)에 대응하는 개구부(61A)를 형성한 후, 실리콘층(2B)이 에피택셜 성장에 의해 형성되고, 형성된 실리콘층(2B)에, 매립 상부 전극(12B)에 대응하는 개구부(61B)가 형성된다. 이와 같이, 매립 전극부(12)의 개구부(61)를, 개구부(61A)와 개구부(61B)의 2단계로 형성함으로써, 매립 전극부(12)의 깊이 방향의 변동을 억제할 수 있다.
<7. 종형 트랜지스터의 레이아웃예>
도 9 내지 도 12를 참조하여, 제1 실시 형태에 관한 종형 게이트 전극(1)을 사용한 종형 트랜지스터의 레이아웃예에 대하여 설명한다. 도 9 내지 도 12 중 어느 것에 있어서도, 좌측의 A는 사시도이며, 우측의 B는 평면도를 나타내고 있다.
도 9는, 제1 실시 형태에 관한 종형 게이트 전극(1)을 사용한 종형 트랜지스터의 제1 레이아웃예를 나타내고 있다.
도 9의 제1 레이아웃예에서는, 종형 게이트 전극(1)의 하방(Si 기판(2)의 깊이 방향)에, 포토다이오드부(71)가 형성되어 있다. 포토다이오드부(71)는 종형 게이트 전극(1)의 형성면과 반대측의 면인 Si 기판(2)의 이면으로부터 입사되는 입사광의 수광량에 따른 전하를 생성하고, 축적한다. 또한, 종형 게이트 전극(1)의 평면 방향으로 인접하여, 포토다이오드부(71)에서 생성된 전하의 전송처인 전하 축적부(72)가 배치되어 있다. 전하 축적부(72)는, 예를 들어 n형의 고농도 불순물 영역으로 구성된다. 종형 게이트 전극(1)에 소정의 온전압이 인가되고, 종형 게이트 전극(1)의 종형 트랜지스터가 온되었을 경우, 포토다이오드부(71)에 축적되어 있는 전하가, 전하 축적부(72)에 전송된다.
이 제1 레이아웃의 종형 트랜지스터를, 예를 들어 CMOS 이미지 센서의 화소 회로에 사용한 경우, 종형 게이트 전극(1)을 사용한 종형 트랜지스터는, 포토다이오드부(71)의 전하를 읽어내는 전송 트랜지스터에 적용할 수 있고, 전하 축적부(72)는 FD(Floating Diffusion)로 할 수 있다.
도 10은, 종형 게이트 전극(1)을 사용한 종형 트랜지스터의 제2 레이아웃예를 나타내고 있다.
도 10의 제2 레이아웃예에서는, 종형 게이트 전극(1)의 하방(Si 기판(2)의 깊이 방향)에, 포토다이오드부(71)가 배치되고, 종형 게이트 전극(1)의 평면 방향으로 인접하여, 다른 트랜지스터(이하, 인접 트랜지스터라고 칭한다.)의 게이트 전극(73)이 배치되어 있다. 인접 트랜지스터는, 게이트 전극(73)이 기판면 상에만 형성된 평면형 트랜지스터로 구성되어 있다. 그리고, 종형 게이트 전극(1)과 게이트 전극(73) 사이의 Si 기판(2) 내에, 포토다이오드부(71)로부터 전송되는 전하를 축적하는 전하 축적부(74)가 형성되어 있다.
종형 게이트 전극(1)에 소정의 온전압이 인가되고, 종형 게이트 전극(1)의 종형 트랜지스터가 온되었을 경우, 포토다이오드부(71)에 축적되어 있는 전하가, 전하 축적부(74)에 전송되어 보유된다. 그 후, 게이트 전극(73)에 소정의 온전압이 인가되고, 인접 트랜지스터가 온되었을 경우, 전하 축적부(74)에 보유되어 있던 전하가, 도시하지 않은 전하 배출부에 전송된다.
이 제2 레이아웃의 종형 트랜지스터를, 예를 들어 CMOS 이미지 센서의 화소 회로에 사용한 경우, 글로벌 셔터형의 화소 회로에 적용할 수 있다. 구체적으로는, 종형 게이트 전극(1)을 사용한 종형 트랜지스터는, 포토다이오드부(71)의 전하를 읽어내는 전송 트랜지스터에 적용할 수 있고, 전하 축적부(74)는 전하를 일시 축적하는 메모리부로 할 수 있다.
도 11은, 종형 게이트 전극(1)을 사용한 종형 트랜지스터의 제3 레이아웃예를 나타내고 있다.
도 11의 제3 레이아웃예에서는, 종형 게이트 전극(1)의 평면 전극부(11)의 하방이며, 매립 상부 전극(12B)을 구성하는 2개의 판상 전극 사이에 전하 축적부(74)가 형성되어 있다. 그리고 또한, 매립 하부 전극(12A)의 하방에, 포토다이오드부(71)가 배치되어 있다.
또한, 종형 게이트 전극(1)의 평면 방향에 인접하는 한 쪽에, 인접 제1 트랜지스터의 게이트 전극(75)이 배치되어 있고, 게이트 전극(75)의 방향과 반대측의 다른 쪽에, 인접 제2 트랜지스터의 게이트 전극(76)이 배치되어 있다. 인접 제1 트랜지스터 및 인접 제2 트랜지스터는, 게이트 전극이 기판면 상에만 형성된 평면형 트랜지스터로 구성되어 있다.
종형 게이트 전극(1)에 소정의 온전압이 인가되고, 종형 게이트 전극(1)의 종형 트랜지스터가 온되었을 경우, 포토다이오드부(71)에 축적되어 있는 전하가, 전하 축적부(74)에 전송되어 보유된다. 그 후, 인접 제1 트랜지스터의 게이트 전극(75)에 소정의 온전압이 인가되고, 인접 제1 트랜지스터가 온되었을 경우, 전하 축적부(74)에 보유되어 있던 전하가, 인접 제1 트랜지스터측의 전하 배출부(도시하지 않음)에 전송된다. 한편, 인접 제2 트랜지스터의 게이트 전극(76)에 소정의 온전압이 인가되고, 인접 제2 트랜지스터가 온되었을 경우, 전하 축적부(74)에 보유되어 있던 전하는, 인접 제2 트랜지스터의 전하 배출부(도시하지 않음)에 전송된다.
이 제3 레이아웃의 종형 트랜지스터를, 예를 들어 CMOS 이미지 센서의 화소 회로에 사용한 경우, 글로벌 셔터형의 화소 회로에 적용할 수 있고, 포토다이오드부(71)의 전하를 전송하는 전송 패스를, 읽어내기 시와 리셋 시로 구분하는 화소 구조에 적용할 수 있다.
도 12는, 종형 게이트 전극(1)을 사용한 종형 트랜지스터의 제4 레이아웃예를 나타내고 있다.
도 12의 제4 레이아웃예에서는, 종형 게이트 전극(1)의 하방에, 포토다이오드부(71)가 배치되고, 종형 게이트 전극(1)의 평면 방향으로 인접하여, 인접 제1 트랜지스터의 게이트 전극(77)이 배치되어 있다. 또한, 인접 제1 트랜지스터의 게이트 전극(77)의 다른 옆에는, 인접 제2 트랜지스터의 게이트 전극(78)이 배치되어 있다. 바꾸어 말하면, 종형 게이트 전극(1)에 대하여, 게이트 전극(77) 및 게이트 전극(78)이 동일한 방향으로 직선상으로 나란히 배치되어 있다. 인접 제1 트랜지스터 및 인접 제2 트랜지스터는, 게이트 전극이 기판면 상에만 형성된 평면형 트랜지스터로 구성되어 있다. 그리고, 게이트 전극(77)과 게이트 전극(78) 사이의 Si 기판(2) 내에, 포토다이오드부(71)로부터 전송되는 전하를 축적하는 전하 축적부(74)가 형성되어 있다.
종형 게이트 전극(1) 및 게이트 전극(77)에 소정의 온전압이 인가되고, 종형 트랜지스터와 인접 제1 트랜지스터의 양쪽이 온되었을 경우, 포토다이오드부(71)에 축적되어 있는 전하가, 전하 축적부(74)에 전송되어, 인접 제1 트랜지스터가 오프됨으로써, 전하 축적부(74)에 전하가 보유된다. 그 후, 인접 제2 트랜지스터의 게이트 전극(78)에 소정의 온전압이 인가되고, 인접 제2 트랜지스터가 온되었을 경우, 전하 축적부(74)에 보유되어 있던 전하가, 인접 제2 트랜지스터의 전하 배출부(도시하지 않음)에 전송된다.
이 제4 레이아웃의 종형 트랜지스터를, 예를 들어 CMOS 이미지 센서의 화소 회로에 사용한 경우, 도 10의 제2 레이아웃과 마찬가지로, 글로벌 셔터형의 화소 회로에 적용할 수 있다. 종형 게이트 전극(1)을 사용한 종형 트랜지스터는, 포토다이오드부(71)의 전하를 읽어내는 전송 트랜지스터에 적용할 수 있고, 전하 축적부(74)는 전하를 일시 축적하는 메모리부로 할 수 있다. 제4 레이아웃은 제2 레이아웃과 비교하여, 전하 축적부(74)에 축적된 전하의 역류를, 보다 방지할 수 있다.
이상의 제1 내지 제4 레이아웃의 종형 트랜지스터에 있어서도, 상술한 종형 게이트 전극(1)을 가짐으로써, 기판 내의 깊은 위치에 형성된 포토다이오드부로부터, 전하를 보다 전송하기 쉽게 할 수 있다.
<8. 종형 게이트 전극의 변형예>
상술한 예에 있어서, 종형 게이트 전극(1)은 평면 전극부(11)와 매립 전극부(12)를 구비하고, 매립 전극부(12)는 대향 배치한 2개의 판상 전극을 Si 기판(2)의 기판면으로부터 소정의 깊이까지 형성한 매립 상부 전극(12B)과, 직사각형의 통 형상을 갖고, 통 형상의 내측을 공동으로 형성한 매립 하부 전극(12A)으로 구성되었다.
그러나, 매립 상부 전극(12B)과 매립 하부 전극(12A)의 구조는 상기에 한정되는 것은 아니다. 예를 들어, 매립 상부 전극(12B)이 2개의 판상 전극 구조가 아니라, 1개의 판상의 전극이어도 되고, 3개 또는 4개의 판상의 전극이어도 된다. 또한, 매립 하부 전극(12A)의 평면 형상이 직사각형의 통 형상일 필요는 없고, 예를 들어 직사각형의 네개의 코너부마다 L자로 분할되어도 된다. 즉, 매립 상부 전극(12B)보다도 매립 하부 전극(12A)의 변조도가 강화된 구조이면 되고, 평면으로 본 매립 하부 전극(12A)의 전극 면적이, 매립 상부 전극(12B)의 전극 면적보다도 크게 형성되면 된다. 이에 의해, 매립 하부 전극(12A)의 변조도가 강화되어, 기판 내의 깊은 위치에 형성된 포토다이오드부로부터, 전하를 보다 전송하기 쉽게 할 수 있다.
<9. 본 개시의 제2 실시 형태에 관한 종형 게이트 전극의 기본 구조>
이어서, 본 개시의 제2 실시 형태에 관한 종형 게이트 전극에 대하여 설명한다. 또한, 이하에서 설명하는 제2 실시 형태에 있어서, 상술한 제1 실시 형태와 공통되는 부분에 대해서는 동일한 부호를 부여하는 것으로 하고,, 그 부분의 설명은 적절히 생략한다.
도 13은, 본 개시의 제2 실시 형태에 관한 종형 게이트 전극의 기본 구조를 나타내는 도면이다.
도 13의 A는, 종형 게이트 전극의 단면도이며, 도 13의 B는, 도 13의 A의 Y-Y'선에 있어서의 종형 게이트 전극의 평면도이며, 도 13의 C는, 도 13의 A의 Z-Z'선에 있어서의 종형 게이트 전극의 평면도이다. 도 13에 있어서, 제1 실시 형태의 도 1의 A에서 나타낸 사시도는 생략되어 있지만, 도 13의 A의 단면도는, 제1 실시 형태의 도 1의 B와 마찬가지로, 도 1의 A의 X-X'선에 있어서의 단면도이다.
제2 실시 형태에 관한 종형 게이트 전극(1)은, 기판면보다 상측에 배치된 평면 전극부(11)와, 기판 내에 매립된 매립 전극부(12)를 갖는다. 매립 전극부(12)는 1점 쇄선보다 기판 심부측의 매립 하부 전극(12A)과, 1점 쇄선보다 기판면측의 매립 상부 전극(12B)으로 나뉜다. 매립 하부 전극(12A)은 평면으로 보아 내측이 공동인 직사각형의 통 형상으로 형성되고, 매립 상부 전극(12B)은 2개의 판상 전극을 대향하여 배치되어 있다.
따라서, 평면 전극부(11)와 매립 전극부(12)의 구조에 대해서는, 제2 실시 형태에 관한 종형 게이트 전극(1)은 상술한 제1 실시 형태와 동일하다. 한편, 제2 실시 형태에 관한 종형 게이트 전극(1)은, 매립 전극부(12)의 주변의 반도체층(Si 기판(2))에 소정의 도전형의 불순물 영역이 더 형성되는 점이, 상술한 제1 실시 형태와 다르다. 구체적으로는, 제2 실시 형태에서는, 도 13의 A 내지 C에 나타나는 바와 같이, 평면으로 보아, 매립 전극부(12)의 내측에, 제1 도전형의 불순물 영역(301)이 형성됨과 함께, 매립 전극부(12)의 외측에, 내측의 불순물 영역(301)과 반대인 제2 도전형의 불순물 영역(302)이 형성된다. 불순물 영역(302)은 도 13의 B 및 C에 나타나는 바와 같이, 평면으로 보아, 직사각형의 매립 전극부(12)의 외주를 둘러싸도록 형성되어 있다. 매립 전극부(12) 내측의 불순물 영역(301)의 불순물 농도는, 매립 전극부(12) 외측의 불순물 영역(302)의 불순물 농도보다도 고농도로 형성된다. 또한, 매립 전극부(12) 내측의 불순물 영역(301)의 불순물 농도는, 기판면에 가까울수록, 바꾸어 말하면 기판 깊이가 얕을수록, 고농도로 형성되어 있다.
<10. 제2 실시 형태에 관한 종형 게이트 전극의 제1 구성예>
도 14는, 도 13의 제2 실시 형태에 관한 종형 게이트 전극(1)의 보다 구체적인 제1 구성예를 나타내고 있다.
도 14의 A는, 제1 구성예의 종형 게이트 전극(1)의 단면도이며, 도 14의 B는, 도 13의 Y-Y'선에 있어서의 제1 구성예의 종형 게이트 전극(1)의 평면도이며, 도 14의 C는, 도 13의 Z-Z'선에 있어서의 제1 구성예의 종형 게이트 전극(1)의 평면도이다.
제1 구성예의 종형 게이트 전극(1)은, 신호 전하가 전자인 경우의 구성예를 나타내고 있다.
신호 전하가 전자인 경우, 매립 전극부(12)의 내측의 불순물 영역(301)은 N형의 불순물 영역(301N)으로 되어 있고, 매립 전극부(12)의 외측의 불순물 영역(302)은 P형의 불순물 영역(302P)으로 되어 있다.
N형의 불순물 영역(301N)은 매립 전극부(12)와 동일 정도의 깊이로 형성되고, 매립 전극부(12)보다도 깊게 형성되어도 되고, 매립 전극부(12)보다도 얕게 형성되어도 된다. 불순물 영역(301N)의 불순물 농도는, 기판면에 가까울수록, 바꾸어 말하면 기판 깊이가 얕을수록, 고농도로 형성되어 있다.
P형의 불순물 영역(302P)의 하단은, 매립 전극부(12)를 초과하지 않는 깊이로 되어 있고, 불순물 영역(302P)의 상단은, 일점 쇄선으로 표시되는 통 형상의 매립 하부 전극(12A)의 상단보다도 위(기판면에 가까움)이고, 불순물 영역(301N)의 상단보다도 아래의 (깊은) 위치로 되어 있다. 불순물 영역(302P)의 상단은, 예를 들어 2점 쇄선으로 표시되는, 매립 상부 전극(12B)의 깊이 방향의 중간 위치보다도 아래의 (깊은) 위치로 되어 있다. 매립 전극부(12)의 측벽 및 저면으로부터 소정의 깊이(두께) 영역에는, 제1 실시 형태와 마찬가지로, P형 불순물 영역에 의한 피닝 영역(62)이 형성되어 있다.
도 15는, N형의 불순물 영역(301N) 및 P형의 불순물 영역(302P) 각각의 적합한 불순물 농도를 설명하는 도면이다.
매립 전극부(12) 내측의 영역이며, 통 형상의 매립 하부 전극(12A)의 저면보다 아래(깊은)의 위치를 위치 X, 통 형상의 매립 하부 전극(12A)의 상단 부근, 바꾸어 말하면, 매립 하부 전극(12A)과 매립 상부 전극(12B)의 접속점 부근의 위치를 위치 Y, 기판면 근방의 위치를 위치 Z라 하고, 위치 Y와 동일한 깊이의 매립 전극부(12) 외측의 위치를 위치 Y'라 하자.
매립 하부 전극(12A)의 저면 근방의 위치 X의 불순물 농도를 기준으로 하여, 위치 Y의 불순물 농도를 위치 X의 불순물 농도의 2배 정도, 위치 Z의 불순물 농도를 위치 X의 불순물 농도의 5배 정도(위치 Y의 2.5배 정도)가 되도록 형성하는 것이 바람직하다. 또한, 위치 Y'의 불순물 농도는, 위치 X의 불순물 농도와 동일 정도, 바꾸어 말하면, 위치 Y의 불순물 농도가 위치 Y'의 2배 정도가 되도록 형성하는 것이 바람직하다. 예를 들어, 위치 X의 불순물 농도를 1.5E16[/cm3]으로 한 경우, 위치 Y'의 불순물 농도는 1.5E16[/cm3], 위치 Y의 불순물 농도는 3.0E16[/cm3], 위치 Z의 불순물 농도는 7.5E16[/cm3]이 된다.
도 16 및 도 17은, 제1 실시 형태와 제2 실시 형태의 종형 게이트 전극(1)에 의한 전계의 시뮬레이션 결과를 나타내는 도면이다.
도 16은, 제1 실시 형태에 관한 종형 게이트 전극(1)의 시뮬레이션 결과를 나타내고, 도 17은, 제2 실시 형태에 관한 종형 게이트 전극(1)의 시뮬레이션 결과를 나타내고 있다.
도 16 및 도 17 각각에 있어서, 한가운데의 B의 단면도에는, 매립 전극부(12) 주변의 등전위선(등전위면)이 도시되어 있고, 좌측의 A의 평면도는, 한가운데의 B의 단면도의 단면선을 파선으로 나타내고 있다. 우측의 C의 그래프는, 기판면을 기준(0.0)으로 한 기판 깊이 방향의 위치(기판 깊이 위치)에 있어서의 포텐셜을 나타내고 있다.
도 16의 C에 도시되는 제1 실시 형태에 있어서의 포텐셜 그래프는, 도 3의 B에서 나타낸 포텐셜 그래프와 동일하다.
도 16의 B 및 도 17의 B의 등전위선에 있어서, 타원의 파선으로 표시되는 매립 전극부(12) 내측의 영역의 전계에 주목한다. 도 16의 B 및 도 17의 B의 등전위선(311)은 동일한 전위이다. 타원의 파선으로 표시되는 영역 내의 전계를 비교하면, 도 16의 B의 제1 실시 형태와 비교하여, 도 17의 B의 제2 실시 형태에서는, 3개의 등전위선이 증가하고 있다. 3개의 등전위선간의 간격도 거의 균등하다. 이 전계의 차이는, 도 16의 C 및 도 17의 C의 포텐셜 그래프를 비교해도 판독할 수 있다. 도 16의 C의 제1 실시 형태의 포텐셜 그래프에서는, 매립 전극부(12)의 저부 부근의 포텐셜이 거의 일정(수평)으로 되어 있는 것에 비해, 도 17의 C의 제2 실시 형태의 포텐셜 그래프에서는, 포텐셜이 매립 전극부(12)의 상부(기판면)로부터 저부까지 일정한 기울기로 변화되고 있다.
이상과 같이, 제2 실시 형태에 관한 종형 게이트 전극(1)에 의하면, 매립 전극부(12)의 내측과 외측에, 도전형이 반대인 불순물 영역(301) 및 (302)(불순물 영역(301N)과 불순물 영역(302P))을 형성한 것에 의해, 매립 전극부(12)의 내측의 전계를, 신호 전하를 전송하기 쉬운 포텐셜 구배로 할 수 있다. 이에 의해, 기판 내의 깊은 위치에 형성된 포토다이오드부로부터의 신호 전하의 전송을 개선시킬 수 있다.
<11. 제2 실시 형태에 관한 종형 게이트 전극의 제조 방법>
이어서, 도 18을 참조하여, 제2 실시 형태에 관한 종형 게이트 전극(1)의 제조 방법에 대하여 설명한다. 도 18에서는, 도 14에서 나타낸 제1 구성예의 종형 게이트 전극(1)의 제조 방법을 설명한다. 도 18에서는, 도 8과 마찬가지로, 좌측에, 종형 게이트 전극(1) 형성 시의 단면도가 도시되고, 중앙에는, 매립 하부 전극(12A) 부분에 상당하는 평면도, 우측에는, 매립 상부 전극(12B) 부분에 상당하는 평면도가 도시된다.
제2 실시 형태에 관한 종형 게이트 전극(1)의 제조 방법은, 도중의 공정까지는, 도 8을 참조하여 설명한 제1 실시 형태에 관한 종형 게이트 전극(1)의 제조 방법과 동일하다. 구체적으로는, 도 8의 A의 공정으로부터 도 8의 G의 공정까지는, 제1 실시 형태에 관한 종형 게이트 전극(1)의 제조 방법과 동일하기 때문에, 도 8의 G의 단면도 및 평면도와 동일한 상태를 도 18의 A의 단면도 및 평면도에 나타내고, 동일 공정의 설명은 생략한다. 도 18의 A까지의 공정에 의해, Si 기판(2)에 개구부(61)가 형성되고, 개구부(61)의 측벽 및 저면에 대하여, 보론 등의 P형 이온을 이온 주입함으로써, 개구부(61)의 측벽 및 저면으로부터 소정의 깊이(두께) 영역에, 피닝 영역(62)이 형성되어 있다.
도 18의 A의 공정 후, 개구부(61)의 측벽 및 저면에 게이트 절연막(도시하지 않음)이 형성된 후, 도 18의 B에 나타나는 바와 같이, 개구부(61)의 내부에, 금속, 폴리실리콘 등의 도전 재료가 매립됨으로써, 매립 전극부(12)가 형성된다.
이어서, 도 18의 C에 나타나는 바와 같이, 매립 전극부(12)의 내측 Si 기판(2)(반도체층)에, 인 등의 N형 이온을 이온 주입함으로써, N형의 불순물 영역(301N)이 형성된다. 또한, 매립 전극부(12)의 외주부의 Si 기판(2)의 소정의 깊이에, 보론 등의 P형 이온을 이온 주입함으로써, P형의 불순물 영역(302P)이 형성된다. 불순물 영역(301N)과 불순물 영역(302P)은 어느 쪽을 먼저 형성해도 된다.
이어서, 매립 전극부(12) 이외의 Si 기판(2)의 기판면의 상면에 게이트 절연막(도시하지 않음)이 형성된 후, 도 18의 D에 나타나는 바와 같이, Si 기판(2)의 기판 상면에 매립 전극부(12)와 동일한 도전 재료를 패터닝함으로써 평면 전극부(11)가 형성되어, 도 13의 종형 게이트 전극(1)이 완성된다.
<12. 제2 실시 형태에 관한 종형 게이트 전극의 제2 구성예>
도 19는, 도 13의 제2 실시 형태에 관한 종형 게이트 전극(1)의 보다 구체적인 제2 구성예를 나타내고 있다.
도 19의 A는, 제2 구성예의 종형 게이트 전극(1)의 단면도이며, 도 19의 B는, 도 13의 Y-Y'선에 있어서의 제2 구성예의 종형 게이트 전극(1)의 평면도이며, 도 19의 C는, 도 13의 Z-Z'선에 있어서의 제2 구성예의 종형 게이트 전극(1)의 평면도이다.
제2 구성예의 종형 게이트 전극(1)은, 신호 전하가 정공인 경우의 구성예를 나타내고 있다.
신호 전하가 정공인 경우, 매립 전극부(12)의 내측의 불순물 영역(301)은 P형의 불순물 영역(301P)으로 되어 있고, 매립 전극부(12)의 외측의 불순물 영역(302)은 N형의 불순물 영역(302N)으로 되어 있다.
P형의 불순물 영역(301P)은 매립 전극부(12)와 동일 정도의 깊이로 형성되고, 매립 전극부(12)보다도 깊게 형성되어도 되고, 매립 전극부(12)보다도 얕게 형성되어도 된다. 불순물 영역(301P)의 불순물 농도는, 기판면에 가까울수록, 바꾸어 말하면 기판 깊이가 얕을수록, 고농도로 형성되어 있다.
N형의 불순물 영역(302N)의 하단은, 매립 전극부(12)를 초과하지 않는 깊이로 되어 있고, 불순물 영역(302N)의 상단은, 일점 쇄선으로 표시되는 통 형상의 매립 하부 전극(12A)의 상단보다도 위(기판면에 가까움)이며, 불순물 영역(301P)의 상단보다도 아래의 (깊은) 위치로 되어 있다. 불순물 영역(302N)의 상단은, 예를 들어 2점 쇄선으로 표시되는, 매립 상부 전극(12B)의 깊이 방향의 중간 위치보다도 아래의 (깊은) 위치로 되어 있다. P형의 불순물 영역(301P) 및 N형의 불순물 영역(302N) 각각의 적합한 불순물 농도는, 도 15에서 설명한 제1 구성예와 마찬가지이다. 매립 전극부(12)의 측벽 및 저면으로부터 소정의 깊이(두께) 영역에는, 제1 실시 형태와 마찬가지로 피닝 영역(62)이 형성되지만, 신호 전하가 정공인 경우, 피닝 영역(62)은 N형 불순물 영역으로 형성된다.
<13. 제2 실시 형태에 관한 종형 게이트 전극의 제3 구성예>
도 20은, 도 13의 제2 실시 형태에 관한 종형 게이트 전극(1)의 보다 구체적인 제3 구성예를 나타내고 있다.
도 20의 A는, 제3 구성예의 종형 게이트 전극(1)의 단면도이며, 도 20의 B는, 도 13의 Y-Y'선에 있어서의 제3 구성예의 종형 게이트 전극(1)의 평면도이며, 도 20의 C는, 도 13의 Z-Z'선에 있어서의 제3 구성예의 종형 게이트 전극(1)의 평면도이다.
제3 구성예의 종형 게이트 전극(1)은, 도 14에 나타낸 제1 구성예의 종형 게이트 전극(1)과 비교하여, 통 형상의 매립 하부 전극(12A)의 평면 형상이 변경되어 있다. 구체적으로는, 매립 하부 전극(12A)의 평면 형상이, 도 14의 제1 구성예에서는 직사각형으로 되어 있었지만, 도 20의 제3 구성예에서는 원형으로 형성되어 있다. 통 형상의 매립 하부 전극(12A)과 평면 전극부(11)를 접속하는 매립 상부 전극(12B)의 평면 형상은, 매립 하부 전극(12A)의 원형의 평면 형상에 맞게, 도 14의 제1 구성예보다도 종횡비가 작은 직사각형으로 변경되어 있다. 제3 구성예의 기타 구성은, 도 14에 나타낸 제1 구성예와 마찬가지이다.
도 20의 예에서는, 통 형상의 매립 하부 전극(12A)의 평면 형상을 원형으로 하였지만, 타원형으로 해도 된다.
<14. 제2 실시 형태에 관한 종형 게이트 전극의 제4 구성예>
도 21은, 도 13의 제2 실시 형태에 관한 종형 게이트 전극(1)의 보다 구체적인 제4 구성예를 나타내고 있다.
도 21의 A는, 제4 구성예의 종형 게이트 전극(1)의 단면도이며, 도 21의 B는, 도 13의 Y-Y'선에 있어서의 제4 구성예의 종형 게이트 전극(1)의 평면도이며, 도 21의 C는, 도 13의 Z-Z'선에 있어서의 제4 구성예의 종형 게이트 전극(1)의 평면도이다.
제4 구성예의 종형 게이트 전극(1)은, 도 14에 나타낸 제1 구성예의 종형 게이트 전극(1)과 비교하여, 통 형상의 매립 하부 전극(12A)의 평면 형상이 변경되어 있다. 구체적으로는, 매립 하부 전극(12A)의 평면 형상이, 도 14의 제1 구성예에서는 직사각형으로 되어 있었지만, 도 21의 제4 구성예에서는 팔각형으로 형성되어 있다. 통 형상의 매립 하부 전극(12A)과 평면 전극부(11)를 접속하는 매립 상부 전극(12B)의 평면 형상은, 매립 하부 전극(12A)의 팔각형의 평면 형상에 맞게, 도 14의 제1 구성예보다도 종횡비가 작은 직사각형으로 변경되어 있다. 제4 구성예의 기타 구성은, 도 14에 나타낸 제1 구성예와 마찬가지이다.
도 21의 예에서는, 통 형상의 매립 하부 전극(12A)의 평면 형상을 팔각형으로 하였지만, 팔각형 이외의 다각형으로 해도 된다.
<15. 제2 실시 형태에 관한 종형 게이트 전극의 정리>
상술한 제2 실시 형태에 관한 종형 게이트 전극(1)은, 평면 전극부(11)와 매립 전극부(12)를 구비하고, 평면으로 보아, 매립 전극부(12)의 내측에 형성된 제1 도전형의 불순물 영역(제1 불순물 영역)(301)과, 매립 전극부(12)의 외측에 형성된 제1 도전형과 반대인 제2 도전형의 불순물 영역(제2 불순물 영역)(302)을 포함한다. 매립 전극부(12) 내측의 불순물 영역(301)의 불순물 농도는, 매립 전극부(12) 외측의 불순물 영역(302)의 불순물 농도보다도 고농도로 형성된다. 또한, 매립 전극부(12) 내측의 불순물 영역(301)의 불순물 농도는, 기판면에 가까울수록, 바꾸어 말하면 기판 깊이가 얕을수록, 고농도로 형성되어 있다.
제2 실시 형태에 의하면, 제1 실시 형태보다도 더욱, 매립 전극부(12)의 내측의 전계를, 신호 전하를 전송하기 쉬운 포텐셜 구배로 할 수 있고, 기판 내의 깊은 위치에 형성된 포토다이오드부로부터의 신호 전하의 전송을 개선시킬 수 있다.
제2 실시 형태에 관한 종형 게이트 전극(1)은, 제1 실시 형태의 종형 게이트 전극(1)의 구조에, 제1 도전형의 불순물 영역(301)과 제2 도전형의 불순물 영역(302)을 추가한 구조이다. 그 때문에, 제1 실시 형태에서 설명한 Si 기판(2)의 구성, Si 기판(2)의 기판면(42), 매립 전극부(12)의 제1면(43) 및 제2면(44)의 면 방위의 구성에 대해서, 제2 실시 형태에 관한 종형 게이트 전극(1)에 있어서도 마찬가지로 적용할 수 있다. 또한, 제2 실시 형태에 관한 종형 게이트 전극(1)에 있어서도, 도 9 내지 도 12를 참조하여 설명한 각 종형 트랜지스터의 레이아웃을 적용할 수 있다.
<16. 고체 촬상 소자에의 적용예>
본 개시의 기술은, 종형 트랜지스터를 사용한 반도체 집적 회로를 갖는 반도체 장치 전반에 대하여 적용 가능하다. 본 개시의 기술을 적용한 반도체 장치의 일례로서, 예를 들어 각 화소에, 광전 변환부로서의 포토다이오드부와, 포토다이오드부에서 생성된 전하를 전송하는 트랜지스터를 적어도 구비하는 고체 촬상 소자에 적용할 수 있다.
도 22는, 본 개시의 기술을 적용한 고체 촬상 소자의 개략 구성을 나타내고 있다.
도 22에 도시되는 고체 촬상 소자(100)는, 반도체로서 예를 들어 실리콘(Si)을 사용한 반도체 기판(112)에, 화소(102)가 2차원 어레이상으로 배열된 화소 어레이부(103)와, 그 주변의 주변 회로부를 가지고 구성된다. 주변 회로부에는, 수직 구동 회로(104), 칼럼 신호 처리 회로(105), 수평 구동 회로(106), 출력 회로(107), 제어 회로(108) 등이 포함된다.
화소 어레이부(103) 내의 각 화소(102)는, 예를 들어 광전 변환부로서의 포토다이오드부와, 플로팅 디퓨젼(부유 확산 영역)과, 복수의 화소 트랜지스터를 갖고 있다. 복수의 화소 트랜지스터는, 예를 들어 전송 트랜지스터, 선택 트랜지스터, 리셋 트랜지스터 및 증폭 트랜지스터의 4개의 MOS 트랜지스터로 구성된다. 각 화소(102)에 배치되는 전송 트랜지스터로서, 상술한 종형 게이트 전극(1)을 갖는 종형 트랜지스터를 채용할 수 있다.
화소(102)는 공유 화소 구조로 할 수도 있다. 이 공유 화소 구조는, 복수의 포토다이오드부와, 복수의 전송 트랜지스터와, 공유되는 1개의 플로팅 디퓨젼(부유 확산 영역)과, 공유되는 1개씩의 다른 화소 트랜지스터로 구성된다. 즉, 공유 화소 구조에서는, 복수의 단위 화소를 구성하는 포토다이오드 및 전송 트랜지스터가, 다른 1개씩의 화소 트랜지스터를 공유하여 구성된다. 이 경우도, 단위 화소에 배치되는 전송 트랜지스터로서, 상술한 종형 게이트 전극(1)을 갖는 종형 트랜지스터를 채용할 수 있다.
제어 회로(108)는 입력 클럭과, 동작 모드 등을 지령하는 데이터를 수취하고, 또한 고체 촬상 소자(100)의 내부 정보 등의 데이터를 출력한다. 즉, 제어 회로(108)는 수직 동기 신호, 수평 동기 신호 및 마스터 클럭에 기초하여, 수직 구동 회로(104), 칼럼 신호 처리 회로(105) 및 수평 구동 회로(106) 등의 동작의 기준이 되는 클럭 신호나 제어 신호를 생성한다. 그리고, 제어 회로(108)는 생성된 클럭 신호나 제어 신호를, 수직 구동 회로(104), 칼럼 신호 처리 회로(105) 및 수평 구동 회로(106) 등으로 출력한다.
수직 구동 회로(104)는 예를 들어 시프트 레지스터에 의해 구성되고, 소정의 화소 구동 배선(110)을 선택하고, 선택된 화소 구동 배선(110)에 화소(102)를 구동하기 위한 펄스를 공급하고, 행 단위로 화소(102)를 구동한다. 즉, 수직 구동 회로(104)는 화소 어레이부(103)의 각 화소(102)를 행 단위로 순차 수직 방향으로 선택 주사하고, 각 화소(102)의 광전 변환부에 있어서 수광량에 따라서 생성된 신호 전하에 기초하는 화소 신호를, 수직 신호선(109)을 통하여 칼럼 신호 처리 회로(105)에 공급시킨다.
칼럼 신호 처리 회로(105)는 화소(102)의 열마다 배치되어 있고, 1행분의 화소(102)로부터 출력되는 신호를 화소열마다 노이즈 제거 등의 신호 처리를 행한다. 예를 들어, 칼럼 신호 처리 회로(105)는 화소 고유의 고정 패턴 노이즈를 제거하기 위한 CDS(Correlated Double Sampling: 상관 이중 샘플링) 및 AD 변환 등의 신호 처리를 행한다.
수평 구동 회로(106)는 예를 들어 시프트 레지스터에 의해 구성되고, 수평 주사 펄스를 순차 출력함으로써, 칼럼 신호 처리 회로(105)의 각각을 순번으로 선택하여, 칼럼 신호 처리 회로(105)의 각각으로부터 화소 신호를 수평 신호선(111)으로 출력시킨다.
출력 회로(107)는 칼럼 신호 처리 회로(105)의 각각으로부터 수평 신호선(111)을 통하여 순차로 공급되는 화소 신호에 대하여, 소정의 신호 처리를 행하여 출력한다. 출력 회로(107)는, 예를 들어 버퍼링만하는 경우도 있고, 흑색 레벨 조정, 열 변동 보정, 각종 디지털 신호 처리 등이 행해지는 경우도 있다. 입출력 단자(113)는 외부와 신호의 주고받기를 행한다.
이상과 같이 구성되는 고체 촬상 소자(100)는, CDS 처리와 AD 변환 처리를 행하는 칼럼 신호 처리 회로(105)가 화소열마다 배치된 칼럼 AD 방식이라고 불리는 CMOS 이미지 센서이다. 또한, 반도체 기판(112)의 화소 트랜지스터가 형성된 면과는 반대측의 이면측에서 입사광이 입사되는 이면 조사형의 CMOS 이미지 센서이다.
이러한 고체 촬상 소자(100)의 화소(102)의 전송 트랜지스터로서, 상술한 종형 게이트 전극(1)을 갖는 종형 트랜지스터를 채용 가능하다. 이에 의해, 종형 게이트 전극(1)의 선단부의 변조를 국소적으로 강화할 수 있고, 반도체 기판(112)의 보다 심부의 전하를 보다 전송하기 쉽게 할 수 있다.
<17. 전자 기기에의 적용예>
본 개시의 기술은, 디지털 스틸 카메라나 비디오 카메라 등의 촬상 장치나, 촬상 기능을 갖는 휴대 단말 장치나, 화상 판독부에 고체 촬상 소자를 사용하는 복사기 등, 화상 도입부(광전 변환부)에 고체 촬상 소자를 사용하는 전자 기기 전반에 대하여 적용 가능하다. 고체 촬상 소자는 원칩으로서 형성된 형태여도 되고, 촬상부와 신호 처리부 또는 광학계가 통합되어 패키징된 촬상 기능을 갖는 모듈 형태여도 된다.
도 23은, 본 개시의 기술을 적용한 전자 기기로서의, 촬상 장치의 구성예를 나타내는 블록도이다.
도 23의 촬상 장치(200)는, 렌즈군 등으로 이루어지는 광학부(201), 도 22의 고체 촬상 소자(100)의 구성이 채용되는 고체 촬상 소자(촬상 디바이스)(202), 및 카메라 신호 처리 회로인 DSP(Digital Signal Processor) 회로(203)를 구비한다. 또한, 촬상 장치(200)는 프레임 메모리(204), 표시부(205), 기록부(206), 조작부(207), 및 전원부(208)도 구비한다. DSP 회로(203), 프레임 메모리(204), 표시부(205), 기록부(206), 조작부(207) 및 전원부(208)는 버스 라인(209)을 통해 서로 접속되어 있다.
광학부(201)는 피사체로부터의 입사광(상광)을 도입하여 고체 촬상 소자(202)의 촬상면 상에 결상한다. 고체 촬상 소자(202)는 광학부(201)에 의해 촬상면 상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 출력한다. 이 고체 촬상 소자(202)로서, 도 22의 고체 촬상 소자(100), 즉, 전송 트랜지스터로서 종형 게이트 전극(1)을 갖는 종형 트랜지스터를 채용한 화소(102)를 갖는 고체 촬상 소자를 사용할 수 있다.
표시부(205)는, 예를 들어 액정 패널이나 유기 EL(Electro Luminescence) 패널 등의 패널형 표시 장치로 이루어지고, 고체 촬상 소자(202)에서 촬상된 동화상 또는 정지 화상을 표시한다. 기록부(206)는 고체 촬상 소자(202)에서 촬상된 동화상 또는 정지 화상을, 하드 디스크나 반도체 메모리 등의 기록 매체에 기록한다.
조작부(207)는 유저에 의한 조작 하에, 촬상 장치(200)가 갖는 각종 기능에 대하여 조작 지령을 발한다. 전원부(208)는 DSP 회로(203), 프레임 메모리(204), 표시부(205), 기록부(206) 및 조작부(207)의 동작 전원이 되는 각종 전원을, 이들 공급 대상에 대하여 적절히 공급한다.
상술한 바와 같이, 고체 촬상 소자(202)로서, 상술한 종형 게이트 전극(1)을 갖는 전송 트랜지스터를 각 화소에 구비하는 고체 촬상 소자(100)를 사용함으로써, 기판 내의 깊은 위치에 형성된 포토다이오드부로부터, 전하를 보다 전송하기 쉽게 할 수 있다. 따라서, 비디오 카메라나 디지털 스틸 카메라, 나아가 휴대 전화기 등의 모바일 기기용 카메라 모듈 등의 촬상 장치(200)에 있어서도, 촬상 화상의 고화질화를 도모할 수 있다.
또한, 본 개시에 관한 기술은, 가시광의 입사광량의 분포를 검지하여 화상으로서 촬상하는 고체 촬상 소자에의 적용에 한정되지 않고, 적외선이나 X선, 혹은 입자 등의 입사량의 분포를 화상으로서 촬상하는 고체 촬상 소자나, 광의의 의미로서, 압력이나 정전 용량 등, 다른 물리량의 분포를 검지하여 화상으로서 촬상하는 지문 검출 센서 등의 고체 촬상 소자(물리량 분포 검지 장치) 전반에 대하여 적용 가능하다.
<18. 내시경 수술 시스템에의 응용예>
본 개시에 관한 기술은 각종 제품에 응용할 수 있다. 예를 들어, 본 개시에 관한 기술은 내시경 수술 시스템에 적용되어도 된다.
도 24는, 본 개시에 관한 기술(본 기술)이 적용될 수 있는 내시경 수술 시스템의 개략적인 구성의 일례를 나타내는 도면이다.
도 24에서는, 시술자(의사)(11131)가 내시경 수술 시스템(11000)을 사용하여, 환자 베드(11133) 상의 환자(11132)에 수술을 행하고 있는 모습이 도시되어 있다. 도시한 바와 같이, 내시경 수술 시스템(11000)은 내시경(11100)과, 기복 튜브(11111)나 에너지 처치구(11112) 등의, 기타 수술 도구(11110)와, 내시경(11100)을 지지하는 지지암 장치(11120)와, 내시경 하 수술을 위한 각종 장치가 탑재된 카트(11200)로 구성된다.
내시경(11100)은, 선단으로부터 소정의 길이의 영역이 환자(11132)의 체강 내에 삽입되는 경통(11101)과, 경통(11101)의 기단에 접속되는 카메라 헤드(11102)로 구성된다. 도시하는 예에서는, 경성의 경통(11101)을 갖는 소위 경성 거울로서 구성되는 내시경(11100)을 도시하고 있지만, 내시경(11100)은 연성의 경통을 갖는 소위 연성 거울로서 구성되어도 된다.
경통(11101)의 선단에는, 대물 렌즈가 끼워 넣어진 개구부가 마련되어 있다. 내시경(11100)에는 광원 장치(11203)가 접속되어 있고, 당해 광원 장치(11203)에 의해 생성된 광이, 경통(11101)의 내부에 연장 설치되는 라이트 가이드에 의해 당해 경통의 선단까지 도광되어, 대물 렌즈를 통해 환자(11132)의 체강 내 관찰 대상을 향해 조사된다. 또한, 내시경(11100)은 직시경이어도 되고, 사시경 또는 측시경이어도 된다.
카메라 헤드(11102)의 내부에는 광학계 및 촬상 소자가 마련되어 있고, 관찰 대상으로부터의 반사광(관찰광)은 당해 광학계에 의해 당해 촬상 소자에 집광된다. 당해 촬상 소자에 의해 관찰광이 광전 변환되어, 관찰광에 대응하는 전기 신호, 즉 관찰상에 대응하는 화상 신호가 생성된다. 당해 화상 신호는 RAW 데이터로서 카메라 콘트롤 유닛(CCU: Camera Control Unit)(11201)에 송신된다.
CCU(11201)는 CPU(Central Processing Unit)나 GPU(Graphics Processing Unit) 등으로 구성되고, 내시경(11100) 및 표시 장치(11202)의 동작을 통괄적으로 제어한다. 또한, CCU(11201)는 카메라 헤드(11102)로부터 화상 신호를 수취하고, 그 화상 신호에 대하여, 예를 들어 현상 처리(디모자이크 처리) 등의, 당해 화상 신호에 기초하는 화상을 표시하기 위한 각종 화상 처리를 실시한다.
표시 장치(11202)는 CCU(11201)로부터의 제어에 의해, 당해 CCU(11201)에 의해 화상 처리가 실시된 화상 신호에 기초하는 화상을 표시한다.
광원 장치(11203)는, 예를 들어 LED(Light Emitting Diode) 등의 광원으로 구성되고, 수술부 등을 촬영할 때의 조사광을 내시경(11100)에 공급한다.
입력 장치(11204)는 내시경 수술 시스템(11000)에 대한 입력 인터페이스이다. 유저는 입력 장치(11204)를 통해, 내시경 수술 시스템(11000)에 대하여 각종 정보의 입력이나 지시 입력을 행할 수 있다. 예를 들어, 유저는 내시경(11100)에 의한 촬상 조건(조사광의 종류, 배율 및 초점 거리 등)을 변경하는 취지의 지시 등을 입력한다.
처치구 제어 장치(11205)는 조직의 소작, 절개 또는 혈관의 밀봉 등을 위한 에너지 처치구(11112)의 구동을 제어한다. 기복 장치(11206)는 내시경(11100)에 의한 시야의 확보 및 시술자의 작업 공간의 확보의 목적으로, 환자(11132)의 체강을 팽창시키기 위해서, 기복 튜브(11111)를 통해 당해 체강 내에 가스를 보낸다. 레코더(11207)는 수술에 관한 각종 정보를 기록 가능한 장치이다. 프린터(11208)는 수술에 관한 각종 정보를, 텍스트, 화상 또는 그래프 등 각종 형식으로 인쇄 가능한 장치이다.
또한, 내시경(11100)에 수술부를 촬영할 때의 조사광을 공급하는 광원 장치(11203)는, 예를 들어 LED, 레이저 광원 또는 이들의 조합에 의해 구성되는 백색 광원으로 구성할 수 있다. RGB 레이저 광원의 조합에 의해 백색 광원이 구성되는 경우에는, 각 색(각 파장)의 출력 강도 및 출력 타이밍을 고정밀도로 제어할 수 있기 때문에, 광원 장치(11203)에 있어서 촬상 화상의 화이트 밸런스의 조정을 행할 수 있다.
또한, 이 경우에는, RGB 레이저 광원 각각으로부터의 레이저광을 시분할로 관찰 대상에 조사하고, 그 조사 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자 구동을 제어함으로써, RGB 각각에 대응한 화상을 시분할로 촬상하는 것도 가능하다. 당해 방법에 의하면, 당해 촬상 소자에 컬러 필터를 마련하지 않아도, 컬러 화상을 얻을 수 있다.
또한, 광원 장치(11203)는, 출력하는 광의 강도를 소정의 시간마다 변경하도록 그 구동이 제어되어도 된다. 그 광의 강도의 변경의 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자 구동을 제어하여 시분할로 화상을 취득하고, 그 화상을 합성함으로써, 소위 흑색 뭉개짐 및 화이트홀이 없는 고다이내믹 레인지의 화상을 생성할 수 있다.
또한, 광원 장치(11203)는 특수 광 관찰에 대응한 소정의 파장 대역의 광을 공급 가능하도록 구성되어도 된다. 특수 광 관찰에서는, 예를 들어 체조직에 있어서의 광의 흡수의 파장 의존성을 이용하여, 통상의 관찰 시에 있어서의 조사광(즉, 백색광)에 비해 협대역의 광을 조사함으로써, 점막 표층의 혈관 등의 소정의 조직을 고콘트라스트로 촬영하는, 소위 협대역 광 관찰(Narrow Band Imaging)이 행해진다. 혹은, 특수 광 관찰에서는, 여기광을 조사함으로써 발생하는 형광에 의해 화상을 얻는 형광 관찰이 행해져도 된다. 형광 관찰에서는, 체조직에 여기광을 조사하여 당해 체조직으로부터의 형광을 관찰하는 것(자가 형광 관찰), 또는 인도시아닌 그린(ICG) 등의 시약을 체조직에 국주(局注)함과 함께 당해 체조직에 그 시약의 형광 파장에 대응한 여기광을 조사하여 형광상을 얻는 것 등을 행할 수 있다. 광원 장치(11203)는 이러한 특수 광 관찰에 대응한 협대역 광 및/또는 여기광을 공급 가능하도록 구성될 수 있다.
도 25는, 도 24에 나타내는 카메라 헤드(11102) 및 CCU(11201)의 기능 구성의 일례를 나타내는 블록도이다.
카메라 헤드(11102)는 렌즈 유닛(11401)과, 촬상부(11402)와, 구동부(11403)과, 통신부(11404)와, 카메라 헤드 제어부(11405)를 갖는다. CCU(11201)는 통신부(11411)와, 화상 처리부(11412)와, 제어부(11413)를 갖는다. 카메라 헤드(11102)와 CCU(11201)는 전송 케이블(11400)에 의해 서로 통신 가능하게 접속되어 있다.
렌즈 유닛(11401)은 경통(11101)과의 접속부에 마련되는 광학계이다. 경통(11101)의 선단으로부터 도입된 관찰광은, 카메라 헤드(11102)까지 도광되어, 당해 렌즈 유닛(11401)에 입사한다. 렌즈 유닛(11401)은, 줌렌즈 및 포커스 렌즈를 포함하는 복수의 렌즈가 조합되어 구성된다.
촬상부(11402)는 촬상 소자로 구성된다. 촬상부(11402)를 구성하는 촬상 소자는, 1개(소위 단판식)여도 되고, 복수(소위 다판식)여도 된다. 촬상부(11402)가 다판식으로 구성되는 경우에는, 예를 들어 각 촬상 소자에 의해 RGB 각각에 대응하는 화상 신호가 생성되어, 그들이 합성됨으로써 컬러 화상이 얻어져도 된다. 혹은, 촬상부(11402)는 3D(Dimensional) 표시에 대응하는 우안용 및 좌안용의 화상 신호를 각각 취득하기 위한 1대의 촬상 소자를 갖도록 구성되어도 된다. 3D 표시가 행해짐으로써, 시술자(11131)는 수술부에 있어서의 생체 조직의 깊이를 보다 정확하게 파악하는 것이 가능해진다. 또한, 촬상부(11402)가 다판식으로 구성되는 경우에는, 각 촬상 소자에 대응하여, 렌즈 유닛(11401)도 복수 계통 마련될 수 있다.
또한, 촬상부(11402)는 반드시 카메라 헤드(11102)에 마련되지는 않아도 된다. 예를 들어, 촬상부(11402)는 경통(11101)의 내부에, 대물 렌즈의 직후에 마련되어도 된다.
구동부(11403)는 액추에이터에 의해 구성되고, 카메라 헤드 제어부(11405)에서의 제어에 의해, 렌즈 유닛(11401)의 줌 렌즈 및 포커스 렌즈를 광축에 따라서 소정의 거리만큼 이동시킨다. 이에 의해, 촬상부(11402)에 의한 촬상 화상의 배율 및 초점이 적절히 조정될 수 있다.
통신부(11404)는 CCU(11201)와의 사이에서 각종 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11404)는 촬상부(11402)로부터 얻은 화상 신호를 RAW 데이터로서 전송 케이블(11400)을 통해 CCU(11201)에 송신한다.
또한, 통신부(11404)는 CCU(11201)로부터, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 수신하여, 카메라 헤드 제어부(11405)에 공급한다. 당해 제어 신호에는, 예를 들어 촬상 화상의 프레임 레이트를 지정하는 취지의 정보, 촬상 시의 노출값을 지정하는 취지의 정보, 그리고/또는 촬상 화상의 배율 및 초점을 지정하는 취지의 정보 등, 촬상 조건에 관한 정보가 포함된다.
또한, 상기 프레임 레이트나 노출값, 배율, 초점 등의 촬상 조건은, 유저에 의해 적절히 지정되어도 되고, 취득된 화상 신호에 기초하여 CCU(11201)의 제어부(11413)에 의해 자동적으로 설정되어도 된다. 후자의 경우에는, 소위 AE(Auto Exposure) 기능, AF(Auto Focus) 기능 및 AWB(Auto White Balance) 기능이 내시경(11100)에 탑재되어 있게 된다.
카메라 헤드 제어부(11405)는 통신부(11404)를 통해 수신한 CCU(11201)에서의 제어 신호에 기초하여, 카메라 헤드(11102)의 구동을 제어한다.
통신부(11411)는 카메라 헤드(11102)와의 사이에서 각종 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11411)는 카메라 헤드(11102)로부터, 전송 케이블(11400)을 통해 송신되는 화상 신호를 수신한다.
또한, 통신부(11411)는 카메라 헤드(11102)에 대하여 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 송신한다. 화상 신호나 제어 신호는 전기 통신이나 광통신 등에 의해 송신할 수 있다.
화상 처리부(11412)는 카메라 헤드(11102)로부터 송신된 RAW 데이터인 화상 신호에 대하여 각종 화상 처리를 실시한다.
제어부(11413)는 내시경(11100)에 의한 수술부 등의 촬상 및 수술부 등의 촬상에 의해 얻어지는 촬상 화상의 표시에 관한 각종 제어를 행한다. 예를 들어, 제어부(11413)는 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 생성한다.
또한, 제어부(11413)는 화상 처리부(11412)에 의해 화상 처리가 실시된 화상 신호에 기초하여, 수술부 등이 비친 촬상 화상을 표시 장치(11202)에 표시시킨다. 이 때, 제어부(11413)는 각종 화상 인식 기술을 사용하여 촬상 화상 내에 있어서의 각종 물체를 인식해도 된다. 예를 들어, 제어부(11413)는 촬상 화상에 포함되는 물체의 에지 형상이나 색 등을 검출함으로써, 겸자 등의 수술 도구, 특정한 생체 부위, 출혈, 에너지 처치구(11112)의 사용 시 미스트 등을 인식할 수 있다. 제어부(11413)는 표시 장치(11202)에 촬상 화상을 표시시킬 때, 그 인식 결과를 사용하여, 각종 수술 지원 정보를 당해 수술부의 화상에 중첩 표시시켜도 된다. 수술 지원 정보가 중첩 표시되어, 시술자(11131)에게 제시됨으로써, 시술자(11131)의 부담을 경감시키는 것이나, 시술자(11131)가 확실하게 수술을 진행시키는 것이 가능해진다.
카메라 헤드(11102) 및 CCU(11201)를 접속하는 전송 케이블(11400)은, 전기 신호의 통신에 대응한 전기 신호 케이블, 광 통신에 대응한 광 파이버, 또는 이들의 복합 케이블이다.
여기서, 도시하는 예에서는, 전송 케이블(11400)을 사용하여 유선으로 통신이 행해지고 있었지만, 카메라 헤드(11102)와 CCU(11201) 사이의 통신은 무선으로 행해져도 된다.
이상, 본 개시에 관한 기술이 적용될 수 있는 내시경 수술 시스템의 일례에 대하여 설명하였다. 본 개시에 관한 기술은 이상 설명한 구성 중, 카메라 헤드(11102)의 촬상부(11402)에 적용될 수 있다. 구체적으로는 촬상부(11402)로서, 종형 게이트 전극(1)을 갖는 종형 트랜지스터를 전송 트랜지스터로서 채용한 화소를 갖는 고체 촬상 소자를 적용할 수 있다. 촬상부(11402)에 본 개시에 관한 기술을 적용함으로써, 카메라 헤드(11102)를 소형화하면서도, 보다 선명한 수술부 화상을 얻을 수 있다.
또한, 여기에서는, 일례로서 내시경 수술 시스템에 대하여 설명했지만, 본 개시에 관한 기술은 그 밖에도, 예를 들어 현미경 수술 시스템 등에 적용되어도 된다.
<19. 이동체에의 응용예>
본 개시에 관한 기술은 각종 제품에 응용할 수 있다. 예를 들어, 본 개시에 관한 기술은 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 종류의 이동체에 탑재되는 장치로서 실현되어도 된다.
도 26은, 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성예를 나타내는 블록도이다.
차량 제어 시스템(12000)은 통신 네트워크(12001)를 통해 접속된 복수의 전자 제어 유닛을 구비한다. 도 26에 나타낸 예에서는, 차량 제어 시스템(12000)은 구동계 제어 유닛(12010), 보디계 제어 유닛(12020), 차밖 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040) 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로컴퓨터(12051), 음성 화상 출력부(12052) 및 차량 탑재 네트워크 I/F(interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은 각종 프로그램에 따라서 차량의 구동계에 관련되는 장치의 동작을 제어한다. 예를 들어, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구, 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
보디계 제어 유닛(12020)은 각종 프로그램에 따라서 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들어, 보디계 제어 유닛(12020)은 키리스 엔트리 시스템, 스마트키 시스템, 파워 윈도우 장치, 혹은 헤드 램프, 백 램프, 브레이크 램프, 방향 지시 등 또는 포그 램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 보디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 보디계 제어 유닛(12020)은 이들 전파 또는 신호의 입력을 접수하여, 차량의 도어록 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차밖 정보 검출 유닛(12030)은 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들어, 차밖 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차밖 정보 검출 유닛(12030)은 촬상부(12031)에 차밖의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차밖 정보 검출 유닛(12030)은 수신한 화상에 기초하여, 사람, 차, 장애물, 표지 또는 노면 상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 된다.
촬상부(12031)는 광을 수광하고, 그 광의 수광량에 따른 전기 신호를 출력하는 광 센서이다. 촬상부(12031)는 전기 신호를 화상으로서 출력할 수도 있고, 측거의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은, 가시광이어도 되고, 적외선 등의 비가시광이어도 된다.
차내 정보 검출 유닛(12040)은 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들어 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들어 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 기초하여, 운전자의 피로 정도 또는 집중 정도를 산출해도 되고, 운전자가 졸고 있지 않은지를 판별해도 된다.
마이크로컴퓨터(12051)는 차밖 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)으로 취득되는 차 내외의 정보에 기초하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표값을 연산하고, 구동계 제어 유닛(12010)에 대하여 제어 지령을 출력할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는 차량의 충돌 회피 혹은 충격 완화, 차간 거리에 기초하는 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는 차밖 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)으로 취득되는 차량의 주위 정보에 기초하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함으로써, 운전자의 조작에 따르지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는 차밖 정보 검출 유닛(12030)으로 취득되는 차밖의 정보에 기초하여, 보디계 제어 유닛(12020)에 대하여 제어 지령을 출력할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는 차밖 정보 검출 유닛(12030)으로 검지한 선행차 또는 대향차의 위치에 따라서 헤드 램프를 제어하고, 하이 빔을 로우 빔으로 전환하는 등의 방현을 도모하는 것을 목적으로 한 협조 제어를 행할 수 있다.
음성 화상 출력부(12052)는 차량의 탑승자 또는 차밖에 대하여 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치에 음성 및 화상 중 적어도 한쪽의 출력 신호를 송신한다. 도 26의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는, 예를 들어 온보드 디스플레이 및 헤드업 디스플레이 중 적어도 하나를 포함하고 있어도 된다.
도 27은, 촬상부(12031)의 설치 위치의 예를 나타내는 도면이다.
도 27에서는, 차량(12100)은 촬상부(12031)로서 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들어 차량(12100)의 프론트 노즈, 사이드 미러, 리어 범퍼, 백 도어 및 차 실내의 프론트 글래스의 상부 등의 위치에 마련된다. 프론트 노즈에 구비되는 촬상부(12101) 및 차 실내의 프론트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 촬상부(12101) 및 (12105)에서 취득되는 전방의 화상은, 주로 선행 차량, 또는 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 사용된다.
또한, 도 27에는, 촬상부(12101 내지 12104)의 촬영 범위의 일례가 도시되어 있다. 촬상 범위(12111)는 프론트 노즈에 마련된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는 각각 사이드 미러에 마련된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는 리어 범퍼 또는 백 도어에 마련된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들어, 촬상부(12101 내지 12104)에서 촬상된 화상 데이터를 중첩시킴으로써, 차량(12100)을 상방으로부터 본 부감 화상이 얻어진다.
촬상부(12101 내지 12104) 중 적어도 하나는, 거리 정보를 취득하는 기능을 갖고 있어도 된다. 예를 들어, 촬상부(12101 내지 12104) 중 적어도 하나는, 복수의 촬상 소자로 이루어지는 스테레오 카메라여도 되고, 위상차 검출용의 화소를 갖는 촬상 소자여도 된다.
예를 들어, 마이크로컴퓨터(12051)는 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에 있어서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함으로써, 특히 차량(12100)의 진행로 상에 있는 가장 가까운 입체물이고, 차량(12100)과 대략 동일한 방향으로 소정의 속도(예를 들어, 0km/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로컴퓨터(12051)는 선행차의 직전에 미리 확보해야 할 차간 거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함함)나 자동 가속 제어(추종 발진 제어도 포함함) 등을 행할 수 있다. 이렇게 운전자의 조작에 따르지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
예를 들어, 마이크로컴퓨터(12051)는 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 바탕으로, 입체물에 관한 입체물 데이터를, 2륜차, 보통 차량, 대형 차량, 보행자, 전주 등 기타 입체물로 분류하여 추출하고, 장애물의 자동 회피에 사용할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는 차량(12100)의 주변 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로컴퓨터(12051)는 각 장애물과의 충돌의 위험도를 나타내는 충돌 리스크를 판단하여, 충돌 리스크가 설정값 이상으로 충돌 가능성이 있는 상황일 때에는, 오디오 스피커(12061)나 표시부(12062)를 통해 드라이버에 경보를 출력하는 것이나, 구동계 제어 유닛(12010)을 통해 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.
촬상부(12101 내지 12104) 중 적어도 하나는, 적외선을 검출하는 적외선 카메라여도 된다. 예를 들어, 마이크로컴퓨터(12051)는 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지 여부를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들어 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에 있어서의 특징점을 추출하는 수순과, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지 여부를 판별하는 수순에 의해 행해진다. 마이크로컴퓨터(12051)가 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하여, 보행자를 인식하면, 음성 화상 출력부(12052)는 당해 인식된 보행자에 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는 보행자를 나타내는 아이콘 등을 원하는 위치에 표시하도록 표시부(12062)를 제어해도 된다.
이상, 본 개시에 관한 기술이 적용될 수 있는 차량 제어 시스템의 일례에 대하여 설명하였다. 본 개시에 관한 기술은 이상 설명한 구성 중, 촬상부(12031)에 적용될 수 있다. 구체적으로는 촬상부(12031)로서, 종형 게이트 전극(1)을 갖는 종형 트랜지스터를 전송 트랜지스터로서 채용한 화소를 갖는 고체 촬상 소자를 적용할 수 있다. 촬상부(12031)에 본 개시에 관한 기술을 적용함으로써, 소형화하면서도, 더욱 보기 쉬운 촬영 화상을 얻을 수 있거나, 거리 정보를 취득할 수 있다. 또한, 얻어진 촬영 화상이나 거리 정보를 사용하여, 드라이버의 피로를 경감시키거나, 드라이버나 차량의 안전도를 높이는 것이 가능해진다.
본 개시의 실시 형태는 상술한 실시 형태에 한정되는 것은 아니며, 본 개시의 기술 요지를 일탈하지 않는 범위에 있어서 다양한 변경이 가능하다.
상술한 예에서는, 전자를 신호 전하로 한 반도체 장치에 대하여 설명했지만, 본 개시에 관한 기술은 정공을 신호 전하로 하는 반도체 장치에도 적용할 수 있다. 이 경우, 반도체 기판 내의 각 반도체 영역의 도전형이 반대인 도전형으로 구성된다.
본 명세서에 기재된 효과는 어디까지나 예시이며 한정되는 것은 아니며, 본 명세서에 기재된 것 이외의 효과가 있어도 된다.
또한, 본 개시의 기술은 이하의 구성을 취할 수 있다.
(1)
수광량에 따른 전하를 생성하는 광전 변환부와,
상기 광전 변환부의 상기 전하를 소정의 전하 축적부에 전송하는 전송 트랜지스터
를 구비하고,
상기 전송 트랜지스터는 반도체 기판의 내부에 매립된 매립 전극부를 구비한 종형 게이트 전극을 갖고,
상기 매립 전극부는, 매립 상부 전극과, 상기 매립 상부 전극보다 기판 심부측에 배치되고, 평면으로 본 전극 면적이 상기 매립 상부 전극보다 크게 형성된 매립 하부 전극을 포함하는
반도체 장치.
(2)
상기 매립 하부 전극은 직사각형의 통 형상으로 형성되어 있는,
상기 (1)에 기재된 반도체 장치.
(3)
상기 매립 상부 전극은 대향 배치한 2개의 판상으로 형성되어 있는,
상기 (1) 또는 (2)에 기재된 반도체 장치.
(4)
상기 반도체 기판은 Si(100) 기판이며,
상기 매립 전극부의 측면에 접하는 상기 반도체 기판의 면 방위가 (110)면으로 구성되는,
상기 (1) 내지 (3) 중 어느 것에 기재된 반도체 장치.
(5)
상기 반도체 기판은 Si(100) 기판이며,
상기 매립 전극부의 측면에 접하는 상기 반도체 기판의 면 방위가 (100)면으로 구성되는,
상기 (1) 내지 (3) 중 어느 것에 기재된 반도체 장치.
(6)
상기 반도체 기판은 Si(111) 기판이며,
평면으로 보아 상기 매립 전극부의 긴 변측의 면에 접하는 상기 반도체 기판의 면 방위가 (112)면으로 구성되는,
상기 (1) 내지 (3) 중 어느 것에 기재된 반도체 장치.
(7)
상기 반도체 기판은 Si(111) 기판이며,
평면으로 보아 상기 매립 전극부의 긴 변측의 면에 접하는 상기 반도체 기판의 면 방위가 (110)면으로 구성되는,
상기 (1) 내지 (3) 중 어느 것에 기재된 반도체 장치.
(8)
상기 소정의 전하 축적부는 고농도 불순물 영역으로 구성되는,
상기 (1) 내지 (7) 중 어느 것에 기재된 반도체 장치.
(9)
상기 전송 트랜지스터의 평면 방향으로 인접하여 배치된 다른 트랜지스터를 더 구비하고,
상기 소정의 전하 축적부는 상기 전송 트랜지스터와 상기 다른 트랜지스터 사이에 형성되어 있는,
상기 (1) 내지 (7) 중 어느 것에 기재된 반도체 장치.
(10)
상기 전송 트랜지스터의 제1 방향으로 인접하여 배치된 인접 제1 트랜지스터와
상기 전송 트랜지스터의 상기 제1 방향과 반대측의 제2 방향으로 인접하여 배치된 인접 제2 트랜지스터
를 더 구비하고,
상기 소정의 전하 축적부의 전하는, 상기 인접 제1 트랜지스터에 의해 전송되거나, 또는 상기 인접 제2 트랜지스터에 의해 전송되도록 구성되는,
상기 (1) 내지 (7) 중 어느 것에 기재된 반도체 장치.
(11)
상기 전송 트랜지스터의 제1 방향으로 인접하여 배치된 인접 제1 트랜지스터와
상기 인접 제1 트랜지스터의 상기 제1 방향으로 인접하여 배치된 인접 제2 트랜지스터
를 더 구비하고,
상기 소정의 전하 축적부는 상기 인접 제1 트랜지스터와 상기 인접 제2 트랜지스터 사이에 형성되어 있는,
상기 (1) 내지 (7) 중 어느 것에 기재된 반도체 장치.
(12)
고체 촬상 소자이며,
상기 고체 촬상 소자의 각 화소가 상기 광전 변환부와 상기 전송 트랜지스터를 구비하는,
상기 (1) 내지 (11) 중 어느 것에 기재된 반도체 장치.
(13)
상기 전송 트랜지스터는 평면으로 보아, 상기 매립 전극부의 내측에 형성된 제1 도전형의 제1 불순물 영역과, 상기 매립 전극부의 외측에 형성된 상기 제1 도전형과 반대인 제2 도전형의 제2 불순물 영역을 포함하는,
상기 (1) 내지 (11) 중 어느 것에 기재된 반도체 장치.
(14)
상기 제1 도전형 및 상기 제2 도전형의 한쪽은 P형이며, 다른 쪽은 N형인,
상기 (13)에 기재된 반도체 장치.
(15)
상기 매립 하부 전극의 평면 형상은 원형 또는 타원형으로 형성되어 있는,
상기 (1) 내지 (14) 중 어느 것에 기재된 반도체 장치.
(16)
상기 매립 하부 전극의 평면 형상은 다각형으로 형성되어 있는,
상기 (1) 내지 (14) 중 어느 것에 기재된 반도체 장치.
(17)
광전 변환부에 있어서 수광량에 따라서 생성된 전하를 소정의 전하 축적부에 전송하는 전송 트랜지스터의 종형 게이트 전극으로서, 반도체 기판의 내부에 매립된 매립 전극부를 형성하고,
상기 매립 전극부는, 매립 상부 전극과, 상기 매립 상부 전극보다 기판 심부측에 배치되고, 평면으로 본 전극 면적이 상기 매립 상부 전극보다 크게 형성된 매립 하부 전극을 포함하는,
반도체 장치의 제조 방법.
(18)
상기 반도체 기판에 상기 매립 하부 전극의 개구부를 형성하고,
에피택셜 성장에 의해 상기 반도체 기판에 더 형성한 반도체층에 상기 매립 상부 전극의 개구부를 형성하고,
상기 매립 상부 전극 및 상기 매립 하부 전극의 개구부에 도전 재료를 매립함으로써, 상기 매립 전극부를 형성하는,
상기 (17)에 기재된 반도체 장치의 제조 방법.
(19)
상기 반도체 기판에 상기 매립 하부 전극의 개구부를 형성하고,
에피택셜 성장에 의해 상기 반도체 기판에 더 형성한 반도체층에 상기 매립 상부 전극의 개구부를 형성하고,
상기 매립 상부 전극 및 상기 매립 하부 전극의 개구부에 도전 재료를 매립함으로써, 상기 매립 전극부를 형성하고,
평면으로 보아, 상기 매립 전극부의 내측에 제1 도전형의 제1 불순물 영역을 형성하고, 상기 매립 전극부의 외측에 상기 제1 도전형과 반대인 제2 도전형의 제2 불순물 영역을 형성하는,
상기 (17)에 기재된 반도체 장치의 제조 방법.
(20)
수광량에 따른 전하를 생성하는 광전 변환부와,
상기 광전 변환부의 상기 전하를 소정의 전하 축적부에 전송하는 전송 트랜지스터
를 구비하고,
상기 전송 트랜지스터는 반도체 기판의 내부에 매립된 매립 전극부를 구비한 종형 게이트 전극을 갖고,
상기 매립 전극부는, 매립 상부 전극과, 상기 매립 상부 전극보다 기판 심부측에 배치되고, 평면으로 본 전극 면적이 상기 매립 상부 전극보다 크게 형성된 매립 하부 전극을 포함하는,
반도체 장치
를 구비하는 전자 기기.
1: 종형 게이트 전극
2: Si 기판
2A: Si 기판
2B: 실리콘층
11: 평면 전극부
12: 매립 전극부
12A: 매립 하부 전극
12B: 매립 상부 전극
21: 종형 게이트 전극
22: 평면 전극부
23: 매립 전극부
42: 기판면
43: 제1면
44: 제2면
61, 61A, 61B: 개구부
62: 피닝 영역
63: 산화실리콘
65: 도전 재료
71: 포토다이오드부
72: 전하 축적부
73: 게이트 전극
74: 전하 축적부
75 내지 78: 게이트 전극
100: 고체 촬상 소자
102: 화소
200: 촬상 장치
202: 고체 촬상 소자
301, 301N, 301P: 불순물 영역
302, 302N, 302P: 불순물 영역

Claims (20)

  1. 수광량에 따른 전하를 생성하는 광전 변환부와,
    상기 광전 변환부의 상기 전하를 소정의 전하 축적부에 전송하는 전송 트랜지스터
    를 구비하고,
    상기 전송 트랜지스터는 반도체 기판의 내부에 매립된 매립 전극부를 구비한 종형 게이트 전극을 갖고,
    상기 매립 전극부는, 매립 상부 전극과, 상기 매립 상부 전극보다 기판 심부측에 배치되고, 평면으로 본 전극 면적이 상기 매립 상부 전극보다 크게 형성된 매립 하부 전극을 포함하는,
    반도체 장치.
  2. 제1항에 있어서, 상기 매립 하부 전극은 직사각형의 통 형상으로 형성되어 있는,
    반도체 장치.
  3. 제1항에 있어서, 상기 매립 상부 전극은 대향 배치한 2개의 판상으로 형성되어 있는,
    반도체 장치.
  4. 제1항에 있어서, 상기 반도체 기판은 Si(100) 기판이며,
    상기 매립 전극부의 측면에 접하는 상기 반도체 기판의 면 방위가 (110)면으로 구성되는,
    반도체 장치.
  5. 제1항에 있어서,
    상기 반도체 기판은 Si(100) 기판이며,
    상기 매립 전극부의 측면에 접하는 상기 반도체 기판의 면 방위가 (100)면으로 구성되는,
    반도체 장치.
  6. 제1항에 있어서, 상기 반도체 기판은 Si(111) 기판이며,
    평면으로 보아 상기 매립 전극부의 긴 변측의 면에 접하는 상기 반도체 기판의 면 방위가 (112)면으로 구성되는,
    반도체 장치.
  7. 제1항에 있어서, 상기 반도체 기판은 Si(111) 기판이며,
    평면으로 보아 상기 매립 전극부의 긴 변측의 면에 접하는 상기 반도체 기판의 면 방위가 (110)면으로 구성되는,
    반도체 장치.
  8. 제1항에 있어서, 상기 소정의 전하 축적부는 고농도 불순물 영역으로 구성되는,
    반도체 장치.
  9. 제1항에 있어서, 상기 전송 트랜지스터의 평면 방향으로 인접하여 배치된 다른 트랜지스터를 더 구비하고,
    상기 소정의 전하 축적부는 상기 전송 트랜지스터와 상기 다른 트랜지스터 사이에 형성되어 있는,
    반도체 장치.
  10. 제1항에 있어서, 상기 전송 트랜지스터의 제1 방향으로 인접하여 배치된 인접 제1 트랜지스터와
    상기 전송 트랜지스터의 상기 제1 방향과 반대측의 제2 방향으로 인접하여 배치된 인접 제2 트랜지스터
    를 더 구비하고,
    상기 소정의 전하 축적부의 전하는, 상기 인접 제1 트랜지스터에 의해 전송되거나, 또는 상기 인접 제2 트랜지스터에 의해 전송되도록 구성되는,
    반도체 장치.
  11. 제1항에 있어서, 상기 전송 트랜지스터의 제1 방향으로 인접하여 배치된 인접 제1 트랜지스터와
    상기 인접 제1 트랜지스터의 상기 제1 방향으로 인접하여 배치된 인접 제2 트랜지스터
    를 더 구비하고,
    상기 소정의 전하 축적부는 상기 인접 제1 트랜지스터와 상기 인접 제2 트랜지스터 사이에 형성되어 있는,
    반도체 장치.
  12. 제1항에 있어서, 고체 촬상 소자이며,
    상기 고체 촬상 소자의 각 화소가 상기 광전 변환부와 상기 전송 트랜지스터를 구비하는,
    반도체 장치.
  13. 제1항에 있어서, 상기 전송 트랜지스터는 평면으로 보아, 상기 매립 전극부의 내측에 형성된 제1 도전형의 제1 불순물 영역과, 상기 매립 전극부의 외측에 형성된 상기 제1 도전형과 반대인 제2 도전형의 제2 불순물 영역을 포함하는,
    반도체 장치.
  14. 제13항에 있어서, 상기 제1 도전형 및 상기 제2 도전형의 한쪽은 P형이며, 다른 쪽은 N형인,
    반도체 장치.
  15. 제1항에 있어서, 상기 매립 하부 전극의 평면 형상은 원형 또는 타원형으로 형성되어 있는,
    반도체 장치.
  16. 제1항에 있어서, 상기 매립 하부 전극의 평면 형상은 다각형으로 형성되어 있는,
    반도체 장치.
  17. 광전 변환부에 있어서 수광량에 따라서 생성된 전하를 소정의 전하 축적부에 전송하는 전송 트랜지스터의 종형 게이트 전극으로서, 반도체 기판의 내부에 매립된 매립 전극부를 형성하고,
    상기 매립 전극부는, 매립 상부 전극과, 상기 매립 상부 전극보다 기판 심부측에 배치되고, 평면으로 본 전극 면적이 상기 매립 상부 전극보다 크게 형성된 매립 하부 전극을 포함하는,
    반도체 장치의 제조 방법.
  18. 제17항에 있어서, 상기 반도체 기판에 상기 매립 하부 전극의 개구부를 형성하고,
    에피택셜 성장에 의해 상기 반도체 기판에 더 형성한 반도체층에 상기 매립 상부 전극의 개구부를 형성하고,
    상기 매립 상부 전극 및 상기 매립 하부 전극의 개구부에 도전 재료를 매립함으로써, 상기 매립 전극부를 형성하는,
    반도체 장치의 제조 방법.
  19. 제17항에 있어서, 상기 반도체 기판에 상기 매립 하부 전극의 개구부를 형성하고,
    에피택셜 성장에 의해 상기 반도체 기판에 더 형성한 반도체층에 상기 매립 상부 전극의 개구부를 형성하고,
    상기 매립 상부 전극 및 상기 매립 하부 전극의 개구부에 도전 재료를 매립함으로써, 상기 매립 전극부를 형성하고,
    평면으로 보아, 상기 매립 전극부의 내측에 제1 도전형의 제1 불순물 영역을 형성하고, 상기 매립 전극부의 외측에 상기 제1 도전형과 반대인 제2 도전형의 제2 불순물 영역을 형성하는,
    반도체 장치의 제조 방법.
  20. 수광량에 따른 전하를 생성하는 광전 변환부와,
    상기 광전 변환부의 상기 전하를 소정의 전하 축적부에 전송하는 전송 트랜지스터
    를 구비하고,
    상기 전송 트랜지스터는 반도체 기판의 내부에 매립된 매립 전극부를 구비한 종형 게이트 전극을 갖고,
    상기 매립 전극부는, 매립 상부 전극과, 상기 매립 상부 전극보다 기판 심부측에 배치되고, 평면으로 본 전극 면적이 상기 매립 상부 전극보다 크게 형성된 매립 하부 전극을 포함하는
    반도체 장치
    를 구비하는 전자 기기.
KR1020237040739A 2021-06-11 2022-05-24 반도체 장치 및 그 제조 방법, 그리고 전자 기기 KR20240019093A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021097809 2021-06-11
JPJP-P-2021-097809 2021-06-11
PCT/JP2022/021180 WO2022259855A1 (ja) 2021-06-11 2022-05-24 半導体装置およびその製造方法、並びに電子機器

Publications (1)

Publication Number Publication Date
KR20240019093A true KR20240019093A (ko) 2024-02-14

Family

ID=84425878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237040739A KR20240019093A (ko) 2021-06-11 2022-05-24 반도체 장치 및 그 제조 방법, 그리고 전자 기기

Country Status (5)

Country Link
JP (1) JPWO2022259855A1 (ko)
KR (1) KR20240019093A (ko)
CN (1) CN117203769A (ko)
DE (1) DE112022003027T5 (ko)
WO (1) WO2022259855A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162788A (ja) 2015-02-27 2016-09-05 ソニー株式会社 撮像素子、撮像装置、並びに、製造装置および方法
JP2018148039A (ja) 2017-03-06 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI467751B (zh) * 2011-12-12 2015-01-01 Sony Corp A solid-state imaging device, a driving method of a solid-state imaging device, and an electronic device
JP2016136584A (ja) * 2015-01-23 2016-07-28 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP2018190797A (ja) * 2017-04-28 2018-11-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
KR102432861B1 (ko) * 2017-06-15 2022-08-16 삼성전자주식회사 거리 측정을 위한 이미지 센서
CN112119503B (zh) * 2018-06-15 2024-01-19 索尼半导体解决方案公司 摄像装置、摄像装置的制造方法和电子设备
JP2020009883A (ja) * 2018-07-06 2020-01-16 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距モジュール、および、電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162788A (ja) 2015-02-27 2016-09-05 ソニー株式会社 撮像素子、撮像装置、並びに、製造装置および方法
JP2018148039A (ja) 2017-03-06 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の製造方法

Also Published As

Publication number Publication date
JPWO2022259855A1 (ko) 2022-12-15
DE112022003027T5 (de) 2024-03-28
WO2022259855A1 (ja) 2022-12-15
CN117203769A (zh) 2023-12-08

Similar Documents

Publication Publication Date Title
KR102495391B1 (ko) 고체 촬상 장치 및 고체 촬상 장치의 제조 방법
WO2019159711A1 (ja) 撮像素子
KR102664630B1 (ko) 촬상 소자, 전자 기기
KR102679749B1 (ko) 촬상 장치 및 전자 기기
WO2021015009A1 (en) Solid-state imaging device and electronic apparatus
WO2021235101A1 (ja) 固体撮像装置
US12027538B2 (en) Imaging element and electronic apparatus
WO2021015011A1 (ja) 撮像装置
KR102664496B1 (ko) 촬상 소자, 전자 기기
KR20240037943A (ko) 촬상 장치
KR20240019093A (ko) 반도체 장치 및 그 제조 방법, 그리고 전자 기기
WO2024034411A1 (ja) 半導体装置およびその製造方法
WO2024154666A1 (ja) 半導体装置
WO2024057805A1 (ja) 撮像素子および電子機器
US20240258357A1 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic equipment
WO2021186911A1 (ja) 撮像装置及び電子機器
WO2024096095A1 (ja) 撮像素子、電子機器
WO2023017640A1 (ja) 撮像装置及び電子機器
WO2024154600A1 (ja) 半導体装置
US20230154948A1 (en) Imaging element and imaging device
KR20230157329A (ko) 촬상 소자 및 촬상 장치
US20230197752A2 (en) Image sensor and electronic device
KR20240038971A (ko) 촬상 장치 및 전자 기기
KR20230159401A (ko) 고체 촬상 장치 및 고체 촬상 장치의 제조 방법
KR20240058850A (ko) 광 검출 장치, 광 검출 장치의 제조 방법 및 전자 기기