CN117203769A - 半导体装置、半导体装置的制造方法和电子设备 - Google Patents

半导体装置、半导体装置的制造方法和电子设备 Download PDF

Info

Publication number
CN117203769A
CN117203769A CN202280030557.2A CN202280030557A CN117203769A CN 117203769 A CN117203769 A CN 117203769A CN 202280030557 A CN202280030557 A CN 202280030557A CN 117203769 A CN117203769 A CN 117203769A
Authority
CN
China
Prior art keywords
buried electrode
electrode
substrate
semiconductor device
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280030557.2A
Other languages
English (en)
Inventor
金安航大
大西健夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN117203769A publication Critical patent/CN117203769A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本公开涉及一种可以容易地传输基板内的深位置处的电荷的半导体装置、半导体装置的制造方法和电子设备。所述半导体装置包括：光电转换部，其根据接收光量生成电荷；和传输晶体管，其将所述光电转换部的电荷传输到预定的电荷累积部，其中所述传输晶体管具有纵型栅电极，所述纵型栅电极包括埋入在半导体基板的内部的埋入电极部，和所述埋入电极部包括上部埋入电极和下部埋入电极，所述下部埋入电极相对于所述上部埋入电极配置在基板深部侧，并且形成为在平面图中的电极面积大于所述上部埋入电极的电极面积。本公开可以适用于例如其中每个像素包括传输累积在光电二极管部中的电荷的传输晶体管的固态成像元件。

Description

半导体装置、半导体装置的制造方法和电子设备
技术领域
本公开涉及一种半导体装置、半导体装置的制造方法和电子设备，特别涉及一种可以更容易地传输基板内的深位置处的电荷的半导体装置、半导体装置的制造方法和电子设备。
背景技术
在CMOS图像传感器中，当电荷将要从光电二极管部传输到FD(浮动扩散)部时，通过使用纵型栅电极赋予纵向方向的电位梯度，存在能够从形成在半导体基板内的深位置处的光电二极管部读出电荷的技术。然而，由于纵型栅电极本身具有相同的电位，因此如果纵型栅电极的长度(基板深度方向上的长度)延伸，则难以生成深度方向上的电位梯度，并且难以读出电荷。
有鉴于此，例如，专利文献1提出了一种通过形成在半导体基板的深度方向上具有不同直径的多个纵型栅电极而赋予纵向方向的电位梯度来有效地将光电二极管部的电荷传输到FD部的技术。
另外，例如，专利文献2提出了一种通过形成栅极绝缘膜以使得其膜厚度朝向电荷的传输目的地逐渐减小而赋予纵向方向的电位梯度来有效地将光电二极管部的电荷传输到FD部的技术。
引文列表
专利文献1：JP 2016-162788A
专利文献2：JP 2018-148039A
发明内容
[技术问题]
根据专利文献1和专利文献2中提出的技术，可以赋予基板深度方向上的电位梯度。此时，关于基板内的较深位置处的电荷的传输，希望电极远端的调制增强。然而，使用常规的纵型栅电极结构不可能局部地增加远端处的调制。因此，电荷被传输的位置越深，电荷的传输越难。
有鉴于这种状况做出了本公开，其使得可以容易地传输基板内的深位置处的电荷。
[解决问题的方案]
根据本公开第一方面的半导体装置包括光电转换部，其根据接收光量生成电荷；和传输晶体管，其将所述光电转换部的电荷传输到预定的电荷累积部，其中所述传输晶体管具有纵型栅电极，所述纵型栅电极包括埋入在半导体基板的内部的埋入电极部，和所述埋入电极部包括上部埋入电极和下部埋入电极，所述下部埋入电极相对于所述上部埋入电极配置在基板深部侧，并且形成为在平面图中的电极面积大于所述上部埋入电极的电极面积。
根据本公开第二方面的半导体装置的制造方法包括形成埋入在半导体基板的内部的埋入电极部，作为传输晶体管的纵型栅电极，所述传输晶体管将由光电转换部根据接收光量生成的电荷传输到预定的电荷累积部，其中所述埋入电极部包括上部埋入电极和下部埋入电极，所述下部埋入电极相对于所述上部埋入电极配置在基板深部侧，并且形成为在平面图中的电极面积大于所述上部埋入电极的电极面积。
根据本公开第三方面的电子设备包括半导体装置，所述半导体装置包括光电转换部，其根据接收光量生成电荷；和传输晶体管，其将所述光电转换部的电荷传输到预定的电荷累积部，其中所述传输晶体管具有纵型栅电极，所述纵型栅电极包括埋入在半导体基板的内部的埋入电极部，和所述埋入电极部包括上部埋入电极和下部埋入电极，所述下部埋入电极相对于所述上部埋入电极配置在基板深部侧，并且形成为在平面图中的电极面积大于所述上部埋入电极的电极面积。
在本公开的第一至第三方面中，埋入在半导体基板的内部的埋入电极部被设置作为传输晶体管的纵型栅电极，所述传输晶体管将根据接收光量生成电荷的光电转换部的电荷传输到预定的电荷累积部，其中所述埋入电极部包括上部埋入电极和下部埋入电极，所述下部埋入电极相对于所述上部埋入电极配置在基板深部侧，并且形成为在平面图中的电极面积大于所述上部埋入电极的电极面积。
半导体装置和电子设备可以是独立的装置，或者可以是组入在其他装置中的模块。
附图说明
图1示出了根据本公开第一实施方案的纵型栅电极的基本结构的图。
图2示出了将通过与图1的纵型栅电极比较说明的作为比较例的纵型栅电极的结构的图。
图3示出了图1和图2的纵型栅电极的每一个的电位的图。
图4示出了图1的纵型栅电极的更具体的第一构成例的图。
图5示出了图1的纵型栅电极的更具体的第二构成例的图。
图6示出了图1的纵型栅电极的更具体的第三构成例的图。
图7示出了图1的纵型栅电极的更具体的第四构成例的图。
图8示出了用于说明图1的纵型栅电极的制造方法的图。
图9示出了图1的纵型栅电极的第一布局例的图。
图10示出了图1的纵型栅电极的第二布局例的图。
图11示出了图1的纵型栅电极的第三布局例的图。
图12示出了图1的纵型栅电极的第四布局例的图。
图13示出了根据本公开第二实施方案的纵型栅电极的基本结构的图。
图14示出了图13的纵型栅电极的更具体的第一构成例的图。
图15是用于说明埋入电极部周围的杂质区域的适合的杂质浓度的图。
图16示出了由根据第一实施方案的纵型栅电极形成的电场的模拟结果的图。
图17示出了由根据第二实施方案的纵型栅电极形成的电场的模拟结果的图。
图18示出了用于说明图14的纵型栅电极的制造方法的图。
图19示出了图13的纵型栅电极的更具体的第二构成例的图。
图20示出了图13的纵型栅电极的更具体的第三构成例的图。
图21示出了图13的纵型栅电极的更具体的第四构成例的图。
图22是示出根据本公开的技术适用的固态成像元件的示意性构成的框图。
图23是示出根据本公开的技术适用的作为电子设备的成像装置的构成例的框图。
图24是示出内窥镜手术***的示意性构成的示例的框图。
图25是示出摄像头和相机控制单元(CCU)的功能构成的示例的框图。
图26是示出车辆控制***的示意性构成的示例的框图。
图27是辅助说明车外信息检测单元和成像部的安装位置的示例的图。
具体实施方式
在下文中，将参照附图说明实施根据本公开的技术的形态(在下文中，称为实施方案)。将按以下顺序进行说明。
1.根据本公开第一实施方案的纵型栅电极的基本结构
2.根据第一实施方案的纵型栅电极的第一构成例
3.根据第一实施方案的纵型栅电极的第二构成例
4.根据第一实施方案的纵型栅电极的第三构成例
5.根据第一实施方案的纵型栅电极的第四构成例
6.根据第一实施方案的纵型栅电极的制造方法
7.纵型晶体管的布局例
8.纵型栅电极的变形例
9.根据本公开第二实施方案的纵型栅电极的基本结构
10.根据第二实施方案的纵型栅电极的第一构成例
11.根据第二实施方案的纵型栅电极的制造方法
12.根据第二实施方案的纵型栅电极的第二构成例
13.根据第二实施方案的纵型栅电极的第三构成例
14.根据第二实施方案的纵型栅电极的第四构成例
15.根据第二实施方案的纵型栅电极的概述
16.固态成像元件的适用例
17.电子设备的适用例
18.内窥镜手术***的应用例
19.移动体的应用例
注意，在以下说明中参照的附图中相同或相似的部分被给予相同或相似的附图标记，并适当地省略重复的说明。附图是示意图，并且厚度和平面尺寸之间的关系、各层厚度的比率等与实际情况不同。另外，在某些情况下，不同的图包括被示出为具有彼此不同的尺寸关系或比率的部分。
另外，以下说明中的诸如上下方向等方向的定义是仅仅用来便于说明的定义，并且不限制本公开的技术思想。例如，如果在被旋转90°之后观察对象物，则在对象物的说明中提及的上下方向被解释为左右方向，并且如果在被旋转180°之后观察对象物，则说明中提及的上下方向被解释为颠倒方向。
<1.根据本公开第一实施方案的纵型栅电极的基本结构>
图1示出了根据本公开第一实施方案的纵型栅电极的基本结构的图。
图1的A是示出根据本公开第一实施方案的纵型栅电极的整体结构的立体图，图1的B是沿着图1的A中的线X-X’截取的纵型栅电极的截面图。图1的C是沿着图1的B中的线Y-Y’截取的纵型栅电极的平面图，图1的D是沿着图1的B中的线Z-Z’截取的纵型栅电极的平面图。
图1的纵型栅电极1是连同未示出的漏电极和源电极一起包括在MOS晶体管(金属氧化物半导体场效应晶体管(MOS FET)中的纵型晶体管的栅电极。
如图1的A所示，纵型栅电极1形成在Si基板(硅基板)2中，其是使用硅(Si)作为半导体的半导体基板。例如，包括纵型栅电极1的纵型晶体管读出形成在Si基板2内的纵型栅电极1下方的光电二极管部的电荷，并将电荷传输到预定的电荷累积部。
如图1的B所示，纵型栅电极1具有配置在比Si基板2的表面(在下文中，也称为基板面)更上侧的平面电极部11和埋入在Si基板2的内部(在下文中，也称为“基板内”)的埋入电极部12。具有埋入电极部12的纵型栅电极1被构造为可以从形成在基板内的较深位置处的光电二极管部容易地读出电荷。
埋入电极部12包括两个单独的电极，即，相对于图1的B中的虚线在基板深部侧的下部埋入电极12A和相对于虚线在基板面侧的上部埋入电极12B。如图1的A-C所示，下部埋入电极12A是内部中空的矩形的筒状。如图1的A-D所示，上部埋入电极12B包括彼此面对的两个板状电极，并且连接基板顶面的平面电极部11与基板深部的下部埋入电极12A。
图2示出了作为比较例的纵型栅电极的结构的图，用于通过比较说明图1的纵型栅电极1的优点。
图2的A是示出根据比较例的纵型栅电极的整体结构的立体图，图2的B是沿着图2的A中的线X-X’截取的纵型栅电极的截面图。图2的C是沿着图2的B中的线Z-Z’截取的纵型栅电极的平面图。
如图2的B所示，图2的纵型栅电极21具有配置在比Si基板2的基板面更上侧的平面电极部22和埋入在基板内的埋入电极部23。
如图2的A-C所示，埋入电极部23包括彼此面对的两个板状电极，并且从平面电极部22朝向基板深部侧延伸。然而为了与图1的纵型栅电极1比较，图2的埋入电极部23具有彼此面对的两个板状电极，但是在某些情况下，埋入电极部23具有一个板状电极。
从与图2的纵型栅电极21的比较可以明显看出，图1的纵型栅电极1与图2的纵型栅电极21的不同之处在于，其具有形成为矩形的筒状的下部埋入电极12A。利用下部埋入电极12A，纵型栅电极1具有如下结构：其中筒状的下部埋入电极12A在埋入电极部12的远端部处围绕Si基板2的半导体层。因此，调制从筒状的下部埋入电极12A的四面作用于半导体层，并且可以局部地增加埋入电极部12的远端部处的调制。
图3是示出图1的纵型栅电极1和图2的纵型栅电极21的每一个的基板深度位置处的电位的图形。
图3的A是示出图2的纵型栅电极21的电位相对于Si基板2的基板深度位置的图形，图3的B是示出图1的纵型栅电极1相对于Si基板2的基板深度位置的图形。
图3的A和B中的图形的横轴表示相对于作为基准面(0.0)的基板面在基板深度方向上的位置(基板深度位置)，并且纵轴表示电位。另外，图3的A和B在图形内示出了电位模拟中的埋入电极部12和23的深度。
关注图3的A和B中由虚线圆圈包围的部分，即，埋入电极部12和23的底部附近的电位变化。在作为比较例的图2的纵型栅电极21中，如图3的A所示，电位在过了埋入电极部23的底部的位置处急剧下降。另一方面，在图1的纵型栅电极1中，如图3的B所示，即使在过了埋入电极部12的底部的位置处，电位也平缓变化，并且抑制了电位的急剧下降。换句话说，与图2的纵型栅电极21相比，形成在埋入电极部12的底部附近的电场增强。
以这种方式，图1的纵型栅电极1在最靠近形成在基板内的深位置处的光电二极管部的纵型栅电极的远端部处具有形成为矩形的筒状的下部埋入电极12A，其可以增加远端部处的调制度。因此，可以促进从形成在基板内的深位置处的光电二极管部的电荷的传输。
<2.根据第一实施例的纵型栅电极的第一构成例>
图4示出了根据图1的第一实施方案的纵型栅电极1的更具体的第一构成例。
图4的A是第一构成例的纵型栅电极1的立体图，图4的B是沿着图1中的线Y-Y’截取的第一构成例的纵型栅电极1的平面图，图4的C是沿着图1中的线Z-Z’截取的第一构成例的纵型栅电极1的平面图。
第一构成例是其中纵型栅电极1形成在用作Si基板2的Si(100)基板中的示例。因此，Si基板2的基板面42包括(100)面。
另外，在图4的第一构成例中，如图4的B和C所示，与埋入电极部12的第一面43和第二面44接触的Si基板2的面取向包括(110)面。这里，埋入电极部12的第一面43相当于图4的C中的上部埋入电极12B的矩形之中的长边侧的面。另一方面，埋入电极部12的第二面44相当于与第一面43正交的短边侧的面。
<3.根据第一实施方案的纵型栅电极的第二构成例>
图5示出了根据图1的第一实施方案的纵型栅电极1的更具体的第二构成例。
图5的A是第二构成例的纵型栅电极1的立体图，图5的B是沿着图1中的线Y-Y’截取的第二构成例的纵型栅电极1的平面图，图5的C是沿着图1中的线Z-Z’截取的第二构成例的纵型栅电极1的平面图。
类似于第一构成例，第二构成例也是其中通过使用Si(100)基板作为Si基板2来形成纵型栅电极1的示例。因此，Si基板2的基板面42包括(100)面。
另一方面，第二构成例与第一构成例的不同之处在于与埋入电极部12的第一面43和第二面44接触的Si基板2的面取向。具体地，在第二构成例中，与下部埋入电极12A和上部埋入电极12B的第一面43和第二面44接触的Si基板2的面取向包括(100)面。由于与使用相同的Si(100)基板的第一构成例相比可以减少界面状态，因此第二构成例是更优选的。
<4.根据第一实施方案的纵型栅电极的第三构成例>
图6示出了根据图1的第一实施方案的纵型栅电极1的更具体的第三构成例。
图6的A是第三构成例的纵型栅电极1的立体图，图6的B是沿着图1中的线Y-Y’截取的第三构成例的纵型栅电极1的平面图，图6的C是沿着图1中的线Z-Z’截取的第三构成例的纵型栅电极1的平面图。
第三构成例是其中纵型栅电极1形成在用作Si基板2的Si(111)基板中的示例。因此，Si基板2的基板面42包括(111)面。
此外，在第三构成例中，与埋入电极部12的第一面43接触的Si基板2的面取向包括(112)面，与第二面43接触的Si基板2的面取向包括(110)面。
<5.根据第一实施方案的纵型栅电极的第四构成例>
图7示出了根据图1的第一实施方案的纵型栅电极1的更具体的第四构成例。
图7的A是第四构成例的纵型栅电极1的立体图，图7的B是沿着图1中的线Y-Y’截取的第四构成例的纵型栅电极1的平面图，图7的C是沿着图1中的线Z-Z’截取的第四构成例的纵型栅电极1的平面图。
类似于第三构成例，第四构成例也是其中通过使用Si(111)基板作为Si基板2来形成纵型栅电极1的示例。因此，Si基板2的基板面42包括(111)面。
另一方面，在第四构成例中，与埋入电极部12的第一面43和第二面44接触的Si基板2的面取向与第三构成例中的取向相反。即，与埋入电极部12的第一面43接触的Si基板2的面取向是(110)面，并且与第二面44接触的Si基板2的面取向是(112)面。由于与使用相同的Si(111)基板的第三构成例相比可以减少界面状态，因此第四构成例是更优选的。
<6.根据第一实施方案的纵型栅电极的制造方法>
接下来，参照图8说明根据第一实施方案的纵型栅电极1的制造方法。在图8中，左侧示出了形成时的纵型栅电极1的截面图，中央示出了相当于下部埋入电极12A的部分的平面图，右侧示出了相当于上部埋入电极12B的部分的平面图。
首先，如图8的A所示，通过将将要形成下部埋入电极12A的Si基板2A的区域蚀刻至预定深度来形成开口部61A。开口部61A的平面形状是矩形的筒状。
接下来，如图8的B所示，通过将诸如硼等P型离子注入到形成在Si基板2A中的开口部61A的侧壁和底面上，在从开口部61A的侧壁和底面到预定深度(厚度)的区域中形成将要形成电荷传输沟道的钉扎区域62。
接下来，如图8的C所示，在形成在Si基板2A中的开口部61A中埋入氧化硅(SiO2)63等。注意，埋入在开口部61中的材料不限于氧化硅63，并且可以使用其他材料。
接下来，如图8的D所示，通过外延生长，在其中埋入氧化硅63的Si基板2A的顶面上额外层叠硅层2B。图1所示的Si基板2对应于Si基板2A和硅层2B的层叠体。图8的D的截面图中所示的虚线是Si基板2A和硅层2B之间的边界，并且对应于由图1的B中的虚线表示的下部埋入电极12A和上部埋入电极12B之间的边界。
接下来，如图8的E所示，通过蚀刻将要形成上部埋入电极12B的硅层2B中的区域直到露出氧化硅63，来形成开口部61B。形成开口部61B的区域是相当于形成在Si基板2A中的矩形的开口部61A的两个相对边的区域。
接下来，如图8的F所示，例如，通过HF处理去除埋入在Si基板2A的开口部61A中的氧化硅63。形成在Si基板2A中的开口部61A和形成在硅层2B中的开口部61B被统称为开口部61。
接下来，如图8的G所示，通过在开口部61的侧壁和底面上注入诸如硼等P型离子，在从开口部61的侧壁和底面到预定深度(厚度)的区域中再次形成钉扎区域62。
接下来，在开口部61的侧壁和底面以及Si基板2的基板顶面上形成栅极绝缘膜(未示出)之后，如图8的H所示，通过在开口部61的内部和Si基板2的基板顶面上埋入诸如金属或多晶硅等导电材料65来完成纵型栅电极1。
在上述纵型栅电极1的第一构成例和第二构成例的情况下，在上述纵型栅电极1的制造方法中，Si基板2的基板面被形成为具有(100)面。于是，纵型栅电极1被形成为具有以下配置：其中与埋入电极部12的第一面43和第二面44接触的Si基板2的面取向是第一构成例中的(110)面和第二构成例中的(100)面。
另一方面，在上述纵型栅电极1的第三构成例和第四构成例的情况下，Si基板2的基板面被形成为具有(111)面。于是，纵型栅电极1被形成为具有以下配置：其中与埋入电极部12的第一面43接触的Si基板2的面取向是第三构成例中的(112)面和第四构成例中的(110)面。此时，与埋入电极部12的第二面44接触的Si基板2的面取向是第三构成例中的(110)面和第四构成例中的(112)面。
在上述纵型栅电极1的制造方法中，在Si基板2A中形成与下部埋入电极12A对应的开口部61A之后，通过外延生长形成硅层2B，并且在形成的硅层2B中形成与上部埋入电极12B对应的开口部61B。以这种方式，通过以开口部61A和开口部61B的两个阶段形成埋入电极部12的开口部61，可以抑制埋入电极部12的深度方向上的变化。
<7.纵型晶体管的布局例>
参照图9至图12说明使用根据第一实施方案的纵型栅电极1的纵型晶体管的布局例。在图9至图12的每一个中，左侧的A示出了立体图，右侧的B示出了平面图。
图9示出了使用根据第一实施方案的纵型栅电极1的纵型晶体管的第一布局例。
在图9的第一布局例中，光电二极管部71形成在纵型栅电极1的下侧(在Si基板2的深度方向上)。光电二极管部71根据从作为与纵型栅电极1的形成面相对面的Si基板2的背面引入的入射光的接收光量来生成并累积电荷。另外，作为由光电二极管部71生成的电荷的传输目的地的电荷累积部72配置在在平面方向上与纵型栅电极1相邻的位置处。例如，电荷累积部72包括n型高浓度杂质区域。在预定的导通电压被施加到纵型栅电极1并且纵型栅电极1的纵型晶体管被导通的情况下，累积在光电二极管部71中的电荷被传输到电荷累积部72。
例如，在具有第一布局的纵型晶体管被用于CMOS图像传感器的像素电路的情况下，使用纵型栅电极1的纵型晶体管可以适用于读出光电二极管部71的电荷的传输晶体管，并且电荷累积部72可以用作FD(浮动扩散部)。
图10示出了使用纵型栅电极1的纵型晶体管的第二布局例。
在图10的第二布局例中，光电二极管部71配置在纵型栅电极1的下侧(在Si基板2的深度方向上)，并且其他晶体管(在下文中，称为相邻晶体管)的栅电极73配置在在平面方向上与纵型栅电极1相邻的位置处。相邻晶体管包括具有仅形成在基板面上的栅电极73的平面型晶体管。此外，累积从光电二极管部71传输的电荷的电荷累积部74形成在纵型栅电极1和栅电极73之间的Si基板2内。
在预定的导通电压被施加到纵型栅电极1并且纵型栅电极1的纵型晶体管被导通的情况下，累积在光电二极管部71中的电荷被传输到电荷累积部74并被保持。此后，在预定的导通电压被施加到栅电极73并且相邻晶体管被导通的情况下，保持在电荷累积部74中的电荷被传输到未示出的电荷排出部。
例如，在具有第二布局的纵型晶体管被用于CMOS图像传感器的像素电路的情况下，纵型晶体管可以适用于全局快门型像素电路。具体地，使用纵型栅电极1的纵型晶体管可以适用于读出光电二极管部71的电荷的传输晶体管，并且电荷累积部74可以用作临时累积电荷的存储器部。
图11示出了使用纵型栅电极1的纵型晶体管的第三布局例。
在图11的第三布局例中，电荷累积部74形成在纵型栅电极1的平面电极部11的下侧以及包括在上部埋入电极12B中的两个板状电极之间。此外，光电二极管部71配置在下部埋入电极12A的下侧。
另外，第一相邻晶体管的栅电极75配置在在平面方向上与纵型栅电极1相邻的一侧，并且第二相邻晶体管的栅电极76配置在与配置有栅电极75的一侧相对的另一侧。第一相邻晶体管和第二相邻晶体管包括具有仅形成在基板面上的栅电极的平面型晶体管。
在预定的导通电压被施加到纵型栅电极1并且纵型栅电极1的纵型晶体管被导通的情况下，累积在光电二极管部71中的电荷被传输到电荷累积部74并被保持。此后，在预定的导通电压被施加到第一相邻晶体管的栅电极75并且第一相邻晶体管被导通的情况下，保持在电荷累积部74中的电荷被传输到第一相邻晶体管侧的电荷排出部(未示出)。另一方面，在预定的导通电压被施加到第二相邻晶体管的栅电极76并且第二相邻晶体管被导通的情况下，保持在电荷累积部74中的电荷被传输到第二相邻晶体管的电荷排出部(未示出)。
例如，在具有第三布局的纵型晶体管被用于CMOS图像传感器的像素电路的情况下，纵型晶体管可以适用于全局快门型像素电路，并且可以适用于其中用于传输光电二极管部71的电荷的传输路径依据读出时还是复位时来切换的像素结构。
图12示出了使用纵型栅电极1的纵型晶体管的第四布局例。
在图12的第四布局例中，光电二极管部71配置在纵型栅电极1的下侧，并且第一相邻晶体管的栅电极77配置在在平面方向上与纵型栅电极1相邻的位置处。另外，第二相邻晶体管的栅电极78配置为更靠近第一相邻晶体管的栅电极77。换句话说，栅电极77和栅电极78在纵型栅电极1的同一侧直线状地并排配置。第一相邻晶体管和第二相邻晶体管包括具有仅形成在基板面上的栅电极的平面型晶体管。此外，累积从光电二极管部71传输的电荷的电荷累积部74形成在栅电极77和栅电极78之间的Si基板2内。
在预定的导通电压被施加到纵型栅电极1和栅电极77并且纵型晶体管和第一相邻晶体管都被导通的情况下，累积在光电二极管部71中的电荷被传输到电荷累积部74，并且当第一相邻晶体管被截止时，电荷被保持在电荷累积部74中。此后，在预定的导通电压被施加到第二相邻晶体管的栅电极78并且第二相邻晶体管被导通的情况下，保持在电荷累积部74中的电荷被传输到第二相邻晶体管的电荷排出部(未示出)。
例如，在具有第四布局的纵型晶体管被用于CMOS图像传感器的像素电路的情况下，类似于图10中的第二布局，纵型晶体管可以适用于全局快门型像素电路。使用纵型栅电极1的纵型晶体管可以适用于读出光电二极管部71的电荷的传输晶体管，并且电荷累积部74可以用作临时累积电荷的存储器部。与第二布局相比，第四布局可以进一步防止累积在电荷累积部74中的电荷的逆流。
同样，在具有上述纵型栅电极1的上述第一至第四布局的纵型晶体管中，可以促进从形成在基板内的深位置处的光电二极管部的电荷的传输。
<8.纵型栅电极的变形例>
在上述示例中，纵型栅电极1包括平面电极部11和埋入电极部12，并且埋入电极部12包括上部埋入电极12B和下部埋入电极12A，该上部埋入电极12B包括彼此面对的两个板状电极并从Si基板2的基板面延伸到预定深度，该下部埋入电极12A是内部中空的矩形的筒状。
然而，上部埋入电极12B和下部埋入电极12A的结构不限于上述结构。例如，上部埋入电极12B可以不具有两个板状电极，而具有一个板状电极或者三个或四个板状电极。另外，例如，下部埋入电极12A的平面形状不需要是矩形的筒状，并且可以包括矩形的四个单独的L形角部。即，如果该结构被配置为使得下部埋入电极12A的调制度增加到超过上部埋入电极12B的调制度就足够了，并且如果下部埋入电极12A被形成为在平面图中的电极面积大于上部埋入电极12B的电极面积就足够了。因此，下部埋入电极12A的调制度会增加，并且可以促进从形成在基板内的深位置处的光电二极管部的电荷的传输。
<9.根据本公开第二实施方案的纵型栅电极的基本结构>
接下来，说明根据本公开第二实施方案的纵型栅电极。注意，在下面说明的第二实施方案中与上述第一实施方案中共通的部分被赋予相同的附图标记，并且适当地省略对这些部分的说明。
图13示出了根据本公开第二实施方案的纵型栅电极的基本结构的图。
图13的A是纵型栅电极的截面图，图13的B是沿着图13的A中的线Y-Y’截取的纵型栅电极的平面图，图13的C是沿着图13的A中的线Z-Z’截取的纵型栅电极的平面图。尽管图13中省略了根据第一实施方案的图1的A中示出的纵型栅电极的立体图，但是类似于根据第一实施方案的图1的B中所示的截面图，图13的A的截面图是沿着图1的A中的线X-X’截取的截面图。
根据第二实施方案的纵型栅电极1具有配置在比基板面更上侧的平面电极部11和埋入在基板内的埋入电极部12。埋入电极部12包括两个单独的电极，即，相对于虚线在基板深部侧的下部埋入电极12A和相对于虚线在基板面侧的上部埋入电极12B。下部埋入电极12A被形成为在平面图中内部中空的矩形的筒状，并且上部埋入电极12B具有彼此面对的两个板状电极。
因此，根据第二实施方案的纵型栅电极1的平面电极部11和埋入电极部12的结构与根据上述第一实施方案的结构相同。另一方面，根据第二实施方案的纵型栅电极1与根据上述第一实施方案的纵型栅电极的不同之处在于，在埋入电极部12周围的半导体层(Si基板2)上进一步形成预定导电类型的杂质区域。具体地，在第二实施方案中，如图13的A至C所示，在平面图中，第一导电类型的杂质区域301形成在埋入电极部12的内部，并且在平面图中，与内部杂质区域301的导电类型相反的第二导电类型的杂质区域302也形成在埋入电极部12的外部。如图13的B和C所示，杂质区域302被形成为在平面图中包围矩形的埋入电极部12的外周。使埋入电极部12内部的杂质区域301的杂质浓度高于埋入电极部12外部的杂质区域302的杂质浓度。另外，随着距基板面的距离减小，即，随着基板深度减小，埋入电极部12内部的杂质区域301的杂质浓度增加。
<10.根据第二实施方案的纵型栅电极的第一构成例>
图14示出了根据图13的第二实施方案的纵型栅电极1的更具体的第一构成例。
图14的A是第一构成例的纵型栅电极1的截面图，图14的B是沿着图13中的线Y-Y’截取的第一构成例的纵型栅电极1的平面图，图13的C是沿着图13中的线Z-Z’截取的第一构成例的纵型栅电极1的平面图。
第一构成例的纵型栅电极1表示信号电荷是电子的情况下的构成例。
在信号电荷是电子的情况下，埋入电极部12内部的杂质区域301是N型杂质区域301N，并且埋入电极部12外部的杂质区域302是P型杂质区域302P。
N型杂质区域301N形成在与埋入电极部12的深度大致相同的深度处，并且可以形成为比埋入电极部12更深或者可以形成为比埋入电极部12更浅。随着距基板面的距离减小，即，随着基板深度减小，杂质区域301N的杂质浓度增加。
P型杂质区域302P的下端被设定为不比埋入电极部12更深的深度，并且杂质区域302P的上端被设定为比由点划线表示的筒状的下部埋入电极12A的上端更高(更接近基板面)但比杂质区域301N的上端更低(更深)的位置。例如，杂质区域302P的上端被设定为比由双点划线表示的上部埋入电极12B在深度方向上的中间位置更低(更深)的位置。类似于第一实施方案，包括P型杂质区域的钉扎区域62形成在从埋入电极部12的侧壁和底面到预定深度(厚度)的区域中。
图15是用于说明N型杂质区域301N和P型杂质区域302P的每一个的适合的杂质浓度的图。
位于埋入电极部12内部的区域中且比筒状的下部埋入电极12A的底面更低(更深)的位置被定义为位置X，位于埋入电极部12内部的区域中且筒状的下部埋入电极12A的上端附近(即，下部埋入电极12A和上部埋入电极12B之间的连接点附近)的位置被定义为位置Y，位于埋入电极部12内部的区域中且基板面附近的位置被定义为位置Z，并且位于与位置Y相同的深度处且位于埋入电极部12外部的位置被定义为位置Y’。
使用下部埋入电极12A的底面附近的位置X处的杂质浓度作为基准浓度，优选使位置Y处的杂质浓度大约为位置X处的杂质浓度的两倍，并且优选使位置Z处的杂质浓度大约为位置X处的杂质浓度的五倍(大约Y位置处的杂质浓度的2.5倍)。另外，优选使位置Y’处的杂质浓度与位置X处的杂质浓度大致相同。换句话说，优选使位置Y处的杂质浓度大约为位置Y’处的杂质浓度的两倍。例如，在位置X处的杂质浓度被设定为1.5E16[/cm3]的情况下，位置Y’处的杂质浓度为1.5E16[/cm3]，位置Y处的杂质浓度为3.0E16[/cm3]，并且位置Z处的杂质浓度为7.5E16[/cm3]。
图16和图17是示出由根据第一实施方案和第二实施方案的纵型栅电极1形成的电场的模拟结果的图。
图16示出了根据第一实施方案的纵型栅电极1的模拟结果，图17示出了根据第二实施方案的纵型栅电极1的模拟结果。
在图16和图17的每一个中，中间的B的截面图示出了埋入电极部12周围的等电位线(等电位面)，并且左侧的A的平面图用虚线示出了中间的B的截面图的截面线。右侧的C的图形示出了相对于作为基准面(0.0)的基板面在基板深度方向上的位置(基板深度位置)处的电位。
图16的C所示的第一实施方案中的电位图形与图3的B中所示的电位图形相同。
关注由图16的B和图17的B中的等电位线中的椭圆虚线表示的埋入电极部12内部的区域的电场。图16的B和图17的B中的等电位线311表示相同的电位。根据由椭圆虚线表示的区域内的电场比较，与图16的B的第一实施方案相比，图17的B的第二实施方案中存在三条以上的等电位线。三条等电位线之间的间隔也几乎是恒定的间隔。通过比较图16的C和图17的C中的电位图形也可以看出电场之间的这种差异。虽然在根据图16的C的第一实施方案的电位图形中，埋入电极部12的底部附近的电位几乎恒定(水平)，但是在根据图17的C的第二实施方案的电位图形中，电位从埋入电极部12的上部(基板面)到底部以恒定的倾斜变化。
如上所述，在根据第二实施方案的纵型栅电极1中，在埋入电极部12的内部和外部形成有相反的导电类型的杂质区域301和302(杂质区域301N和杂质区域302P)，埋入电极部12内部的电场可以被赋予有利于信号电荷的传输的电位梯度。因此，可以改善从形成在基板内的深位置处的光电二极管部的电荷的传输。
<11.根据第二实施方案的纵型栅电极的制造方法>
接下来，参照图18说明根据第二实施方案的纵型栅电极1的制造方法。图18是用于说明图14所示的第一构成例的纵型栅电极1的制造方法的图。类似于图8，在图18中，左侧示出了形成时的纵型栅电极1的截面图，中央示出了相当于下部埋入电极12A的部分的平面图，右侧示出了相当于上部埋入电极12B的部分的平面图。
根据第二实施方案的纵型栅电极1的制造方法直到中途步骤都与根据参照图8说明的第一实施方案的纵型栅电极1的制造方法相同。具体地，由于从图8的A中的步骤到图8的G中的步骤与根据第一实施方案的纵型栅电极1的制造方法相同，因此由图18的A中的截面图和平面图表示与图8的G中的截面图和平面图相同的状态，并省略相同步骤的说明。作为直到图18的A中的步骤的结果，在Si基板2中形成了开口部61，并且通过在开口部61的侧壁和底面上注入诸如硼等P型离子，在从开口部61的侧壁和底面到预定深度(厚度)的区域中形成了钉扎区域62。
在图18的A中的步骤之后，在开口部61的侧壁和底面上形成栅极绝缘膜(未示出)，然后，如图18的B所示，通过在开口部61的内部埋入诸如金属或多晶硅等导电材料来形成埋入电极部12。
接下来，如图18的C所示，通过在埋入电极部12内部的Si基板2(半导体层)中注入诸如磷等N型离子来形成N型杂质区域301N。另外，通过在埋入电极部12的外周部处的Si基板2中的预定深度注入诸如硼等P型离子来形成P型杂质区域302P。杂质区域301N和杂质区域302P中的哪一个都可以先形成。
接下来，在埋入电极部12以外的Si基板2的基板顶面上形成栅极绝缘膜(未示出)之后，如图18的D所示，通过在Si基板2的基板顶面上使与埋入电极部12相同的导电材料图案化来形成平面电极部11，从而完成图13的纵型栅电极1。
<12.根据第二实施方案的纵型栅电极的第二构成例>
图19示出了根据图13的第二实施方案的纵型栅电极1的更具体的第二构成例。
图19的A是第二构成例的纵型栅电极1的截面图，图19的B是沿着图13中的线Y-Y’截取的第二构成例的纵型栅电极1的平面图，图19的C是沿着图13中的线Z-Z’截取的第二构成例的纵型栅电极1的平面图。
第二构成例的纵型栅电极1表示信号电荷是空穴的情况下的构成例。
在信号电荷是空穴的情况下，埋入电极部12内部的杂质区域301是P型杂质区域301P，并且埋入电极部12外部的杂质区域302是N型杂质区域302N。
P型杂质区域301P形成在与埋入电极部12的深度大致相同的深度处，并且可以形成为比埋入电极部12更深或者可以形成为比埋入电极部12更浅。随着距基板面的距离减小，即，随着基板深度减小，杂质区域301P的杂质浓度增加。
N型杂质区域302N的下端被设定为不比埋入电极部12更深的深度，并且杂质区域302N的上端被设定为比由点划线表示的筒状的下部埋入电极12A的上端更高(更接近基板面)但比杂质区域301P的上端更低(更深)的位置。例如，杂质区域302N的上端被设定为比由双点划线表示的上部埋入电极12B在深度方向上的中间位置更低(更深)的位置。P型杂质区域301P和N型杂质区域302N的各自适合的杂质浓度类似于参照图15说明的第一构成例中的杂质浓度。然而，类似于第一实施方案，钉扎区域62形成在从埋入电极部12的侧壁和底面到预定深度(厚度)的区域中，钉扎区域62在信号电荷是空穴的情况下通过使用N型杂质区域来形成。
<13.根据第二实施方案的纵型栅电极的第三构成例>
图20示出了根据图13的第二实施方案的纵型栅电极1的更具体的第三构成例。
图20的A是第三构成例的纵型栅电极1的截面图，图20的B是沿着图13中的线Y-Y’截取的第三构成例的纵型栅电极1的平面图，图13的C是沿着图13中的线Z-Z’截取的第三构成例的纵型栅电极1的平面图。
与图14所示的第一构成例的纵型栅电极1相比，第三构成例的纵型栅电极1具有与筒状的下部埋入电极12A不同的平面形状。具体地，虽然下部埋入电极12A的平面形状在图14的第一构成例中是矩形，但是在图20的第三构成例中形成为圆形。连接筒状的下部埋入电极12A和平面电极部11的上部埋入电极12B的平面形状被改变为具有比图14的第一构成例中的纵横比更小的纵横比的矩形，使得其与下部埋入电极12A的圆形的平面形状相匹配。在其他方面，第三构成例与图14所示的第一构成例类似。
虽然筒状的下部埋入电极12A的平面形状在图20的示例中为圆形，但其也可以是椭圆形。
<14.根据第二实施方案的纵型栅电极的第四构成例>
图21示出了根据图13的第二实施方案的纵型栅电极1的更具体的第四构成例。
图21的A是第四构成例的纵型栅电极1的截面图，图21的B是沿着图13中的线Y-Y’截取的第四构成例的纵型栅电极1的平面图，图21的C是沿着图13中的线Z-Z’截取的第四构成例的纵型栅电极1的平面图。
与图14所示的第一构成例的纵型栅电极1相比，第四构成例的纵型栅电极1具有与筒状的下部埋入电极12A不同的平面形状。具体地，虽然下部埋入电极12A的平面形状在图14的第一构成例中是矩形，但是在图21的第四构成例中形成为八边形。连接筒状的下部埋入电极12A和平面电极部11的上部埋入电极12B的平面形状被改变为具有比图14的第一构成例中的纵横比更小的纵横比的矩形，使得其与下部埋入电极12A的八边形的平面形状相匹配。在其他方面，第四构成例与图14所示的第一构成例类似。
虽然筒状的下部埋入电极12A的平面形状在图21的示例中为八边形，但其也可以是八边形以外的多边形。
<15.根据第二实施方案的纵型栅电极的概述>
根据上述第二实施方案的纵型栅电极1包括平面电极部11和埋入电极部12，并且包括在平面图中形成在埋入电极部12内部的第一导电类型的杂质区域(第一杂质区域)301和在平面图中形成在埋入电极部12外部的与第一导电类型相反的第二导电类型的杂质区域(第二杂质区域)302。使埋入电极部12内部的杂质区域301的杂质浓度高于埋入电极部12外部的杂质区域302的杂质浓度。另外，随着距基板面的距离减小，即，随着基板深度减小，埋入电极部12内部的杂质区域301的杂质浓度增加。
根据第二实施方案，与第一实施方案中的情况相比，埋入电极部12内部的电场可以被赋予进一步促进信号电荷的传输的电位梯度，从而进一步改善从形成在基板内的深位置处的光电二极管部的信号电荷的传输。
根据第二实施方案的纵型栅电极1具有与根据第一实施方案的纵型栅电极1的结构类似的结构，但是额外地具有第一导电类型的杂质区域301和第二导电类型的杂质区域302。因此，第一实施方案中说明的Si基板2的构成以及Si基板2的基板面42、埋入电极部12的第一面43和第二面44的取向的构成可以类似地适用于根据第二实施方案的纵型栅电极1。另外，同样在根据第二实施方案的纵型栅电极1中，可以适用参照图9至图12说明的纵型晶体管的各布局。
<16.固态成像元件的适用例>
根据本公开的技术可以适用于具有使用纵型晶体管的半导体集成电路的通用半导体装置。例如，根据本公开的技术可以适用的半导体装置的示例包括固态成像元件，该固态成像元件在各像素中至少包括作为光电转换部的光电二极管部和传输由光电二极管部生成的电荷的晶体管。
图22示出了根据本公开的技术适用的固态成像元件的示意性构成。
图22所示的固态成像元件100在使用例如硅(Si)作为半导体的半导体基板112上包括具有二维排列的像素102的像素阵列部103和其周边的周边电路部。周边电路部包括垂直驱动电路104、列信号处理电路105、水平驱动电路106、输出电路107、控制电路108等。
例如，像素阵列部103内的各像素102具有作为光电转换部的光电二极管部、浮动扩散部(浮动扩散区域)和多个像素晶体管。例如，多个像素晶体管包括四个MOS晶体管，即，传输晶体管、选择晶体管、复位晶体管和放大晶体管。作为配置在各像素102中的传输晶体管，可以采用具有上述纵型栅电极1的纵型晶体管。
像素102还可以具有共享的像素结构。共享的像素结构包括多个光电二极管部、多个传输晶体管、一个共享的浮动扩散部(浮动扩散区域)和每一个其他共享的像素晶体管。即，在共享的像素结构中，多个单位像素中包括的光电二极管和传输晶体管共享其他像素晶体管中的每一个。同样在这种情况下，作为配置在单位像素中的传输晶体管，可以采用分别具有上述纵型栅电极1的纵型晶体管。
控制电路108接收输入时钟和作为用于操作模式等的命令的数据，并输出诸如关于固态成像元件100的内部信息等数据。即，基于垂直同步信号、水平同步信号和主时钟，控制电路108生成用于垂直驱动电路104、列信号处理电路105、水平驱动电路106等的操作的基准的时钟信号或控制信号。然后，控制电路108将所生成的时钟信号或控制信号输出到垂直驱动电路104、列信号处理电路105、水平驱动电路106等。
例如，垂直驱动电路104包括移位寄存器，选择预定的像素驱动线110，将用于驱动像素102的脉冲供给到所选择的像素驱动线110，并以行为单位驱动像素102。即，垂直驱动电路104在垂直方向上以行为单位顺次选择和扫描像素阵列部103中的各像素102，并且将基于根据各像素102的光电转换部处的接收光量生成的信号电荷的像素信号通过垂直信号线109供给到列信号处理电路105。
各列信号处理电路105针对一列像素102配置，并且对从一行中的像素102输出的信号执行针对各像素列的噪声去除等的信号处理。例如，各列信号处理电路105执行诸如用于去除像素固有的固定模式噪声的相关双采样(CDS)或AD转换等信号处理。
例如，水平驱动电路106包括移位寄存器，通过顺次输出水平扫描脉冲来顺次选择每个列信号处理电路105，并且使得每个列信号处理电路105将像素信号输出到水平信号线111。
输出电路107对从每个列信号处理电路105通过水平信号线111顺次供给的像素信号执行预定的信号处理，并输出。例如，输出电路107在某些情况下仅执行缓冲，或者在某些情况下执行诸如黑电平调整或逐列变化校正等的各种类型的数字信号处理。输入/输出端子113与外部交换信号。
如上所述构造的固态成像元件100是被称为列AD方式的CMOS图像传感器，其中针对各像素列配置执行CDS处理和AD转换处理的列信号处理电路105。另外，其是背面照射型的CMOS图像传感器，其中入射光从与形成有半导体基板112的像素晶体管的面相对的背面侧引入。
具有上述纵型栅电极1的纵型晶体管可以用作这种固态成像元件100的像素102的传输晶体管。因此，可以局部地增加纵型栅电极1的远端部处的调制，并且可以促进半导体基板112的较深部分处的电荷的传输。
<17.电子设备的适用例>
根据本公开的技术可以适用于将固态成像元件用于摄像部(光电转换部)的通用电子设备。电子设备的示例包括诸如数码相机或摄像机等成像装置、具有成像功能的移动终端装置以及使用固态成像元件作为图像读取部的复印机。固态成像元件可以具有被形成为一个芯片的形式，或者可以具有其中成像部和信号处理部或光学***被共同封装的具有成像功能的模块形式。
图23是示出作为根据本公开的技术适用的电子设备的成像装置的构成例的框图。
图23中的成像装置200包括具有透镜组等的光学部201、采用图22中的固态成像元件100的构成的固态成像元件(成像器件)202以及作为相机信号处理电路的数字信号处理器(DSP)电路203。另外，成像装置200还包括帧存储器204、显示部205、记录部206、操作部207和电源部208。DSP电路203、帧存储器204、显示部205、记录部206、操作部207和电源部208经由总线209相互连接。
光学部201接收来自被摄体的入射光(图像光)，并在固态成像元件202的成像面上形成光的图像。固态成像元件202将其图像通过光学部201被形成在成像面上的入射光的光量以像素为单位转换成电气信号，并作为像素信号输出。作为固态成像元件202，可以使用图22中的固态成像元件100，即，具有采用具有纵型栅电极1的纵型晶体管作为传输晶体管的像素102的固态成像元件。
例如，显示部205包括诸如液晶面板或有机电致发光(EL)面板等面板型显示装置，并显示由固态成像元件202捕获的视频或静止图像。记录部206将由固态成像元件202捕获的视频或静止图像记录在诸如硬盘或半导体存储器等记录介质上。
根据用户的操作，操作部207发出关于成像装置200的各种功能的操作指令。电源部208用作作为DSP电路203、帧存储器204、显示部205、记录部206、操作部207和电源部208的供给目标的操作电源的各种类型的电源。
如上所述，通过使用在各像素中包括具有上述纵型栅电极1的传输晶体管的固态成像元件100作为固态成像元件202，可以促进从形成在基板内的深位置处的光电二极管部的电荷的传输。因此，在诸如摄像机、数码相机或用于移动电话或其他便携设备的相机模块等成像装置200中，可以尝试增加捕获图像的图像质量。
另外，根据本公开的技术可以不仅适用于检测可见光的入射光量的分布并形成可见光的图像的固态成像元件，而且适用于基于红外线、X射线、粒子等入射量的分布形成图像的固态成像元件、在广义上检测诸如压力或静电电容等其他物理量的分布并形成图像的诸如指纹检测传感器等通用固态成像元件(物理量分布检测装置)。
<18.内窥镜手术***的应用例>
根据本公开的技术可以适用于各种产品。例如，根据本公开的技术可以适用于内窥镜手术***。
图24是示出根据本公开实施方案的技术(本技术)可以适用的内窥镜手术***的示意性构成的示例的图。
在图24中，示出了其中手术者(医生)11131正在使用内窥镜手术***11000对病床11133上的患者11132进行手术的状态。如图所示，内窥镜手术***11000包括内窥镜11100、诸如气腹管11111和能量器械11112等其他手术器械11110、在其上支撑内窥镜11100的支撑臂装置11120以及其上安装有用于内窥镜手术的各种装置的推车11200。
内窥镜11100包括具有被***患者11132的体腔内的距其远端预定长度的区域的透镜筒11101和摄像头11102，该摄像头连接到透镜筒11101的近端。在附图所示的示例中，示出了包括具有硬性透镜筒11101的硬镜的内窥镜11100。然而，内窥镜11100还可以包括具有软性透镜筒11101的软镜。
透镜筒11101在其远端处就有物镜装配到其中的开口部。光源装置11203连接到内窥镜11100，使得由光源装置11203生成的光通过在透镜筒11101内部延伸的光导引导到透镜筒的远端，并经由物镜将光朝向患者11132的体腔内的观察对象照射。注意，内窥镜11100可以是直视镜，或者可以是斜视镜或侧视镜。
在摄像头11102的内部设有光学***和成像元件，使得来自观察对象的反射光(观察光)通过光学***聚焦在成像元件上。观察光由成像元件执行光电转换，以生成与观察光相对应的电气信号，即，与观察图像相对应的图像信号。图像信号作为RAW数据被传输到相机控制单元(CCU)11201。
CCU 11201包括中央处理单元(CPU)、图形处理单元(GPU)等，并且综合控制内窥镜11100和显示装置11202的操作。此外，例如，CCU 11201接收来自摄像头11102的图像信号，并且执行诸如对显像处理(去马赛克处理)等各种类型的图像处理以显示基于该图像信号的图像。
显示装置11202在CCU 11201的控制下在其上显示基于已经由CCU 11201对其进行了图像处理的图像信号的图像。
例如，光源装置11203包括诸如发光二极管(LED)等光源，并且将用于拍摄手术区域时的照射光供给到内窥镜11100。
输入装置11204是用于内窥镜手术***11000的输入接口。使用者可以经由输入装置11204向内窥镜手术***11000输入各种类型的信息或指令。例如，使用者输入改变内窥镜11100的成像条件(照射光的类型、放大率、焦距等)的指令等。
处置器械控制装置11205控制能量处置器械11112的驱动，用于组织的烧灼或切开、血管的密封等。气腹装置11206经由气腹管11111向患者11132的体腔内注入气体以使体腔膨胀，以确保内窥镜11100的视野并确保手术者的工作空间。记录器11207是能够记录与手术有关的各种类型的信息的装置。打印机11208是能够以诸如文本、图像、图形等各种形式打印与手术有关的各种类型的信息的装置。
注意，例如，当拍摄手术区域时的照射光供给到内窥镜11100的光源装置11203可以包括LED、激光光源或它们组合的白色光源。在白色光源包括红、绿和蓝(RGB)激光光源的组合的情况下，由于可以高精度地控制各种颜色(各波长)的输出强度和输出时机，因此可以由光源装置11203执行所拍摄的图像的白平衡的调整。此外，在这种情况下，如果将来自各个RGB激光光源的激光按时间分割地发射到观察对象上并且与发射时机同步地控制摄像头11102的成像元件的驱动。则可以按时间分割地拍摄对应于RGB色的图像。根据该方法，即使针对成像元件未设置滤色器，也可以获得彩色图像。
此外，可以控制光源装置11203，使得在各预时机间改变要输出的光的强度。通过与光强度的改变的时机同步地控制摄像头11102的成像元件的驱动以按时间分割地获取图像并合成图像，可以生成没有曝光不足的遮挡阴影和曝光过度的高亮的高动态范围的图像。
此外，光源装置11203可以供给与特殊光观察相对应的预定波长带的光。在特殊光观察中，例如，通过使用身体组织中的光吸收的波长依赖性以发射与普通观察时的照射光(即，白光)相比具有窄带域的光，进行以高对比度对诸如粘膜表层的血管等预定组织进行拍摄的窄带域观察(窄带域成像)。此外，在特殊光观察中，进行由通过发射激发光产生的荧光获得图像的荧光观察。在荧光观察中，例如，能够向身体组织照射激发光来观察来自身体组织的荧光(自体荧光观察)，或者可以将诸如吲哚菁绿(ICG)等试剂局部注射到身体组织中并发射与试剂的荧光波长相对应的激发光来获得荧光图像。光源装置11203可以供给适用于上述特殊光观察的窄带域光和/或激发光。
图25是示出图24所示的摄像头11102和CCU 11201的功能构成的示例的框图。
摄像头11102包括透镜单元11401、成像部11402、驱动部11403、通信部11404和摄像头控制部11405。CCU 11201包括通信部11411、图像处理部11412和控制部11413。摄像头11102和CCU 11201通过传输线缆11400连接，用于彼此通信。
透镜单元11401是设置在与透镜筒11101的连接部分处的光学***。从透镜筒11101的远端接收的观察光被引导到摄像头11102，并入射到透镜单元11401上。透镜单元11401包括具有变焦透镜和焦点透镜的多个透镜的组合。
成像部11402包括的成像元件的数量可以是一个(单板型)或者多个(多板型)。当成像部11402被构造为多板型时，例如，通过成像元件生成与各个RGB相对应的图像信号，并且可以通过对图像信号进行合成来获得彩色图像。可选择地，成像部11402还可以被构造为具有一对成像元件，用于获取用于三维(3D)显示的右眼和左眼用的图像信号。如果进行3D显示，则手术者11131可以更加准确地把握手术部位中的身体组织的深度。注意，当成像部11402被构造为多板型的情况下，与各个成像元件相对应地设置多个透镜单元11401。
此外，成像部11402不必须被设置在摄像头11102上。例如，成像部11402可以被设置在透镜筒11101内部的物镜的正后方。
驱动部11403包括致动器，并且在摄像头控制部11405的控制下使透镜单元11401的变焦透镜和焦点透镜沿着光轴移动预定距离。因此，可以适宜地调整由成像部11402拍摄的图像的放大率和焦点。
通信部11404包括用于向和从CCU 11201传输和接收各种类型的信息的通信装置。通信部11404将从成像部11402获取的图像信号作为RAW数据经由传输线缆11400传输到CCU11201。
另外，通信部11404从CCU 11201接收用于控制摄像头11102的驱动的控制信号，并将该控制信号供给到摄像头控制部11405。控制信号包括与成像条件有关的信息，例如，指定所拍摄的图像的帧速率的信息、指定在成像时的曝光值的信息和/或指定所拍摄的图像的放大率和焦点的信息等。
注意，诸如帧速率、曝光值、放大率和焦点等成像条件可以由使用者适宜地指定，或者可以由CCU 11201的控制部11413基于获取的图像信号来自动设定。在后一种情况下，自动曝光(AE)功能、自动对焦(AF)功能和自动白平衡(AWB)功能被接合在内窥镜11100中。
摄像头控制部11405基于经由通信部11404接收的来自CCU 11201的控制信号来控制摄像头11102的驱动。
通信部11411包括用于向和从摄像头11102传输和接收各种类型的信息的通信装置。通信部11411经由传输线缆11400接收从摄像头11102传输的图像信号。
此外，通信部11411将用于控制摄像头11102的驱动的控制信号传输到摄像头11102。图像信号和控制信号可以通过电气通信、光通信等来传输。
图像处理部11412对从摄像头11102传输的RAW数据形式的图像信号进行各种类型的图像处理。
控制部11413进行与通过内窥镜11100进行的手术区域等的成像以及通过对手术区域等的成像获得的所拍摄的图像的显示有关的各种类型的控制。例如，控制部11413生成用于控制摄像头11102的驱动的控制信号。
此外，控制部11413基于已经由图像处理部11412进行了图像处理的图像信号来控制显示装置11202显示手术区域等的所拍摄的图像。在这种情况下，控制部11413可以通过使用各种图像识别技术来识别所拍摄的图像内的各种物体。例如，控制部11413检测包含在所拍摄的图像中的物体的边缘形状和/或颜色等来识别诸如钳子等手术器械、特定活体部位、出血、当使用能量处置器械11112时的雾等等。当控制显示装置11202显示所拍摄的图像时，控制部11413可以通过使用识别结果使显示装置11202以重叠的方式显示具有手术区域的图像的各种类型的手术支持信息。当手术支持信息被重叠显示，并被呈现给手术者11131的情况下，可以减轻手术者11131的负担，并且手术者11131可以可靠地进行手术。
将摄像头11102和CCU 11201彼此连接的传输线缆11400是用于电气信号的通信的电气信号线缆、用于光通信的光纤或用于电气信号和光通信两者的复合线缆。
这里，在附图所示的示例中，通过使用传输线缆11400的有线通信来执行通信，但是可以通过无线通信执行摄像头11102和CCU 11201之间的通信。
上面已经说明了根据本公开的技术可以适用的内窥镜手术***的示例。例如，根据本公开的技术可以适用于上述构成之中的摄像头11102的成像部11402。具体地，具有采用具有纵型栅电极1的纵型晶体管作为传输晶体管的像素的固态成像元件可以适用于成像部11402。通过将根据本公开的技术适用于成像部11402，可以获得更清晰的手术区域图像，同时减小成像部11402的尺寸。
注意，虽然这里以内窥镜手术***为例进行说明，但是根据本公开的技术可以适用于诸如显微镜手术***等。
<19.移动体的应用例>
根据本公开的技术可以适用于各种产品。例如，根据本公开的技术被实现为待安装在诸如汽车、电动汽车、混合电动汽车、摩托车、自行车、个人移动装置、飞机、无人飞行器、船舶或机器人等任何类型的移动体上的装置。
图26是作为根据本公开实施方案的技术可以适用的移动体控制***的示例的车辆控制***的概略构成例的框图。
车辆控制***12000包括经由通信网络12001彼此连接的多个电子控制单元。在图26所示的示例中，车辆控制***12000包括驱动***控制单元12010、主体***控制单元12020、车外信息检测单元12030、车内信息检测单元12040和综合控制单元12050。此外，作为综合控制单元12050的功能构成，示出了微型计算机12051、声音/图像输出单元12052和车载网络接口(I/F)12053。
驱动***控制单元12010根据各种程序来控制与车辆的驱动***有关的装置的操作。例如，驱动***控制单元12010用作诸如用于产生如内燃机、驱动电机等车辆的驱动力的驱动力产生装置、用于向车轮传递驱动力的驱动力传递机构、用于调整车辆的转向角的转向机构、用于产生车辆的制动力的制动装置等的控制装置。
主体***控制单元12020根据各种程序来控制设置于车体的各种装置的操作。例如，主体***控制单元12020用作无钥匙进入***、智能钥匙***、电动窗装置或诸如头灯、尾灯、刹车灯、转向信号灯、雾灯等各种灯的控制装置。在这种情况下，用于代替按键的从便携式装置传递的无线电波或各种开关的信号可以被输入到主体***控制单元12020。主体***控制单元12020接收无线电波或信号的输入，并控制车辆的门锁装置、电动窗装置、灯等。
车外信息检测单元12030检测包括车辆控制***12000的车辆的外部有关的信息。例如，车外信息检测单元12030与成像部12031连接。车外信息检测单元12030使成像部12031拍摄车辆外部的图像，并接收所拍摄的图像。车外信息检测单元12030可以基于接收到的图像进行检测诸如人、汽车、障碍物、标志、道路上的文字等物体的处理或检测距其距离的处理。
成像部12031是接收光并输出对应于受光量的电气信号的光学传感器。成像部12031可以输出电气信号作为图像，或者可以输出电气信号作为与测量距离有关的信息。另外，由成像部12031接收的光可以是可见光，或者可以是诸如红外线等不可见光。
车内信息检测单元12040检测车辆内部有关的信息。例如，车内信息检测单元12040与检测驾驶员的状态的驾驶员状态检测单元12041连接。例如，驾驶员状态检测单元12041包括拍摄驾驶员的图像的相机。基于从驾驶员状态检测单元12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳度或集中度，或者可以判断驾驶员是否在坐姿中入睡。
微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的车辆内部和外部有关的信息来计算驱动力产生装置、转向机构或制动装置的控制目标值，并且可以向驱动***控制单元12010输出控制指令。例如，微型计算机12051可以进行协调控制，以实现包括车辆的碰撞避免或碰撞缓和、基于跟随距离的跟随行驶、车辆速度保持行驶、车辆碰撞警告、车辆的车道偏离警告等的高级驾驶员辅助***(ADAS)的功能。
另外，微型计算机12051可以通过基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆外部或内部的信息来控制驱动力产生装置、转向机构、制动装置等来进行协调控制，以实现其中车辆自主行驶而不依赖于驾驶员的操作的自动驾驶等。
另外，微型计算机12051可以基于由车外信息检测单元12030获得的车辆外部有关的信息将控制指令输出到主体***控制单元12020。例如，微型计算机12051根据由车外信息检测单元12030检测到的前方车辆或对向车辆的位置来控制头灯，以进行协调控制，以实现诸如将远光灯切换为近光灯等防止眩光。
声音/图像输出单元12052将声音和图像输出信号中的至少一种传递到能够在视觉上或听觉上通知车辆乘员或车辆外部的信息的输出装置。在图26的示例中，作为输出装置，示出了音频扬声器12061、显示单元12062和仪表板12063。例如，显示单元12062可以包括车载显示器和平视显示器中的至少一种。
图27是成像部12031的安装位置的示例的图。
在图27中，成像部12031包括成像部12101、12102、12103、12104和12105。
成像部12101、12102、12103、12104和12105设置在例如车辆12100的车头、侧视镜、后保险杠和后门的位置以及车内的挡风玻璃的上侧的位置处。设置在车头中的成像部12101和设置在车内的挡风玻璃上侧的成像部12105主要获得车辆12100的前方的图像。设置在侧视镜中的成像部12102和12103主要获得车辆12100的侧方的图像。设置在后保险杠或后门中的成像部12104主要获得车辆12100的后方的图像。车内的挡风玻璃的上侧的成像部12105主要用于检测前方车辆、行人、障碍物、交通信号、交通标志、车道等。
顺便提及，图27示出了成像部12101～12104的拍摄范围的示例。成像范围12111表示设置在车头的成像部12101的成像范围。成像范围12112和12113分别表示设置在侧视镜的成像部12102和12103的成像范围。成像范围12114表示设置在后保险杠或后门的成像部12104的成像范围。例如，通过将由成像部12101～12104拍摄的图像数据被彼此叠加，获得车辆12100的从上方看到的鸟瞰图像。
成像部12101～12104中的至少一个可以具有获取距离信息的功能。例如，成像部12101～12104中的至少一个可以是由多个成像元件构成的立体相机，或者可以是具有相位差检测用像素的成像元件。
例如，基于从成像部12101～12104获得的距离信息，微型计算机12051可以确定距成像范围12111～12114内的各立体物的距离和距离的时间变化(相对于车辆12100的相对速度)，从而提取位于车辆12100的行驶路线上的特别是最靠近的立体物且在与车辆12100的大致相同的方向上以预定速度(例如，0km/h以上)行驶的立体物作为前方车辆。此外，微型计算机12051可以设定在前方车辆的跟前预先确保的车辆之间的距离，并且可以进行自动制动控制(包括追踪行驶停止控制)、自动加速控制(包括追踪行驶开始控制)等。因此，能够进行旨在车辆自主行驶而不依赖于驾驶员的操作的自动驾驶等的协调控制。
例如，基于从成像部12101～12104获得的距离信息，微型计算机12051可以将立体物的立体物数据分类为两轮车辆、普通车辆、大型车辆、行人、电线杆和其他立体物的立体物数据，提取分类的立体物数据，并使用提取的立体物数据自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员可以视觉识别的障碍物和车辆12100的驾驶员难以视觉识别的障碍物。然后，微型计算机12051判断指示与各障碍物碰撞的危险度的碰撞风险。当碰撞风险等于或高于设定值并且存在碰撞的可能性的情况下，微型计算机12051通过经由音频扬声器12061和显示单元12062向驾驶者输出警告或者经由驱动***控制单元12010进行强制减速或回避转向。微型计算机12051可以辅助驾驶以避免碰撞。
成像部12101～12104中的至少一个可以是检测红外线的红外相机。例如，微型计算机12051可以通过判断行人是否存在于成像部12101～12104的拍摄图像中来识别行人。例如，通过提取作为红外相机的成像部12101～12104的拍摄图像中的特征点的过程以及通过对指示物体的轮廓的一系列特征点进行图案匹配处理以判断该物体是否为行人的过程来进行行人的识别。当微型计算机12051判断行人存在于成像部12101～12104的拍摄图像中并由此识别出行人时，声音/图像输出单元12052控制显示单元12062，从而以叠加在所识别的行人的方式来显示用于强调的四边形轮廓线。声音/图像输出单元12052还可以控制显示单元12062，使得在期望的位置显示指示行人的图标等。
上面已经说明了根据本公开的技术可以适用的车辆控制***的示例。根据本公开的技术可以适用于上述构成之中的成像部12031。具体地，具有采用具有纵型栅电极1的纵型晶体管作为传输晶体管的像素的固态成像元件可以适用于成像部12031。通过将根据本公开的技术适用于成像部12031，可以获得更容易观看的拍摄图像，并且可以获得距离信息，同时实现尺寸减小。另外，通过使用获得的捕获图像或距离信息，可以缓解驾驶员的疲劳，并增强驾驶员或车辆的安全度。
本公开的实施方案不限于上述实施方案，并且可以在不脱离根据本公开的技术的主旨的保护范围内以各种方式改变。
尽管在上述示例中说明了其中电子被视为信号电荷的半导体装置，但是根据本公开的技术也可以适用于其中空穴被视为信号电荷的半导体装置。在这种情况下，半导体基板内的各半导体区域的导电类型是相反的导电类型。
本说明书中记载的优点仅用于说明性而呈现，而非用于限制这些优点。可以存在除了本说明书中记载的优点以外的优点。
注意，根据本公开的技术还可以采用以下构成。
(1)一种半导体装置，包括：
光电转换部，其根据接收光量生成电荷；和
传输晶体管，其将所述光电转换部的电荷传输到预定的电荷累积部，其中
所述传输晶体管具有纵型栅电极，所述纵型栅电极包括埋入在半导体基板的内部的埋入电极部，和
所述埋入电极部包括上部埋入电极和下部埋入电极，所述下部埋入电极相对于所述上部埋入电极配置在基板深部侧，并且形成为在平面图中的电极面积大于所述上部埋入电极的电极面积。
(2)根据上述(1)所述的半导体装置，其中所述下部埋入电极形成为矩形的筒状。
(3)根据上述(1)或(2)所述的半导体装置，其中所述上部埋入电极形成为彼此面对的两个板状。
(4)根据上述(1)～(3)中任一项所述的半导体装置，其中
所述半导体基板为Si(100)基板，和
与所述埋入电极部的侧面接触的所述半导体基板的面取向包括(110)面。
(5)根据上述(1)～(3)中任一项所述的半导体装置，其中
所述半导体基板为Si(100)基板，和
与所述埋入电极部的侧面接触的所述半导体基板的面取向包括(100)面。
(6)根据上述(1)～(3)中任一项所述的半导体装置，其中
所述半导体基板为Si(111)基板，和
在平面图中，与所述埋入电极部的长边侧的面接触的所述半导体基板的面取向包括(112)面。
(7)根据上述(1)～(3)中任一项所述的半导体装置，其中
所述半导体基板为Si(111)基板，和
在平面图中，与所述埋入电极部的长边侧的面接触的所述半导体基板的面取向包括(110)面。
(8)根据上述(1)～(7)中任一项所述的半导体装置，其中所述预定的电荷累积部包括高浓度杂质区域。
(9)根据上述(1)～(7)中任一项所述的半导体装置，还包括：
在平面方向上配置在与所述传输晶体管相邻的位置处的其他晶体管，其中
所述预定的电荷累积部形成在所述传输晶体管和所述其他晶体管之间。
(10)根据上述(1)～(7)中任一项所述的半导体装置，还包括：
第一相邻晶体管，其在第一方向上配置在与所述传输晶体管相邻的位置处；和
第二相邻晶体管，其在与第一方向相对的第二方向上配置在与所述传输晶体管相邻的位置处，其中
所述预定的电荷累积部的电荷由第一相邻晶体管传输或者由第二相邻晶体管传输。
(11)根据上述(1)～(7)中任一项所述的半导体装置，还包括：
第一相邻晶体管，其在第一方向上配置在与所述传输晶体管相邻的位置处；和
第二相邻晶体管，其在第一方向上配置在与第一相邻晶体管相邻的位置处，其中
所述预定的电荷累积部形成在第一相邻晶体管和第二相邻晶体管之间。
(12)根据上述(1)～(11)中任一项所述的半导体装置，其中
所述半导体装置包括固态成像元件，和
所述固态成像元件的每个像素包括所述光电转换部和所述传输晶体管。
(13)根据上述(1)～(11)中任一项所述的半导体装置，其中
所述传输晶体管包括在平面图中形成在所述埋入电极部的内部的第一导电类型的第一杂质区域以及在平面图中形成在所述埋入电极部的外部的与第一导电类型相反的第二导电类型的第二杂质区域。
(14)根据上述(13)所述的半导体装置，其中第一导电类型和第二导电类型中的一个为P型，另一个为N型。
(15)根据上述(1)～(14)中任一项所述的半导体装置，其中所述下部埋入电极的平面形状为圆形或椭圆形。
(16)根据上述(1)～(14)中任一项所述的半导体装置，其中所述下部埋入电极的平面形状为多边形。
(17)一种半导体装置的制造方法，包括：
形成埋入在半导体基板的内部的埋入电极部，作为传输晶体管的纵型栅电极，所述传输晶体管将由光电转换部根据接收光量生成的电荷传输到预定的电荷累积部，其中
所述埋入电极部包括上部埋入电极和下部埋入电极，所述下部埋入电极相对于所述上部埋入电极配置在基板深部侧，并且形成为在平面图中的电极面积大于所述上部埋入电极的电极面积。
(18)根据上述(17)所述的半导体装置的制造方法，还包括：
在所述半导体基板中形成用于所述下部埋入电极的开口部；
在通过外延生长进一步形成于所述半导体基板上的半导体层中形成用于所述上部埋入电极的开口部；和
通过在用于所述上部埋入电极和所述下部埋入电极的开口部中埋入导电材料来形成所述埋入电极部。
(19)根据上述(17)所述的半导体装置的制造方法，还包括：
在所述半导体基板中形成用于所述下部埋入电极的开口部；
在通过外延生长进一步形成于所述半导体基板上的半导体层中形成用于所述上部埋入电极的开口部；
通过在用于所述上部埋入电极和所述下部埋入电极的开口部中埋入导电材料来形成所述埋入电极部；和
在平面图中的所述埋入电极部的内部形成第一导电类型的第一杂质区域，并且在平面图中的所述埋入电极部的外部形成与第一导电类型相反的第二导电类型的第二杂质区域。
(20)一种电子设备，包括：
半导体装置，所述半导体装置包括
光电转换部，其根据接收光量生成电荷；和
传输晶体管，其将所述光电转换部的电荷传输到预定的电荷累积部，其中
所述传输晶体管具有纵型栅电极，所述纵型栅电极包括埋入在半导体基板的内部的埋入电极部，和
所述埋入电极部包括上部埋入电极和下部埋入电极，所述下部埋入电极相对于所述上部埋入电极配置在基板深部侧，并且形成为在平面图中的电极面积大于所述上部埋入电极的电极面积。
[附图标记列表]
1：纵型栅电极
2：Si基板
2A：Si基板
2B：硅层
11：平面电极部
12：埋入电极部
12A：下部埋入电极
12B：上部埋入电极
21：纵型栅电极
22：平面电极部
23：埋入电极部
42：基板面
43：第一面
44：第二面
61，61A，61B：开口部
62：钉扎区域
63：氧化硅
65：导电材料
71：光电二极管部
72：电荷累积部
73：栅电极
74：电荷累积部
75～78：栅电极
100：固态成像元件
102：像素
200：成像装置
202：固态成像元件
301，301N，301P：杂质区域
302，302N，302P：杂质区域

Claims (20)

1.一种半导体装置，包括：
光电转换部，其根据接收光量生成电荷；和
传输晶体管，其将所述光电转换部的电荷传输到预定的电荷累积部，其中
所述传输晶体管具有纵型栅电极，所述纵型栅电极包括埋入在半导体基板的内部的埋入电极部，和
所述埋入电极部包括上部埋入电极和下部埋入电极，所述下部埋入电极相对于所述上部埋入电极配置在基板深部侧，并且形成为在平面图中的电极面积大于所述上部埋入电极的电极面积。
2.根据权利要求1所述的半导体装置，其中所述下部埋入电极形成为矩形的筒状。
3.根据权利要求1所述的半导体装置，其中所述上部埋入电极形成为彼此面对的两个板状。
4.根据权利要求1所述的半导体装置，其中
所述半导体基板为Si(100)基板，和
与所述埋入电极部的侧面接触的所述半导体基板的面取向包括(110)面。
5.根据权利要求1所述的半导体装置，其中
所述半导体基板为Si(100)基板，和
与所述埋入电极部的侧面接触的所述半导体基板的面取向包括(100)面。
6.根据权利要求1所述的半导体装置，其中
所述半导体基板为Si(111)基板，和
在平面图中，与所述埋入电极部的长边侧的面接触的所述半导体基板的面取向包括(112)面。
7.根据权利要求1所述的半导体装置，其中
所述半导体基板为Si(111)基板，和
在平面图中，与所述埋入电极部的长边侧的面接触的所述半导体基板的面取向包括(110)面。
8.根据权利要求1所述的半导体装置，其中所述预定的电荷累积部包括高浓度杂质区域。
9.根据权利要求1所述的半导体装置，还包括：
在平面方向上配置在与所述传输晶体管相邻的位置处的其他晶体管，其中
所述预定的电荷累积部形成在所述传输晶体管和所述其他晶体管之间。
10.根据权利要求1所述的半导体装置，还包括：
第一相邻晶体管，其在第一方向上配置在与所述传输晶体管相邻的位置处；和
第二相邻晶体管，其在与第一方向相对的第二方向上配置在与所述传输晶体管相邻的位置处，其中
所述预定的电荷累积部的电荷由第一相邻晶体管传输或者由第二相邻晶体管传输。
11.根据权利要求1所述的半导体装置，还包括：
第一相邻晶体管，其在第一方向上配置在与所述传输晶体管相邻的位置处；和
第二相邻晶体管，其在第一方向上配置在与第一相邻晶体管相邻的位置处，其中
所述预定的电荷累积部形成在第一相邻晶体管和第二相邻晶体管之间。
12.根据权利要求1所述的半导体装置，其中
所述半导体装置包括固态成像元件，和
所述固态成像元件的每个像素包括所述光电转换部和所述传输晶体管。
13.根据权利要求1所述的半导体装置，其中
所述传输晶体管包括在平面图中形成在所述埋入电极部的内部的第一导电类型的第一杂质区域以及在平面图中形成在所述埋入电极部的外部的与第一导电类型相反的第二导电类型的第二杂质区域。
14.根据权利要求13所述的半导体装置，其中第一导电类型和第二导电类型中的一个为P型，另一个为N型。
15.根据权利要求1所述的半导体装置，其中所述下部埋入电极的平面形状为圆形或椭圆形。
16.根据权利要求1所述的半导体装置，其中所述下部埋入电极的平面形状为多边形。
17.一种半导体装置的制造方法，包括：
形成埋入在半导体基板的内部的埋入电极部，作为传输晶体管的纵型栅电极，所述传输晶体管将由光电转换部根据接收光量生成的电荷传输到预定的电荷累积部，其中
所述埋入电极部包括上部埋入电极和下部埋入电极，所述下部埋入电极相对于所述上部埋入电极配置在基板深部侧，并且形成为在平面图中的电极面积大于所述上部埋入电极的电极面积。
18.根据权利要求17所述的半导体装置的制造方法，还包括：
在所述半导体基板中形成用于所述下部埋入电极的开口部；
在通过外延生长进一步形成于所述半导体基板上的半导体层中形成用于所述上部埋入电极的开口部；和
通过在用于所述上部埋入电极和所述下部埋入电极的开口部中埋入导电材料来形成所述埋入电极部。
19.根据权利要求17所述的半导体装置的制造方法，还包括：
在所述半导体基板中形成用于所述下部埋入电极的开口部；
在通过外延生长进一步形成于所述半导体基板上的半导体层中形成用于所述上部埋入电极的开口部；
通过在用于所述上部埋入电极和所述下部埋入电极的开口部中埋入导电材料来形成所述埋入电极部；和
在平面图中的所述埋入电极部的内部形成第一导电类型的第一杂质区域，并且在平面图中的所述埋入电极部的外部形成与第一导电类型相反的第二导电类型的第二杂质区域。
20.一种电子设备，包括：
半导体装置，所述半导体装置包括
光电转换部，其根据接收光量生成电荷；和
传输晶体管，其将所述光电转换部的电荷传输到预定的电荷累积部，其中
所述传输晶体管具有纵型栅电极，所述纵型栅电极包括埋入在半导体基板的内部的埋入电极部，和
所述埋入电极部包括上部埋入电极和下部埋入电极，所述下部埋入电极相对于所述上部埋入电极配置在基板深部侧，并且形成为在平面图中的电极面积大于所述上部埋入电极的电极面积。
CN202280030557.2A 2021-06-11 2022-05-24 半导体装置、半导体装置的制造方法和电子设备 Pending CN117203769A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021097809 2021-06-11
JP2021-097809 2021-06-11
PCT/JP2022/021180 WO2022259855A1 (ja) 2021-06-11 2022-05-24 半導体装置およびその製造方法、並びに電子機器

Publications (1)

Publication Number Publication Date
CN117203769A true CN117203769A (zh) 2023-12-08

Family

ID=84425878

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280030557.2A Pending CN117203769A (zh) 2021-06-11 2022-05-24 半导体装置、半导体装置的制造方法和电子设备

Country Status (5)

Country Link
JP (1) JPWO2022259855A1 (zh)
KR (1) KR20240019093A (zh)
CN (1) CN117203769A (zh)
DE (1) DE112022003027T5 (zh)
WO (1) WO2022259855A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI467751B (zh) * 2011-12-12 2015-01-01 Sony Corp A solid-state imaging device, a driving method of a solid-state imaging device, and an electronic device
JP2016136584A (ja) * 2015-01-23 2016-07-28 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP2016162788A (ja) 2015-02-27 2016-09-05 ソニー株式会社 撮像素子、撮像装置、並びに、製造装置および方法
JP2018148039A (ja) 2017-03-06 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の製造方法
JP2018190797A (ja) * 2017-04-28 2018-11-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
KR102432861B1 (ko) * 2017-06-15 2022-08-16 삼성전자주식회사 거리 측정을 위한 이미지 센서
CN112119503B (zh) * 2018-06-15 2024-01-19 索尼半导体解决方案公司 摄像装置、摄像装置的制造方法和电子设备
JP2020009883A (ja) * 2018-07-06 2020-01-16 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距モジュール、および、電子機器

Also Published As

Publication number Publication date
JPWO2022259855A1 (zh) 2022-12-15
KR20240019093A (ko) 2024-02-14
DE112022003027T5 (de) 2024-03-28
WO2022259855A1 (ja) 2022-12-15

Similar Documents

Publication Publication Date Title
CN110313067B (zh) 固态摄像装置和固态摄像装置的制造方法
WO2019159711A1 (ja) 撮像素子
US11961862B2 (en) Solid-state imaging element and electronic apparatus
US11398514B2 (en) Solid-state image pickup device, manufacturing method therefor, and electronic apparatus
WO2019220945A1 (ja) 撮像素子、電子機器
CN110662986B (zh) 光接收元件和电子设备
US20230224602A1 (en) Solid-state imaging device
US20220291347A1 (en) Imaging element and distance measuring apparatus
US11722793B2 (en) Imaging device and electronic device
WO2020066640A1 (ja) 撮像素子、電子機器
US20220254823A1 (en) Imaging device
US11502122B2 (en) Imaging element and electronic device
WO2019239754A1 (ja) 固体撮像素子および固体撮像素子の製造方法ならびに電子機器
CN117203769A (zh) 半导体装置、半导体装置的制造方法和电子设备
US20240258357A1 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic equipment
US12034019B2 (en) Light receiving element, solid-state imaging device, and electronic device
WO2024034411A1 (ja) 半導体装置およびその製造方法
WO2024014326A1 (ja) 光検出装置
EP4386847A1 (en) Imaging device and electronic apparatus
US20220344390A1 (en) Organic cis image sensor
US20240030246A1 (en) Imaging device and electronic device
JP7275125B2 (ja) 撮像素子、電子機器
WO2024057805A1 (ja) 撮像素子および電子機器
CN115917725A (zh) 固态成像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination