KR20240013959A - 화소 회로 및 이를 포함하는 표시 장치 - Google Patents

화소 회로 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20240013959A
KR20240013959A KR1020220090636A KR20220090636A KR20240013959A KR 20240013959 A KR20240013959 A KR 20240013959A KR 1020220090636 A KR1020220090636 A KR 1020220090636A KR 20220090636 A KR20220090636 A KR 20220090636A KR 20240013959 A KR20240013959 A KR 20240013959A
Authority
KR
South Korea
Prior art keywords
node
voltage
terminal connected
control signal
gate
Prior art date
Application number
KR1020220090636A
Other languages
English (en)
Inventor
이승찬
이성준
이왕조
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220090636A priority Critical patent/KR20240013959A/ko
Priority to US18/320,081 priority patent/US20240029656A1/en
Priority to EP23185329.2A priority patent/EP4310825A1/en
Priority to CN202321929755.0U priority patent/CN220604307U/zh
Priority to CN202310900256.7A priority patent/CN117437883A/zh
Publication of KR20240013959A publication Critical patent/KR20240013959A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

화소 회로는 구동 트랜지스터인 제1 트랜지스터, 제1 게이트 신호에 응답하여 동작하는 제2 트랜지스터, 제2 게이트 신호에 응답하여 동작하는 제3 트랜지스터, 초기화 제어 신호에 응답하여 동작하는 제4 트랜지스터, 발광 제어 신호에 응답하여 동작하는 제5 트랜지스터, 발광 제어 신호에 응답하여 동작하는 제6 트랜지스터, 바이어스 제어 신호에 응답하여 동작하는 제7 트랜지스터, 스토리지 커패시터, 제1 커패시터(C1) 또는 제2 커패시터(C2) 및 발광 소자를 포함한다. 이 때, 제1 커패시터(C1) 또는 제2 커패시터(C2)는 제1 게이트 신호 또는 발광 제어 신호를 수신하는 제1 단자 및 발광 소자의 일 단자에 연결된 제2 단자를 포함하고, 제1 게이트 신호 또는 발광 제어 신호에 기초하여 발광 소자의 일 단자의 전압을 부스팅한다.

Description

화소 회로 및 이를 포함하는 표시 장치{PIXEL CIRCUIT AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 화소 회로 및 이를 포함하는 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 표시 패널의 구동 주파수가 가변(즉, 패널 구동 프레임의 구동 시간이 가변)되는 표시 장치(예를 들어, 유기 발광 표시 장치)에 포함된 화소 회로 및 이를 포함하는 표시 장치에 관한 것이다.
일반적으로, 유기 발광 표시 장치는 복수의 화소 회로들을 포함하는 표시 패널, 바이어스 제어 신호 및 제1게이트 신호를 제공하는 제1 스캔 드라이버, 제 2 게이트 신호 및 초기화 제어 신호를 제공하는 제2 스캔 드라이버, 데이터 신호를 제공하는 데이터 드라이버, 발광 제어 신호를 제공하는 발광 제어 드라이버 및 제1 스캔 드라이버, 제2 스캔 드라이버, 데이터 드라이버, 발광 제어 드라이버 등을 제어하는 타이밍 컨트롤러를 포함한다.
이 때, 화소 회로들 각각은 바이어스 제어 신호 및 제1게이트 신호를 전달하는 제 1 스캔 라인, 제 2 게이트 신호 및 초기화 제어 신호를 전달하는 제 2 스캔 라인, 데이터 신호를 전달하는 데이터 라인 및 발광 제어 신호를 전달하는 발광 제어 라인에 연결된다.
종래의 표시 장치는 구동 트랜지스터의 게이트 단자를 초기화시키기 위한 제1 초기화 전압을 전달하는 제1 초기화 배선과 발광 소자의 제 1 단자(예를 들어, 애노드(anode))를 초기화시키기 위한 제2 초기화 전압을 전달하는 제2 초기화 배선을 포함한다. 이 때, 스토리지 커패시터 초기화 및 블랙 마진 확보를 동시에 하기 위해 제1 초기화 배선과 제2 초기화 배선은 분리된다. 그러나, 초기화 배선들이 차지하는 면적만큼 픽셀의 수가 감소하고, 초기화 배선들의 전압 강하 현상을 개선하기 위한 추가 배선이 요구되므로, 종래의 표시 장치는 해상도를 증가시키는 데에 한계가 있다.
본 발명의 일 목적은 구동 트랜지스터의 게이트 단자를 초기화시키기 위한 초기화 전압을 전달하는 초기화 배선만을 포함하면서도 상기 초기화 전압을 이용하여 발광 소자의 제 1 단자(예를 들어, 애노드)를 초기화시키기 위한 부스팅된 초기화 전압을 생성할 수 있는 구조를 가진 화소 회로를 제공하는 것이다.
본 발명의 다른 목적은 상기 화소 회로들을 포함하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 화소 회로는 제1 노드에 연결된 제1 단자, 제2 노드에 연결된 게이트 단자 및 제3 노드에 연결된 제2 단자를 포함하는 제1 트랜지스터, 데이터 라인에 연결된 제1 단자, 상기 제1 노드에 연결된 제2 단자 및 제1 게이트 신호를 수신하는 게이트 단자를 포함하는 제2 트랜지스터, 상기 제3 노드에 연결된 제1 단자, 상기 제2 노드에 연결된 제2 단자 및 제2 게이트 신호를 수신하는 게이트 단자를 포함하는 제3 트랜지스터, 상기 제2 노드에 연결된 제1 단자, 초기화 전압을 수신하는 제2 단자 및 초기화 제어 신호를 수신하는 게이트 단자를 포함하는 제4 트랜지스터, 제1 전원 전압을 수신하는 제1 단자, 상기 제1 노드에 연결된 제2 단자 및 발광 제어 신호를 수신하는 게이트 단자를 포함하는 제5 트랜지스터, 상기 제3 노드에 연결된 제1 단자, 제4 노드에 연결된 제2 단자 및 상기 발광 제어 신호를 수신하는 게이트 단자를 포함하는 제6 트랜지스터, 상기 제4 노드에 연결된 제1 단자, 제5 노드에 연결된 제2 단자 및 바이어스 제어 신호를 수신하는 게이트 단자를 포함하는 제7 트랜지스터, 상기 제1 전원 전압을 수신하는 제1 단자 및 상기 제2 노드에 연결된 제2 단자를 포함하는 스토리지 커패시터, 상기 제1게이트 신호를 수신하는 제1 단자 및 상기 제4 노드에 연결된 제 2단자를 포함하는 제1 커패시터 및
상기 제4 노드에 연결된 제1 단자 및 상기 제1 전원 전압보다 낮은 제2 전원 전압을 수신하는 제2 단자를 포함하는 발광 소자를 포함한다.
일 실시예에 의하면, 제1 게이트 신호가 상기 제1 커패시터를 통해 상기 제4 노드의 전압을 부스팅할 수 있다.
일 실시예에 의하면, 제1 커패시터와 발광 소자의 기생 커패시터의 직렬 연결에 의해 상기 제1 게이트 신호에 기인하는 부스팅 전압이 결정되고, 상기 제4 노드의 상기 전압은 상기 초기화 전압과 상기 부스팅 전압의 합(sum)일 수 있다.
일 실시예에 의하면, 패널 구동 프레임의 구동 시간이 기준 구동 시간일 때 1회의 표시 스캔 동작이 수행되고, 상기 패널 구동 프레임의 상기 구동 시간이 상기 기준 구동 시간보다 길 때 1회의 상기 표시 스캔 동작 및 적어도 1회 이상의 셀프 스캔 동작할 수 있다.
일 실시예에 의하면, 표시 스캔 동작이 수행될 때, 상기 제1 게이트 신호, 상기 제2 게이트 신호, 상기 초기화 제어 신호, 상기 바이어스 제어 신호 및 상기 발광 제어 신호 각각은 적어도 하나 이상의 턴온 전압 구간을 포함할 수 있다.
일 실시예에 의하면, 발광 제어 신호의 턴오프 전압 구간 내에 상기 초기화 제어 신호의 상기 턴온 전압 구간, 상기 제1 게이트 신호의 상기 턴온 전압 구간, 상기 제2 게이트 신호의 상기 턴온 전압 구간 및 상기 바이어스 제어 신호의 상기 턴온 전압 구간이 위치할 수 있다.
일 실시예에 의하면, 셀프 스캔 동작이 수행될 때, 상기 바이어스 제어 신호, 상기 제1 게이트 신호 및 상기 발광 제어 신호 각각은 적어도 하나 이상의 턴온 전압 구간을 포함하고, 상기 제2 게이트 신호 및 상기 초기화 제어 신호 각각은 상기 턴온 전압 구간을 포함하지 않을 수 있다.
일 실시예에 의하면, 발광 제어 신호의 턴오프 전압 구간 내에 상기 제 1 게이트 신호 및 상기 바이어스 제어 신호 각각은 적어도 하나 이상의 턴온 전압 구간이 위치할 수 있다.
일 실시예에 의하면, 제2 노드에 연결된 제1 단자 및 상기 제1 게이트 신호를 수신하는 제2 단자를 포함하는 부스트 커패시터를 더 포함할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 화소 회로는 제1 노드에 연결된 제1 단자, 제2 노드에 연결된 게이트 단자 및 제3 노드에 연결된 제2 단자를 포함하는 제1 트랜지스터, 데이터 라인에 연결된 제1 단자, 상기 제1 노드에 연결된 제2 단자 및 제1 게이트 신호를 수신하는 게이트 단자를 포함하는 제2 트랜지스터, 상기 제3 노드에 연결된 제1 단자, 상기 제2 노드에 연결된 제2 단자 및 제2 게이트 신호를 수신하는 게이트 단자를 포함하는 제3 트랜지스터, 상기 제2 노드에 연결된 제1 단자, 초기화 전압을 수신하는 제2 단자 및 초기화 제어 신호를 수신하는 게이트 단자를 포함하는 제4 트랜지스터, 제1 전원 전압을 수신하는 제1 단자, 상기 제1 노드에 연결된 제2 단자 및 발광 제어 신호를 수신하는 게이트 단자를 포함하는 제5 트랜지스터, 상기 제3 노드에 연결된 제1 단자, 제4 노드에 연결된 제2 단자 및 상기 발광 제어 신호를 수신하는 게이트 단자를 포함하는 제6 트랜지스터, 상기 제4 노드에 연결된 제1 단자, 제5 노드에 연결된 제2 단자 및 바이어스 제어 신호를 수신하는 게이트 단자를 포함하는 제7 트랜지스터, 상기 제1 전원 전압을 수신하는 제1 단자 및 상기 제2 노드에 연결된 제2 단자를 포함하는 스토리지 커패시터, 상기 발광 제어 신호를 수신하는 제1 단자 및 상기 제4 노드에 연결된 제 2단자를 포함하는 제2 커패시터 및 상기 제4 노드에 연결된 제1 단자 및 상기 제1 전원 전압보다 낮은 제2 전원 전압을 수신하는 제2 단자를 포함하는 발광 소자를 포함한다.
일 실시예에 의하면, 발광 제어 신호가 상기 제2 커패시터를 통해 상기 제4 노드의 전압을 부스팅할 수 있다.
일 실시예에 의하면, 제2 커패시터와 발광 소자의 기생 커패시터의 직렬 연결에 의해 상기 발광 제어 신호에 기인하는 부스팅 전압이 결정되고, 상기 제4 노드의 상기 전압은 상기 초기화 전압과 상기 부스팅 전압의 합(sum)일 수 있다.
일 실시예에 의하면, 패널 구동 프레임의 구동 시간이 기준 구동 시간일 때 1회의 표시 스캔 동작을 수행하고, 상기 패널 구동 프레임의 상기 구동 시간이 상기 기준 구동 시간이 아닐 때 1회의 상기 표시 스캔 동작 및 적어도 1회 이상의 셀프 스캔 동작을 수행할 수 있다.
일 실시예에 의하면, 표시 스캔 동작이 수행될 때, 상기 제1 게이트 신호, 상기 제2 게이트 신호, 상기 초기화 제어 신호, 상기 바이어스 제어 신호 및 상기 발광 제어 신호 각각은 적어도 하나 이상의 턴온 전압 구간을 포함할 수 있다.
일 실시예에 의하면, 발광 제어 신호의 턴오프 전압 구간 내에 상기 초기화 제어 신호의 상기 턴온 전압 구간, 상기 제1 게이트 신호의 상기 턴온 전압 구간, 상기 제2 게이트 신호의 상기 턴온 전압 구간 및 상기 바이어스 제어 신호의 상기 턴온 전압 구간이 위치할 수 있다.
일 실시예에 의하면, 셀프 스캔 동작이 수행될 때, 상기 바이어스 제어 신호, 제1 게이트 신호 및 상기 발광 제어 신호 각각은 적어도 하나 이상의 턴온 전압 구간을 포함하고, 상기 제2 게이트 신호 및 상기 초기화 제어 신호 각각은 상기 턴온 전압 구간을 포함하지 않을 수 있다.
일 실시예에 의하면, 제2 노드에 연결된 제1 단자 및 상기 제1 게이트 신호를 수신하는 제2 단자를 포함하는 부스트 커패시터를 더 포함할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 표시 패널, 스캔 드라이버, 데이터 드라이버 및 타이밍 컨트롤러를 포함한다. 상기 표시 패널은 화소들을 포함한다. 상기 스캔 드라이버는 상기 화소들 각각에 바이어스 제어 신호, 초기화 제어 신호, 제1 게이트 신호 및 제2 게이트 신호를 인가한다. 상기 데이터 드라이버는 상기 화소들에 데이터 전압들을 인가한다. 상기 타이밍 컨트롤러는 상기 스캔 드라이버 및 상기 데이터 드라이버를 제어한다. 상기 화소들 각각의 화소 회로는 제1 노드에 연결된 제1 단자, 제2 노드에 연결된 게이트 단자 및 제3 노드에 연결된 제2 단자를 포함하는 제1 트랜지스터, 데이터 라인에 연결된 제1 단자, 상기 제1 노드에 연결된 제2 단자 및 제1 게이트 신호를 수신하는 게이트 단자를 포함하는 제2 트랜지스터, 상기 제3 노드에 연결된 제1 단자, 상기 제2 노드에 연결된 제2 단자 및 제2 게이트 신호를 수신하는 게이트 단자를 포함하는 제3 트랜지스터, 상기 제2 노드에 연결된 제1 단자, 초기화 전압을 수신하는 제2 단자 및 초기화 제어 신호를 수신하는 게이트 단자를 포함하는 제4 트랜지스터, 제1 전원 전압을 수신하는 제1 단자, 상기 제1 노드에 연결된 제2 단자 및 발광 제어 신호를 수신하는 게이트 단자를 포함하는 제5 트랜지스터, 상기 제3 노드에 연결된 제1 단자, 제4 노드에 연결된 제2 단자 및 상기 발광 제어 신호를 수신하는 게이트 단자를 포함하는 제6 트랜지스터, 상기 제4 노드에 연결된 제1 단자, 제5 노드에 연결된 제2 단자 및 바이어스 제어 신호를 수신하는 게이트 단자를 포함하는 제7 트랜지스터, 상기 제1 전원 전압을 수신하는 제1 단자 및 상기 제2 노드에 연결된 제2 단자를 포함하는 스토리지 커패시터, 상기 제1게이트 신호를 수신하는 제1 단자 및 상기 제4 노드에 연결된 제 2단자를 포함하는 제1 커패시터 및 상기 제4 노드에 연결된 제1 단자 및 상기 제1 전원 전압보다 낮은 제2 전원 전압을 수신하는 제2 단자를 포함하는 발광 소자를 포함한다.
일 실시예에 있어서, 상기 제1 게이트 신호가 상기 제1 커패시터를 통해 상기 제4 노드의 전압을 부스팅할 수 있다.
일 실시예에 있어서, 상기 제1 커패시터와 상기 발광 소자의 기생 커패시터의 직렬 연결에 의해 상기 제1 게이트 신호에 기인하는 부스팅 전압이 결정되고, 상기 제4 노드의 상기 전압은 상기 초기화 전압과 상기 부스팅 전압의 합(sum)일 수 있다.
본 발명의 실시예들에 따른 화소 회로는 제1 노드에 연결된 제1 단자, 제2 노드에 연결된 게이트 단자 및 제3 노드에 연결된 제2 단자를 포함하는 제1 트랜지스터, 데이터 라인에 연결된 제1 단자, 제1 노드에 연결된 제2 단자 및 제1 게이트 신호를 수신하는 게이트 단자를 포함하는 제2 트랜지스터, 제3 노드에 연결된 제1 단자, 제2 노드에 연결된 제2 단자 및 제2 게이트 신호를 수신하는 게이트 단자를 포함하는 제3 트랜지스터, 제2 노드에 연결된 제1 단자, 초기화 전압을 수신하는 제2 단자 및 초기화 제어 신호를 수신하는 게이트 단자를 포함하는 제4 트랜지스터, 제1 전원 전압을 수신하는 제1 단자, 제1 노드에 연결된 제2 단자 및 발광 제어 신호를 수신하는 게이트 단자를 포함하는 제5 트랜지스터, 제3 노드에 연결된 제1 단자, 제4 노드에 연결된 제2 단자 및 상기 발광 제어 신호를 수신하는 게이트 단자를 포함하는 제6 트랜지스터, 제4 노드에 연결된 제1 단자, 제5 노드에 연결된 제2 단자 및 바이어스 제어 신호를 수신하는 게이트 단자를 포함하는 제7 트랜지스터, 제1 전원 전압을 수신하는 제1 단자 및 제2 노드에 연결된 제2 단자를 포함하는 스토리지 커패시터, 제1게이트 신호를 수신하는 제1 단자 및 제4 노드에 연결된 제 2단자를 포함하는 제1 커패시터 및 제4 노드에 연결된 제1 단자 및 제1 전원 전압보다 낮은 제2 전원 전압을 수신하는 제2 단자를 포함하는 발광 소자를 포함함으로써, 구동 트랜지스터의 게이트 단자를 초기화시키기 위한 초기화 전압을 전달하는 초기화 배선만을 포함하면서도 상기 초기화 전압을 이용하여 발광 소자의 제 1 단자(예를 들어, 애노드)를 초기화시키기 위한 부스팅된 초기화 전압을 생성할 수 있는 구조를 가질 수 있다.
따라서, 상기 화소 회로를 포함하는 표시 장치는 종래의 표시 장치에 비해 표시 패널에 포함된 초기화 배선들의 수를 감소(즉, 종래의 표시 장치가 구동 트랜지스터의 게이트 단자를 초기화시키기 위한 제1 초기화 전압을 전달하는 제1 초기화 배선 및 발광 소자의 제1 단자를 리셋시키기 위한 제2 초기화 전압을 전달하는 제2 초기화 배선을 포함하던 것을, 하나의 초기화 배선만을 포함하면서도 상기 초기화 배선을 통해 전달되는 초기화 전압으로 구동 트랜지스터의 게이트 단자를 초기화시키고, 상기 초기화 전압에 제1 게이트 신호 또는 발광 제어 신호에 기인한 부스팅 전압이 더해진 부스팅된 초기화 전압으로 발광 소자의 제1 단자를 리셋시킴)시켜 고해상도를 구현할 수 있다. 다만, 본 발명의 효과는 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2 는 도 1의 표시 장치의 구동 동작을 설명하기 위한 개념도이다.
도 3은 도 1의 표시 장치가 제1 구동 주파수로 동작하는 일 예를 나타내는 타이밍도이다.
도 4는 도 1의 표시 장치가 제2 구동 주파수로 동작하는 일 예를 나타내는 타이밍도이다.
도 5는 도 1의 표시 장치에 포함된 화소 회로의 일 예를 나타내는 회로도이다.
도 6은 도 5의 화소 회로가 표시 스캔 동작을 수행하는 일 예를 나타내는 타이밍도이다.
도 7은 도 5의 화소 회로가 셀프 스캔 동작을 수행하는 일 예를 나타내는 타이밍도이다.
도 8은 도 5의 화소 회로에 포함된 제1 커패시터에 인가된 제1 게이트 신호에 의해 제4 노드의 전압이 부스팅되는 것을 설명하기 위한 도면이다.
도 9는 도 1의 표시 장치에 포함된 화소 회로의 다른 예를 나타내는 회로도이다.
도 10은 도 9의 화소 회로가 표시 스캔 동작을 수행하는 일 예를 나타내는 타이밍도이다.
도 11은 도 9의 화소 회로가 셀프 스캔 동작을 수행하는 일 예를 나타내는 타이밍도이다.
도 12는 도 9의 화소 회로에 포함된 제2 커패시터에 인가된 발광 제어 신호에 의해 제4 노드의 전압이 부스팅되는 것을 설명하기 위한 도면이다.
도 13은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 14는 도 13의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대해서 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이고, 도 2는 도 1의 표시 장치의 구동 동작을 설명하기 위한 개념도이며, 도 3은 도 1의 표시 장치가 제1 구동 주파수로 동작하는 일 예를 나타내는 타이밍도이고, 도 4는 도 1의 표시 장치가 제2 구동 주파수로 동작하는 일 예를 나타내는 타이밍도이다.
도 1 내지 도 4를 참조하면, 표시 장치(100)는 표시 패널(110), 제1 스캔 드라이버(120), 제2 스캔 드라이버(125), 데이터 드라이버(130), 발광 제어 드라이버(140) 및 타이밍 컨트롤러(150)를 포함할 수 있다. 이 때, 표시 장치(100)는 구동 조건에 따라 다양한 구동 주파수들로 이미지를 표시할 수 있다. 예를 들어, 표시 장치(100)는 1Hz 내지 240Hz의 다양한 구동 주파수들로(즉, 패널 구동 프레임의 프레임 레이트가 1Hz 내지 240Hz) 이미지를 표시할 수 있다. 다만, 이것은 예시적인 것으로서 구동 주파수의 범위가 상기 범위로 한정되는 것은 아니다. 한편, 표시 장치(100)는 유기 발광 표시 장치 또는 퀀텀닷(quantum dot) 발광 표시 장치일 수 있으나 그에 한정되지는 않는다.
표시 패널(110)은 복수의 화소 회로(111)들을 포함할 수 있다. 예를 들어, 상기 화소 회로(111)들은 적색 화소 회로, 녹색 화소 회로 및 청색 화소 회로를 포함할 수 있다. 이 때, 상기 화소 회로(111)들 각각은 바이어스 제어 신호(GB) 및 제1 게이트 신호(GW)를 전달하는 제1 스캔 라인(S1j)(단, j는 1이상 n 이하의 정수), 제2 게이트 신호(GC) 및 초기화 제어 신호(GI)를 전달하는 제2 스캔 라인(S2j), 데이터 신호를 전달하는 데이터 라인(Dk)(단, k는 1이상 m 이하의 정수) 및 발광 제어 신호(EM)를 전달하는 발광 제어 라인(Ej)을 포함할 수 있다. 다만, 설명의 편의를 위해, 도 1에서는 제2 스캔 라인들(S21, ..., S2n) 각각을 하나의 라인으로 도시하였으나, 제2 스캔 라인들(S21, ..., S2n) 각각은 제2 게이트 신호(GC)를 전달하는 라인 및 초기화 제어 신호(GI)를 전달하는 라인을 포함하거나 또는 제2 스캔 라인들(S21, ..., S2n) 각각을 통해 하나의 화소행에 인가된 신호(예를 들어, 제2 게이트 신호(GC))가 다른 화소행들을 위한 신호(예를 들어, 초기화 제어 신호(GI))로서 이용되는 것임을 이해하여야 한다.
상기 화소 회로(111)들 각각은 패널 구동 프레임의 구동 시간이 기준 구동 시간일 때 1회의 표시 스캔 동작(즉, 데이터 신호를 수신하여 발광 소자(ED)를 발광시키는 동작)을 수행하며, 패널 구동 프레임의 구동 시간이 기준 구동 시간이 아닐 때 1회의 표시 스캔 동작 및 적어도 1회 이상의 셀프 스캔 동작(즉, 구동 트랜지스터의 특성을 변경시키는 동작)을 수행할 수 있다. 이 경우, 기준 구동 시간은 최소 구동 시간일 수 있다.
일 실시예에서, 상기 화소 회로(111)들 각각은 제1 노드(N1)에 연결된 제1 단자, 제2 노드(N2)에 연결된 게이트 단자 및 제3 노드(N3)에 연결된 제2 단자를 포함하는 제1 트랜지스터(T1), 데이터 라인(Dk)에 연결된 제1 단자, 제1 노드(N1)에 연결된 제2 단자 및 제1 게이트 신호(GW)를 수신하는 게이트 단자를 포함하는 제2 트랜지스터(T2), 제3 노드(N3)에 연결된 제1 단자, 제2 노드(N2)에 연결된 제2 단자 및 제2 게이트 신호(GC)를 수신하는 게이트 단자를 포함하는 제3 트랜지스터(T3), 제2 노드(N2)에 연결된 제1 단자, 초기화 전압(VINT)을 수신하는 제2 단자 및 초기화 제어 신호(GI)를 수신하는 게이트 단자를 포함하는 제4 트랜지스터(T4), 제1 전원 전압(VDD)을 수신하는 제1 단자, 제1 노드(N1)에 연결된 제2 단자 및 발광 제어 신호(EM)를 수신하는 게이트 단자를 포함하는 제5 트랜지스터(T5), 제3 노드(N3)에 연결된 제1 단자, 제4 노드(N4)에 연결된 제2 단자 및 발광 제어 신호(EM)를 수신하는 게이트 단자를 포함하는 제6 트랜지스터(T6), 제4 노드(N4)에 연결된 제1 단자, 제5 노드(N5)에 연결된 제2 단자 및 바이어스 제어 신호(GB)를 수신하는 게이트 단자를 포함하는 제7 트랜지스터(T7), 제1 전원 전압(VDD)을 수신하는 제1 단자 및 제2 노드(N2)에 연결된 제2 단자를 포함하는 스토리지 커패시터(CST), 제1게이트 신호(GW)를 수신하는 제1 단자 및 제4 노드(N4)에 연결된 제 2단자를 포함하는 제1 커패시터(C1) 및 제4 노드(N4)에 연결된 제1 단자 및 제1 전원 전압(VDD)보다 낮은 제2 전원 전압(VSS)을 수신하는 제2 단자를 포함하는 발광 소자(ED)를 포함할 수 있다. 다만, 이에 대해서는 도 5 내지 도 8을 참조하여 후술하기로 한다.
다른 실시예에서, 상기 화소 회로(111)들 각각은 제1 노드(N1)에 연결된 제1 단자, 제2 노드(N2)에 연결된 게이트 단자 및 제3 노드(N3)에 연결된 제2 단자를 포함하는 제1 트랜지스터(T1), 데이터 라인(Dk)에 연결된 제1 단자, 제1 노드(N1)에 연결된 제2 단자 및 제1 게이트 신호(GW)를 수신하는 게이트 단자를 포함하는 제2 트랜지스터(T2), 제3 노드(N3)에 연결된 제1 단자, 제2 노드(N2)에 연결된 제2 단자 및 제2 게이트 신호(GC)를 수신하는 게이트 단자를 포함하는 제3 트랜지스터(T3), 제2 노드(N2)에 연결된 제1 단자, 초기화 전압(VINT)을 수신하는 제2 단자 및 초기화 제어 신호(GI)를 수신하는 게이트 단자를 포함하는 제4 트랜지스터(T4), 제1 전원 전압(VDD)을 수신하는 제1 단자, 제1 노드(N1)에 연결된 제2 단자 및 발광 제어 신호(EM)를 수신하는 게이트 단자를 포함하는 제5 트랜지스터(T5), 제3 노드(N3)에 연결된 제1 단자, 제4 노드(N4)에 연결된 제2 단자 및 발광 제어 신호(EM)를 수신하는 게이트 단자를 포함하는 제6 트랜지스터(T6), 제4 노드(N4)에 연결된 제1 단자, 제5 노드(N5)에 연결된 제2 단자 및 바이어스 제어 신호(GB)를 수신하는 게이트 단자를 포함하는 제7 트랜지스터(T7), 제1 전원 전압(VDD)을 수신하는 제1 단자 및 제2 노드(N2)에 연결된 제2 단자를 포함하는 스토리지 커패시터(CST), 발광 제어 신호(EM)를 수신하는 제1 단자 및 제4 노드(N4)에 연결된 제 2단자를 포함하는 제2 커패시터(C2) 및 제4 노드(N4)에 연결된 제1 단자 및 제1 전원 전압(VDD)보다 낮은 제2 전원 전압(VSS)을 수신하는 제2 단자를 포함하는 발광 소자(ED)를 포함할 수 있다. 다만, 이에 대해서는 도 9 내지 도 12을 참조하여 후술하기로 한다.
표시 패널(110)은 제1 스캔 라인들(S11, ..., S1n)을 통해 제1 스캔 드라이버(120)에 연결되고, 제2 스캔 라인들(S21, ..., S2n)을 통해 제2 스캔 드라이버(120)에 연결될 수 있다.
제1 스캔 드라이버(120)는 제1 스캔 라인들(S11, ..., S1n)을 통해 표시 패널(110)에 바이어스 제어 신호(GB)및 제1게이트 신호(GW)를 제공할 수 있다.
제2 스캔 드라이버(125)는 제2 스캔 라인들(S21, ..., S2n)을 통해 제2 게이트 신호(GC) 및 초기화 제어 신호(GI)를 제공할 수 있다.
도 3 및 도 4에 도시된 바와 같이, 상기 화소 회로(111)들이 표시 스캔 동작을 수행하는 표시 스캔 구간(DISPLAY SCAN)에서는, 제1 스캔 라인들(S11, ..., S1n)을 통해 인가되는 바이어스 제어 신호(GB) 및 제1 게이트 신호(GW)가 적어도 하나 이상의 턴온 전압 구간을 포함하고, 제2 스캔 라인들(S21, ..., S2n)을 통해 인가되는 제2 게이트 신호(GC) 및 초기화 제어 신호(GI)도 턴온 전압 구간을 포함할 수 있다.
반면에, 도 3 및 도 4에 도시된 바와 같이, 상기 화소 회로(111)들이 셀프 스캔 동작을 수행하는 셀프 스캔 구간(SELF SCAN)에서는, 제1 스캔 라인들(S11, ..., S1n)을 통해 인가되는 바이어스 제어 신호(GB) 및 제1게이트 신호(GW)가 적어도 하나 이상의 턴온 전압 구간을 포함하지만, 제2 스캔 라인들(S21, ..., S2n)을 통해 인가되는 제2 게이트 신호(GC) 및 초기화 제어 신호(GI)는 턴온 전압 구간을 포함하지 않을 수 있다. 다시 말하면, 바이어스 제어 신호(GB) 및 제1게이트 신호(GW)는 표시 스캔 구간(DISPLAY SCAN)과 셀프 스캔 구간(SELF SCAN) 모두에서 적어도 하나 이상의 턴온 전압 구간을 포함하는 반면에, 제2 게이트 신호(GC) 및 초기화 제어 신호(GI)는 표시 스캔 구간(DISPLAY SCAN)에서만 적어도 하나 이상의 턴온 전압 구간을 포함하는 것이다.
그러므로, 바이어스 제어 신호(GB) 및 제1게이트 신호(GW)는 표시 패널(110)의 구동 주파수(즉, 패널 구동 프레임의 프레임 레이트)보다 높은 제1 주파수로 구동될 수 있다. 일 실시예에서, 표시 패널(110)의 구동 주파수는 제1 주파수의 약수로 설정될 수 있다. 예를 들어, 제1 주파수는 표시 패널(110)의 최대 구동 주파수의 2배 또는 4배로 설정될 수 있다. 이에, 하나의 패널 구동 프레임에서 제1 스캔 라인들(S11, ..., S1n)들로 인가되는 바이어스 제어 신호(GB) 및 제1게이트 신호(GW)에 따른 스캐닝 동작이 소정 주기로 여러 번 반복될 수 있다. 예를 들어, 제1 스캔 드라이버(120)는 표시 패널(110)의 모든 구동 주파수들에서 표시 스캔 구간(DISPLAY SCAN) 동안 스캐닝 동작을 1회 수행하고, 표시 패널(110)의 최대 구동 주파수를 제외한 구동 주파수들에서 셀프 스캔 구간(SELF SCAN) 동안 스캐닝 동작을 적어도 1회 이상 수행할 수 있다(즉, 표시 패널(110)의 최대 구동 주파수에서는 셀프 스캔 구간(SELF SCAN)이 존재하지 않음).
반면에, 제2 게이트 신호(GC) 및 초기화 제어 신호(GI)는 표시 패널(110)의 구동 주파수(즉, 패널 구동 프레임의 프레임 레이트)와 동일한 제2 주파수로 구동될 수 있다. 따라서, 제2 주파수는 제1 주파수의 약수로 설정될 수 있다. 이에, 하나의 패널 구동 프레임에서 제2 스캔 라인들(S21, ..., S2n)들로 인가되는 제2 게이트 신호(GC) 및 초기화 제어 신호(GI)에 따른 스캐닝 동작이 한 번 수행될 수 있다. 예를 들어, 제2 스캔 드라이버(125)는 표시 패널(110)의 모든 구동 주파수들에서 표시 스캔 구간(DISPLAY SCAN) 동안 스캐닝 동작을 1회 수행하고, 셀프 스캔 구간(SELF SCAN) 동안에는 스캐닝 동작을 수행하지 않을 수 있다.
표시 패널(110)은 데이터 라인들(D1, ..., Dm)을 통해 데이터 드라이버(130)에 연결될 수 있다. 데이터 드라이버(130)는 데이터 라인들(D1, ..., Dm)을 통해 표시 패널(110)에 데이터 신호(또는 데이터 전압)를 제공할 수 있다. 구체적으로, 도 3 및 도 4에 도시된 바와 같이, 데이터 드라이버(130)는 상기 화소 회로(111)들이 표시 스캔 동작을 수행하는 표시 스캔 구간(DISPLAY SCAN)에서 표시 패널(110)에 데이터 신호를 인가하고, 상기 화소 회로(111)들이 셀프 스캔 동작을 수행하는 셀프 스캔 구간(SELF SCAN)에서는 표시 패널(110)에 데이터 신호를 인가하지 않을 수 있다.
표시 패널(110)은 발광 제어 라인들(E1, ..., En)을 통해 발광 제어 드라이버(140)에 연결될 수 있다. 발광 제어 드라이버(140)는 발광 제어 라인들(E1, ..., En)을 통해 표시 패널(110)에 발광 제어 신호(EM)를 제공할 수 있다. 도 3 및 도 4에 도시된 바와 같이, 상기 화소 회로(111)들이 표시 스캔 동작을 수행하는 표시 스캔 구간(DISPLAY SCAN)에서 발광 제어 라인들(E1, ..., En)을 통해 인가되는 발광 제어 신호(EM)는 적어도 하나 이상의 턴온 전압 구간을 포함할 수 있다. 또한, 도 3 및 도 4에 도시된 바와 같이, 상기 화소 회로(111)들이 셀프 스캔 동작을 수행하는 셀프 스캔 구간(SELF SCAN)에서도 발광 제어 라인들(E1, ..., En)을 통해 인가되는 발광 제어 신호(EM)는 적어도 하나 이상의 턴온 전압 구간을 포함할 수 있다. 그러므로, 발광 제어 신호(EM)는 표시 패널(110)의 구동 주파수(즉, 패널 구동 프레임의 프레임 레이트)보다 높은 제1 주파수로 구동될 수 있다. 예를 들어, 제1 주파수는 표시 패널(110)의 최대 구동 주파수의 2배 또는 4배로 설정될 수 있다. 이에, 하나의 패널 구동 프레임에서 발광 제어 라인들(E1, ..., En)들로 인가되는 발광 제어 신호(EM)에 따른 스캐닝 동작이 소정 주기로 여러 번 반복될 수 있다. 예를 들어, 발광 제어 드라이버(140)는 표시 패널(110)의 모든 구동 주파수들에서 표시 스캔 구간(DISPLAY SCAN) 동안 스캐닝 동작을 1회 수행하고, 표시 패널(110)의 최대 구동 주파수를 제외한 구동 주파수들에서 셀프 스캔 구간(SELF SCAN) 동안 스캐닝 동작을 적어도 1회 이상 수행할 수 있다(즉, 표시 패널(110)의 최대 구동 주파수에서는 셀프 스캔 구간(SELF SCAN)이 존재하지 않음).
타이밍 컨트롤러(150)는 복수의 제어 신호들(CTL1, CTL2, CTL3, CTL4)을 생성하여 제1 스캔 드라이버(120), 제2 스캔 드라이버(125), 데이터 드라이버(130) 및 발광 제어 드라이버(140)에 제공함으로써, 제1 스캔 드라이버(120), 제2 스캔 드라이버(125), 데이터 드라이버(130) 및 발광 제어 드라이버(140)를 제어할 수 있다. 타이밍 컨트롤러(150)는 외부 구성 요소(예를 들어, 그래픽 처리 유닛(graphic processing unit; GPU) 등)로부터 소정의 인터페이스를 통해 이미지 데이터(DATA)를 수신하고, 이미지 데이터(DATA)에 소정의 프로세싱을 수행(예를 들어, 휘도 보상, 열화 보상 등)하여 데이터 드라이버(130)에 제공할 수 있다.
예를 들어, 도 2 내지 도 4에 도시된 바와 같이, 타이밍 컨트롤러(150)는 표시 패널(110)의 최대 구동 주파수(즉, 도 2에서는 표시 패널(110)의 최대 구동 주파수가 240Hz라고 가정)에서 1개의 표시 스캔 구간(DISPLAY SCAN)을 수행하고, 표시 패널(110)의 최대 구동 주파수를 제외한 구동 주파수들(즉, 120Hz, 80Hz, 60Hz, 48Hz)에서 1개의 표시 스캔 구간(DISPLAY SCAN) 및 적어도 1개 이상의 셀프 스캔 구간(SELF SCAN)을 수행할 수 있다. 구체적으로, 표시 패널(110)의 구동 주파수가 240Hz인 경우 하나의 패널 구동 프레임(1F)은 1개의 표시 스캔 구간(DISPLAY SCAN)을 포함하고, 표시 패널(110)의 구동 주파수가 120Hz인 경우 하나의 패널 구동 프레임(1F)은 1개의 표시 스캔 구간(DISPLAY SCAN) 및 1개의 셀프 스캔 구간(SELF SCAN)을 포함하며, 표시 패널(110)의 구동 주파수가 80Hz인 경우 하나의 패널 구동 프레임(1F)은 1개의 표시 스캔 구간(DISPLAY SCAN) 및 2개의 셀프 스캔 구간(SELF SCAN)을 포함하고, 표시 패널(110)의 구동 주파수가 60Hz인 경우 하나의 패널 구동 프레임(1F)은 1개의 표시 스캔 구간(DISPLAY SCAN) 및 3개의 셀프 스캔 구간(SELF SCAN)을 포함하며, 표시 패널(110)의 구동 주파수가 48Hz인 경우 하나의 패널 구동 프레임(1F)은 1개의 표시 스캔 구간(DISPLAY SCAN) 및 4개의 셀프 스캔 구간(SELF SCAN)을 포함할 수 있다. 이와 같이, 타이밍 컨트롤러(150)는 셀프 스캔 구간(SELF SCAN)의 개수를 조절하는 방식으로 표시 패널(110)의 구동 주파수 가변(즉, 패널 구동 프레임의 프레임 레이트 가변 또는 패널 구동 프레임의 구동 시간 가변)에 대응할 수 있다.
도 5는 도 1의 표시 장치에 포함된 화소 회로의 일 예를 나타내는 회로도이고, 도 6은 도 5의 화소 회로의 표시 스캔 동작을 수행하는 일 예를 나타내는 타이밍도이고, 도 7은 도 5의 화소 회로가 셀프 스캔 동작을 수행하는 일 예를 나타내는 타이밍도이며, 도 8은 도 5의 화소 회로에 포함된 제1 커패시터에 인가된 제1 게이트 신호에 의해 제4 노드의 전압이 부스팅되는 것을 설명하기 위한 도면이다.
도 5 내지 도 8을 참조하면, 화소 회로(111a)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 스토리지 커패시터(CST), 제1 커패시터(C1), 기생 커패시터(Coled) 및 발광 소자(ED)를 포함할 수 있다. 실시예에 따라, 화소 회로(111a)는 부스트 커패시터(CB)를 더 포함할 수 있다.
제1 트랜지스터(T1)(예를 들어, 구동 트랜지스터로 명명)는 제1 노드(N1)에 연결된 제1 단자, 제2 노드(N2)에 연결된 게이트 단자 및 제3 노드(N3)에 연결된 제2 단자를 포함할 수 있다. 제1 트랜지스터(T1)는 제2 노드(N2)의 전압(즉, 스토리지 커패시터(CST)에 저장된 데이터 신호)에 상응하는 구동 전류를 발광 소자(ED)로 흐르게 할 수 있다.
제2 트랜지스터(T2)(예를 들어, 스위칭 트랜지스터로 명명)는 데이터 라인(Dk)에 연결된 제1 단자, 제1 노드(N1)에 연결된 제2 단자 및 제1 게이트 신호(GW)를 수신하는 게이트 단자를 포함할 수 있다. 제2 트랜지스터(T2)가 제1 게이트 신호(GW)에 응답하여 턴온되면(즉, 제1 게이트 신호(GW)의 턴온 전압 구간에서), 데이터 라인(Dk)을 통해 인가된 데이터 신호가 제1 노드(N1)에 전달될 수 있다.
제3 트랜지스터(T3)(예를 들어, 보상 트랜지스터로 명명)는 제3 노드(N3)에 연결된 제1 단자, 제2 노드(N2)에 연결된 제2 단자 및 제2 게이트 신호(GC)를 수신하는 게이트 단자를 포함할 수 있다. 제3 트랜지스터(T3)가 제2 게이트 신호(GC)에 응답하여 턴온되면(즉, 제2 게이트 신호(GC)의 턴온 전압 구간에서), 제1 트랜지스터(T1)의 제2 단자(즉, 제3 노드(N3))와 게이트 단자(즉, 제2 노드(N2))가 전기적으로 연결될 수 있다. 즉, 제3 트랜지스터(T3)가 턴온되면 제1 트랜지스터(T1)는 다이오드-연결되고, 그에 따라, 제1 트랜지스터(T1)의 문턱전압이 보상될 수 있다.
제4 트랜지스터(T4)(예를 들어, 초기화 트랜지스터로 명명)는 제2 노드(N2)에 연결된 제1 단자, 초기화 전압(VINT)을 수신하는 제2 단자 및 초기화 제어 신호(GI)를 수신하는 게이트 단자를 포함할 수 있다. 제4 트랜지스터(T4)가 초기화 제어 신호(GI)에 응답하여 턴온되면(즉, 초기화 제어 신호(GI)의 턴온 전압 구간에서), 초기화 전압(VINT)이 제2 노드(N2)에 전달될 수 있다. 즉, 제4 트랜지스터(T4)가 턴온되면 제2 노드(N2)(즉, 제1 트랜지스터(T1)의 게이트 단자)가 초기화 전압(VINT)으로 초기화되고, 그에 따라, 제1 트랜지스터(T1)가 온-바이어스(on-bias) 상태를 가질 수 있다(즉, 온-바이어스 상태로 초기화). 이 때, 초기화 전압(VINT)은 데이터 라인(Dk)을 통해 인가되는 데이터 신호보다 낮은 전압으로 설정될 수 있다.
구체적으로, 제2 트랜지스터(T2)가 턴온됨에 따라 데이터 신호가 제1 노드(N1)로 전달되고, 제2 노드(N2)가 데이터 신호보다 낮은 초기화 전압(VINT)으로 초기화되어 제1 트랜지스터(T1)가 턴온되기 때문에, 제1 노드(N1)로 전달된 데이터 신호가 다이오드-연결된 제1 트랜지스터(T1)를 경유하여 제2 노드(N2)로 전달될 수 있다. 이에, 제2 노드(N2)에 데이터 신호 및 제1 트랜지스터(T1)의 문턱 전압에 대응하는 전압이 인가되고, 그에 따라, 스토리지 커패시터(CST)가 제1 트랜지스터(T1)의 문턱 전압이 보상된 데이터 신호를 저장할 수 있다. 한편, 표시 패널(110)이 낮은 구동 주파수로 동작할 때, 제2 노드(N2)로 공급되는 초기화 전압(VINT)이 지나치게 낮으면, 제1 트랜지스터(T1)의 히스테리시스 변화가 심해져 플리커 현상을 야기할 수 있다. 이에, 초기화 전압(VINT)은 제2 전원 전압(VSS)보다는 높은 전압으로 설정될 수 있다.
제5 트랜지스터(T5)(예를 들어, 발광 제어 트랜지스터로 명명)는 제1 전원 전압(VDD)을 수신하는 제1 단자, 제1 노드(N1)에 연결된 제2 단자 및 발광 제어 신호(EM)를 수신하는 게이트 단자를 포함할 수 있다. 제5 트랜지스터(T5)가 발광 제어 신호(EM)에 응답하여 턴온되면(즉, 발광 제어 신호(EM)의 턴온 전압 구간에서), 제1 전원 전압(VDD)과 제2 전원 전압(VSS) 사이에서 제1 트랜지스터(T1)를 거쳐 흐르는 구동 전류에 의해 발광 소자(ED)가 발광할 수 있다.
제6 트랜지스터(T6)(예를 들어, 발광 제어 트랜지스터로 명명)는 제3 노드(N3)에 연결된 제1 단자, 제4 노드(N4)에 연결된 제2 단자 및 발광 제어 신호(EM)를 수신하는 게이트 단자를 포함할 수 있다. 제6 트랜지스터(T6)가 발광 제어 신호(EM)에 응답하여 턴온되면(즉, 발광 제어 신호(EM)의 턴온 전압 구간에서), 제1 전원 전압(VDD)과 제2 전원 전압(VSS) 사이에서 제1 트랜지스터(T1)를 거쳐 흐르는 전류에 의해 발광 소자(ED)가 발광할 수 있다.
한편, 상기에서는 제5 트랜지스터(T5)와 제6 트랜지스터(T6)가 발광 제어 신호(EM)를 공통으로 인가받아 동시에 턴온 및 턴오프되는 것으로 설명되고 있으나, 실시예에 따라, 제5 트랜지스터(T5)와 제6 트랜지스터(T6)가 서로 독립적인 발광 제어 신호(EM)들을 각각 수신할 수도 있다.
제7 트랜지스터(T7)(예를 들어, 리셋 트랜지스터로 명명)는 제4 노드(N4)에 연결된 제1 단자, 제5 노드(N5)에 연결된 제2 단자 및 바이어스 제어 신호(GB)를 수신하는 게이트 단자를 포함할 수 있다. 제7 트랜지스터(T7)가 바이어스 제어 신호(GB)에 응답하여 턴온되면(즉, 바이어스 제어 신호(GB)의 턴온 전압 구간에서), 초기화 전압(VINT)은 제7 트랜지스터를 통해 제4 노드(N4)에 인가될 수 있다.
일 실시예에서, 화소 회로(111a)에 포함된 제1 커패시터(C1)에 인가된 제1 게이트 신호(GW)에 의해 제4 노드(N4)의 전압(VN4)이 부스팅 될 수 있다. 구체적으로, 제 1 게이트 신호(GW)가 턴온 전압(VGL)에서 턴오프 전압(VGH)으로 변경됨에 따라, 제1 커패시터(C1)에 인가된 제1 게이트 신호(GW)에 의해 제4 노드(N4)의 전압(VN4)이 부스팅 될 수 있다.
도 8은 도 5의 화소 회로에 포함된 제1 커패시터(C1)에 인가된 제1 게이트 신호(GW)에 의해 제4 노드(N4)의 전압(VN4)이 부스팅이 되는 것을 설명하고 있으며, 제 4 노드(N4)의 전압(VN4)은 하기 [수학식 1]에 의해 계산될 수 있다.
[수학식 1]
여기서, VN4는 제 4 노드(N4)의 전압, VINT는 초기화 전압, Vkickback은 부스팅 전압, C1는 제1 커패시터의 커패시턴스, Coled는 기생 커패시터의 커패시턴스, VGH는 턴오프 전압, VGL은 턴온 전압일 수 있다.
제4 노드(N4)의 전압(VN4)은 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합일 수 있으며, 부스팅 전압(Vkickback)은 제1게이트 신호(GW)의 턴오프 전압(VGH)에서 제1게이트 신호(GW)의 턴온 전압(VGL)이 감산된 전압( )이 제1 커패시터(C1)와 발광 소자(ED)의 기생 커패시터(Coled)의 직렬연결에 따른 전압분배에 의해 생성되는 값( )일 수 있다.즉, 화소 회로(111a)에 포함된 제1 커패시터(C1)에 인가된 제1 게이트 신호(GW)에 의해 제4 노드(N4)의 전압(VN4)이 부스팅 될 수 있다. 제 1 게이트 신호(GW)가 턴온 전압(VGL)에서 턴오프 전압(VGH)으로 변경될 때, 제1 커패시터(C1)와 발광 소자(ED)의 기생 커패시터(Coled)의 직렬 연결에 의해 제1 게이트 신호(GW)에 기인하는 부스팅 전압(Vkickback)이 결정되고, 제4 노드(N4)의 전압(VN4)은 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합일 수 있다. 이에 따라, 초기화 전압(VINT)은 제4 트랜지스터(T4)를 통해 제 2 노드(N2)에 인가되고, 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합에 상응하는 전압(VN4)이 제4 노드(N4)에 인가되며, 제4 노드(N4)의 전압(VN4)은 제 2 노드(N2)의 전압(VINT)보다 만큼 높을 수 있다.
이와 같이, 화소 회로(111a)는 제1 커패시터(C1)를 포함함으로써 화소 회로(111a)에 포함된 제1 커패시터(C1)에 인가된 제1 게이트 신호(GW)에 의해 제 4 노드(N4)의 전압(VN4)을 부스팅할 수 있고, 그에 따라, 종래의 표시 장치에 비해 표시 패널(110)에 포함된 초기화 배선들의 수를 감소(즉, 종래의 표시 장치가 제2 노드(N2)를 초기화시키기 위한 제1 초기화 전압을 전달하는 제1 초기화 배선 및 제4 노드(N4)를 리셋시키기 위한 제2 초기화 전압을 전달하는 제2 초기화 배선을 포함하던 것을, 하나의 초기화 배선만을 포함하면서도 상기 초기화 배선을 통해 전달되는 초기화 전압(VINT)으로 제2 노드(N2)를 초기화시키고, 초기화 전압(VINT)에 제1 게이트 신호(GW)에 기인한 부스팅 전압(Vkickback)이 더해진 부스팅된 초기화 전압으로 제4 노드(N4)를 리셋시켜 고해상도를 구현할 수 있다.
스토리지 커패시터(CST)는 제1 전원 전압(VDD)을 수신하는 제1 단자 및 제2 노드(N2)에 연결된 제2 단자를 포함할 수 있다. 상술한 바와 같이, 제2 트랜지스터(T2)가 턴온됨에 따라 제1 노드(N1)로 전달된 데이터 신호가 다이오드-연결된 제1 트랜지스터(T1)를 경유하여 제2 노드(N2)로 전달되기 때문에, 스토리지 커패시터(CST)는 제1 트랜지스터(T1)의 문턱 전압이 보상된 데이터 신호를 저장할 수 있다.
제1 커패시터(C1)는 제1게이트 신호(GW)를 수신하는 제1 단자 및 제4 노드(N4)에 연결된 제 2단자를 포함할 수 있다. 상술한 바와 같이, 화소 회로(111a)는 제1 커패시터(C1)를 포함함으로써, 제1 커패시터(C1)와 발광 소자(ED)의 기생 커패시터(Coled)의 직렬 연결에 의해 제1 게이트 신호(GW)에 기인하는 부스팅 전압(Vkickback)이 결정되고, 제4 노드(N4)의 전압(VN4)은 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합일 수 있다. 이에 따라, 초기화 전압(VINT)은 제4 트랜지스터(T4)를 통해 제 2 노드(N2)에 인가될 수 있으며, 제4 노드(N4)의 전압(VN4)은 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합일 수 있다. 이에 따라, 초기화 전압(VINT)은 제4 트랜지스터(T4)를 통해 제 2 노드(N2)에 인가되고, 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합에 상응하는 전압(VN4)이 제4 노드(N4)에 인가되며, 제 4 노드(N4)의 전압(VN4)은 제 2 노드(N2)의 전압(VINT)보다 만큼 높을 수 있다. 발광 소자(ED)는 제4 노드(N4)에 연결된 제1 단자 및 제1 전원 전압(VDD)보다 낮은 제2 전원 전압(VSS)을 수신하는 제2 단자를 포함할 수 있다. 상술한 바와 같이, 발광 소자(ED)는 제1 트랜지스터(T1)로부터 공급되는 구동 전류에 기초하여 소정의 휘도를 가진 광을 방출할 수 있다.
일 실시예에서, 발광 소자(ED)는 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 다른 실시예에서, 발광 소자(ED)는 무기 물질로 형성되는 무기 발광 소자(예를 들어, 퀀텀닷)일 수 있다. 실시예에 따라, 복수의 발광 소자(ED)들이 제2 전원 전압(VSS)과 제4 노드(N4) 사이에 병렬 및/또는 직렬로 연결될 수도 있다.
부스트 커패시터(CB)는 제2 노드(N2)에 연결된 제1 단자 및 제 1 게이트 신호(GW)를 수신하는 제2 단자를 포함할 수 있다. 부스트 커패시터(CB)는 제2 노드(N2)의 전압을 부스팅할 수 있다.
한편, 화소 회로(111a)는 패널 구동 프레임의 구동 시간이 기준 구동 시간일 때(즉, 표시 패널(110)의 구동 주파수가 최대 구동 주파수일 때) 1회의 표시 스캔 동작을 수행하고, 패널 구동 프레임의 구동 시간이 기준 구동 시간이 아닐 때(즉, 표시 패널(110)의 구동 주파수가 최대 구동 주파수보다 낮을 때) 1회의 표시 스캔 동작 및 적어도 1회 이상의 셀프 스캔 동작을 수행할 수 있다. 상술한 바와 같이, 표시 스캔 동작은 데이터 신호를 수신하여 발광 소자(ED)를 발광시키는 동작이고, 셀프 스캔 동작은 제1 트랜지스터(T1)(즉, 구동 트랜지스터)의 특성을 변경시키는 동작이다.
도 6에 도시된 바와 같이, 화소 회로(111a)가 표시 스캔 동작을 수행할 때, 제1 게이트 신호(GW), 제2 게이트 신호(GC), 초기화 제어 신호(GI), 바이어스 제어 신호(GB) 및 발광 제어 신호(EM) 각각은 적어도 하나 이상의 턴온 전압 구간을 포함할 수 있다. 한편, 발광 제어 신호(EM)의 턴오프 전압 구간 내에 초기화 제어 신호(GI)의 턴온 전압 구간, 제1 게이트 신호(GW)의 턴온 전압 구간, 제2 게이트 신호(GC)의 턴온 전압 구간 및 바이어스 제어 신호(GB)의 턴온 전압 구간이 위치할 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 발광 제어 신호(EM)의 턴오프 전압 구간 내에 바이어스 제어 신호(GB)의 턴온 전압 구간이 위치할 수 있다. 이 경우, 바이어스 제어 신호(GB)의 턴온 전압 구간은 초기화 제어 신호(GI)의 턴온 전압 구간 이전에 위치할 수 있다.
구체적으로, 바이어스 제어 신호(GB)의 턴온 전압 구간에서 리셋-바이어스 동작(BCB)이 수행될 수 있다. 즉, 바이어스 제어 신호(GB)의 턴온 전압 구간에서, 제7 트랜지스터(T7)가 턴온됨에 따라 초기화 전압(VINT)이 제4 노드(N4)에 인가될 수 있다.
이후, 초기화 제어 신호(GI)의 턴온 전압 구간에서 초기화 동작(INIT)이 수행될 수 있다. 즉, 초기화 제어 신호(GI)의 턴온 전압 구간에서, 제4 트랜지스터(T4)가 턴온됨에 따라 초기화 전압(VINT)이 제2 노드(N2)에 인가될 수 있다.
다음, 제1 게이트 신호(GW)의 턴온 전압 구간 및 제2 게이트 신호(GC)의 턴온 전압 구간에서 문턱 전압 보상 및 데이터 기입 동작(COMP/WR)이 수행될 수 있다. 즉, 제1 게이트 신호(GW)의 턴온 전압 구간 및 제2 게이트 신호(GC)의 턴온 전압 구간에서, 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴온됨에 따라 스토리지 커패시터(CST)에 제1 트랜지스터(T1)의 문턱 전압이 보상된 데이터 신호가 저장될 수 있다. 실시예에 따라, 제2 게이트 신호(GC)의 턴온 전압 구간은 제1 게이트 신호(GW)의 턴온 전압 구간보다 길 수 있고, 제2 게이트 신호(GC)의 턴온 전압 구간의 일부는 제1 게이트 신호(GW)의 턴오프 전압 구간에 중첩될 수 있다.
이 때, 화소 회로(111a)는 제1 커패시터(C1)를 포함함으로써, 제1 커패시터(C1)와 발광 소자(ED)의 기생 커패시터(Coled)의 직렬 연결에 의해 제1 게이트 신호(GW)에 기인하는 부스팅 전압(Vkickback)이 결정되고, 제4 노드(N4)의 전압(VN4)은 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합일 수 있다. 이에 따라, 초기화 전압(VINT)은 제4 트랜지스터(T4)를 통해 제 2 노드(N2)에 인가될 수 있으며, 제4 노드(N4)의 전압(VN4)은 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합일 수 있다. 이에 따라, 초기화 전압(VINT)은 제4 트랜지스터(T4)를 통해 제 2 노드(N2)에 인가되고, 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합에 상응하는 전압(VN4)이 제4 노드(N4)에 인가되며, 제 4 노드(N4)의 전압(VN4)은 제 2 노드(N2)의 전압(VINT)보다 만큼 높을 수 있다. 다음, 발광 제어 신호(EM)의 턴온 전압 구간에서 발광 동작(EMIT)이 수행될 수 있다. 즉, 발광 제어 신호(EM)의 턴온 전압 구간에서 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴온됨에 따라 발광 소자(ED)에 구동 전류가 흘러 발광 소자(ED)가 발광할 수 있다.
도 7에 도시된 바와 같이, 화소 회로(111a)가 셀프 스캔 동작을 수행할 때, 바이어스 제어 신호(GB), 제1게이트 신호(GW) 및 발광 제어 신호(EM) 각각은 적어도 하나 이상의 턴온 전압 구간을 포함하고, 제2 게이트 신호(GC) 및 초기화 제어 신호(GI) 각각은 턴온 전압 구간을 포함하지 않을 수 있다. 다시 말하면, 화소 회로(111a)가 셀프 스캔 동작을 수행할 때에는 제2 게이트 신호(GC) 및 초기화 제어 신호(GI) 각각은 턴오프 전압 구간만을 가질 수 있다. 한편, 발광 제어 신호(EM)의 턴오프 전압 구간 내에 바이어스 제어 신호(GB) 및 제1 게이트 신호(GW)의 턴온 전압 구간이 위치할 수 있다. 이 경우, 바이어스 제어 신호(GB)의 턴온 전압 구간은 제1 게이트 신호(GW)의 턴온 전압 구간 이전에 위치할 수 있다.
구체적으로, 발광 제어 신호(EM)의 턴오프 전압 구간 및 바이어스 제어 신호(GB)의 턴온 전압 구간에서 리셋-바이어스 동작(BCB)이 수행될 수 있다. 즉, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴오프됨에 따라 발광 소자(ED)에 구동 전류가 흐르지 않은 상태에서, 제7 트랜지스터(T7)가 턴온됨에 따라 초기화 전압(VINT)이 제4 노드(N4)에 인가될 수 있다. 이후, 제2 트랜지스터(T2)가 턴온됨에 따라 데이터 라인(Dk)을 통해 인가된 데이터 신호가 제1 노드(N1)에 전달될 수 있다.
이 때, 화소 회로(111a)는 제1 커패시터(C1)를 포함함으로써, 제1 커패시터(C1)와 발광 소자(ED)의 기생 커패시터(Coled)의 직렬 연결에 의해 제1 게이트 신호(GW)에 기인하는 부스팅 전압(Vkickback)이 결정되고, 제4 노드(N4)의 전압(VN4)은 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합일 수 있다. 이에 따라, 초기화 전압(VINT)은 제4 트랜지스터(T4)를 통해 제 2 노드(N2)에 인가될 수 있으며, 제4 노드(N4)의 전압(VN4)은 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합일 수 있다. 이에 따라, 초기화 전압(VINT)은 제4 트랜지스터(T4)를 통해 제 2 노드(N2)에 인가되고, 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합에 상응하는 전압(VN4)이 제4 노드(N4)에 인가되며, 제 4 노드(N4)의 전압(VN4)은 제 2 노드(N2)의 전압(VINT)보다 만큼 높을 수 있다.
또한, 제4 노드(N4)의 전압(VN4)은 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합일 수 있으므로, 초기화 전압(VINT)을 변경하여 제4 노드(N4)의 전압(VN4)를 변경할 수 있다. 구체적으로, 부스팅 전압(Vkickback)은 제1 커패시터(C1)의 커패시턴스 및 기생 커패시터(Coled)의 커패시턴스에 의해 결정될 수 있고, 부스팅 전압(Vkickback)을 변경하여 제4 노드(N4)의 전압(VN4)를 변경할 수 있으나, 실시예에 따라, 제4 노드(N4)의 전압(VN4)의 변경을 위해 초기화 전압(VINT)을 변경할 수도 있다.
이후, 발광 제어 신호(EM)의 턴온 전압 구간에서 발광 동작(EMIT)이 수행될 수 있다. 즉, 발광 제어 신호(EM)의 턴온 전압 구간에서 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴온됨에 따라 발광 소자(ED)에 구동 전류가 흘러 발광 소자(ED)가 발광할 수 있다.
이와 같이, 화소 회로(111a)는 제1 노드(N1)에 연결된 제1 단자, 제2 노드(N2)에 연결된 게이트 단자 및 제3 노드(N3)에 연결된 제2 단자를 포함하는 제1 트랜지스터(T1), 데이터 라인(Dk)에 연결된 제1 단자, 제1 노드(N1)에 연결된 제2 단자 및 제1 게이트 신호(GW)를 수신하는 게이트 단자를 포함하는 제2 트랜지스터(T2), 제3 노드(N3)에 연결된 제1 단자, 제2 노드(N2)에 연결된 제2 단자 및 제2 게이트 신호(GC)를 수신하는 게이트 단자를 포함하는 제3 트랜지스터(T3), 제2 노드(N2)에 연결된 제1 단자, 초기화 전압(VINT)을 수신하는 제2 단자 및 초기화 제어 신호(GI)를 수신하는 게이트 단자를 포함하는 제4 트랜지스터(T4), 제1 전원 전압(VDD)을 수신하는 제1 단자, 제1 노드(N1)에 연결된 제2 단자 및 발광 제어 신호(EM)를 수신하는 게이트 단자를 포함하는 제5 트랜지스터(T5), 제3 노드(N3)에 연결된 제1 단자, 제4 노드(N4)에 연결된 제2 단자 및 발광 제어 신호(EM)를 수신하는 게이트 단자를 포함하는 제6 트랜지스터(T6), 제4 노드(N4)에 연결된 제1 단자, 제5노드(N5)에 연결된 제2 단자 및 바이어스 제어 신호(GB)를 수신하는 게이트 단자를 포함하는 제7 트랜지스터(T7), 제1 전원 전압(VDD)을 수신하는 제1 단자 및 제2 노드(N2)에 연결된 제2 단자를 포함하는 스토리지 커패시터(CST), 제1게이트 신호(GW)를 수신하는 제1 단자 및 제4 노드(N4)에 연결된 제 2단자를 포함하는 제1 커패시터(C1) 및 제4 노드(N4)에 연결된 제1 단자 및 제1 전원 전압(VDD)보다 낮은 제2 전원 전압(VSS)을 수신하는 제2 단자를 포함하는 발광 소자(ED)를 포함(실시예에 따라, 제2 노드(N2)에 연결된 제1 단자 및 제1게이트 신호(GW)에 연결된 제2 단자를 포함하는 부스트 커패시터(CB)를 더 포함)할 수 있다.
도 9은 도 1의 표시 장치에 포함된 화소 회로의 다른 예를 나타내는 회로도이고, 도 10는 도 9의 화소 회로가 표시 스캔 동작을 수행하는 일 예를 나타내는 타이밍도이고, 도 11은 도 9의 화소 회로가 셀프 스캔 동작을 수행하는 일 예를 나타내는 타이밍도이며, 도 12은 도9의 화소 회로에 포함된 제2 커패시터에 인가된 발광 제어 신호에 의해 제 4 노드 전압이 부스팅되는 것을 설명하기 위한 도면이다.
도 9 내지 도 12을 참조하면, 화소 회로(111b)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 스토리지 커패시터(CST), 제2 커패시터(C2) 및 발광 소자(ED)를 포함할 수 있다. 실시예에 따라, 화소 회로(111b)는 부스트 커패시터(CB)를 더 포함할 수 있다. 한편, 도 9의 화소 회로(111b)는 도 5의 화소 회로(111a)와 제2 커패시터(C2)의 연결 구조를 제외하고는 실질적으로 동일한 구성을 가지므로, 도 9의 화소 회로(111b)를 설명함에 있어 도 5의 화소 회로(111a)와 중복되는 설명은 생략하기로 한다.제7 트랜지스터(T7)가 바이어스 제어 신호(GB)에 응답하여 턴온되면(즉, 바이어스 제어 신호(GB)의 턴온 전압 구간에서), 초기화 전압(VINT)은 제7 트랜지스터(T7)를 통해 제 4 노드(N4)에 인가될 수 있다.일 실시예에서, 화소 회로(111b)에 포함된 제2 커패시터(C2)에 인가된 발광 제어 신호(EM)에 의해 제4 노드(N4)의 전압(VN4)이 부스팅 될 수 있다. 구체적으로, 발광 제어 신호(EM)가 턴오프(VGH) 전압에서 턴온(VGL) 전압으로 변경되에 따라, 제2 커패시터(C2)에 인가된 발광 제어 신호(EM)에 의해 제4 노드(N4)의 전압(VN4)이 부스팅 될 수 있다.
도 12는 도 9의 화소 회로에 포함된 제2 커패시터(C2)에 인가된 발광 제어 신호(EM)에 의해 제4 노드(N4)의 전압(VN4)이 부스팅이 되는 것을 설명하고 있으며, 제 4 노드(N4)의 전압(VN4)은 하기 [수학식 2]에 의해 계산될 수 있다.
[수학식 2]
여기서, VN4는 제 4 노드(N4)의 전압, VINT는 초기화 전압, Vkickback은 부스팅 전압, C2는 제2 커패시턴스, Coled는 기생 커패시턴스, VGH는 턴오프 전압, VGL은 턴온 전압일 수 있다.
제4 노드(N4)의 전압(VN4)은 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합일 수 있으며, 부스팅 전압(Vkickback)은 발광 제어 신호(EM)의 턴온 전압(VGL)에서 발광 제어 신호(EM)의 턴오프 전압(VGH)이 감산된 전압( )이 제2 커패시터(C2)와 발광 소자(ED)의 기생 커패시터(Coled)의 직렬연결에 따른 전압분배에 의해 생성되는 값( )일 수 있다.
즉, 화소 회로(111b)에 포함된 제2 커패시터(C2)에 인가된 발광 제어 신호(EM)에 의해 제4 노드(N4)의 전압(VN4)이 부스팅될 수 있다. 발광 제어 신호(EM)가 턴오프 전압(VGH)에서 턴온 전압(VGL)으로 변경될때, 제2 커패시터(C2)와 발광 소자(ED)의 기생 커패시터(Coled)의 직렬 연결에 의해 발광 제어 신호(EM)에 기인하는 부스팅 전압(Vkickback)이 결정되고, 제4 노드(N4)의 전압(VN4)은 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합일 수 있다. 이에 따라, 초기화 전압(VINT)은 제4 트랜지스터(T4)를 통해 제 2 노드(N2)에 인가되고, 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합에 상응하는 전압(VN4)이 제4 노드(N4)에 인가되며,제 4 노드(N4)의 전압(VN4)은 제 2 노드(N2)의 전압(VINT)보다 만큼 낮을 수 있다. 이와 같이 화소 회로(111b)는 제2 커패시터(C2)를 포함함으로써 화소 회로(111b)에 포함된 제2 커패시터(C2)에 인가된 발광 제어 신호(EM)에 의해 제 4 노드(N4)의 전압(VN4)을 부스팅할 수 있고, 그에 따라, 종래의 표시 장치에 비해 표시 패널(110)에 포함된 초기화 배선들의 수를 감소(즉, 종래의 표시 장치가 제2 노드(N2)를 초기화시키기 위한 제1 초기화 전압을 전달하는 제1 초기화 배선 및 제4 노드(N4)를 리셋시키기 위한 제2 초기화 전압을 전달하는 제2 초기화 배선을 포함하던 것을, 하나의 초기화 배선만을 포함하면서도 상기 초기화 배선을 통해 전달되는 초기화 전압(VINT)으로 제2 노드(N2)를 초기화시키고, 초기화 전압(VINT)에 발광 제어 신호 신호(EM)에 기인한 부스팅 전압(Vkickback)이 더해진 부스팅된 초기화 전압으로 제4 노드(N4)를 리셋시켜 고해상도를 구현할 수 있다.
제2 커패시터(C2)는 발광 제어 신호(EM)를 수신하는 제1 단자 및 제4 노드(N4)에 연결된 제 2단자를 포함할 수 있다. 상술한 바와 같이, 제2 커패시터(C2)를 포함함으로써, 제2 커패시터(C2)와 발광 소자(ED)의 기생 커패시터(Coled)의 직렬 연결에 의해 발광 제어 신호(EM)에 기인하는 부스팅 전압(Vkickback)이 결정되고, 제4 노드(N4)의 전압(VN4)은 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합일 수 있다. 이에 따라, 초기화 전압(VINT)은 제4 트랜지스터(T4)를 통해 제 2 노드(N2)에 인가될 수 있으며, 제4 노드(N4)의 전압(VN4)은 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합일 수 있다. 이에 따라, 초기화 전압(VINT)은 제4 트랜지스터(T4)를 통해 제 2 노드(N2)에 인가되고, 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합에 상응하는 전압(VN4)이 제4 노드(N4)에 인가되며, 제 4 노드(N4)의 전압(VN4)은 제 2 노드(N2)의 전압(VINT)보다 만큼 낮을 수 있다. 한편, 화소 회로(111b)는 패널 구동 프레임의 구동 시간이 기준 구동 시간일 때(즉, 표시 패널(110)의 구동 주파수가 최대 구동 주파수일 때) 1회의 표시 스캔 동작을 수행하고, 패널 구동 프레임의 구동 시간이 기준 구동 시간이 아닐 때(즉, 표시 패널(110)의 구동 주파수가 최대 구동 주파수보다 낮을 때) 1회의 표시 스캔 동작 및 적어도 1회 이상의 셀프 스캔 동작을 수행할 수 있다.
도 10에 도시된 바와 같이, 화소 회로(111b)가 표시 스캔 동작을 수행할 때, 제1 게이트 신호(GW), 제2 게이트 신호(GC), 초기화 제어 신호(GI), 바이어스 제어 신호(GB) 및 발광 제어 신호(EM) 각각은 적어도 하나 이상의 턴온 전압 구간을 포함할 수 있다. 한편, 발광 제어 신호(EM)의 턴오프 전압 구간 내에 초기화 제어 신호(GI)의 턴온 전압 구간, 제1 게이트 신호(GW)의 턴온 전압 구간, 제2 게이트 신호(GC)의 턴온 전압 구간 및 바이어스 제어 신호(GB)의 턴온 전압 구간이 위치할 수 있다.예를 들어, 도 10에 도시된 바와 같이, 발광 제어 신호(EM)의 턴오프 전압 구간 내에 바이어스 제어 신호(GB)의 턴온 전압 구간이 위치할 수 있다. 이 경우, 바이어스 제어 신호(GB)의 턴온 전압 구간은 초기화 제어 신호(GI)의 턴온 전압 구간 이전에 위치할 수 있다.
구체적으로, 바이어스 제어 신호(GB)의 턴온 전압 구간에서 리셋-바이어스 동작(BCB)이 수행될 수 있다. 즉, 바이어스 제어 신호(GB)의 턴온 전압 구간에서, 제7 트랜지스터(T7)가 턴온됨에 따라 초기화 전압(VINT)이 제4 노드(N4)에 인가될 수 있다.
이후, 초기화 제어 신호(GI)의 턴온 전압 구간에서 초기화 동작(INIT)이 수행될 수 있다. 즉, 초기화 제어 신호(GI)의 턴온 전압 구간에서, 제4 트랜지스터(T4)가 턴온됨에 따라 초기화 전압(VINT)이 제2 노드(N2)에 인가될 수 있다.
다음, 제1 게이트 신호(GW)의 턴온 전압 구간 및 제2 게이트 신호(GC)의 턴온 전압 구간에서 문턱 전압 보상 및 데이터 기입 동작(COMP/WR)이 수행될 수 있다. 즉, 제1 게이트 신호(GW)의 턴온 전압 구간 및 제2 게이트 신호(GC)의 턴온 전압 구간에서, 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴온됨에 따라 스토리지 커패시터(CST)에 제1 트랜지스터(T1)의 문턱 전압이 보상된 데이터 신호가 저장될 수 있다. 실시예에 따라, 제2 게이트 신호(GC)의 턴온 전압 구간은 제1 게이트 신호(GW)의 턴온 전압 구간보다 길 수 있고, 제2 게이트 신호(GC)의 턴온 전압 구간의 일부는 제1 게이트 신호(GW)의 턴오프 전압 구간에 중첩될 수 있다.
이 때, 화소 회로(111b)는 제2 커패시터(C2)를 포함함으로써, 제2 커패시터(C2)와 발광 소자(ED)의 기생 커패시터(Coled)의 직렬 연결에 의해 발광 제어 신호(EM)에 기인하는 부스팅 전압(Vkickback)이 결정되고, 제4 노드(N4)의 전압(VN4)은 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합일 수 있다. 이에 따라, 초기화 전압(VINT)은 제4 트랜지스터(T4)를 통해 제 2 노드(N2)에 인가될 수 있으며, 제4 노드(N4)의 전압(VN4)은 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합일 수 있다. 이에 따라, 초기화 전압(VINT)은 제4 트랜지스터(T4)를 통해 제 2 노드(N2)에 인가되고, 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합에 상응하는 전압(VN4)이 제4 노드(N4)에 인가되며, 제 4 노드(N4)의 전압(VN4)은 제 2 노드(N2)의 전압(VINT)보다 만큼 낮을 수 있다. 다음, 발광 제어 신호(EM)의 턴온 전압 구간에서 발광 동작(EMIT)이 수행될 수 있다. 즉, 발광 제어 신호(EM)의 턴온 전압 구간에서 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴온됨에 따라 발광 소자(ED)에 구동 전류가 흘러 발광 소자(ED)가 발광할 수 있다.
도 11에 도시된 바와 같이, 화소 회로(111b)가 셀프 스캔 동작을 수행할 때, 바이어스 제어 신호(GB), 제1게이트 신호(GW) 및 발광 제어 신호(EM) 각각은 적어도 하나 이상의 턴온 전압 구간을 포함하고, 제2 게이트 신호(GC) 및 초기화 제어 신호(GI) 각각은 턴온 전압 구간을 포함하지 않을 수 있다. 다시 말하면, 화소 회로(111b)가 셀프 스캔 동작을 수행할 때에는 제2 게이트 신호(GC) 및 초기화 제어 신호(GI) 각각은 턴오프 전압 구간만을 가질 수 있다. 한편, 발광 제어 신호(EM)의 턴오프 전압 구간 내에 바이어스 제어 신호(GB)및 제1게이트 신호(GW)의 턴온 전압 구간이 위치할 수 있다. 이 경우, 바이어스 제어 신호(GB)의 턴온 전압 구간은 제1 게이트 신호(GW)의 턴온 전압 구간 이전에 위치할 수 있다.
구체적으로, 발광 제어 신호(EM)의 턴오프 전압 구간 및 바이어스 제어 신호(GB)의 턴온 전압 구간에서 리셋-바이어스 동작(BCB)이 수행될 수 있다. 즉, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴오프됨에 따라 발광 소자(ED)에 구동 전류가 흐르지 않은 상태에서, 제7 트랜지스터(T7)가 턴온됨에 따라 초기화 전압(VINT)이 제4 노드(N4)에 인가될 수 있다. 이후, 제2 트랜지스터(T2)가 턴온됨에 따라 데이터 라인(Dk)을 통해 인가된 데이터 신호가 제1 노드(N1)에 전달될 수 있다. 이후, 발광 제어 신호(EM)의 턴온 전압 구간에서 발광 동작(EMIT)이 수행될 수 있다. 즉, 발광 제어 신호(EM)의 턴온 전압 구간에서 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴온됨에 따라 발광 소자(ED)에 구동 전류가 흘러 발광 소자(ED)가 발광할 수 있다.
이 때, 화소 회로(111b)는 제2 커패시터(C2)를 포함함으로써, 제2 커패시터(C2)와 발광 소자(ED)의 기생 커패시터(Coled)의 직렬 연결에 의해 발광 제어 신호(EM)에 기인하는 부스팅 전압(Vkickback)이 결정되고, 제4 노드(N4)의 전압(VN4)은 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합일 수 있다. 이에 따라, 초기화 전압(VINT)은 제4 트랜지스터(T4)를 통해 제 2 노드(N2)에 인가될 수 있으며, 제4 노드(N4)의 전압(VN4)은 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합일 수 있다. 이에 따라, 초기화 전압(VINT)은 제4 트랜지스터(T4)를 통해 제 2 노드(N2)에 인가되고, 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합에 상응하는 전압(VN4)이 제4 노드(N4)에 인가되며, 제 4 노드(N4)의 전압(VN4)은 제 2 노드(N2)의 전압(VINT)보다 만큼 낮을 수 있다.
또한, 제4 노드(N4)의 전압(VN4)은 초기화 전압(VINT)과 부스팅 전압(Vkickback)의 합일 수 있으므로, 초기화 전압(VINT)을 변경하여 제4 노드(N4)의 전압(VN4)를 변경할 수 있다. 구체적으로, 부스팅 전압(Vkickback)은 제2 커패시터(C2)의 커패시턴스 및 기생 커패시터(Coled)의 커패시턴스에 의해 결정될 수 있고, 부스팅 전압(Vkickback)을 변경하여 제4 노드(N4)의 전압(VN4)를 변경할 수 있으나, 실시예에 따라, 제4 노드(N4)의 전압(VN4)의 변경을 위해 초기화 전압(VINT)을 변경할 수도 있다.
이와 같이, 화소 회로(111b)는 제1 노드(N1)에 연결된 제1 단자, 제2 노드(N2)에 연결된 게이트 단자 및 제3 노드(N3)에 연결된 제2 단자를 포함하는 제1 트랜지스터(T1), 데이터 라인(Dk)에 연결된 제1 단자, 제1 노드(N1)에 연결된 제2 단자 및 제1 게이트 신호(GW)를 수신하는 게이트 단자를 포함하는 제2 트랜지스터(T2), 제3 노드(N3)에 연결된 제1 단자, 제2 노드(N2)에 연결된 제2 단자 및 제2 게이트 신호(GC)를 수신하는 게이트 단자를 포함하는 제3 트랜지스터(T3), 제2 노드(N2)에 연결된 제1 단자, 초기화 전압(VINT)을 수신하는 제2 단자 및 초기화 제어 신호(GI)를 수신하는 게이트 단자를 포함하는 제4 트랜지스터(T4), 제1 전원 전압(VDD)을 수신하는 제1 단자, 제1 노드(N1)에 연결된 제2 단자 및 발광 제어 신호(EM)를 수신하는 게이트 단자를 포함하는 제5 트랜지스터(T5), 제3 노드(N3)에 연결된 제1 단자, 제4 노드(N4)에 연결된 제2 단자 및 발광 제어 신호(EM)를 수신하는 게이트 단자를 포함하는 제6 트랜지스터(T6), 제4 노드(N4)에 연결된 제1 단자, 제5노드(N5)에 연결된 제2 단자 및 바이어스 제어 신호(GB)를 수신하는 게이트 단자를 포함하는 제7 트랜지스터(T7), 제1 전원 전압(VDD)을 수신하는 제1 단자 및 제2 노드(N2)에 연결된 제2 단자를 포함하는 스토리지 커패시터(CST), 발광 제어 신호(EM)를 수신하는 제1 단자 및 제4 노드(N4)에 연결된 제 2단자를 포함하는 제2 커패시터(C2) 및 제4 노드(N4)에 연결된 제1 단자 및 제1 전원 전압(VDD)보다 낮은 제2 전원 전압(VSS)을 수신하는 제2 단자를 포함하는 발광 소자(ED)를 포함(실시예에 따라, 제2 노드(N2)에 연결된 제1 단자 및 제1게이트 신호(GW)에 연결된 제2 단자를 포함하는 부스트 커패시터(CB)를 더 포함)할 수 있다.
도 13은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 14는 도 13의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 13 및 도 14를 참조하면, 전자 기기(1000)는 프로세서(1010), 메모리 장치(1020), 스토리지 장치(1030), 입출력 장치(1040), 파워 서플라이(1050) 및 표시 장치(1060)를 포함할 수 있다. 이 때, 표시 장치(1060)는 도 1의 표시 장치(100)일 수 있다. 또한, 전자 기기(1000)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 도 14에 도시된 바와 같이, 전자 기기(1000)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서, 전자 기기(1000)가 그에 한정되지는 않는다. 예를 들어, 전자 기기(1000)는 휴대폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 장치 등으로 구현될 수도 있다.
프로세서(1010)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1010)는 마이크로프로세서(micro processor), 중앙 처리 유닛(central processing unit), 어플리케이션 프로세서(application processor) 등일 수 있다. 프로세서(1010)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(1010)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(1020)는 전자 기기(1000)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1020)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 스토리지 장치(1030)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1040)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 실시예에 따라, 표시 장치(1060)가 입출력 장치(1040)에 포함될 수도 있다. 파워 서플라이(1050)는 전자 기기(1000)의 동작에 필요한 파워를 공급할 수 있다. 표시 장치(1060)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
표시 장치(1060)는 전자 기기(1000)의 시각적 정보에 해당하는 이미지를 표시할 수 있다. 이 때, 표시 장치(1060)는 유기 발광 표시 장치 또는 퀀텀닷 발광 표시 장치일 수 있으나 그에 한정되지는 않는다. 표시 장치(1060)는 종래 구동 트랜지스터의 게이트 단자를 초기화시키기 위해 제1 초기화 배선, 발광 소자(ED)의 제1 단자(즉, 애노드)를 리셋시키기 위해 제2 초기화 배선을 두던 것을, 하나의 초기화 배선만으로 상기 두 역할을 수행할 수 있도록 하여, 화면 해상도를 증가시킬 수 있다. 구체적으로, 구동 트랜지스터의 게이트 단자를 초기화시키는 역할과 발광 소자(ED)의 제1 단자를 리셋시키는 역할을 하기 위해서는 제1 초기화 배선과 제2 초기화 배선의 초기화 전압이 달라야 하기 때문에, 종래에는 제1 초기화 배선과 제2 초기화 배선을 분리하였으나, 본 발명의 실시예들에 따른 표시 장치(1060)에서는 상기 두 역할을 하나의 초기화 배선을 통해 수행하기 위해 화소 회로(111)에 제1 커패시터(C1) 또는 제2 커패시터(C2)를 포함 할 수 있다. 이에, 구동 트랜지스터의 게이트 단자에 인가되는 초기화 전압(VINT)이 제 1 게이트 신호(GW) 또는 발광 제어 신호(EM)에 의해 제1 커패시터(C1) 또는 제2 커패시터(C2)와 발광 소자(ED)의 기생 커패시터(Coled) 간의 직렬 연결에 따른 전압분배에 의해 생성되는 값만큼 부스팅되어 발광 소자(ED)의 제1 단자(즉, 애노드)에 인가될 수 있다.
구체적으로, 화소 회로(111)는 제1 노드(N1)에 연결된 제1 단자, 제2 노드(N2)에 연결된 게이트 단자 및 제3 노드(N3)에 연결된 제2 단자를 포함하는 제1 트랜지스터(T1), 데이터 라인(Dk)에 연결된 제1 단자, 제1 노드(N1)에 연결된 제2 단자 및 제1 게이트 신호(GW)를 수신하는 게이트 단자를 포함하는 제2 트랜지스터(T2), 제3 노드(N3)에 연결된 제1 단자, 제2 노드(N2)에 연결된 제2 단자 및 제2 게이트 신호(GC)를 수신하는 게이트 단자를 포함하는 제3 트랜지스터(T3), 제2 노드(N2)에 연결된 제1 단자, 초기화 전압(VINT)을 수신하는 제2 단자 및 초기화 제어 신호(GI)를 수신하는 게이트 단자를 포함하는 제4 트랜지스터(T4), 제1 전원 전압(VDD)을 수신하는 제1 단자, 제1 노드(N1)에 연결된 제2 단자 및 발광 제어 신호(EM)를 수신하는 게이트 단자를 포함하는 제5 트랜지스터(T5), 제3 노드(N3)에 연결된 제1 단자, 제4 노드(N4)에 연결된 제2 단자 및 발광 제어 신호(EM)를 수신하는 게이트 단자를 포함하는 제6 트랜지스터(T6), 제4 노드(N4)에 연결된 제1 단자, 제5노드(N5)에 연결된 제2 단자 및 바이어스 제어 신호(GB)를 수신하는 게이트 단자를 포함하는 제7 트랜지스터(T7), 제1 전원 전압(VDD)을 수신하는 제1 단자 및 제2 노드(N2)에 연결된 제2 단자를 포함하는 스토리지 커패시터(CST), 제1게이트 신호(GW) 또는 발광 제어 신호(EM)를 수신하는 제1 단자 및 제4 노드(N4)에 연결된 제 2단자를 포함하는 제1 커패시터(C1) 또는 제2 커패시터(C2)및 제4 노드(N4)에 연결된 제1 단자 및 제1 전원 전압(VDD)보다 낮은 제2 전원 전압(VSS)을 수신하는 제2 단자를 포함하는 발광 소자(ED)를 포함(실시예에 따라, 제2 노드(N2)에 연결된 제1 단자 및 제1게이트 신호(GW)에 연결된 제2 단자를 포함하는 부스트 커패시터(CB)를 더 포함)할 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 표시 장치 및 이를 포함하는 모든 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트폰, 비디오폰, 스마트패드, 스마트워치, 태블릿 PC, 차량용 네비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북, 디지털 카메라, 헤드 마운트 디스플레이 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 장치 110: 표시 패널
111: 화소 회로 120: 제1 스캔 드라이버
125: 제2 스캔 드라이버 130: 데이터 드라이버
140: 발광 제어 드라이버 150: 타이밍 컨트롤러
S11~S1n: 제1 스캔 라인들 S21~S2n: 제2 스캔 라인들
D1~Dm: 데이터 라인들 E1~En: 발광 제어 라인들
T1~T7: 제1 내지 제7 트랜지스터들
N1~N5: 제1 내지 제5 노드들
CST: 스토리지 커패시터 CB: 부스트 커패시터
C1: 제1 커패시터 C2: 제2 커패시터
ED: 발광 소자
GW: 제1 게이트 신호 GC: 제2 게이트 신호
GI: 초기화 제어 신호 EM: 발광 제어 신호
GB: 바이어스 제어 신호 VINT: 초기화 전압
VDD: 제1 전원 전압 VSS: 제2 전원 전압
VN4: 제 4 노드 전압 1000: 전자 기기
1010: 프로세서 1020: 메모리 장치
1030: 스토리지 장치 1040: 입출력 장치
1050: 파워 서플라이 1060: 표시 장치

Claims (20)

  1. 제1 노드에 연결된 제1 단자, 제2 노드에 연결된 게이트 단자 및 제3 노드에 연결된 제2 단자를 포함하는 제1 트랜지스터;
    데이터 라인에 연결된 제1 단자, 상기 제1 노드에 연결된 제2 단자 및 제1 게이트 신호를 수신하는 게이트 단자를 포함하는 제2 트랜지스터;
    상기 제3 노드에 연결된 제1 단자, 상기 제2 노드에 연결된 제2 단자 및 제2 게이트 신호를 수신하는 게이트 단자를 포함하는 제3 트랜지스터;
    상기 제2 노드에 연결된 제1 단자, 초기화 전압을 수신하는 제2 단자 및 초기화 제어 신호를 수신하는 게이트 단자를 포함하는 제4 트랜지스터;
    제1 전원 전압을 수신하는 제1 단자, 상기 제1 노드에 연결된 제2 단자 및 발광 제어 신호를 수신하는 게이트 단자를 포함하는 제5 트랜지스터;
    상기 제3 노드에 연결된 제1 단자, 제4 노드에 연결된 제2 단자 및 상기 발광 제어 신호를 수신하는 게이트 단자를 포함하는 제6 트랜지스터;
    상기 제4 노드에 연결된 제1 단자, 제5 노드에 연결된 제2 단자 및 바이어스 제어 신호를 수신하는 게이트 단자를 포함하는 제7 트랜지스터;
    상기 제1 전원 전압을 수신하는 제1 단자 및 상기 제2 노드에 연결된 제2 단자를 포함하는 스토리지 커패시터;
    상기 제1게이트 신호를 수신하는 제1 단자 및 상기 제4 노드에 연결된 제 2단자를 포함하는 제1 커패시터; 및
    상기 제4 노드에 연결된 제1 단자 및 상기 제1 전원 전압보다 낮은 제2 전원 전압을 수신하는 제2 단자를 포함하는 발광 소자를 포함하는 화소 회로.
  2. 제 1 항에 있어서, 상기 제1 게이트 신호가 상기 제1 커패시터를 통해 상기 제4 노드의 전압을 부스팅하는 것을 특징으로 하는 화소 회로.
  3. 제 2 항에 있어서, 상기 제1 커패시터와 상기 발광 소자의 기생 커패시터의 직렬 연결에 의해 상기 제1 게이트 신호에 기인하는 부스팅 전압이 결정되고,
    상기 제4 노드의 상기 전압은 상기 초기화 전압과 상기 부스팅 전압의 합(sum)인 것을 특징으로 하는 화소 회로.
  4. 제 1 항에 있어서, 패널 구동 프레임의 구동 시간이 기준 구동 시간일 때 1회의 표시 스캔 동작이 수행되고, 상기 패널 구동 프레임의 상기 구동 시간이 상기 기준 구동 시간이 아닐 때 1회의 상기 표시 스캔 동작 및 적어도 1회 이상의 셀프 스캔 동작이 수행되는 것을 특징으로 하는 화소 회로.
  5. 제 4 항에 있어서, 상기 표시 스캔 동작이 수행될 때, 상기 제1 게이트 신호, 상기 제2 게이트 신호, 상기 초기화 제어 신호, 상기 바이어스 제어 신호 및 상기 발광 제어 신호 각각은 적어도 하나 이상의 턴온 전압 구간을 포함하는 것을 특징으로 하는 화소 회로.
  6. 제 5 항에 있어서, 상기 발광 제어 신호의 턴오프 전압 구간 내에 상기 초기화 제어 신호의 상기 턴온 전압 구간, 상기 제1 게이트 신호의 상기 턴온 전압 구간, 상기 제2 게이트 신호의 상기 턴온 전압 구간 및 상기 바이어스 제어 신호의 상기 턴온 전압 구간이 위치하는 것을 특징으로 하는 화소 회로.
  7. 제 4 항에 있어서, 상기 셀프 스캔 동작이 수행될 때, 상기 바이어스 제어 신호, 상기 제1 게이트 신호 및 상기 발광 제어 신호 각각은 적어도 하나 이상의 턴온 전압 구간을 포함하고, 상기 제2 게이트 신호 및 상기 초기화 제어 신호 각각은 상기 턴온 전압 구간을 포함하지 않는 것을 특징으로 하는 화소 회로.
  8. 제 7 항에 있어서, 상기 발광 제어 신호의 턴오프 전압 구간 내에 상기 제 1 게이트 신호 및 상기 바이어스 제어 신호 각각은 적어도 하나 이상의 턴온 전압 구간이 위치하는 것을 특징으로 하는 화소 회로.
  9. 제 1 항에 있어서,
    상기 제2 노드에 연결된 제1 단자 및 상기 제1 게이트 신호를 수신하는 제2 단자를 포함하는 부스트 커패시터를 더 포함하는 것을 특징으로 하는 화소 회로.
  10. 제1 노드에 연결된 제1 단자, 제2 노드에 연결된 게이트 단자 및 제3 노드에 연결된 제2 단자를 포함하는 제1 트랜지스터;
    데이터 라인에 연결된 제1 단자, 상기 제1 노드에 연결된 제2 단자 및 제1 게이트 신호를 수신하는 게이트 단자를 포함하는 제2 트랜지스터;
    상기 제3 노드에 연결된 제1 단자, 상기 제2 노드에 연결된 제2 단자 및 제2 게이트 신호를 수신하는 게이트 단자를 포함하는 제3 트랜지스터;
    상기 제2 노드에 연결된 제1 단자, 초기화 전압을 수신하는 제2 단자 및 초기화 제어 신호를 수신하는 게이트 단자를 포함하는 제4 트랜지스터;
    제1 전원 전압을 수신하는 제1 단자, 상기 제1 노드에 연결된 제2 단자 및 발광 제어 신호를 수신하는 게이트 단자를 포함하는 제5 트랜지스터;
    상기 제3 노드에 연결된 제1 단자, 제4 노드에 연결된 제2 단자 및 상기 발광 제어 신호를 수신하는 게이트 단자를 포함하는 제6 트랜지스터;
    상기 제4 노드에 연결된 제1 단자, 제5 노드에 연결된 제2 단자 및 바이어스 제어 신호를 수신하는 게이트 단자를 포함하는 제7 트랜지스터;
    상기 제1 전원 전압을 수신하는 제1 단자 및 상기 제2 노드에 연결된 제2 단자를 포함하는 스토리지 커패시터;
    상기 발광 제어 신호를 수신하는 제1 단자 및 상기 제4 노드에 연결된 제 2단자를 포함하는 제2 커패시터; 및
    상기 제4 노드에 연결된 제1 단자 및 상기 제1 전원 전압보다 낮은 제2 전원 전압을 수신하는 제2 단자를 포함하는 발광 소자를 포함하는 화소 회로.
  11. 제 10 항에 있어서, 상기 발광 제어 신호가 상기 제2 커패시터를 통해 상기 제4 노드의 전압을 부스팅하는 것을 특징으로 하는 화소 회로.
  12. 제 11 항에 있어서, 상기 제2 커패시터와 상기 발광 소자의 기생 커패시터의 직렬 연결에 의해 상기 발광 제어 신호에 기인하는 부스팅 전압이 결정되고,
    상기 제4 노드의 상기 전압은 상기 초기화 전압과 상기 부스팅 전압의 합(sum)인 것을 특징으로 하는 화소 회로.
  13. 제 10 항에 있어서, 패널 구동 프레임의 구동 시간이 기준 구동 시간일 때 1회의 표시 스캔 동작을 수행하고, 상기 패널 구동 프레임의 상기 구동 시간이 상기 기준 구동 시간이 아닐 때 1회의 상기 표시 스캔 동작 및 적어도 1회 이상의 셀프 스캔 동작을 수행하는 것을 특징으로 하는 화소 회로.
  14. 제 13 항에 있어서, 상기 표시 스캔 동작이 수행될 때, 상기 제1 게이트 신호, 상기 제2 게이트 신호, 상기 초기화 제어 신호, 상기 바이어스 제어 신호 및 상기 발광 제어 신호 각각은 적어도 하나 이상의 턴온 전압 구간을 포함하는 것을 특징으로 하는 화소 회로.
  15. 제 14 항에 있어서, 상기 발광 제어 신호의 턴오프 전압 구간 내에 상기 초기화 제어 신호의 상기 턴온 전압 구간, 상기 제1 게이트 신호의 상기 턴온 전압 구간, 상기 제2 게이트 신호의 상기 턴온 전압 구간 및 상기 바이어스 제어 신호의 상기 턴온 전압 구간이 위치하는 것을 특징으로 하는 화소 회로.
  16. 제 13 항에 있어서, 상기 셀프 스캔 동작이 수행될 때, 상기 바이어스 제어 신호, 제1 게이트 신호 및 상기 발광 제어 신호 각각은 적어도 하나 이상의 턴온 전압 구간을 포함하고, 상기 제2 게이트 신호 및 상기 초기화 제어 신호 각각은 상기 턴온 전압 구간을 포함하지 않는 것을 특징으로 하는 화소 회로.
  17. 제 10 항에 있어서, 상기 제2 노드에 연결된 제1 단자 및 상기 제1 게이트 신호를 수신하는 제2 단자를 포함하는 부스트 커패시터를 더 포함하는 것을 특징으로 하는 화소 회로.
  18. 화소들을 포함하는 표시 패널;
    상기 화소들 각각에 바이어스 제어 신호, 초기화 제어 신호, ,제1 게이트 신호 및 제2 게이트 신호를 인가하는 스캔 드라이버;
    상기 화소들에 데이터 전압들을 인가하는 데이터 드라이버; 및
    상기 스캔 드라이버 및 상기 데이터 드라이버를 제어하는 타이밍 컨트롤러를 포함하고,
    상기 화소들 각각의 화소 회로는
    제1 노드에 연결된 제1 단자, 제2 노드에 연결된 게이트 단자 및 제3 노드에 연결된 제2 단자를 포함하는 제1 트랜지스터;
    데이터 라인에 연결된 제1 단자, 상기 제1 노드에 연결된 제2 단자 및 상기 제1 게이트 신호를 수신하는 게이트 단자를 포함하는 제2 트랜지스터;
    상기 제3 노드에 연결된 제1 단자, 상기 제2 노드에 연결된 제2 단자 및 상기 제2 게이트 신호를 수신하는 게이트 단자를 포함하는 제3 트랜지스터;
    상기 제2 노드에 연결된 제1 단자, 초기화 전압을 수신하는 제2 단자 및 상기 초기화 제어 신호를 수신하는 게이트 단자를 포함하는 제4 트랜지스터;
    제1 전원 전압을 수신하는 제1 단자, 상기 제1 노드에 연결된 제2 단자 및 발광 제어 신호를 수신하는 게이트 단자를 포함하는 제5 트랜지스터;
    상기 제3 노드에 연결된 제1 단자, 제4 노드에 연결된 제2 단자 및 상기 발광 제어 신호를 수신하는 게이트 단자를 포함하는 제6 트랜지스터;
    상기 제4 노드에 연결된 제1 단자, 제5 노드에 연결된 제2 단자 및 상기 바이어스 제어 신호를 수신하는 게이트 단자를 포함하는 제7 트랜지스터;
    상기 제1 전원 전압을 수신하는 제1 단자 및 상기 제2 노드에 연결된 제2 단자를 포함하는 스토리지 커패시터;
    상기 제1게이트 신호를 수신하는 제1 단자 및 상기 제4 노드에 연결된 제 2단자를 포함하는 제1 커패시터; 및
    상기 제4 노드에 연결된 제1 단자 및 상기 제1 전원 전압보다 낮은 제2 전원 전압을 수신하는 제2 단자를 포함하는 발광 소자를 포함하는 것을 특징으로 하는 표시 장치.
  19. 제 18 항에 있어서, 상기 제1 게이트 신호가 상기 제1 커패시터를 통해 상기 제4 노드의 전압을 부스팅하는 것을 특징으로 하는 표시 장치.
  20. 제 19 항에 있어서, 상기 제1 커패시터와 상기 발광 소자의 기생 커패시터의 직렬 연결에 의해 상기 제1 게이트 신호에 기인하는 부스팅 전압이 결정되고,
    상기 제4 노드의 상기 전압은 상기 초기화 전압과 상기 부스팅 전압의 합(sum)인 것을 특징으로 하는 표시 장치.
KR1020220090636A 2022-07-21 2022-07-21 화소 회로 및 이를 포함하는 표시 장치 KR20240013959A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020220090636A KR20240013959A (ko) 2022-07-21 2022-07-21 화소 회로 및 이를 포함하는 표시 장치
US18/320,081 US20240029656A1 (en) 2022-07-21 2023-05-18 Pixel circuit and display device including the same
EP23185329.2A EP4310825A1 (en) 2022-07-21 2023-07-13 Pixel circuit
CN202321929755.0U CN220604307U (zh) 2022-07-21 2023-07-21 像素电路和包括该像素电路的显示装置
CN202310900256.7A CN117437883A (zh) 2022-07-21 2023-07-21 像素电路和包括该像素电路的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220090636A KR20240013959A (ko) 2022-07-21 2022-07-21 화소 회로 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20240013959A true KR20240013959A (ko) 2024-01-31

Family

ID=87280299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220090636A KR20240013959A (ko) 2022-07-21 2022-07-21 화소 회로 및 이를 포함하는 표시 장치

Country Status (4)

Country Link
US (1) US20240029656A1 (ko)
EP (1) EP4310825A1 (ko)
KR (1) KR20240013959A (ko)
CN (2) CN117437883A (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101152580B1 (ko) * 2010-06-30 2012-06-01 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101869056B1 (ko) * 2012-02-07 2018-06-20 삼성디스플레이 주식회사 화소 및 이를 이용한 유기 발광 표시 장치
KR20150112108A (ko) * 2014-03-26 2015-10-07 삼성디스플레이 주식회사 표시 장치
KR102532899B1 (ko) * 2015-11-04 2023-05-17 삼성디스플레이 주식회사 유기 발광 표시 패널
KR102309599B1 (ko) * 2017-04-11 2021-10-08 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102462008B1 (ko) * 2017-09-22 2022-11-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102564366B1 (ko) * 2018-12-31 2023-08-04 엘지디스플레이 주식회사 표시 장치
KR102665185B1 (ko) * 2019-06-12 2024-05-16 삼성디스플레이 주식회사 표시 장치
KR20210013496A (ko) * 2019-07-26 2021-02-04 삼성디스플레이 주식회사 표시 장치
KR20210107934A (ko) * 2020-02-24 2021-09-02 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 이의 구동 방법 장치 및 이를 포함하는 디스플레이 시스템
CN111668273B (zh) * 2020-06-18 2023-04-11 京东方科技集团股份有限公司 显示基板、显示面板

Also Published As

Publication number Publication date
CN117437883A (zh) 2024-01-23
EP4310825A1 (en) 2024-01-24
US20240029656A1 (en) 2024-01-25
CN220604307U (zh) 2024-03-15

Similar Documents

Publication Publication Date Title
EP3879517A1 (en) Pixel circuit
US11094258B2 (en) Pixel circuit
KR102555125B1 (ko) 표시 장치
KR102662925B1 (ko) 화소 회로 및 이를 포함하는 표시 장치
CN112419975B (zh) 像素电路
KR102415275B1 (ko) 유기 발광 표시 장치의 화소 및 이를 포함하는 유기 발광 표시 장치
KR102492365B1 (ko) 유기 발광 표시 장치
CN111276094A (zh) 有机发光显示装置的显示面板的驱动方法
CN114822410A (zh) 有机发光显示装置的像素及有机发光显示装置
KR102587818B1 (ko) 유기 발광 표시 장치 및 이를 포함하는 전자 기기
KR20230139945A (ko) 표시 장치 및 이의 구동 방법
CN220604307U (zh) 像素电路和包括该像素电路的显示装置
US11600229B2 (en) Pixel and organic light emitting diode display device
KR20230120164A (ko) 화소 회로 및 이를 포함하는 표시 장치
KR20230116991A (ko) 화소 회로
KR20240080264A (ko) 픽셀 및 이를 포함하는 표시 장치
KR20240021343A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
CN117935709A (zh) 显示设备、驱动其的方法以及包括其的电子设备
KR20220100116A (ko) 화소 회로, 이를 포함하는 표시 장치 및 이를 포함하는 표시 장치의 구동 방법
CN117792082A (zh) 电源电压发生器和具有该电源电压发生器的显示装置
KR20240018723A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20220055554A (ko) 화소 회로, 이를 포함하는 표시 장치 및 화소 회로의 구동 방법
KR20230049175A (ko) 픽셀 및 이를 포함하는 표시 장치