KR20240021343A - 픽셀 회로 및 이를 포함하는 표시 장치 - Google Patents

픽셀 회로 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20240021343A
KR20240021343A KR1020220099299A KR20220099299A KR20240021343A KR 20240021343 A KR20240021343 A KR 20240021343A KR 1020220099299 A KR1020220099299 A KR 1020220099299A KR 20220099299 A KR20220099299 A KR 20220099299A KR 20240021343 A KR20240021343 A KR 20240021343A
Authority
KR
South Korea
Prior art keywords
gate signal
signal
emission
initialization
transistor
Prior art date
Application number
KR1020220099299A
Other languages
English (en)
Inventor
권세명
배인준
정석우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220099299A priority Critical patent/KR20240021343A/ko
Priority to CN202310609118.3A priority patent/CN117594011A/zh
Priority to US18/325,430 priority patent/US20240054943A1/en
Publication of KR20240021343A publication Critical patent/KR20240021343A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

픽셀 회로는 발광 소자, 기입 게이트 신호에 응답하여 데이터 전압을 기입하는 기입 트랜지스터, 데이터 전압을 기초로 구동 전류를 생성하고, 구동 전류를 발광 소자에 인가하는 구동 트랜지스터, 보상 게이트 신호에 응답하여 구동 트랜지스터를 다이오드-연결시키는 보상 트랜지스터, 초기화 게이트 신호에 응답하여 구동 트랜지스터의 제어 전극에 제1 초기화 전압을 인가하는 제1 초기화 트랜지스터, 및 보상 게이트 신호 및 초기화 게이트 신호 중 적어도 하나보다 긴 활성화 구간을 갖는 바이어스 게이트 신호에 응답하여 발광 소자의 애노드 전극에 제2 초기화 전압을 인가하는 제2 초기화 트랜지스터를 포함한다. 따라서, 픽셀 회로는 더 긴 시간 동안 발광 소자의 애노드를 초기화시키고, 잔상을 줄일 수 있다.

Description

픽셀 회로 및 이를 포함하는 표시 장치{PIXEL CIRCUIT AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 픽셀 회로 및 이를 포함하는 표시 장치에 관한 것이다. 보다 상세하게는, 바이어스 게이트 신호를 수신하는 픽셀 회로 및 이를 포함하는 표시 장치에 관한 것이다.
일반적으로, 표시 장치는 표시 패널, 게이트 드라이버, 데이터 드라이버, 및 타이밍 컨트롤러를 포함한다. 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들, 및 복수의 게이트 라인들 및 복수의 데이터 라인들에 전기적으로 연결된 복수의 픽셀 회로들을 포함한다. 게이트 드라이버는 게이트 라인들에 게이트 신호들을 제공하고, 데이터 드라이버는 데이터 라인들에 데이터 전압들을 제공하며, 타이밍 컨트롤러는 게이트 드라이버 및 데이터 드라이버를 제어한다.
픽셀 회로들 각각은 구동 전류를 수신하여 발광하는 발광 소자를 포함할 수 있다. 구동 전류는 발광 소자의 애노드 전극에 연결된 커패시터(또는, 발광 소자의 내부 커패시터)를 충전시키고, 발광 소자는 충전된 전압에 상응하는 휘도로 발광할 수 있다. 다만, 발광 소자의 애노드 전극(즉, 충전된 전압)을 초기화시키지 않으면, 이전에 충전된 전압에 의한 잔상이 발생될 수 있다.
본 발명의 일 목적은 발광 소자의 애노드 전극을 초기화 시키는 픽셀 회로를 제공하는 것이다.
본 발명의 다른 목적은 픽셀 회로를 포함하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 픽셀 회로는 발광 소자, 기입 게이트 신호에 응답하여 데이터 전압을 기입하는 기입 트랜지스터, 상기 데이터 전압을 기초로 구동 전류를 생성하고, 상기 구동 전류를 상기 발광 소자에 인가하는 구동 트랜지스터, 보상 게이트 신호에 응답하여 상기 구동 트랜지스터를 다이오드-연결시키는 보상 트랜지스터, 초기화 게이트 신호에 응답하여 상기 구동 트랜지스터의 제어 전극에 제1 초기화 전압을 인가하는 제1 초기화 트랜지스터, 및 상기 보상 게이트 신호 및 상기 초기화 게이트 신호 중 적어도 하나보다 긴 활성화 구간을 갖는 바이어스 게이트 신호에 응답하여 상기 발광 소자의 애노드 전극에 제2 초기화 전압을 인가하는 제2 초기화 트랜지스터를 포함할 수 있다.
일 실시예에 있어서, 상기 바이어스 게이트 신호의 상기 활성화 구간은 480μs보다 길거나 같을 수 있다.
일 실시예에 있어서, 에미션 신호에 응답하여 제1 전원 전압을 상기 구동 트랜지스터에 인가하는 제1 에미션 트랜지스터, 및 상기 에미션 신호에 응답하여 상기 구동 전류를 상기 발광 소자에 전달하는 제2 에미션 트랜지스터를 더 포함할 수 있다.
일 실시예에 있어서, 상기 바이어스 게이트 신호는 상기 에미션 신호의 비활성화 구간에서 활성화 구간을 가질 수 있다.
일 실시예에 있어서, 상기 바이어스 게이트 신호는 상기 에미션 신호가 비활성화 된 후 2μs 이상 흐른 후 활성화 구간을 가질 수 있다.
일 실시예에 있어서, 상기 에미션 신호는 에미션 클럭 신호를 기초로 생성되고, 상기 에미션 신호는 상기 에미션 클럭 신호의 N 클럭 시간의 활성화 구간을 가질 수 있다(N은 2 이상의 양의 정수).
일 실시예에 있어서, 상기 바이어스 게이트 신호의 상기 활성화 구간은 상기 에미션 클럭 신호의 상기 N 클럭 시간보다 짧을 수 있다.
일 실시예에 있어서, 상기 초기화 게이트 신호, 상기 보상 게이트 신호, 및 상기 기입 게이트 신호는 상기 바이어스 게이트 신호의 상기 활성화 구간에서 활성화 구간을 가질 수 있다.
일 실시예에 있어서, 상기 초기화 게이트 신호는 상기 바이어스 게이트 신호의 상기 활성화 구간에서 활성화 구간을 갖고, 상기 기입 게이트 신호는 상기 바이어스 게이트 신호의 비활성화 구간에서 활성화 구간을 가지며, 상기 보상 게이트 신호는 상기 바이어스 게이트 신호의 상기 활성화 구간에서 활성화되고, 상기 바이어스 게이트 신호의 상기 비활성화 구간에서 비활성화 될 수 있다.
일 실시예에 있어서, 상기 초기화 게이트 신호 및 상기 보상 게이트 신호는 상기 바이어스 게이트 신호의 비활성화 구간에서 활성화되고, 상기 바이어스 게이트 신호의 상기 활성화 구간에서 비활성화 되고, 상기 기입 게이트 신호는 상기 바이어스 게이트 신호의 상기 활성화 구간에서 활성화 구간을 가질 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 픽셀 회로들을 포함하는 표시 패널, 상기 픽셀 회로들 각각에 데이터 전압을 제공하는 데이터 드라이버, 상기 픽셀 회로들 각각에 기입 게이트 신호, 보상 게이트 신호, 초기화 게이트 신호, 및 바이어스 게이트 신호를 제공하는 게이트 드라이버, 및 상기 데이터 드라이버, 및 상기 게이트 드라이버를 제어하는 타이밍 컨트롤러를 포함하고, 상기 픽셀 회로들 각각은 발광 소자, 상기 기입 게이트 신호에 응답하여 상기 데이터 전압을 기입하는 기입 트랜지스터, 상기 데이터 전압을 기초로 구동 전류를 생성하고, 상기 구동 전류를 상기 발광 소자에 인가하는 구동 트랜지스터, 상기 보상 게이트 신호에 응답하여 상기 구동 트랜지스터를 다이오드-연결시키는 보상 트랜지스터, 상기 초기화 게이트 신호에 응답하여 상기 구동 트랜지스터의 제어 전극에 제1 초기화 전압을 인가하는 제1 초기화 트랜지스터, 및 상기 보상 게이트 신호 및 상기 초기화 게이트 신호 중 적어도 하나보다 긴 활성화 구간을 갖는 상기 바이어스 게이트 신호에 응답하여 상기 발광 소자의 에미션 전극에 제2 초기화 전압을 인가하는 제2 초기화 트랜지스터를 포함할 수 있다.
일 실시예에 있어서, 상기 바이어스 게이트 신호의 상기 활성화 구간은 480μs보다 길거나 같을 수 있다.
일 실시예에 있어서, 상기 픽셀 회로들 각각에 에미션 신호를 제공하는 에미션 드라이버를 더 포함하고, 상기 픽셀 회로들 각각은 상기 에미션 신호에 응답하여 제1 전원 전압을 상기 구동 트랜지스터에 인가하는 제1 에미션 트랜지스터, 및 상기 에미션 신호에 응답하여 상기 구동 전류를 상기 발광 소자에 전달하는 제2 에미션 트랜지스터를 더 포함할 수 있다.
일 실시예에 있어서, 상기 바이어스 게이트 신호는 상기 에미션 신호의 비활성화 구간에서 활성화 구간을 가질 수 있다.
일 실시예에 있어서, 상기 바이어스 게이트 신호는 상기 에미션 신호가 비활성화 된 후 2μs 이상 흐른 후 활성화 구간을 가질 수 있다.
일 실시예에 있어서, 상기 에미션 신호는 에미션 클럭 신호를 기초로 생성되고, 상기 에미션 신호는 상기 에미션 클럭 신호의 N 클럭 시간의 활성화 구간을 가질 수 있다.
일 실시예에 있어서, 상기 바이어스 게이트 신호의 상기 활성화 구간은 상기 에미션 클럭 신호의 상기 N 클럭 시간보다 짧을 수 있다.
일 실시예에 있어서, 상기 초기화 게이트 신호, 상기 보상 게이트 신호, 및 상기 기입 게이트 신호는 상기 바이어스 게이트 신호의 상기 활성화 구간에서 활성화 구간을 가질 수 있다.
일 실시예에 있어서, 상기 초기화 게이트 신호는 상기 바이어스 게이트 신호의 상기 활성화 구간에서 활성화 구간을 갖고, 상기 기입 게이트 신호는 상기 바이어스 게이트 신호의 비활성화 구간에서 활성화 구간을 가지며, 상기 보상 게이트 신호는 상기 바이어스 게이트 신호의 상기 활성화 구간에서 활성화되고, 상기 바이어스 게이트 신호의 상기 비활성화 구간에서 비활성화 될 수 있다.
일 실시예에 있어서, 상기 초기화 게이트 신호 및 상기 보상 게이트 신호는 상기 바이어스 게이트 신호의 비활성화 구간에서 활성화되고, 상기 바이어스 게이트 신호의 상기 활성화 구간에서 비활성화 되고, 상기 기입 게이트 신호는 상기 바이어스 게이트 신호의 상기 활성화 구간에서 활성화 구간을 가질 수 있다.
본 발명의 실시예들에 따른 픽셀 회로는 발광 소자, 기입 게이트 신호에 응답하여 데이터 전압을 기입하는 기입 트랜지스터, 데이터 전압을 기초로 구동 전류를 생성하고, 구동 전류를 발광 소자에 인가하는 구동 트랜지스터, 보상 게이트 신호에 응답하여 구동 트랜지스터를 다이오드-연결시키는 보상 트랜지스터, 초기화 게이트 신호에 응답하여 구동 트랜지스터의 제어 전극에 제1 초기화 전압을 인가하는 제1 초기화 트랜지스터, 및 보상 게이트 신호 및 초기화 게이트 신호 중 적어도 하나보다 긴 활성화 구간을 갖는 바이어스 게이트 신호에 응답하여 발광 소자의 애노드 전극에 제2 초기화 전압을 인가하는 제2 초기화 트랜지스터를 포함함으로써, 더 긴 시간 동안 발광 소자의 애노드를 초기화시킬 수 있다.
본 발명의 실시예들에 따른 표시 장치는 더 긴 시간 동안 발광 소자의 애노드를 초기화 시키는 픽셀 회로를 포함함으로써, 잔상을 줄일 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치의 픽셀 회로들의 일 예를 나타내는 회로도이다.
도 3은 도 1의 표시 장치가 픽셀 회로를 구동하는 일 예를 나타내는 타이밍도이다.
도 4는 도 1의 표시 장치가 제1 시점에서 동작하는 일 예를 나타내는 회로도이다.
도 5는 도 1의 표시 장치가 제2 시점에서 동작하는 일 예를 나타내는 회로도이다.
도 6은 도 1의 표시 장치가 제3 시점에서 동작하는 일 예를 나타내는 회로도이다.
도 7은 도 1의 표시 장치가 제4 시점에서 동작하는 일 예를 나타내는 회로도이다.
도 8은 도 1의 표시 장치의 에미션 신호를 나타내는 타이밍도이다.
도 9는 본 발명의 실시예들에 따른 표시 장치가 픽셀 회로를 구동하는 일 예를 나타내는 타이밍도이다.
도 10은 도 9의 표시 장치가 제3 시점에서 동작하는 일 예를 나타내는 회로도이다.
도 11은 본 발명의 실시예들에 따른 표시 장치가 픽셀 회로를 구동하는 일 예를 나타내는 타이밍도이다.
도 12는 도 11의 표시 장치가 제2 시점에서 동작하는 일 예를 나타내는 회로도이다.
도 13는 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 14은 도 13의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치는 표시 패널(100), 타이밍 컨트롤러(200), 게이트 드라이버(300), 데이터 드라이버(400), 및 에미션 드라이버(500)를 포함할 수 있다. 일 실시예에서, 타이밍 컨트롤러(200) 및 데이터 드라이버(400)는 하나의 칩에 집적될 수 있다.
표시 패널(100)은 영상을 표시하는 표시부(AA) 및 표시부(AA)에 이웃하여 배치되는 주변부(PA)를 포함할 수 있다. 일 실시예에서, 게이트 드라이버(300) 및 에미션 드라이버(500)는 주변부(PA)에 실장될 수 있다.
표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL), 복수의 에미션 라인들(EL), 및 게이트 라인들(GL), 데이터 라인들(DL), 및 에미션 라인들(EL)에 전기적으로 연결된 복수의 픽셀 회로들(P)을 포함할 수 있다. 게이트 라인들(GL) 및 에미션 라인들(EL)은 제1 방향(D1)으로 연장되고, 데이터 라인들(DL)은 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다.
타이밍 컨트롤러(200)는 호스트 프로세서(예를 들어, 그래픽 프로세싱 유닛(graphic processing unit; GPU) 등)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신할 수 있다. 예를 들어, 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 일 실시예에서, 입력 영상 데이터(IMG)는 백색 영상 데이터를 더 포함할 수 있다. 다른 예를 들어, 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 입력 제어 신호(CONT)는 마스터 클럭 신호 및 데이터 인에이블 신호를 포함할 수 있다. 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
타이밍 컨트롤러(200)는 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)에 기초하여 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3), 및 데이터 신호(DATA)를 생성할 수 있다.
타이밍 컨트롤러(200)는 입력 제어 신호(CONT)에 기초하여 게이트 드라이버(300)의 동작을 제어하기 위한 제1 제어 신호(CONT1)를 생성하여 게이트 드라이버(300)로 출력할 수 있다. 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.
타이밍 컨트롤러(200)는 입력 제어 신호(CONT)에 기초하여 데이터 드라이버(400)의 동작을 제어하기 위한 제2 제어 신호(CONT2)를 생성하여 데이터 드라이버(400)로 출력할 수 있다. 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
타이밍 컨트롤러(200)는 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신하여 데이터 신호(DATA)를 생성할 수 있다. 타이밍 컨트롤러(200)는 데이터 신호(DATA)를 데이터 드라이버(400)로 출력할 수 있다.
타이밍 컨트롤러(200)는 입력 제어 신호(CONT)에 기초하여 에미션 드라이버(500)의 동작을 제어하기 위한 제3 제어 신호(CONT3)를 생성하여 에미션 드라이버(500)로 출력할 수 있다. 제3 제어 신호(CONT3)는 수직 개시 신호 및 에미션 클럭 신호를 포함할 수 있다.
게이트 드라이버(300)는 타이밍 컨트롤러(200)로부터 입력 받은 제1 제어 신호(CONT1)에 응답하여 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성할 수 있다. 게이트 드라이버(300)는 게이트 신호들을 게이트 라인들(GL)로 출력할 수 있다. 예를 들어, 게이트 드라이버(300)는 게이트 신호들을 게이트 라인들(GL)에 순차적으로 출력할 수 있다.
데이터 드라이버(400)는 타이밍 컨트롤러(200)로부터 제2 제어 신호(CONT2) 및 데이터 신호(DATA)를 입력 받을 수 있다. 데이터 드라이버(400)는 데이터 신호(DATA)를 아날로그 형태의 전압으로 변환한 데이터 전압들을 생성할 수 있다. 데이터 드라이버(400)는 데이터 전압들을 데이터 라인(DL)으로 출력할 수 있다.
에미션 드라이버(500)는 타이밍 컨트롤러(200)로부터 입력 받은 제3 제어 신호(CONT3)에 응답하여 에미션 라인들(EL)을 구동하기 위한 에미션 신호들을 생성할 수 있다. 에미션 드라이버(500)는 에미션 신호들을 에미션 라인들(EL)로 출력할 수 있다. 예를 들어, 에미션 드라이버(500)는 에미션 신호들을 에미션 라인들(EL)에 순차적으로 출력할 수 있다.
도 2는 도 1의 표시 장치의 픽셀 회로들(P)의 일 예를 나타내는 회로도이고, 도 3은 도 1의 표시 장치가 픽셀 회로(P)를 구동하는 일 예를 나타내는 타이밍도이며, 도 4는 도 1의 표시 장치가 제1 시점(t1)에서 동작하는 일 예를 나타내는 회로도이고, 도 5는 도 1의 표시 장치가 제2 시점(t2)에서 동작하는 일 예를 나타내는 회로도이며, 도 6은 도 1의 표시 장치가 제3 시점(t3)에서 동작하는 일 예를 나타내는 회로도이고, 도 7은 도 1의 표시 장치가 제4 시점(t4)에서 동작하는 일 예를 나타내는 회로도이다.
도 2 및 도 3을 참조하면, 픽셀 회로들(P) 각각은 발광 소자(EE), 기입 게이트 신호(GW)에 응답하여 데이터 전압(VDATA)을 기입하는 기입 트랜지스터(T2), 데이터 전압(VDATA)을 기초로 구동 전류를 생성하고, 구동 전류를 발광 소자(EE)에 인가하는 구동 트랜지스터(T1), 보상 게이트 신호(GC)에 응답하여 구동 트랜지스터(T1)를 다이오드-연결시키는 보상 트랜지스터(T3), 초기화 게이트 신호(GI)에 응답하여 구동 트랜지스터(T1)의 제어 전극에 제1 초기화 전압(VINT)을 인가하는 제1 초기화 트랜지스터(T4), 및 보상 게이트 신호(GC) 및 초기화 게이트 신호(GI) 중 적어도 하나보다 긴 활성화 구간을 갖는 바이어스 게이트 신호(GB)에 응답하여 발광 소자(EE)의 애노드 전극에 제2 초기화 전압(VAINT)을 인가하는 제2 초기화 트랜지스터(T7)를 포함할 수 있다. 픽셀 회로들(P) 각각은 에미션 신호(EM)에 응답하여 제1 전원 전압(ELVDD)을 구동 트랜지스터(T1)에 인가하는 제1 에미션 트랜지스터(T5), 및 에미션 신호(EM)에 응답하여 구동 전류를 발광 소자(EE)에 전달하는 제2 에미션 트랜지스터(T6)를 더 포함할 수 있다. 일 실시예에서, 제2 초기화 전압(VAINT)은 제1 초기화 전압(VINT)보다 작을 수 있다.
도 2를 참조하면, 픽셀 회로들(P) 각각은 제1 노드(N1)에 연결된 제어 전극, 제2 노드(N2)에 연결된 제1 전극, 및 제3 노드(N3)에 연결된 제2 전극을 포함하는 제1 트랜지스터(T1)(즉, 구동 트랜지스터(T1)), 기입 게이트 신호(GW)를 수신하는 제어 전극, 데이터 전압(VDATA)을 수신하는 제1 전극, 및 제2 노드(N2)에 연결된 제2 전극을 포함하는 제2 트랜지스터(T2)(즉, 기입 트랜지스터(T2)), 보상 게이트 신호(GC)를 수신하는 제어 전극, 제3 노드(N3)에 연결된 제1 전극, 및 제1 노드(N1)에 연결된 제2 전극을 포함하는 제3 트랜지스터(T3)(즉, 보상 트랜지스터(T3)), 초기화 게이트 신호(GI)를 수신하는 제어 전극, 제1 초기화 전압(VINT)을 수신하는 제1 전극, 및 제1 노드(N1)에 연결된 제2 전극을 포함하는 제4 트랜지스터(T4)(즉, 제1 초기화 트랜지스터(T4)), 에미션 신호(EM)를 수신하는 제어 전극, 제1 전원 전압(ELVDD)(예를 들어, 고 전원 전압)을 수신하는 제1 전극, 및 제2 노드(N2)에 연결된 제2 전극을 포함하는 제5 트랜지스터(T5)(즉, 제1 에미션 트랜지스터(T5)), 에미션 신호(EM)를 수신하는 제어 전극, 제3 노드(N3)에 연결된 제1 전극, 제4 노드(N4)에 연결된 제2 전극을 포함하는 제6 트랜지스터(T6)(즉, 제2 에미션 트랜지스터(T6)), 바이어스 게이트 신호(GB)를 수신하는 제어 전극, 애노드 초기화 전압(VAINT)을 수신하는 제1 전극, 및 제4 노드(N4)에 연결된 제2 전극을 포함하는 제7 트랜지스터(T7)(즉, 제2 초기화 트랜지스터(T7)), 제1 전원 전압(ELVDD)을 수신하는 제1 전극 및 제1 노드(N1)에 연결된 제2 전극을 포함하는 스토리지 커패시터(CST), 및 제4 노드(N4)에 연결된 제1 전극(즉, 애노드 전극) 및 제2 전원 전압(ELVSS)(예를 들어, 저 전원 전압)을 수신하는 제2 전극을 포함하는 발광 소자(EE)를 포함할 수 있다. 일 실시예에서, 픽셀 회로들(P) 각각은 기입 게이트 신호(GW)를 수신하는 제1 전극 및 제1 노드(N1)에 연결된 제2 전극을 포함하는 부스트 커패시터(CBOOST)를 더 포함할 수 있다. 다만, 본 발명은 이에 한정되지 않는다. 예를 들어, 픽셀 회로들(P) 각각은 3개의 트랜지스터들 및 1개의 커패시터로 이루어진 3T1C 구조, 5개의 트랜지스터들 및 2개의 커패시터들로 이루어진 5T2C 구조, 7개의 트랜지스터들 및 1개의 커패시터로 이루어진 7T1C구조, 9개의 트랜지스터들 및 1개의 커패시터로 이루어진 9T1C 등의 구조를 가질 수 있다.
제1, 제2, 제5 내지 제6 트랜지스터들(T1, T2, T5, T6)은 피모스(p-channel metal oxide semiconductor; PMOS) 트랜지스터로 구현될 수 있다. 이 경우, 로우 전압 레벨은 활성화 레벨이고, 하이 전압 레벨은 비활성화 레벨일 수 있다. 예를 들어, 피모스 트랜지스터의 제어 전극에 인가되는 신호가 로우 전압 레벨을 가질 때, 피모스 트랜지스터는 턴-온될 수 있다. 예를 들어, 피모스 트랜지스터의 제어 전극에 인가되는 신호가 하이 전압 레벨을 가질 때, 피모스 트랜지스터는 턴-오프될 수 있다.
제3, 제4, 및 제7 트랜지스터들(T3, T4, T7)은 엔모스(n-channel metal oxide semiconductor; NMOS) 트랜지스터로 구현될 수 있다. 이 경우, 로우 전압 레벨은 비활성화 레벨이고, 하이 전압 레벨은 활성화 레벨일 수 있다. 예를 들어, 엔모스 트랜지스터의 제어 전극에 인가되는 신호가 로우 전압 레벨을 가질 때, 엔모스 트랜지스터는 턴-오프될 수 있다. 예를 들어, 엔모스 트랜지스터의 제어 전극에 인가되는 신호가 하이 전압 레벨을 가질 때, 엔모스 트랜지스터는 턴-온될 수 있다. 즉, 활성화 레벨 및 비활성화 레벨은 트랜지스터의 종류에 따라 결정될 수 있다.
다만, 본 발명은 이에 한정되지 않는다. 예를 들어, 제1, 제2, 내지 제5 내지 제6 트랜지스터들(T1, T2, T5, T6)은 엔모스 트랜지스터일 수 있다. 예를 들어, 제3, 제4, 및 제 7 트랜지스터들(T3, T4, T7)는 피모스 트랜지스터일 수 있다.
도 2 및 도 3을 참조하면, 바이어스 게이트 신호(GB)는 에미션 신호(EM)의 비활성화 구간에서 활성화 구간을 가질 수 있다. 초기화 게이트 신호(GI), 보상 게이트 신호(GC), 및 기입 게이트 신호(GW)는 바이어스 게이트 신호(GB)의 활성화 구간에서 활성화 구간을 가질 수 있다. 여기서, 활성화 구간은 신호가 활성화 레벨을 갖는 구간이고, 비활성화 구간은 신호가 비활성화 레벨을 갖는 구간일 수 있다.
일 실시예에서, 바이어스 게이트 신호(GB)는 에미션 신호(EM)가 비활성화 된 후 2μs (micro second; μs) 이상 흐른 후 활성화 구간을 가질 수 있다. 따라서, 제2 에미션 트랜지스터(T6)가 턴-오프된 후, 발광 소자(EE)의 애노드 전극에 제2 초기화 전압(VAINT)이 인가될 수 있다.
일 실시예에서, 바이어스 게이트 신호(GB)의 활성화 구간은 480μs보다 길거나 같을 수 있다. 예를 들어, 바이어스 게이트 신호(GB)의 활성화 구간은 187 수평 시간(187 H)보다 길거나 같을 수 있다.
예를 들어, 잔상이 남는 시간은 [수식 1]로부터 계산될 수 있다.
[수식 1]
Y = -0.0098 * X + 14.692
여기서, Y는 잔상이 남는 시간(second; sec)이고, X는 애노드 전극에 제2 초기화 전압(VAINT)이 인가되는 시간(μs)일 수 있다. 따라서, 바이어스 게이트 신호(GB)의 활성화 구간이 480μs보다 길거나 같으므로, 잔상이 남는 시간은 10 sec이하가 될 수 있다.
예를 들어, 도 3 및 도 4를 참조하면, 제1 시점(t1)에서, 바이어스 게이트 신호(GB)는 활성화 레벨을 가지고, 제7 트랜지스터(T7)는 턴-온될 수 있다. 이에 따라, 발광 소자(EE)의 제1 전극(즉, 애노드 전극)에 제2 초기화 전압(VAINT)이 인가될 수 있다(즉, 애노드 초기화 동작).예를 들어, 도 3 및 도 5를 참조하면, 제2 시점(t2)에서, 초기화 게이트 신호(GI)는 활성화 레벨을 가지고, 제4 트랜지스터(T4)는 턴-온될 수 있다. 이에 따라, 제1 초기화 전압(VINT)은 제1 노드(N1)에 인가될 수 있다 (즉, 게이트 초기화 동작). 즉, 구동 트랜지스터(T1)의 제어 전극(즉, 스토리지 커패시터(CST)에 기입된 데이터 전압(VDATA))이 초기화될 수 있다. 또한, 바이어스 게이트 신호(GB)는 활성화 레벨을 가지고, 제7 트랜지스터(T7)는 턴-온될 수 있다. 이에 따라, 발광 소자(EE)의 제1 전극(즉, 애노드 전극)에 제2 초기화 전압(VAINT)이 인가될 수 있다(즉, 애노드 초기화 동작).
예를 들어, 도 3 및 도 6을 참조하면, 제3 시점(t3)에서, 기입 게이트 신호(GW) 및 보상 게이트 신호(GC)는 활성화 레벨을 가지고, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 턴-온될 수 있다. 이에 따라, 스토리지 커패시터(CST)에 데이터 전압(VDATA)이 기입될 수 있다 (즉, 데이터 기입 동작). 또한, 바이어스 게이트 신호(GB)는 활성화 레벨을 가지고, 제7 트랜지스터(T7)는 턴-온될 수 있다. 이에 따라, 발광 소자(EE)의 제1 전극(즉, 애노드 전극)에 제2 초기화 전압(VAINT)이 인가될 수 있다(즉, 애노드 초기화 동작).
VAINT예를 들어, 도 3 및 도 7을 참조하면, 제4 시점(t4)에서, 에미션 신호(EM)는 활성화 레벨을 가지고, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 턴-온될 수 있다. 이에 따라, 구동 트랜지스터(T1)에 제1 전원 전압(ELVDD)이 인가되어 구동 전류가 생성되고, 구동 전류가 발광 소자(EE)에 인가될 수 있다 (즉, 발광 동작). 즉, 발광 소자(EE)는 구동 전류에 상응하는 휘도로 발광할 수 있다.
이와 같이, 표시 장치는 애노드 초기화 동작이 수행되는 애노드 초기화 시간을 길게 가짐으로써, 잔상이 남는 시간을 줄일 수 있다.
도 8은 도 1의 표시 장치의 에미션 신호(EM)를 나타내는 타이밍도이다.
도 3 및 도 8을 참조하면, 에미션 신호(EM)는 에미션 클럭 신호(ECLK)를 기초로 생성되고, 에미션 신호(EM)는 에미션 클럭 신호(ECLK)의 N 클럭 시간의 활성화 구간을 가질 수 있다(N은 2 이상의 양의 정수). 예를 들어, 에미션 클럭 신호(ECLK)의 한 주기는 1 클럭 시간(1CLK)일 수 있다.
에미션 드라이버(500)는 타이밍 컨트롤러(200)로부터 에미션 클럭 신호(ECLK)를 수신하고, 에미션 클럭 신호(ECLK)를 기초로 에미션 신호(EM)를 생성할 수 있다.
예를 들어, 도 8에 나타난 바와 같이, 에미션 신호(EM)가 2 클럭 신호의 활성화 구간을 가지고, 에미션 신호(EM)의 오프 듀티 비(off duty ratio)는 16%일 수 있다. 예를 들어, 오프 듀티 비가 16%일 때, 에미션 신호(EM)의 비활성화 구간은 1295μs일 수 있다.
바이어스 게이트 신호(GB)는 에미션 신호(EM)의 비활성화 구간에서 활성화 구간을 가질 수 있다. 바이어스 게이트 신호(GB)의 활성화 구간은 에미션 클럭 신호(ECLK)의 N 클럭 시간보다 짧을 수 있다.
예를 들어, 바이어스 게이트 신호(GB)의 활성화 구간은 1290μs보다 짧을 수 있다. 즉, 바이어스 게이트 신호(GB)는 에미션 신호(EM)의 비활성화 구간과 5μs 이상의 차이를 가질 수 있다.
따라서, 바이어스 게이트 신호(GB)의 활성화 구간은 에미션 신호(EM)의 비활성화 구간보다 짧으므로, 바이어스 게이트 신호(GB)는 에미션 신호(EM)의 비활성화 구간에서 활성화 구간을 가질 수 있다.
도 9는 본 발명의 실시예들에 따른 표시 장치가 픽셀 회로(P)를 구동하는 일 예를 나타내는 타이밍도이고, 도 10은 도 9의 표시 장치가 제3 시점(t3)에서 동작하는 일 예를 나타내는 회로도이다.
본 실시예들에 따른 표시 장치는 바이어스 게이트 신호(GB)를 제외하고, 도 1의 표시 장치의 구성과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호 및 참조 기호를 사용하고, 중복되는 설명은 생략한다.
도 9 및 도 10을 참조하면, 초기화 게이트 신호(GI)는 바이어스 게이트 신호(GB)의 활성화 구간에서 활성화 구간을 갖고, 기입 게이트 신호(GW)는 바이어스 게이트 신호(GB)의 비활성화 구간에서 활성화 구간을 가지며, 보상 게이트 신호(GC)는 바이어스 게이트 신호(GB)의 활성화 구간에서 활성화되고, 바이어스 게이트 신호(GB)의 비활성화 구간에서 비활성화 될 수 있다.
예를 들어, 도 9의 표시 장치의 제2 시점(t2) 및 제4 시점(t4)은 도 1의 표시 장치와 실질적으로 동일할 수 있다.
예를 들어, 제1 시점(t1)에서, 바이어스 게이트 신호(GB)는 비활성화 레벨을 가지고, 제7 트랜지스터(T7)는 턴-오프될 수 있다. 이에 따라, 발광 소자(EE)의 제1 전극(즉, 애노드 전극)에 제2 초기화 전압(VAINT)이 인가되지 않을 수 있다.
예를 들어, 도 9 및 도 10을 참조하면, 제3 시점(t3)에서, 기입 게이트 신호(GW) 보상 게이트 신호(GC)는 활성화 레벨을 가지고, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 턴-온될 수 있다. 이에 따라, 스토리지 커패시터(CST)에 데이터 전압(VDATA)이 기입될 수 있다 (즉, 데이터 기입 동작). 다만, 바이어스 게이트 신호(GB)는 비활성화 레벨을 가지고, 제7 트랜지스터(T7)는 턴-오프될 수 있다. 이에 따라, 발광 소자(EE)의 제1 전극(즉, 애노드 전극)에 제2 초기화 전압(VAINT)이 인가되지 않을 수 수 있다.
도 11은 본 발명의 실시예들에 따른 표시 장치가 픽셀 회로(P)를 구동하는 일 예를 나타내는 타이밍도이고, 도 12는 도 11의 표시 장치가 제2 시점(t2)에서 동작하는 일 예를 나타내는 회로도이다.
본 실시예들에 따른 표시 장치는 바이어스 게이트 신호(GB)를 제외하고, 도 1의 표시 장치의 구성과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호 및 참조 기호를 사용하고, 중복되는 설명은 생략한다.
도 11 및 도 12를 참조하면, 초기화 게이트 신호(GI) 및 보상 게이트 신호(GC)는 바이어스 게이트 신호(GB)의 비활성화 구간에서 활성화되고, 바이어스 게이트 신호(GB)의 활성화 구간에서 비활성화 되고, 기입 게이트 신호(GW)는 바이어스 게이트 신호(GB)의 활성화 구간에서 활성화 구간을 가질 수 있다.
예를 들어, 도 11의 표시 장치의 제3 시점(t3) 및 제4 시점(t4)은 도 1의 표시 장치와 실질적으로 동일할 수 있다.
예를 들어, 제1 시점(t1)에서, 바이어스 게이트 신호(GB)는 비활성화 레벨을 가지고, 제7 트랜지스터(T7)는 턴-오프될 수 있다. 이에 따라, 발광 소자(EE)의 제1 전극(즉, 애노드 전극)에 제2 초기화 전압(VAINT)이 인가되지 않을 수 있다.
예를 들어, 도 11 및 도 12를 참조하면, 제2 시점(t2)에서, 초기화 게이트 신호(GI)는 활성화 레벨을 가지고, 제4 트랜지스터(T4)는 턴-온될 수 있다. 이에 따라, 제1 초기화 전압(VINT)은 제1 노드(N1)에 인가될 수 있다 (즉, 게이트 초기화 동작). 즉, 구동 트랜지스터(T1)의 제어 전극(즉, 스토리지 커패시터(CST)에 기입된 데이터 전압(VDATA))이 초기화될 수 있다. 다만, 바이어스 게이트 신호(GB)는 비활성화 레벨을 가지고, 제7 트랜지스터(T7)는 턴-오프될 수 있다. 이에 따라, 발광 소자(EE)의 제1 전극(즉, 애노드 전극)에 제2 초기화 전압(VAINT)이 인가되지 않을 수 수 있다.
도 13은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 14는 도 13의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 13 및 도 14를 참조하면, 전자 기기(1000)는 프로세서(1010), 메모리 장치(1020), 스토리지 장치(1030), 입출력 장치(1040), 파워 서플라이(1050) 및 표시 장치(1060)를 포함할 수 있다. 이 때, 표시 장치(1060)는 도 1의 표시 장치일 수 있다. 또한, 전자 기기(1000)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 도 14에 도시된 바와 같이, 전자 기기(1000)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서, 전자 기기(1000)가 그에 한정되지는 않는다. 예를 들어, 전자 기기(1000)는 휴대폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 장치 등으로 구현될 수도 있다.
프로세서(1010)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1010)는 마이크로프로세서(micro processor), 중앙 처리 유닛(central processing unit), 어플리케이션 프로세서(application processor) 등일 수 있다. 프로세서(1010)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(1010)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1020)는 전자 기기(1000)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1020)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
스토리지 장치(1030)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다.
입출력 장치(1040)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 실시예에 따라, 표시 장치(1060)가 입출력 장치(1040)에 포함될 수도 있다.
파워 서플라이(1050)는 전자 기기(1000)의 동작에 필요한 파워를 공급할 수 있다. 예를 들어, 파워 서플라이(1050)는 전력 관리 집적 회로(power management integrated circuit; PMIC)일 수 있다.
표시 장치(1060)는 전자 기기(1000)의 시각적 정보에 해당하는 이미지를 표시할 수 있다. 이 때, 표시 장치(1060)는 유기 발광 표시 장치 또는 퀀텀닷 발광 표시 장치일 수 있으나 그에 한정되지 않는다. 표시 장치(1060)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 이 때, 표시 장치(1060)는 더 긴 시간 동안 발광 소자의 애노드를 초기화시킬 수 있다. 이에 따라, 표시 장치(1060)는 잔상을 줄일 수 있다.
본 발명은 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 디지털 TV, 3D TV, 휴대폰, 스마트 폰, 태블릿 컴퓨터, VR 기기, PC, 가정용 전자기기, 노트북 컴퓨터, PDA, PMP, 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 내비게이션 등에 적용될 수 있다.
이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1000: 전자기기 1010: 프로세서
1020: 메모리 장치 1030: 스토리지 장치
1040: 입출력 장치 1050: 파워 서플라이 장치
1060: 표시 장치 100: 표시 패널
200: 타이밍 컨트롤러 300: 게이트 드라이버
400: 데이터 드라이버 500: 에미션 드라이버

Claims (20)

  1. 발광 소자;
    기입 게이트 신호에 응답하여 데이터 전압을 기입하는 기입 트랜지스터;
    상기 데이터 전압을 기초로 구동 전류를 생성하고, 상기 구동 전류를 상기 발광 소자에 인가하는 구동 트랜지스터;
    보상 게이트 신호에 응답하여 상기 구동 트랜지스터를 다이오드-연결시키는 보상 트랜지스터;
    초기화 게이트 신호에 응답하여 상기 구동 트랜지스터의 제어 전극에 제1 초기화 전압을 인가하는 제1 초기화 트랜지스터; 및
    상기 보상 게이트 신호 및 상기 초기화 게이트 신호 중 적어도 하나보다 긴 활성화 구간을 갖는 바이어스 게이트 신호에 응답하여 상기 발광 소자의 애노드 전극에 제2 초기화 전압을 인가하는 제2 초기화 트랜지스터를 포함하는 픽셀 회로.
  2. 제 1 항에 있어서, 상기 바이어스 게이트 신호의 상기 활성화 구간은 480μs보다 길거나 같은 것을 특징으로 하는 픽셀 회로.
  3. 제 1 항에 있어서,
    에미션 신호에 응답하여 제1 전원 전압을 상기 구동 트랜지스터에 인가하는 제1 에미션 트랜지스터; 및
    상기 에미션 신호에 응답하여 상기 구동 전류를 상기 발광 소자에 전달하는 제2 에미션 트랜지스터를 더 포함하는 것을 특징으로 하는 픽셀 회로.
  4. 제 3 항에 있어서, 상기 바이어스 게이트 신호는 상기 에미션 신호의 비활성화 구간에서 활성화 구간을 갖는 것을 특징으로 하는 픽셀 회로.
  5. 제 4 항에 있어서, 상기 바이어스 게이트 신호는 상기 에미션 신호가 비활성화 된 후 2μs 이상 흐른 후 활성화 구간을 갖는 것을 특징으로 하는 픽셀 회로.
  6. 제 3 항에 있어서, 상기 에미션 신호는 에미션 클럭 신호를 기초로 생성되고,
    상기 에미션 신호는 상기 에미션 클럭 신호의 N 클럭 시간의 활성화 구간을 갖는 것을 특징으로 하는 픽셀 회로(N은 2 이상의 양의 정수).
  7. 제 6 항에 있어서, 상기 바이어스 게이트 신호의 상기 활성화 구간은 상기 에미션 클럭 신호의 상기 N 클럭 시간보다 짧은 것을 특징으로 하는 픽셀 회로.
  8. 제 1 항에 있어서, 상기 초기화 게이트 신호, 상기 보상 게이트 신호, 및 상기 기입 게이트 신호는 상기 바이어스 게이트 신호의 상기 활성화 구간에서 활성화 구간을 갖는 것을 특징으로 하는 픽셀 회로.
  9. 제 1 항에 있어서, 상기 초기화 게이트 신호는 상기 바이어스 게이트 신호의 상기 활성화 구간에서 활성화 구간을 갖고,
    상기 기입 게이트 신호는 상기 바이어스 게이트 신호의 비활성화 구간에서 활성화 구간을 가지며,
    상기 보상 게이트 신호는 상기 바이어스 게이트 신호의 상기 활성화 구간에서 활성화되고, 상기 바이어스 게이트 신호의 상기 비활성화 구간에서 비활성화 되는 것을 특징으로 하는 픽셀 회로.
  10. 제 1 항에 있어서, 상기 초기화 게이트 신호 및 상기 보상 게이트 신호는 상기 바이어스 게이트 신호의 비활성화 구간에서 활성화되고, 상기 바이어스 게이트 신호의 상기 활성화 구간에서 비활성화 되고,
    상기 기입 게이트 신호는 상기 바이어스 게이트 신호의 상기 활성화 구간에서 활성화 구간을 갖는 것을 특징으로 하는 픽셀 회로.
  11. 픽셀 회로들을 포함하는 표시 패널;
    상기 픽셀 회로들 각각에 데이터 전압을 제공하는 데이터 드라이버;
    상기 픽셀 회로들 각각에 기입 게이트 신호, 보상 게이트 신호, 초기화 게이트 신호, 및 바이어스 게이트 신호를 제공하는 게이트 드라이버; 및
    상기 데이터 드라이버, 및 상기 게이트 드라이버를 제어하는 타이밍 컨트롤러를 포함하고,
    상기 픽셀 회로들 각각은
    발광 소자;
    상기 기입 게이트 신호에 응답하여 상기 데이터 전압을 기입하는 기입 트랜지스터;
    상기 데이터 전압을 기초로 구동 전류를 생성하고, 상기 구동 전류를 상기 발광 소자에 인가하는 구동 트랜지스터;
    상기 보상 게이트 신호에 응답하여 상기 구동 트랜지스터를 다이오드-연결시키는 보상 트랜지스터;
    상기 초기화 게이트 신호에 응답하여 상기 구동 트랜지스터의 제어 전극에 제1 초기화 전압을 인가하는 제1 초기화 트랜지스터; 및
    상기 보상 게이트 신호 및 상기 초기화 게이트 신호 중 적어도 하나보다 긴 활성화 구간을 갖는 상기 바이어스 게이트 신호에 응답하여 상기 발광 소자의 에미션 전극에 제2 초기화 전압을 인가하는 제2 초기화 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
  12. 제 11 항에 있어서, 상기 바이어스 게이트 신호의 상기 활성화 구간은 480μs보다 길거나 같은 것을 특징으로 하는 표시 장치.
  13. 제 11 항에 있어서,
    상기 픽셀 회로들 각각에 에미션 신호를 제공하는 에미션 드라이버를 더 포함하고,
    상기 픽셀 회로들 각각은
    상기 에미션 신호에 응답하여 제1 전원 전압을 상기 구동 트랜지스터에 인가하는 제1 에미션 트랜지스터; 및
    상기 에미션 신호에 응답하여 상기 구동 전류를 상기 발광 소자에 전달하는 제2 에미션 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
  14. 제 13 항에 있어서, 상기 바이어스 게이트 신호는 상기 에미션 신호의 비활성화 구간에서 활성화 구간을 갖는 것을 특징으로 하는 표시 장치.
  15. 제 14 항에 있어서, 상기 바이어스 게이트 신호는 상기 에미션 신호가 비활성화 된 후 2μs 이상 흐른 후 활성화 구간을 갖는 것을 특징으로 하는 표시 장치.
  16. 제 13 항에 있어서, 상기 에미션 신호는 에미션 클럭 신호를 기초로 생성되고,
    상기 에미션 신호는 상기 에미션 클럭 신호의 N 클럭 시간의 활성화 구간을 갖는 것을 특징으로 하는 표시 장치(N은 2 이상의 양의 정수).
  17. 제 16 항에 있어서, 상기 바이어스 게이트 신호의 상기 활성화 구간은 상기 에미션 클럭 신호의 상기 N 클럭 시간보다 짧은 것을 특징으로 하는 표시 장치.
  18. 제 11 항에 있어서, 상기 초기화 게이트 신호, 상기 보상 게이트 신호, 및 상기 기입 게이트 신호는 상기 바이어스 게이트 신호의 상기 활성화 구간에서 활성화 구간을 갖는 것을 특징으로 하는 표시 장치.
  19. 제 11 항에 있어서, 상기 초기화 게이트 신호는 상기 바이어스 게이트 신호의 상기 활성화 구간에서 활성화 구간을 갖고,
    상기 기입 게이트 신호는 상기 바이어스 게이트 신호의 비활성화 구간에서 활성화 구간을 가지며,
    상기 보상 게이트 신호는 상기 바이어스 게이트 신호의 상기 활성화 구간에서 활성화되고, 상기 바이어스 게이트 신호의 상기 비활성화 구간에서 비활성화 되는 것을 특징으로 하는 표시 장치.
  20. 제 11 항에 있어서, 상기 초기화 게이트 신호 및 상기 보상 게이트 신호는 상기 바이어스 게이트 신호의 비활성화 구간에서 활성화되고, 상기 바이어스 게이트 신호의 상기 활성화 구간에서 비활성화 되고,
    상기 기입 게이트 신호는 상기 바이어스 게이트 신호의 상기 활성화 구간에서 활성화 구간을 갖는 것을 특징으로 하는 표시 장치.
KR1020220099299A 2022-08-09 2022-08-09 픽셀 회로 및 이를 포함하는 표시 장치 KR20240021343A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220099299A KR20240021343A (ko) 2022-08-09 2022-08-09 픽셀 회로 및 이를 포함하는 표시 장치
CN202310609118.3A CN117594011A (zh) 2022-08-09 2023-05-26 像素电路
US18/325,430 US20240054943A1 (en) 2022-08-09 2023-05-30 Pixel circuit and display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220099299A KR20240021343A (ko) 2022-08-09 2022-08-09 픽셀 회로 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20240021343A true KR20240021343A (ko) 2024-02-19

Family

ID=89846525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220099299A KR20240021343A (ko) 2022-08-09 2022-08-09 픽셀 회로 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US20240054943A1 (ko)
KR (1) KR20240021343A (ko)
CN (1) CN117594011A (ko)

Also Published As

Publication number Publication date
US20240054943A1 (en) 2024-02-15
CN117594011A (zh) 2024-02-23

Similar Documents

Publication Publication Date Title
KR102555125B1 (ko) 표시 장치
KR102661651B1 (ko) 화소 및 이를 포함하는 표시 장치 및 화소
KR102508450B1 (ko) 스캔 드라이버 및 이를 포함하는 표시 장치
KR20210057277A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR102372054B1 (ko) 표시 장치 및 화소
KR102460558B1 (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR20210149944A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20210154297A (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR102555805B1 (ko) 표시 패널의 화소 및 표시 장치
KR20210138186A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
US20240062702A1 (en) Gate driver and display device having the same
KR20230053025A (ko) 화소 및 이를 포함하는 표시 장치
KR20240021343A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
US20240212584A1 (en) Pixel circuit and display device including the same
KR20240018723A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20230120164A (ko) 화소 회로 및 이를 포함하는 표시 장치
US20240242671A1 (en) Pixel circuit and display device including the same
KR20240112999A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20230116991A (ko) 화소 회로
KR20240080264A (ko) 픽셀 및 이를 포함하는 표시 장치
US20230360592A1 (en) Display device and method of driving the same
KR20240029669A (ko) 표시 장치
KR20240003014A (ko) 표시 장치 및 이의 구동 방법
KR20230172063A (ko) 게이트 드라이버 및 이를 포함하는 표시 장치
KR20240008446A (ko) 표시 장치 및 표시 장치의 구동 방법