KR20240002288A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240002288A
KR20240002288A KR1020220079232A KR20220079232A KR20240002288A KR 20240002288 A KR20240002288 A KR 20240002288A KR 1020220079232 A KR1020220079232 A KR 1020220079232A KR 20220079232 A KR20220079232 A KR 20220079232A KR 20240002288 A KR20240002288 A KR 20240002288A
Authority
KR
South Korea
Prior art keywords
fan
disposed
line
transmission line
out line
Prior art date
Application number
KR1020220079232A
Other languages
English (en)
Inventor
최윤선
박범열
방기호
최원석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220079232A priority Critical patent/KR20240002288A/ko
Priority to US18/298,879 priority patent/US20230422565A1/en
Priority to CN202310775000.8A priority patent/CN117320498A/zh
Publication of KR20240002288A publication Critical patent/KR20240002288A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 표시 영역에 배치되는 화소 어레이, 상기 표시 영역에 인접하는 주변 영역과 상기 표시 영역을 둘러싸는 실링 영역에 배치되며, 제1 팬아웃 라인 및 상기 제1 팬아웃 라인과 다른 층에 배치되는 제2 팬아웃 라인을 포함하는, 팬아웃 배선, 상기 실링 영역에 배치되며, 상기 제1 팬아웃 라인과 동일한 층에 배치되는 제1 전달 라인 및 상기 제2 팬아웃 라인과 동일한 층에 배치되고 상기 제1 전달 라인과 전기적으로 연결되는 제2 전달 라인을 포함하며, 상기 제1 전달 라인과 상기 제2 전달 라인 각각은 평면 상 상기 제1 팬아웃 라인과 상기 제2 팬아웃 라인 사이에 배치되는, 전달 배선 및 상기 실링 영역에 배치되는 실링 부재를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 표시 장치의 배선에 관한 것이다.
표시 장치는, 표시 패널 및 상기 표시 패널에 구동 신호를 제공하는 구동부를 포함한다. 상기 구동부는 구동 칩에 포함될 수 있으며, 상기 구동 칩은 상기 표시 패널의 기판 상에 직접 결합되거나, 연성 회로 필름 등을 통해 상기 표시 패널의 패드부에 연결될 수 있다.
상기 표시 장치는 상기 패드부로부터 표시 패널의 화소 어레이로 신호 또는 전원을 전달하기 위한 전달 배선을 포함할 수 있다. 상기 표시 장치의 데드 스페이스(또는, 베젤)을 축소하기 위해서, 상기 전달 배선이 배치되는 영역의 크기가 감소될 필요가 있다.
또한, 상기 전달 배선이 상대적으로 낮은 저항을 갖도록 하기 위해서, 상기 전달 배선의 폭이 충분히 클 필요가 있다.
본 발명의 목적은, 데드 스페이스가 축소되고, 신뢰성이 개선된 표시 장치를 제공하는 것이다.
그러나, 본 발명의 목적이 상술한 목적에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 표시 영역에 배치되는 화소 어레이, 상기 표시 영역에 인접하는 주변 영역과 상기 표시 영역을 둘러싸는 실링 영역에 배치되며, 제1 팬아웃 라인 및 상기 제1 팬아웃 라인과 다른 층에 배치되는 제2 팬아웃 라인을 포함하는, 팬아웃 배선, 상기 실링 영역에 배치되며, 상기 제1 팬아웃 라인과 동일한 층에 배치되는 제1 전달 라인 및 상기 제2 팬아웃 라인과 동일한 층에 배치되고 상기 제1 전달 라인과 전기적으로 연결되는 제2 전달 라인을 포함하며, 상기 제1 전달 라인과 상기 제2 전달 라인 각각은 평면 상 상기 제1 팬아웃 라인과 상기 제2 팬아웃 라인 사이에 배치되는, 전달 배선 및 상기 실링 영역에 배치되는 실링 부재를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 전달 라인은 상기 실링 영역에서 상기 제2 전달 라인과 평면 상 비중첩하는 제1 비중첩부을 포함하며, 상기 제2 전달 라인은 상기 실링 영역에서 상기 제1 전달 라인과 평면 상 비중첩하는 제2 비중첩부를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 비중첩부는 평면 상 상기 제2 팬아웃 라인과 인접하여 배치되며, 상기 제2 비중첩부는 평면 상 상기 제1 팬아웃 라인과 인접하여 배치될 수 있다.
일 실시예에 있어서, 상기 팬아웃 배선 및 상기 전달 배선 각각은, 상기 실링 영역에서 제1 방향으로 연장할 수 있다.
일 실시예에 있어서, 상기 제1 전달 라인은 상기 실링 영역에서 상기 제2 전달 라인과 평면 상 중첩하는 중첩부를 포함하며, 상기 중첩부의 상기 제1 방향에 교차하는 제2 방향으로의 폭은, 상기 실링 영역에서 상기 제1 팬아웃 배선의 상기 제2 방향으로의 폭보다 크고, 상기 실링 영역에서 상기 제2 팬아웃 배선의 상기 제2 방향으로의 폭보다 클 수 있다.
일 실시예에 있어서, 상기 전달 배선과 상기 팬아웃 배선은 서로 전기적으로 절연될 수 있다.
일 실시예에 있어서, 상기 화소 어레이는 반도체층, 상기 반도체층을 커버하는 제1 무기 절연층, 상기 제1 무기 절연층 위에 배치되며, 상기 반도체층의 적어도 일부와 중첩하는 게이트 패턴을 포함하는 제1 도전층, 상기 제1 무기 절연층 위에 배치되며, 상기 제1 도전층을 커버하는 제2 무기 절연층, 상기 제2 무기 절연층 위에 배치되며, 상기 제1 도전층의 적어도 일부와 중첩하는 커패시터 패턴을 포함하는 제2 도전층, 상기 제2 무기 절연층 위에 배치되며, 상기 제2 도전층을 커버하는 제3 무기 절연층, 상기 제3 무기 절연층 위에 배치되는 복수의 도전층들 및 상기 제3 무기 절연층 위에 배치되며, 상기 복수의 도전층들을 서로 전기적으로 절연시키는 복수의 유기 절연층들을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 팬아웃 라인 및 상기 제1 전달 라인 각각은 상기 게이트 패턴과 동일한 층에 배치되며, 상기 제2 팬아웃 라인 및 상기 제2 전달 라인 각각은 상기 커패시터 패턴과 동일한 층에 배치될 수 있다.
일 실시예에 있어서, 상기 복수의 유기 절연층들은 상기 실링 영역에서 개구를 정의할 수 있다.
일 실시예에 있어서, 상기 실링 부재는 상기 개구 내에 배치될 수 있다.
일 실시예에 있어서, 상기 화소 어레이는 상기 복수의 도전층들 및 상기 복수의 유기 절연층들을 커버하며, 제1 무기 봉지층, 상기 제1 무기 봉지층 위에 배치되는 유기 봉지층 및 상기 유기 봉지층 위에 배치되는 제2 무기 봉지층을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 무기 봉지층 및 상기 제2 무기 봉지층 각각은 상기 실링 영역에서 상기 개구를 커버할 수 있다.
일 실시예에 있어서, 상기 실링 영역 전체에서, 상기 제1 무기 봉지층은 상기 제2 무기 봉지층과 직접 접촉할 수 있다.
일 실시예에 있어서, 상기 주변 영역은 상기 실링 영역과 상기 표시 영역 사이의 제1 주변 영역, 상기 실링 영역을 둘러싸는 제2 주변 영역 및 상기 제2 주변 영역과 인접한 벤딩 영역을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 전달 라인 및 상기 제2 전달 라인 각각은, 상기 제1 주변 영역으로 연장하며, 상기 제1 주변 영역에서 상기 팬아웃 배선 및 상기 전달 배선 위에 배치되는 제1 전달 전극에 의해 서로 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 제1 전달 라인 및 상기 제2 전달 라인 각각은, 상기 제2 주변 영역으로 연장하며, 상기 제2 주변 영역에서 상기 팬아웃 배선 및 상기 전달 배선 위에 배치되는 제2 전달 전극에 의해 서로 전기적으로 연결될 수 있다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 표시 영역에 배치되는 화소 어레이, 상기 표시 영역에 인접하는 주변 영역과 상기 표시 영역을 둘러싸는 실링 영역에 배치되며, 상기 실링 영역에서 제1 방향으로 연장하고 상기 제1 방향에 교차하는 제2 방향으로 교번적으로 배열되는 제1 팬아웃 라인, 제2 팬아웃 라인, 제3 팬아웃 라인 및 제4 팬아웃 라인을 포함하는, 팬아웃 배선, 상기 실링 영역에 배치되며, 상기 제1 방향으로 연장하고, 평면 상 상기 제1 팬아웃 라인과 상기 제2 팬아웃 라인 사이에 배치되는 제1 전달 배선 및 평면 상 상기 제3 팬아웃 라인과 상기 제4 팬아웃 라인 사이에 배치되는 제2 전달 배선을 포함하는, 전달 배선 및 상기 실링 영역에 배치되는 실링 부재를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 팬아웃 라인과 상기 제3 팬아웃 라인은 서로 동일한 층에 배치되며, 상기 제2 팬아웃 라인과 상기 제4 팬아웃 라인은 서로 동일한 층에 배치되고, 상기 제1 팬아웃 라인과 상기 제2 팬아웃 라인은 서로 다른 층에 배치될 수 있다.
일 실시예에 있어서, 상기 제1 전달 배선은, 상기 제1 팬아웃 라인과 동일한 층에 배치되는 제1 전달 라인 및 상기 제2 팬아웃 라인과 동일한 층에 배치되며 상기 제1 전달 라인과 전기적으로 연결되는 제2 전달 라인을 포함하며, 상기 제2 전달 배선은, 상기 제3 팬아웃 라인과 동일한 층에 배치되는 제3 전달 라인 및 상기 제4 팬아웃 라인과 동일한 층에 배치되며 상기 제3 전달 라인과 전기적으로 연결되는 제4 전달 라인을 포함할 수 있다.
일 실시예에 있어서, 평면 상 상기 실링 영역에서 상기 제2 팬아웃 라인과 상기 제3 팬아웃 라인 사이의 상기 제2 방향으로의 이격 거리는, 평면 상 상기 실링 영역에서 상기 제1 팬아웃 라인과 상기 제2 팬아웃 라인 사이의 상기 제2 방향으로의 이격 거리보다 작으며, 평면 상 상기 실링 영역에서 상기 제3 팬아웃 라인과 상기 제4 팬아웃 라인 사이의 상기 제2 방향으로의 이격 거리보다 작을 수 있다.
일 실시예에 있어서, 상기 전달 배선은 상기 팬아웃 배선과 평면 상 이격할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 제1 팬아웃 라인 및 상기 제1 팬아웃 라인과 다른 층에 배치되는 제2 팬아웃 라인을 포함하는 팬아웃 배선 및 평면 상 상기 제1 팬아웃 라인과 상기 제2 팬아웃 라인 사이에 배치되며 서로 전기적으로 연결되는 제1 전달 라인 및 제2 전달 라인을 포함하는 전달 배선을 포함할 수 있다. 이에 따라, 상기 전달 배선, 상기 제1 팬아웃 라인 및 상기 제2 팬아웃 라인이 배치되는 영역의 평면 상 면적이 상대적으로 감소할 수 있어, 표시 장치의 데드 스페이스가 감소될 수 있다.
본 발명의 실시예들에 따른 표시 장치는 제1 방향으로 연장하고 상기 제1 방향에 교차하는 제2 방향으로 교번적으로 배열되는 제1 팬아웃 라인, 제2 팬아웃 라인, 제3 팬아웃 라인 및 제4 팬아웃 라인을 포함하는 팬아웃 배선 및 평면 상 상기 제1 팬아웃 라인과 상기 제2 팬아웃 라인 사이에 배치되는 제1 전달 배선 및 평면 상 상기 제3 팬아웃 라인과 상기 제4 팬아웃 라인 사이에 배치되는 제2 전달 배선을 포함하는 전달 배선을 포함할 수 있다. 이에 따라, 상기 제1 내지 제4 팬아웃 라인들 및 상기 제1 및 제2 전달 배선들이 배치되는 영역의 평면 상 면적이 상대적으로 감소할 수 있어, 표시 장치의 데드 스페이스가 감소될 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 어레이 기판을 설명하기 위한 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 표시 영역의 단면도이다.
도 3은 도 1의 A 영역을 확대도시한 평면도이다.
도 4는 도 3의 I-I` 선을 따라 자른 단면도이다.
도 5는 도 3의 II-II` 선을 따라 자른 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 표시 장치를 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 어레이 기판을 설명하기 위한 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 표시 패널을 포함한다. 상기 표시 패널은 어레이 기판(100)을 포함한다.
어레이 기판(100)은 표시 영역(DA) 및 표시 영역(DA)을 둘러싸는 주변 영역을 포함할 수 있다. 표시 영역(DA)은 광을 생성하거나, 외부의 광원으로부터 제공된 광의 투과율을 조절하여 이미지를 표시할 수 있다. 상기 주변 영역은 이미지를 표시하지 않는 영역으로 정의될 수 있다.
일 실시예에 있어서, 상기 표시 장치는 유기 발광 표시 장치일 수 있다. 예를 들어, 어레이 기판(100)의 표시 영역(DA)에는 발광 소자를 포함하는 화소(PX)에 의해 정의되는 화소 어레이가 배치되어, 구동 신호에 따라 광을 생성할 수 있다. 표시 영역(DA)에는 화소(PX)에 구동 신호 및 전원을 제공하는 신호 배선 및 전원 배선이 배치될 수 있다. 예를 들어, 표시 영역(DA)에는 제1 방향(DR1)으로 연장되며, 화소(PX)에 게이트 신호를 제공하는 게이트 라인(GL), 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장되며, 화소(PX)에 데이터 신호를 제공하는 데이터 라인(DL) 및 제2 방향(DR2)으로 연장되며, 화소(PX)에 전원을 제공하는 전원 라인(PL)이 배치될 수 있다.
상기 주변 영역에는, 구동 신호 또는 전원을 표시 영역(DA)에 전달하기 위한 전달 배선, 구동 신호를 생성하기 위한 회로부 등이 배치될 수 있다. 예를 들어, 상기 주변 영역에는, 상기 게이트 신호를 생성하는 구동부(DR), 데이터 라인(DL)에 상기 데이터 신호를 전달하는 팬아웃 배선(FL), 전원 라인(PL)에 전원을 전달하는 제1 전달 전극(PBL1) 및 제2 전달 전극(PBL2), 및 제1 전달 전극(PBL1)과 제2 전달 전극(PBL2)을 전기적으로 연결시키는 전달 배선(PTL) 등이 배치될 수 있다.
일 실시예에 있어서, 상기 주변 영역은, 실링 부재(도 4의 SM)가 배치되는 실링 영역(SA)을 포함할 수 있다. 실링 영역(SA)은 표시 영역(DA)을 둘러싸는 형상을 가질 수 있다.
상기 전달 배선은 상기 주변 영역의 일 측으로부터 연장되어 패드부(PD)에 연결될 수 있다. 패드부(PD)에 배치된 연결 패드들은 외부 구동 장치와 전기적으로 연결될 수 있다. 따라서, 상기 전달 배선은 상기 외부 구동 장치와 전기적으로 연결되어, 구동 신호, 제어 신호, 전원 등을 전달받을 수 있다. 상기 외부 구동 장치는, 구동 칩, 구동 칩이 실장된 연성 회로 필름, 상기 구동 칩에 제어 신호를 제공하는 제어부가 실장된 인쇄 회로 기판 등을 포함할 수 있다.
일 실시예에 있어서, 상기 주변 영역은 벤딩 영역(BA)을 포함할 수 있다. 벤딩 영역(BA)은 표시 영역(DA) 및 실링 영역(SA)을 포함하는 제1 영역(A1)과 패드부(PD)를 포함하는 제2 영역(A2) 사이에 배치될 수 있다. 어레이 기판(100)은 벤딩 영역(BA)에서 벤딩될 수 있으며, 이 경우, 패드부(PD)는 어레이 기판(100)의 배면에 위치할 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 표시 영역의 단면도이다.
도 2를 참조하면, 표시 영역(DA)에서, 상기 표시 장치는 베이스 기판(110), 버퍼층(120), 반도체층(ATV), 제1 무기 절연층(130), 제1 도전층, 제2 무기 절연층(140), 제2 도전층, 제3 무기 절연층(150), 제3 도전층, 제1 유기 절연층(160), 제4 도전층, 제2 유기 절연층(170), 제5 도전층, 제3 유기 절연층(180), 화소 정의막(190), 발광 다이오드(ED), 봉지층(EN)을 포함하는 어레이 기판(100) 및 어레이 기판(100) 위에 배치되는 커버 기판(200)을 포함할 수 있다. 이 경우, 발광 다이오드(ED)는 화소 전극(PXE), 발광 물질(EL) 및 공통 전극(CE)을 포함할 수 있으며, 봉지층(EN)은 제1 무기 봉지층(EN1), 유기 봉지층(EN2) 및 제2 무기 봉지층(EN3)을 포함할 수 있다.
베이스 기판(110)은 유리, 쿼츠, 고분자 물질 등을 포함할 수 있다.
버퍼층(120)은 베이스 기판(110) 위에 배치될 수 있다. 버퍼층(120)은 베이스 기판(110)으로부터 이물, 수분 또는 외기의 침투를 감소 또는 차단할 수 있으며, 베이스 기판(110)의 상면을 평탄화할 수 있다. 버퍼층(120)은 산화물 또는 질화물 등과 같은 무기 물질을 포함할 수 있다.
반도체층(ATV)은 버퍼층(120) 위에 배치될 수 있다. 반도체층(ATV)은 실리콘 또는 금속 산화물 반도체를 포함할 수 있다. 일 실시예에 있어서, 반도체층(ATV)은 다결정 실리콘(폴리실리콘)을 포함할 수 있으며, N형 불순물 또는 P형 불순물에 의해 도핑될 수 있다.
제1 무기 절연층(130)은 버퍼층(120) 위에 배치될 수 있으며, 반도체층(ATV)을 커버할 수 있다.
상기 제1 도전층은 제1 무기 절연층(130) 위에 배치될 수 있다. 상기 제1 도전층은 반도체층(ATV)의 적어도 일부와 중첩하는 게이트 패턴(GE)을 포함할 수 있다.
제2 무기 절연층(140)은 제1 무기 절연층(130) 위에 배치될 수 있으며, 상기 제1 도전층을 커버할 수 있다.
상기 제2 도전층은 제2 무기 절연층(140) 위에 배치될 수 있다. 상기 제2 도전층은 상기 제1 도전층의 적어도 일부와 중첩하는 커패시터 패턴(CP)을 포함할 수 있다. 일 실시예에 있어서, 커패시터 패턴(CP)은 게이트 패턴(GE)과 중첩하며 커패시터를 형성할 수 있다.
제3 무기 절연층(150)은 제2 무기 절연층(140) 위에 배치될 수 있으며, 상기 제2 도전층을 커버할 수 있다.
상기 제3 도전층은 제3 무기 절연층(150) 위에 배치될 수 있다. 상기 제3 도전층은 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 소스 전극(SE) 및 드레인 전극(DE) 각각은 반도체층(ATV)의 적어도 일부와 전기적으로 연결될 수 있다. 이 경우, 반도체층(ATV), 게이트 패턴(GE), 소스 전극(SE) 및 드레인 전극(DE)은 트랜지스터를 정의할 수 있다.
제1 유기 절연층(160)은 제3 무기 절연층(150) 위에 배치될 수 있으며, 상기 제3 도전층을 커버할 수 있다.
상기 제4 도전층은 제1 유기 절연층(160) 위에 배치될 수 있다. 상기 제4 도전층은 제1 브릿지 패턴(CE1)을 포함할 수 있다. 일 실시예에 있어서, 제1 브릿지 패턴(CE1)은 드레인 전극(DE)과 전기적으로 연결될 수 있다.
제2 유기 절연층(170)은 제1 유기 절연층(160) 위에 배치될 수 있으며, 상기 제4 도전층을 커버할 수 있다.
상기 제5 도전층은 제2 유기 절연층(170) 위에 배치될 수 있다. 상기 제5 도전층은 제2 브릿지 패턴(CE2)을 포함할 수 있다. 일 실시예에 있어서, 제2 브릿지 패턴(CE2)은 제1 브릿지 패턴(CE1)과 전기적으로 연결될 수 있다.
제3 유기 절연층(180)은 제2 유기 절연층(170) 위에 배치될 수 있으며, 상기 제5 도전층을 커버할 수 있다.
제1 무기 절연층(130), 제2 무기 절연층(140) 및 제3 무기 절연층(150) 각각은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 이들의 조합을 포함할 수 있으며, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등과 같은 절연성 금속 산화물을 포함할 수도 있다. 예를 들어, 제1 무기 절연층(130), 제2 무기 절연층(140) 및 제3 무기 절연층(150) 각각은 실리콘 질화물 또는 실리콘 산화물의 단일층 또는 다층 구조를 가질 수 있으며, 서로 다른 구조를 가질 수 있다.
제1 유기 절연층(160), 제2 유기 절연층(170) 및 제3 유기 절연층(180) 각각은 페놀 수지, 아크릴 수지, 폴리이미드 수지, 폴리아미드 수지, 실록산 수지, 에폭시 수지 등과 같은 유기 절연 물질을 포함할 수 있다.
상기 제1 도전층 및 상기 제2 도전층은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물 등을 포함할 수 있다. 예를 들어, 상기 제1 도전층 및 상기 제2 도전층은 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni) 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금을 포함할 수 있으며, 단일층 또는 서로 다른 금속층을 포함하는 다층구조를 가질 수 있다.
일 실시예에 있어서, 상기 제1 도전층 및 상기 제2 도전층 각각은 몰리브덴, 티타늄 또는 구리의 단층 구조 또는 이들의 다층 구조를 가질 수 있다. 바람직하게는, 상기 제1 도전층 및 상기 제2 도전층 각각은 몰리브덴 또는 티타늄의 단층 구조 또는 이들의 다층 구조를 가질 수 있다.
상기 제3 도전층, 상기 제4 도전층 및 상기 제5 도전층 각각은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물 등을 포함할 수 있다. 예를 들어, 상기 제1 도전층 및 상기 제2 도전층은 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni) 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금을 포함할 수 있으며, 단일층 또는 서로 다른 금속층을 포함하는 다층구조를 가질 수 있다.
일 실시예에 있어서, 상기 제3 도전층, 상기 제4 도전층 및 상기 제5 도전층은 상기 제1 도전층 및 상기 제2 도전층보다 낮은 융점을 갖는 물질을 포함할 수 있다. 예를 들어, 상기 제3 도전층, 상기 제4 도전층 및 상기 제5 도전층 각각은 적어도 알루미늄을 포함하는 다층 구조를 가질 수 있다.
화소 전극(PXE)은 제3 유기 절연층(180) 위에 배치될 수 있다. 일 실시예에 있어서, 화소 전극(PXE)은 애노드 전극으로 지칭될 수 있다.
화소 정의막(190)은 제3 유기 절연층(180) 위에 배치될 수 있으며, 화소 전극(PXE)의 적어도 일부를 노출하는 화소 개구를 정의할 수 있다. 화소 정의막(190)은 유기 절연 물질을 포함할 수 있다.
발광 물질(EL)은 상기 화소 개구 내에서 화소 전극(PXE) 위에 배치될 수 있다. 일 실시예에 있어서, 발광 물질(EL)은 상기 화소 개구 내로부터 화소 정의막(190) 위로 연장할 수도 있다. 발광 물질(EL)은 적어도 유기 발광층을 포함할 수 있다.
공통 전극(CE)은 발광 물질(EL) 및 화소 정의막(PDL)을 커버할 수 있다. 일 실시예에 있어서, 공통 전극(CE)은 캐소드 전극으로 지칭될 수 있다.
봉지층(EN)은 공통 전극(CE)을 커버할 수 있다. 보다 상세하게는, 제1 무기 봉지층(EN1)이 공통 전극(CE)을 커버할 수 있으며, 유기 봉지층(EN2)이 제1 무기 봉지층(EN1)을 커버할 수 있고, 제2 무기 봉지층(EN3)이 유기 봉지층(EN2)을 커버할 수 있다. 제1 무기 봉지층(EN1) 및 제2 무기 봉지층(EN3) 각각은 무기 절연 물질을 포함할 수 있으며, 유기 봉지층(EN2)은 유기 절연 물질을 포함할 수 있다.
봉지층(EN) 위에는 커버 기판(200)이 배치될 수 있다. 커버 기판(200)은 유리, 쿼츠, 사파이어, 고분자 물질 등을 포함할 수 있다. 커버 기판(200)은 후술하는 실링 부재(도 4의 SM)에 의해 어레이 기판(100)과 결합할 수 있다. 이 경우, 커버 기판(200)과 어레이 기판(100) 사이의 공간은 진공 상태로 유지되거나, 기체가 채워지거나, 충진 부재가 채워질 수 있다. 일 실시예에 있어서, 상기 충진 부재는 유기층, 무기층 또는 이들의 조합을 포함할 수 있다.
도 3은 도 1의 A 영역을 확대도시한 평면도이다. 도 4는 도 3의 I-I` 선을 따라 자른 단면도이다. 도 5는 도 3의 II-II` 선을 따라 자른 단면도이다.
도 1 및 도 3을 참조하면, 팬아웃 배선(FL)은 제1 팬아웃 라인(FL1), 제2 팬아웃 라인(FL2), 제3 팬아웃 라인(FL3) 및 제4 팬아웃 라인(FL4)을 포함할 수 있으며, 전달 배선(PTL)은 제1 전달 배선(PTL1) 및 제2 전달 배선(PTL2)을 포함할 수 있다. 제1 전달 배선(PTL1)은 제1 전달 라인(PTL1a) 및 제2 전달 라인(PTL1b)을 포함할 수 있고, 제2 전달 배선(PTL2)은 제3 전달 라인(PTL2a) 및 제4 전달 라인(PTL2b)을 포함할 수 있다.
제1 내지 제4 팬아웃 라인들(FL1, FL2, FL3, FL4)은 적어도 실링 영역(SA)에 배치될 수 있다. 제1 내지 제4 팬아웃 라인들(FL1, FL2, FL3, FL4)은 제2 방향(DR2)으로 교번적으로 배열될 수 있다. 또한, 제1 내지 제4 팬아웃 라인들(FL1, FL2, FL3, FL4)은 실링 영역(SA)에서 제1 방향(DR1)으로 연장할 수 있다.
제1 내지 제4 팬아웃 라인들(FL1, FL2, FL3, FL4) 각각은 실링 영역(SA)으로부터 실링 영역(SA)과 표시 영역(DA) 사이의 영역으로 정의되는 제1 주변 영역(PA1)으로 연장하여, 데이터 라인(DL)과 전기적으로 연결될 수 있다.
또한, 제1 내지 제4 팬아웃 라인들(FL1, FL2, FL3, FL4) 각각은 실링 영역(SA)으로부터 실링 영역(SA)을 둘러싸는 영역으로 정의되는 제2 주변 영역(PA2)으로 연장할 수 있다. 이 경우, 제1 내지 제4 팬아웃 라인들(FL1, FL2, FL3, FL4) 각각은 제2 주변 영역(PA2)에 인접한 벤딩 영역(BA) 및 제2 영역(A2)으로 더 연장하여, 패드부(PD)와 전기적으로 연결될 수 있다.
제1 내지 제4 전달 라인들(PTL1a, PTL1b, PTL2a, PTL2b)은 적어도 실링 영역(SA)에 배치될 수 있다. 실링 영역(SA)에서, 제1 내지 제4 전달 라인들(PTL1a, PTL1b, PTL2a, PTL2b)은 제1 방향(DR1)으로 연장할 수 있다.
제1 전달 라인(PTL1a)과 제2 전달 라인(PTL1b)은 평면 상 서로 부분적으로 중첩할 수 있다. 또한, 제1 전달 라인(PTL1a)과 제2 전달 라인(PTL1b)은 평면 상 제1 팬아웃 라인(FL1)과 제2 팬아웃 라인(FL2) 사이에 배치될 수 있다. 이 경우, 제1 전달 라인(PTL1a) 및 제2 전달 라인(PTL1b)은 평면 상 제1 팬아웃 라인(FL1) 및 제2 팬아웃 라인(FL2)과 이격할 수 있다.
제3 전달 라인(PTL2a) 및 제4 전달 라인(PTL2b)은 제1 전달 라인(PTL1a) 및 제2 전달 라인(PTL1b)과 실질적으로 동일한 구조로 배치될 수 있다. 예를 들어 제3 전달 라인(PTL2a)과 제4 전달 라인(PTL2b)은 평면 상 서로 부분적으로 중첩할 수 있으며, 또한, 제3 전달 라인(PTL2a)과 제4 전달 라인(PTL2b)은 평면 상 제3 팬아웃 라인(FL3)과 제4 팬아웃 라인(FL4) 사이에 배치될 수 있다.
제1 내지 제4 전달 라인들(PTL1a, PTL1b, PTL2a, PTL2b) 각각은 실링 영역(SA)으로부터 제1 주변 영역(PA1)으로 연장할 수 있다. 또한, 제1 내지 제4 전달 라인들(PTL1a, PTL1b, PTL2a, PTL2b) 각각은 실링 영역(SA)으로부터 제2 주변 영역(PA2)으로 연장할 수 있다.
일 실시예에 있어서, 도 3에 도시된 바와 같이, 제2 팬아웃 라인(FL2)과 제3 팬아웃 라인(FL3) 사이에는 전달 배선(PTL)이 배치되지 않을 수 있다. 이 경우, 실링 영역(SA)에서, 제2 팬아웃 라인(FL2)과 제3 팬아웃 라인(FL3)의 제2 방향(DR2)으로의 평면 상 이격 거리는, 제1 팬아웃 라인(FL1)과 제2 팬아웃 라인(FL2)의 제2 방향(DR2)으로의 평면 상 이격 거리보다 작으며, 제3 팬아웃 라인(FL3)과 제4 팬아웃 라인(FL4)의 제2 방향(DR2)으로의 평면 상 이격 거리보다 작을 수 있다.
도 3 및 도 4를 참조하면, 제1 주변 영역(PA1), 실링 영역(SA) 및 제2 주변 영역(PA2)에는, 도 2를 참조하여 설명한 베이스 기판(110), 버퍼층(120), 제1 무기 절연층(130), 제2 무기 절연층(140) 및 제3 무기 절연층(150)이 배치될 수 있다.
또한, 제1 주변 영역(PA1) 및 제2 주변 영역(PA2)에는, 도 2를 참조하여 설명한 제1 유기 절연층(160), 제2 유기 절연층(170) 및 제3 유기 절연층(180)이 배치되며, 제1 유기 절연층(160), 제2 유기 절연층(170) 및 제3 유기 절연층(180)은 실링 영역(SA)에 개구를 정의할 수 있다. 실링 영역(SA)에 정의되는 상기 개구에는 실링 부재(SM)가 배치될 수 있으며, 실링 부재(SM) 위에는 커버 기판(200)이 배치될 수 있다. 이 경우, 실링 부재(SM)는 커버 기판(200)에 접착력을 제공할 수 있다.
일 실시예에 있어서, 도 2를 참조하여 설명한 제1 무기 봉지층(EM1) 및 제2 무기 봉지층(EN3) 각각은 제1 주변 영역(PA1), 실링 영역(SA) 및 제2 주변 영역(PA2)에 전체적으로 배치될 수 있다. 예를 들어, 제1 무기 봉지층(EM1) 및 제2 무기 봉지층(EN3) 각각은 제1 주변 영역(PA1) 및 제2 주변 영역(PA2)에서 제3 유기 절연층(180) 위에 배치될 수 있으며, 실링 영역(SA)에서 상기 개구(또는, 상기 개구를 정의하는 제1 내지 제3 유기 절연층들(160, 170, 180)의 측면)를 커버할 수 있다. 이 경우, 실링 영역(SA)에서, 제1 무기 봉지층(EN1)과 제2 무기 봉지층(EN3)은 직접 접촉할 수 있다.
제1 전달 라인(PTL1a)은 제1 무기 절연층(130) 위에 배치될 수 있으며, 제2 무기 절연층(140)은 제1 전달 라인(PTL1a)을 커버할 수 있다. 즉, 제1 전달 라인(PTL1a)은 도 2를 참조하여 설명한 게이트 패턴(GE)과 동일한 층에 배치될 수 있다. 다시 말하면, 도 2를 참조하여 설명한 상기 제1 도전층은 제1 전달 라인(PTL1a)을 더 포함할 수 있다.
제2 전달 라인(PTL1b)은 제2 무기 절연층(140) 위에 배치될 수 있으며, 제3 무기 절연층(150)은 제2 전달 라인(PTL1b)을 커버할 수 있다. 즉, 제2 전달 라인(PTL1b)은 도 2를 참조하여 설명한 커패시터 패턴(CP)과 동일한 층에 배치될 수 있다. 다시 말하면, 도 2를 참조하여 설명한 상기 제2 도전층은 제2 전달 라인(PTL1b)을 더 포함할 수 있다.
제1 주변 영역(PA1)에서, 제1 전달 전극(PBL1)이 제1 유기 절연층(160) 위에 배치될 수 있다. 즉, 제1 전달 전극(PBL1)은 도 2를 참조하여 설명한 제1 브릿지 패턴(CE1)과 동일한 층에 배치될 수 있다. 다시 말하면, 도 2를 참조하여 설명한 상기 제4 도전층은 제1 전달 전극(PBL1)을 더 포함할 수 있다.
제1 전달 전극(PBL1)은 제1 전달 라인(PTL1a) 및 제2 전달 라인(PTL1b) 각각과 전기적으로 접촉함으로써, 제1 전달 라인(PTL1a)과 제2 전달 라인(PTL1b)을 전기적으로 연결시킬 수 있다. 또한, 도 3에 도시된 바와 같이, 제1 전달 전극(PBL1)은 제3 전달 라인(PTL2a) 및 제4 전달 라인(PTL2b) 각각과 전기적으로 더 접촉할 수 있으며, 이에 따라, 제1 내지 제4 전달 라인들(PTL1a, PTL1b, PTL2a, PTL2b)을 서로 전기적으로 연결시킬 수 있다.
제1 전달 전극(PBL1)은 표시 영역(DA)에 배치되는 전원 라인(PL)과 전기적으로 연결될 수 있다. 예를 들면, 전원 라인(PL)은 표시 영역(DA)으로부터 제1 주변 영역(PA1)으로 연장하여, 제1 전달 전극(PBL1)에 전기적으로 연결될 수 있다.
도 4에서는, 제1 전달 전극(PBL1)이 제1 브릿지 패턴(CE1)과 동일한 층에 배치되는 실시예를 도시하였으나, 본 발명은 이에 제한되지 않는다. 예를 들면, 제1 전달 전극(PBL1)은 드레인 전극(DE) 또는 제2 브릿지 패턴(CE2)과 동일한 층에 배치되며, 제1 주변 영역(PA1)에서 제1 내지 제4 전달 라인들(PTL1a, PTL1b, PTL2a, PTL2b) 각각과 전기적으로 접촉할 수 있다.
제2 주변 영역(PA2)에서, 제2 전달 전극(PBL2)이 제1 유기 절연층(160) 위에 배치될 수 있다. 즉, 제2 전달 전극(PBL2)은 도 2를 참조하여 설명한 제1 브릿지 패턴(CE1)과 동일한 층에 배치될 수 있다. 다시 말하면, 도 2를 참조하여 설명한 상기 제4 도전층은 제2 전달 전극(PBL2)을 더 포함할 수 있다.
제2 전달 전극(PBL2)은 제1 전달 라인(PTL1a) 및 제2 전달 라인(PTL1b) 각각과 전기적으로 접촉함으로써, 제1 전달 라인(PTL1a)과 제2 전달 라인(PTL1b)을 전기적으로 연결시킬 수 있다. 또한, 도 3에 도시된 바와 같이, 제2 전달 전극(PBL2)은 제3 전달 라인(PTL2a) 및 제4 전달 라인(PTL2b) 각각과 전기적으로 더 접촉할 수 있으며, 이에 따라, 제1 내지 제4 전달 라인들(PTL1a, PTL1b, PTL2a, PTL2b)을 서로 전기적으로 연결시킬 수 있다.
제2 전달 전극(PBL2)은 제2 영역(A2)에 배치되는 패드부(PD)와 전기적으로 연결될 수 있다. 예를 들어, 벤딩 영역(BA)에서 제1 방향(DR1)으로 연장하며, 제2 전달 전극(PBL2) 및 패드부(PD) 각각에 전기적으로 연결되는 브릿지 배선에 의해, 제2 전달 전극(PBL2)과 패드부(PD)가 전기적으로 연결될 수 있다.
도 4에서는, 제2 전달 전극(PBL2)이 제1 브릿지 패턴(CE1)과 동일한 층에 배치되는 실시예를 도시하였으나, 본 발명은 이에 제한되지 않는다. 예를 들면, 제2 전달 전극(PBL2)은 드레인 전극(DE) 또는 제2 브릿지 패턴(CE2)과 동일한 층에 배치되며, 제2 주변 영역(PA2)에서 제1 내지 제4 전달 라인들(PTL1a, PTL1b, PTL2a, PTL2b) 각각과 전기적으로 접촉할 수 있다.
도 3 및 도 5를 참조하면, 제1 팬아웃 라인(FL1) 및 제3 팬아웃 라인(FL3)은 제1 무기 절연층(130) 위에 배치될 수 있으며, 제2 무기 절연층(140)은 제1 팬아웃 라인(FL1) 및 제3 팬아웃 라인(FL3)을 커버할 수 있다. 즉, 제1 팬아웃 라인(FL1) 및 제3 팬아웃 라인(FL3)은 제1 전달 라인(PTL1a) 및 제3 전달 라인(PTL3a)과 동일한 층에 배치될 수 있다.
제2 팬아웃 라인(FL2) 및 제4 팬아웃 라인(FL4)은 제2 무기 절연층(140) 위에 배치될 수 있으며, 제3 무기 절연층(150)은 제2 팬아웃 라인(FL2) 및 제4 팬아웃 라인(FL4)을 커버할 수 있다. 즉, 제2 팬아웃 라인(FL2) 및 제4 팬아웃 라인(FL4)은 제2 전달 라인(PTL1b) 및 제4 전달 라인(PTL2b)과 동일한 층에 배치될 수 있다.
이 경우, 제1 내지 제3 무기 절연층들(130, 140, 150)에 의해서, 팬아웃 배선(FL)과 전달 배선(PTL)은 서로 전기적으로 절연될 수 있다. 예컨대, 제1 전달 라인(PTL1a) 및 제2 전달 라인(PTL1b) 각각은 제1 팬아웃 라인(FL1) 및 제2 팬아웃 라인(FL2) 각각과 전기적으로 절연될 수 있다.
실링 영역(SA)에서, 제1 전달 라인(PTL1a)은 제2 전달 라인(PTL1b)과 평면 상 비중첩하는 제1 비중첩부(NO1a)를 포함할 수 있으며, 제2 전달 라인(PTL1b)은 제1 전달 라인(PTL1a)과 평면 상 비중첩하는 제2 비중첩부(NO1b)를 포함할 수 있다. 즉, 실링 영역(SA)에서, 제1 전달 라인(PTL1a)과 제2 전달 라인(PTL1b)은 평면 상 서로 부분적으로 중첩할 수 있다.
이 경우, 제1 비중첩부(NO1a)는 평면 상 제2 팬아웃 라인(FL2)과 인접하며, 제2 비중첩부(NO1b)는 평면 상 제1 팬아웃 라인(FL1)과 인접하여 배치될 수 있다.
실링 영역(SA)에서, 제1 전달 라인(PTL1a)은 제2 전달 라인(PTL1b)과 평면 상 중첩하는 제1 중첩부(O1a)를 포함할 수 있으며, 제2 전달 라인(PTL1b)은 제1 전달 라인(PTL1a)과 평면 상 중첩하는 제2 중첩부(O1b)를 포함할 수 있다. 제1 중첩부(O1a) 및 제2 중첩부(O1b)는 평면 상 동일한 형상을 가질 수 있다.
제1 중첩부(O1a)는, 제1 팬아웃 라인(FL1) 및 제2 팬아웃 라인(FL2) 각각에 비해 상대적으로 큰 폭을 가질 수 있다. 예를 들어, 제1 중첩부(O1a)의 제2 방향(DR2)으로의 폭은, 제1 팬아웃 라인(FL1)의 제2 방향(DR2)으로의 폭보다 클 수 있으며, 제2 팬아웃 라인(FL2)의 제2 방향(DR2)으로의 폭보다 클 수 있다.
실링 영역(SA)에서, 제3 전달 라인(PTL2a) 및 제4 전달 라인(PTL2b)은 제1 전달 라인(PTL1a) 및 제2 전달 라인(PTL2b)과 실질적으로 동일한 구조를 가질 수 있다.
즉, 제3 전달 라인(PTL2a)은 제4 전달 라인(PTL2b)과 평면 상 비중첩하는 제3 비중첩부(NO2a)를 포함할 수 있으며, 제4 전달 라인(PTL2b)은 제3 전달 라인(PTL2a)과 평면 상 비중첩하는 제4 비중첩부(NO2b)를 포함할 수 있고, 제3 비중첩부(NO2a)는 평면 상 제4 팬아웃 라인(FL4)과 인접하며, 제4 비중첩부(NO2b)는 평면 상 제3 팬아웃 라인(FL3)과 인접하여 배치될 수 있다.
또한, 제3 전달 라인(PTL2a)은 제4 전달 라인(PTL2b)과 평면 상 중첩하는 제3 중첩부(O2a)를 포함할 수 있으며, 제4 전달 라인(PTL2b)은 제3 전달 라인(PTL2a)과 평면 상 중첩하는 제4 중첩부(O2b)를 포함할 수 있고, 제3 중첩부(O2a)는, 제3 팬아웃 라인(FL3) 및 제4 팬아웃 라인(FL4) 각각에 비해 상대적으로 큰 폭을 가질 수 있다.
도 1 내지 도 5를 다시 참조하면, 실링 영역(SA)에 배치되는 전달 배선(PTL)은 게이트 패턴(GE)과 동일한 층에 배치되는 구성(예를 들어, 제1 전달 라인(PTL1a) 및 제3 전달 라인(PTL2a)) 및 커패시터 패턴(CP)과 동일한 층에 배치되는 구성(예를 들어, 제2 전달 라인(PTL1b) 및 제4 전달 라인(PTL2b)) 만을 포함할 수 있다. 이에 따라, 실링 영역(SA)에서 제1 내지 제3 유기 절연층들(160, 170, 180)을 제거하여 상기 개구를 형성할 때, 실링 영역(SA)에 배치되는 전달 배선(PTL)이 실질적으로 손상되지 않을 수 있다.
또한, 제1 전달 배선(PTL1)은 서로 전기적으로 연결되는 제1 전달 라인(PTL1a) 및 제2 전달 라인(PTL1b)을 포함할 수 있으며, 제2 전달 배선(PTL2)은 서로 전기적으로 연결되는 제3 전달 라인(PTL2a) 및 제4 전달 라인(PTL2b)을 포함할 수 있다. 이와 같이, 제1 전달 배선(PTL1) 및 제2 전달 배선(PTL2) 각각이 서로 다른 층에 배치되며 서로 전기적으로 연결되는 두 개의 전달 라인들을 포함함에 따라, 제1 전달 배선(PTL1) 및 제2 전달 배선(PTL2) 각각의 저항이 상대적으로 낮아질 수 있다.
또한, 제1 전달 배선(PTL1)을 기준으로, 제1 전달 배선(PTL)에 포함되는 제1 전달 라인(PTL1a) 및 제2 전달 라인(PTL1b)은 평면 상 제1 팬아웃 라인(FL1)과 제2 팬아웃 라인(FL2) 사이에 배치될 수 있다. 이에 따라, 제1 전달 배선(PTL1), 제1 팬아웃 라인(FL1) 및 제2 팬아웃 라인(FL2)이 배치되는 영역의 평면 상 면적이 상대적으로 감소할 수 있어, 어레이 기판(100) 하단의 데드 스페이스(dead space)가 감소할 수 있다.
또한, 제1 전달 배선(PTL1)을 기준으로, 제1 전달 라인(PTL1a)의 제1 비중첩부(NO1a)는 제1 전달 라인(PTL1a)과 다른 층에 배치되는 제2 팬아웃 라인(FL2)에 인접할 수 있으며, 제2 전달 라인(PTL1b)의 제2 비중첩부(NO1b)는 제2 전달 라인(PTL1b)과 다른 층에 배치되는 제1 팬아웃 라인(FL1)에 인접할 수 있다. 이에 따라, 제1 전달 라인(PTL1a) 및 제2 전달 라인(PTL1b) 각각이 제1 팬아웃 라인(FL1) 및 제2 팬아웃 라인(FL2) 각각과 평면 상 이격하면서, 제1 전달 라인(PTL1a)의 제2 방향(DR2)으로의 폭 및 제2 전달 라인(PTL1b)의 제2 방향(DR2)으로의 폭이 상대적으로 커질 수 있어, 제1 전달 배선(PTL1)의 저항이 상대적으로 낮아질 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 다양한 표시 장치들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 다양한 디스플레이 기기들에 적용 가능하다.
DA: 표시 영역 PX: 화소
SA: 실링 영역 FL1: 제1 팬아웃 라인
FL2: 제2 팬아웃 라인 FL3: 제3 팬아웃 라인
FL4: 제4 팬아웃 라인 FL: 팬아웃 배선
PTL1a: 제1 전달 라인 PTL1b: 제2 전달 라인
PTL2a: 제3 전달 라인 PTL2b: 제4 전달 라인
PTL1: 제1 전달 배선 PTL2: 제2 전달 배선
PTL: 전달 배선 SM: 실링 부재
NO1a: 제1 비중첩부 NO1b: 제2 비중첩부
NO2a: 제3 비중첩부 NO2b: 제3 비중첩부
130: 제1 무기 절연층 140: 제2 무기 절연층
150: 제3 무기 절연층 GE: 게이트 패턴
CP: 커패시터 패턴

Claims (20)

  1. 표시 영역에 배치되는 화소 어레이;
    상기 표시 영역에 인접하는 주변 영역과 상기 표시 영역을 둘러싸는 실링 영역에 배치되며, 제1 팬아웃 라인 및 상기 제1 팬아웃 라인과 다른 층에 배치되는 제2 팬아웃 라인을 포함하는, 팬아웃 배선;
    상기 실링 영역에 배치되며, 상기 제1 팬아웃 라인과 동일한 층에 배치되는 제1 전달 라인 및 상기 제2 팬아웃 라인과 동일한 층에 배치되고 상기 제1 전달 라인과 전기적으로 연결되는 제2 전달 라인을 포함하며, 상기 제1 전달 라인과 상기 제2 전달 라인 각각은 평면 상 상기 제1 팬아웃 라인과 상기 제2 팬아웃 라인 사이에 배치되는, 전달 배선; 및
    상기 실링 영역에 배치되는 실링 부재를 포함하는 표시 장치.
  2. 제1항에 있어서, 상기 제1 전달 라인은 상기 실링 영역에서 상기 제2 전달 라인과 평면 상 비중첩하는 제1 비중첩부을 포함하며,
    상기 제2 전달 라인은 상기 실링 영역에서 상기 제1 전달 라인과 평면 상 비중첩하는 제2 비중첩부를 포함하는 것을 특징으로 하는 표시 장치.
  3. 제2항에 있어서, 상기 제1 비중첩부는 평면 상 상기 제2 팬아웃 라인과 인접하여 배치되며,
    상기 제2 비중첩부는 평면 상 상기 제1 팬아웃 라인과 인접하여 배치되는 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서, 상기 팬아웃 배선 및 상기 전달 배선 각각은,
    상기 실링 영역에서 제1 방향으로 연장하는 것을 특징으로 하는 표시 장치.
  5. 제4항에 있어서, 상기 제1 전달 라인은 상기 실링 영역에서 상기 제2 전달 라인과 평면 상 중첩하는 중첩부를 포함하며,
    상기 중첩부의 상기 제1 방향에 교차하는 제2 방향으로의 폭은, 상기 실링 영역에서 상기 제1 팬아웃 배선의 상기 제2 방향으로의 폭보다 크고, 상기 실링 영역에서 상기 제2 팬아웃 배선의 상기 제2 방향으로의 폭보다 큰 것을 특징으로 하는 표시 장치.
  6. 제1항에 있어서, 상기 전달 배선과 상기 팬아웃 배선은,
    서로 전기적으로 절연되는 것을 특징으로 하는 표시 장치.
  7. 제1항에 있어서, 상기 화소 어레이는,
    반도체층;
    상기 반도체층을 커버하는 제1 무기 절연층;
    상기 제1 무기 절연층 위에 배치되며, 상기 반도체층의 적어도 일부와 중첩하는 게이트 패턴을 포함하는 제1 도전층;
    상기 제1 무기 절연층 위에 배치되며, 상기 제1 도전층을 커버하는 제2 무기 절연층;
    상기 제2 무기 절연층 위에 배치되며, 상기 제1 도전층의 적어도 일부와 중첩하는 커패시터 패턴을 포함하는 제2 도전층;
    상기 제2 무기 절연층 위에 배치되며, 상기 제2 도전층을 커버하는 제3 무기 절연층;
    상기 제3 무기 절연층 위에 배치되는 복수의 도전층들; 및
    상기 제3 무기 절연층 위에 배치되며, 상기 복수의 도전층들을 서로 전기적으로 절연시키는 복수의 유기 절연층들을 포함하는 것을 특징으로 하는 표시 장치.
  8. 제7항에 있어서, 상기 제1 팬아웃 라인 및 상기 제1 전달 라인 각각은 상기 게이트 패턴과 동일한 층에 배치되며,
    상기 제2 팬아웃 라인 및 상기 제2 전달 라인 각각은 상기 커패시터 패턴과 동일한 층에 배치되는 것을 특징으로 하는 표시 장치.
  9. 제7항에 있어서, 상기 복수의 유기 절연층들은,
    상기 실링 영역에서 개구를 정의하는 것을 특징으로 하는 표시 장치.
  10. 제9항에 있어서, 상기 실링 부재는,
    상기 개구 내에 배치되는 것을 특징으로 하는 표시 장치.
  11. 제9항에 있어서, 상기 화소 어레이는,
    상기 복수의 도전층들 및 상기 복수의 유기 절연층들을 커버하며, 제1 무기 봉지층, 상기 제1 무기 봉지층 위에 배치되는 유기 봉지층 및 상기 유기 봉지층 위에 배치되는 제2 무기 봉지층을 더 포함하는 것을 특징으로 하는 표시 장치.
  12. 제11항에 있어서, 상기 제1 무기 봉지층 및 상기 제2 무기 봉지층 각각은 상기 실링 영역에서 상기 개구를 커버하는 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서, 상기 실링 영역 전체에서, 상기 제1 무기 봉지층은 상기 제2 무기 봉지층과 직접 접촉하는 것을 특징으로 하는 표시 장치.
  14. 제1항에 있어서, 상기 주변 영역은,
    상기 실링 영역과 상기 표시 영역 사이의 제1 주변 영역;
    상기 실링 영역을 둘러싸는 제2 주변 영역; 및
    상기 제2 주변 영역과 인접한 벤딩 영역을 포함하는 것을 특징으로 하는 표시 장치.
  15. 제14항에 있어서, 상기 제1 전달 라인 및 상기 제2 전달 라인 각각은, 상기 제1 주변 영역으로 연장하며, 상기 제1 주변 영역에서 상기 팬아웃 배선 및 상기 전달 배선 위에 배치되는 제1 전달 전극에 의해 서로 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  16. 제14항에 있어서, 상기 제1 전달 라인 및 상기 제2 전달 라인 각각은, 상기 제2 주변 영역으로 연장하며, 상기 제2 주변 영역에서 상기 팬아웃 배선 및 상기 전달 배선 위에 배치되는 제2 전달 전극에 의해 서로 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  17. 표시 영역에 배치되는 화소 어레이;
    상기 표시 영역에 인접하는 주변 영역과 상기 표시 영역을 둘러싸는 실링 영역에 배치되며, 상기 실링 영역에서 제1 방향으로 연장하고 상기 제1 방향에 교차하는 제2 방향으로 교번적으로 배열되는 제1 팬아웃 라인, 제2 팬아웃 라인, 제3 팬아웃 라인 및 제4 팬아웃 라인을 포함하는, 팬아웃 배선;
    상기 실링 영역에 배치되며, 상기 제1 방향으로 연장하고, 평면 상 상기 제1 팬아웃 라인과 상기 제2 팬아웃 라인 사이에 배치되는 제1 전달 배선 및 평면 상 상기 제3 팬아웃 라인과 상기 제4 팬아웃 라인 사이에 배치되는 제2 전달 배선을 포함하는, 전달 배선; 및
    상기 실링 영역에 배치되는 실링 부재를 포함하는 표시 장치.
  18. 제17항에 있어서, 상기 제1 팬아웃 라인과 상기 제3 팬아웃 라인은 서로 동일한 층에 배치되며,
    상기 제2 팬아웃 라인과 상기 제4 팬아웃 라인은 서로 동일한 층에 배치되고,
    상기 제1 팬아웃 라인과 상기 제2 팬아웃 라인은 서로 다른 층에 배치되는 것을 특징으로 하는 표시 장치.
  19. 제18항에 있어서, 상기 제1 전달 배선은, 상기 제1 팬아웃 라인과 동일한 층에 배치되는 제1 전달 라인 및 상기 제2 팬아웃 라인과 동일한 층에 배치되며 상기 제1 전달 라인과 전기적으로 연결되는 제2 전달 라인을 포함하며,
    상기 제2 전달 배선은, 상기 제3 팬아웃 라인과 동일한 층에 배치되는 제3 전달 라인 및 상기 제4 팬아웃 라인과 동일한 층에 배치되며 상기 제3 전달 라인과 전기적으로 연결되는 제4 전달 라인을 포함하는 것을 특징으로 하는 표시 장치.
  20. 제17항에 있어서, 평면 상 상기 실링 영역에서 상기 제2 팬아웃 라인과 상기 제3 팬아웃 라인 사이의 상기 제2 방향으로의 이격 거리는,
    평면 상 상기 실링 영역에서 상기 제1 팬아웃 라인과 상기 제2 팬아웃 라인 사이의 상기 제2 방향으로의 이격 거리보다 작으며,
    평면 상 상기 실링 영역에서 상기 제3 팬아웃 라인과 상기 제4 팬아웃 라인 사이의 상기 제2 방향으로의 이격 거리보다 작은 것을 특징으로 하는 표시 장치.
KR1020220079232A 2022-06-28 2022-06-28 표시 장치 KR20240002288A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220079232A KR20240002288A (ko) 2022-06-28 2022-06-28 표시 장치
US18/298,879 US20230422565A1 (en) 2022-06-28 2023-04-11 Display device
CN202310775000.8A CN117320498A (zh) 2022-06-28 2023-06-28 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220079232A KR20240002288A (ko) 2022-06-28 2022-06-28 표시 장치

Publications (1)

Publication Number Publication Date
KR20240002288A true KR20240002288A (ko) 2024-01-05

Family

ID=89285507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220079232A KR20240002288A (ko) 2022-06-28 2022-06-28 표시 장치

Country Status (3)

Country Link
US (1) US20230422565A1 (ko)
KR (1) KR20240002288A (ko)
CN (1) CN117320498A (ko)

Also Published As

Publication number Publication date
CN117320498A (zh) 2023-12-29
US20230422565A1 (en) 2023-12-28

Similar Documents

Publication Publication Date Title
KR102626223B1 (ko) 표시 장치
CN108417604B (zh) 显示面板和显示装置
US11594590B2 (en) Display device
KR20200138544A (ko) 표시 장치
KR101994278B1 (ko) 플렉서블 타입 유기전계 발광소자
CN111837171A (zh) 显示装置及其制备方法
US10446465B2 (en) Chip-on-film package and display device including the same
US11444146B2 (en) Display device and method for manufacturing the same
KR20200094874A (ko) 표시 장치
US20200203442A1 (en) Display panel
CN112349755A (zh) 显示装置及用于制造显示装置的方法
CN112289826A (zh) 显示装置和用于制造显示装置的方法
CN113314569A (zh) 显示装置
KR20240002288A (ko) 표시 장치
WO2022156323A1 (zh) 触控面板、显示面板以及显示装置
KR20210025167A (ko) 표시 장치
US11723243B2 (en) Organic light emitting display device including a connecting structure with dummy pad on flexible substrate
CN112825325A (zh) 显示装置
CN116404011B (zh) 显示面板和显示装置
US20240090282A1 (en) Display device and method of providing the same
KR102677776B1 (ko) 유기 발광 표시 장치
KR20230110400A (ko) 표시 장치
KR20220043572A (ko) 플렉서블 표시장치
KR20220061316A (ko) 표시 장치
CN114628445A (zh) 显示装置以及显示装置的制造方法