KR20230158123A - 표시 패널 및 표시 장치 - Google Patents

표시 패널 및 표시 장치 Download PDF

Info

Publication number
KR20230158123A
KR20230158123A KR1020237037497A KR20237037497A KR20230158123A KR 20230158123 A KR20230158123 A KR 20230158123A KR 1020237037497 A KR1020237037497 A KR 1020237037497A KR 20237037497 A KR20237037497 A KR 20237037497A KR 20230158123 A KR20230158123 A KR 20230158123A
Authority
KR
South Korea
Prior art keywords
circuit
pixel
sub
display area
display panel
Prior art date
Application number
KR1020237037497A
Other languages
English (en)
Inventor
준후이 로
용 위
린 제
제샹 허
Original Assignee
쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디. filed Critical 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디.
Publication of KR20230158123A publication Critical patent/KR20230158123A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/128—Active-matrix OLED [AMOLED] displays comprising two independent displays, e.g. for emitting information from two major sides of the display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 출원은 표시 패널 및 표시 장치를 개시하며, 표시 패널은 서브 화소, 화소 구동 회로 및 연결선을 포함한다. 서브 화소는 제1 표시 영역에 위치하는 제1 서브 화소 및 제2 표시 영역에 위치하는 제2 서브 화소를 포함한다. 화소 구동 회로는 제2 표시 영역에 위치하는 제1 회로 및 제2 회로를 포함한다. 제1 회로는 제1 표시 영역에 위치하는 제1 서브 화소를 구동하는데 사용되며, 제1 회로는 제2 표시 영역에 위치하기에, 제1 표시 영역의 광투과율을 향상시킬 수 있고, 감광 어셈블리의 언더 스크린 집적에 유리하다. 연결선은 제1 연결선을 포함하고, 제1 연결선의 적어도 일부는 제1 방향으로 연장되고 또한 제1 회로의 일측에 위치하기에, 제1 연결선의 배열을 간단화하고, 제1 연결선이 제1 회로 사이에 미리 남겨진 공간 내에 위치하도록 하며, 제1 연결선과 제1 회로 사이의 상호 영향을 감소시킬 수 있다.

Description

표시 패널 및 표시 장치
본 출원은 2022년 02월 28일에 제출된 "표시 패널 및 표시 장치"라는 발명의 명칭의 중국 특허 출원 제202210193420.0호의 우선권을 주장하며, 해당 출원의 모든 내용은 인용을 통해 본문에 통합된다.
본 출원은 표시 분야에 관한 것으로, 구체적으로는 표시 패널 및 표시 장치에 관한 것이다.
전자 기기의 급속한 발전에 따라 사용자의 화면 점유율에 대한 요구 사항이 점점 더 높아지고 있으며, 전자 기기의 풀 스크린 표시는 업계에서 점점 더 많은 관심을 받고 있다.
감광 어셈블리의 언더 스크린 집적을 구현하거나 또는 좁은 테두리를 구현하기 위하여, 테두리 표시 영역 또는 광투과 표시 영역 내의 서브 화소를 구동하기 위한 화소 회로를 다른 영역에 배치함으로써, 표시 패널의 표시 효과가 불균일해지는 등 문제를 초래하게 된다.
본 출원의 실시예는 표시 패널의 표시 효과를 향상시키는 것을 목적으로 하는 표시 패널 및 표시 장치를 제공한다.
본 출원의 제1 양태의 실시예는 제1 표시 영역과 제2 표시 영역을 구비하는 표시 패널을 제공하는 바, 표시 패널은, 제1 표시 영역에 위치하는 제1 서브 화소와 제2 표시 영역에 위치하는 제2 서브 화소를 포함하는, 서브 화소; 제2 표시 영역에 위치하며, 제1 서브 화소를 구동하기 위한 제1 회로와 제2 서브 화소를 구동하기 위한 제2 회로를 포함하는, 화소 구동 회로; 및 제1 회로와 제1 서브 화소를 연결하기 위한 제1 연결선을 포함하는 연결선;을 포함하며, 제1 연결선의 적어도 일부는 제1 방향을 따라 연장되고 또한 제1 회로의 일측에 위치한다.
본 출원의 제2 양태의 실시예는 상술한 제1 양태의 실시예 중 어느 하나의 표시 패널을 포함하는 표시 장치를 제공한다.
본 출원의 제1 양태의 실시예에 따른 표시 패널에 있어서, 표시 패널은 서브 화소, 화소 구동 회로 및 연결선을 포함한다. 서브 화소는 제1 표시 영역에 위치하는 제1 서브 화소 및 제2 표시 영역에 위치하는 제2 서브 화소를 포함하며, 제1 서브 화소는 제1 표시 영역의 표시를 구현하는 데 사용되고, 제2 서브 화소는 제2 표시 영역의 표시를 구현하는 데 사용된다. 화소 구동 회로는 제2 표시 영역에 위치하는 제1 회로와 제2 회로를 포함한다. 제1 회로는 제1 표시 영역에 위치하는 제1 서브 화소를 구동하는 데 사용되기 때문에, 제1 표시 영역의 서브 화소를 구동하기 위한 화소 구동 회로는 제2 표시 영역에 위치한다. 제1 표시 영역이 테두리 표시 영역인 경우, 제1 표시 영역에 다른 구동 회로를 배치할 수 있도록 하여, 표시 패널의 좁은 테두리 배치를 구현한다. 제1 표시 영역이 광투과 표시 영역인 경우, 제1 표시 영역의 광투과율을 향상시킬 수 있으며, 감광 어셈블리는 제1 표시 영역을 투과하여 광선 정보를 얻을 수 있기에, 감광 어셈블리의 언더 스크린 집적에 유리하다. 연결선은 제1 회로와 제1 서브 화소를 연결하기 위한 제1 연결선을 포함하고, 제1 연결선의 적어도 일부는 제1 방향으로 연장되고 또한 제1 회로의 일측에 위치하기에, 제1 연결선이 제1 회로에 미리 남겨둔 공간 내에 위치하도록 하며, 적어도 일부 제1 연결선이 제1 회로와 중첩되지 않도록 하며, 제1 연결선과 제1 회로 사이의 상호 영향을 감소시켜 표시 패널의 표시 효과를 향상시킬 수 있다.
본 출원은 표시 패널 및 표시 장치를 개시하며, 표시 패널은 서브 화소, 화소 구동 회로 및 연결선을 포함한다. 서브 화소는 제1 표시 영역에 위치하는 제1 서브 화소 및 제2 표시 영역에 위치하는 제2 서브 화소를 포함한다. 화소 구동 회로는 제2 표시 영역에 위치하는 제1 회로 및 제2 회로를 포함한다. 제1 회로는 제1 표시 영역에 위치하는 제1 서브 화소를 구동하는데 사용되며, 제1 회로는 제2 표시 영역에 위치하기에, 제1 표시 영역의 광투과율을 향상시킬 수 있고, 감광 어셈블리의 언더 스크린 집적에 유리하다. 연결선은 제1 연결선을 포함하고, 제1 연결선의 적어도 일부는 제1 방향으로 연장되고 또한 제1 회로의 일측에 위치하기에, 제1 연결선의 배열을 간단화하고, 제1 연결선이 제1 회로 사이에 미리 남겨진 공간 내에 위치하도록 하며, 제1 연결선과 제1 회로 사이의 상호 영향을 감소시킬 수 있다.
아래의 첨부된 도면을 참조하여 비제한적 실시예에 대해 수행한 자세한 설명을 읽음으로써, 본 출원의 다른 구성, 목적 및 장점이 더욱 명확해질 것이며, 그 중 동일하거나 유사한 도면 부호는 동일하거나 유사한 구성을 나타내며, 첨부 도면은 실제 비율에 따라 그려지지 않았다.
도 1은 본 출원의 제1 양태의 실시예에 따른 표시 패널의 구조 모식도이다.
도 2는 도 1의 Q 영역의 표시 패널의 서브 화소 배열 구조의 부분 확대 모식도이다.
도 3은 도 1의 Q 영역의 표시 패널의 부분 화소 구동 회로의 부분 확대 모식도이다.
도 4는 도 2의 B-B에서의 단면도이다.
도 5는 도 3의 부분 확대 구조 모식도이다.
도 6은 도 2의B-B에서의 다른 일 실시예의 단면도이다.
도 7은 다른 실시예에서 도 1의 Q 영역의 표시 패널의 부분 화소 구동 회로의 부분 확대 모식도이다.
도 8은 다른 실시예에서 도 1의 Q 영역 표시 패널의 서브 화소 배열 구조의 부분 확대 모식도이다.
도 9는 본 출원의 제2 양태의 실시예에 따른 표시 장치의 구조 모식도이다.
도 10은 도 9의 C-C에서의 단면도이다.
이하에서는 본 출원의 각 양태의 구성과 실시예를 상세히 설명하는 바, 본 출원의 목적, 기술적 해결 수단 및 장점을 보다 명확하게 하기 위하여 이하 첨부 도면 및 구체적인 실시예와 결합하여 본 출원을 더욱 상세하게 설명한다. 여기서 설명되는 특정 실시예들은 단지 본 출원을 설명하기 위한 것이며, 본 출원을 제한하는 것이 아님을 이해해야 한다. 본 출원은 이러한 특정 세부사항의 일부가 없이도 실시될 수 있다는 것은 당업자에게 명백할 것이다. 실시예에 대한 하기의 설명은 단지 본 출원의 예를 예시함으로써 본 출원에 대해 더 나은 이해를 제공하기 위한 것이다.
휴대 전화나 태블릿 컴퓨터 등 전자 기기에서는 전면 카메라, 적외선 센서, 근접 광 센서 등 감광 에셈블리를 표시 패널의 일측에 집적해야 한다. 일부 실시예에서, 상기 전자 기기에 광투과 표시 영역을 배치하고, 광투과 표시 영역의 뒷면에 감광 어셈블리를 배치하여, 감광 어셈블리의 정상적인 작동을 확보하면서 전자 기기의 풀 스크린 표시를 구현할 수 있다.
광투과 표시 영역의 광투과율을 높이기 위해, 광투과 영역의 구동 회로를 비광투과 영역에 배치하는 경우가 많은데, 종래 기술에서는 구동 회로와 서브 화소 사이의 연결선이 일반적으로 구동 회로층의 위측에 있어, 구동 회로와 연결선 사이에 기생 용량이 존재하게 되며, 기생 용량은 연결선 또는 구동 회로 내 신호의 전송에 영향을 미친다.
또 다른 관련 실시예에서는, 표시 장치의 좁은 테두리 설계를 구현하기 위해, 패키징 영역의 폭과 회로의 크기를 최대한 압축할 필요가 있기에, 패키징 신뢰성, 낙하 방지 능력 및 회로의 구동 능력에 모두 악영향을 미치게 된다. 일부 관련 기술에서는 표시 패널의 테두리 표시 영역 내에 시프트 레지스터가 배치되어 있고, 테두리 표시 영역의 서브 화소를 구동하기 위한 화소 회로가 다른 영역에 배치되어, 표시 패널의 표시 효과가 불균일해지는 등 문제를 초래하게 된다.
상기 문제를 해결하기 위하여, 본 출원의 실시예는 표시 패널 및 표시 장치를 제공하는 바, 이하에서는 도면을 이용하여 표시 패널 및 표시 장치의 각 실시예에 대해 설명한다.
본 출원 실시예는 표시 패널을 제공하는 바, 해당 표시 패널은 유기 발광 다이오드(Organic Light Emitting Diode, OLED) 표시 패널일 수 있다.
도 1은 본 출원의 제1 양태의 실시예에 따른 표시 패널의 구조 모식도이다.
도 1에 도시된 바와 같이, 표시 패널(100)은 제 1 표시 영역(AA1), 제 2 표시 영역(AA2) 및 제 1 표시 영역(AA1)과 제 2 표시 영역(AA2)을 둘러싸는 비표시 영역(NA)을 포함한다. 선택적으로, 제1 표시 영역(AA1)의 광투과율은 제2 표시 영역(AA2)의 광투과율보다 크다. 선택적으로, 제2 표시 영역(AA2)은 제1 표시 영역(AA1)의 적어도 일부를 둘러싸여 배치된다. 다른 일부 실시예에서, 제1 표시 영역(AA1)은 제2 표시 영역(AA2)의 적어도 일부를 둘러싸고 배치될 수도 있다.
본 명세서에서, 제2 표시 영역(AA2)이 제1 표시 영역(AA1)의 적어도 일부를 둘러싸고 배치되고, 제1 표시 영역(AA1)이 광투과 표시 영역일 경우, 제1 표시 영역(AA1)의 광투과율은 15% 이상인 것이 바람직하다. 제1 표시 영역(AA1)의 광투과율이 15%를 초과, 심지어 40%를 초과, 심지어 더 높은 광투과율을 갖도록 확보하기 위해, 본 실시예에서는 표시 패널(100)의 일부 기능 필름층의 광투과율이 모두 80%를 초과하고, 심지어 적어도 일부 기능 필름층의 광투과율은 모두 90%를 초과한다.
본 출원의 실시예의 표시 패널(100)에 따르면, 제1 표시 영역(AA1)의 광투과율이 제2 표시 영역(AA2)의 광투과율보다 크기에, 표시 패널(100)이 제1 표시 영역(AA1)의 뒷면에 감광 어셈블리을 집적할 수 있어, 예를 들어 카메라와 같은 감광 어셈블리의 언더 스크린 집적을 구현하는 동시에 제1 표시 영역(AA1)은 화면을 표시할 수 있으므로, 표시 패널(100)의 표시 면적을 증가시켜 표시 장치의 풀 스크린 설계를 구현할 수 있다.
제1 표시 영역(AA1)이 광투과 표시 영역인 경우, 제1 표시 영역(AA1) 및 제2 표시 영역(AA2)의 개수의 설정 방식은 다양한 바, 예를 들어 제1 표시 영역(AA1) 및 제2 표시 영역(AA2)의 개수는 하나로서, 감광 어셈블리의 언더 스크린 집적 또는 지문 인식을 구현하는 데 사용된다. 또는, 다른 일부 선택적인 실시예에서, 제1 표시 영역(AA1)의 개수는 두 개이며, 그 중 하나의 제1 표시 영역(AA1)은 감광 어셈블리의 언더 스크린 집적을 구현하는 데 사용되고, 다른 하나의 제1 표시 영역(AA1)은 지문 인식을 구현하는 데 사용된다.
선택적으로, 제1 표시 영역(AA1)이 제2 표시 영역(AA2)의 적어도 일부를 둘러싸여 배치된 경우, 즉 제1 표시 영역(AA1)이 테두리 표시 영역인 경우, 제1 표시 영역(AA1) 내에 시프트 레지스터 등 구동 부재를 더 배치할 수 있어, 표시 패널(100)의 테두리 크기를 줄여, 좁은 테두리 디자인을 구현할 수 있다.
선택적으로, 제1 표시 영역(AA1)은 광투과 표시 영역과 테두리 표시 영역을 모두 포함할 수도 있기에, 감광 어셈블리의 언더 스크린 집적과 좁은 테두리 디자인을 모두 구현할 수 있다.
도 1 내지 도 3을 함께 참조하면, 도 2는 도 1의 Q 영역의 서브 화소(101) 배열 구조의 부분 확대 모식도이고, 도 3은 도 1의 Q 영역의 부분 화소 구동 회로의 부분 확대 모식도이다.
도 1 내지 도 3에 도시된 바와 같이, 본 출원의 실시예에 따른 표시 패널(100)은 서브 화소(101), 화소 구동 회로(102) 및 연결선(103)을 포함한다. 서브 화소(101)는 제1 표시 영역(AA1)에 위치하는 제1 서브 화소(110)와 제2 표시 영역(AA2)에 위치하는 제2 서브 화소(120)를 포함하고, 화소 구동 회로(102)는 제2 표시 영역(AA2)에 위치하며, 화소 구동 회로(102)는 제1 서브 화소(110)를 구동하기 위한 제1 회로(210)와 제2 서브 화소(120)를 구동하기 위한 제1 회로(220)을 포함하고, 연결선(103)은 제1 회로(210)와 제1 서브 화소(110)를 연결하기 위한 제1 연결선(310)을 포함한다. 제1 연결선(310)의 적어도 일부는 제1 방향(X)를 따라 연장되며 또한 제1 회로(210)의 제2 방향(Y)의 일측에 위치한다.
제1 표시 영역(AA1)은 광투과 표시 영역 또는 테두리 표시 영역일 수 있으며, 본 출원의 실시예는 제1 표시 영역(AA1)이 광투과 표시 영역인 것 즉 제2 표시 영역(AA2)이 제1 표시 영역(AA1)의 적어도 일부를 둘러싸는 것을 예로서 설명한다.
제1 회로(210)와 제1 서브 화소(110)의 연결 관계를 보다 잘 나타내기 위해, 도 3에서는 제1 표시 영역(AA1)의 제1 서브 화소(110)를 남겨두었다. 또한 도 3에서는 Q 영역의 일부 화소 구동 회로(102)만을 나타낸다.
본 출원의 제1 양태의 실시예에 따른 표시 패널(100)에서, 표시 패널(100)은 서브 화소(101), 화소 구동 회로(102) 및 연결선(103)을 포함한다. 서브 화소(101)는 제1 표시 영역(AA1)에 위치하는 제1 서브 화소(110)와 제2 표시 영역(AA2)에 위치하는 제2 서브 화소(120)를 포함하며, 제1 서브 화소(110)는 제1 표시 영역(AA1)의 표시를 구현하는 데 사용되고, 제2 서브 화소(120)는 제2 표시 영역(AA2)의 표시를 구현하는 데 사용된다. 화소 구동 회로(102)는 제2 표시 영역(AA2)에 위치하는 제1 회로(210)와 제2 회로(220)를 포함한다. 제1 회로(210)는 제1 표시 영역(AA1)에 위치하는 제1 서브 화소(110)를 구동하여 발광시키는 데 사용되며, 따라서 제1 표시 영역(AA1)의 서브 화소(101)를 구동시키기 위한 화소 구동 회로(102)는 제2 표시 영역(AA2)에 위치하여, 제1 표시 영역(AA1)의 광투과율을 향상시킬 수 있으며, 감광 어셈블리(200)는 제1 표시 영역(AA1)을 투과하여 광선 정보를 얻을 수 있어, 감광 어셈블리(200)의 언더 스크린 집적에 유리하다.
연결선(103)은 제1 회로(210)와 제1 서브 화소(110)를 연결하기 위한 제1 연결선(310)을 구비하고, 제1 연결선(310)은 제1 방향(X)으로 연장되어 성형되며, 제1 회로(210)의 적어도 일부는 제2 방향(Y)의 일측에 위치하며, 한편으로는 제1 연결선(310)이 제1 회로(210) 사이에 미리 남겨진 공간 내에 위치하도록 하고, 다른 한편으로는 제1 연결선(310)과 제1 회로(210)의 중첩 면적을 감소시켜 제1 연결선(310)과 제1 회로(210) 사이의 상호 영향을 개선할 수 있다. 따라서, 본 출원의 실시예는 감광 어셈블리의 언더 스크린 집적을 구현할 수 있을 뿐만 아니라, 제1 연결선(310)과 제1 회로(210) 사이의 상호 영향을 개선할 수 있다.
또한, 본 출원의 실시예에 의해 제공되는 표시 패널(100)에서, 제1 회로(210)를 제2 방향(Y)으로 압축함으로써, 한편으로는 제1 회로(210)의 공간 크기를 작게 할 수 있고, 다른 한편으로는 제1 연결선(310)의 배치에 충분한 공간을 확보하여, 제1 연결선(310)과 제1 회로(210)의 중첩 면적을 작게 할 수 있다.
도 4를 참조하면, 도 4는 도 2의 B-B에서의 단면도이다.
일부 선택적인 실시예에서, 표시 패널(100)은 제1 신호선층(105)를 더 포함하며, 제1 신호선층(105)은 제1 신호선(510)을 포함하고, 제1 연결선(310)의 적어도 일부는 제1 신호선층(105)에 위치하고, 제1 신호선(510)은 데이터선, 주사선, 전원선, 전압 기준선 및 접지선 중 적어도 일부를 포함한다.
선택적으로, 제1 신호선(510)은 포토리소그래피의 제조 공정을 사용하여 제조될 수 있다. 포토리소그래피 공정을 사용하여 제1 신호선(510)을 제조할 때, 성막, 코팅, 노광, 현상, 식각 및 박리 등 단계를 순차적으로 수행해야 하며, 노광 단계에서 마스크 플레이트를 이용하여, 포토레지스트층에 대해 노광 처리를 수행해야 한다.
이러한 선택적 실시예에서, 제1 연결선(310)의 적어도 일부는 제1 신호선층(105)에 위치하며, 제1 신호선(510)은 데이터선, 주사선, 전원선, 전압 기준선 및 접지선 중 적어도 하나를 포함하므로, 제1 연결선(310)의 적어도 일부는 데이터선, 주사선, 전원선, 전압 기준선 및 접지선 중 적어도 하나와 동기적으로 제조될 수 있고, 제1 연결선(310)을 제조하는 제조 공정 단계를 증가할 필요가 없으며, 마스크 플레이트의 개수 및 제조 공정도 증가시키지 않으며, 표시 패널(100)의 제조 공정을 간단화하고 제조 효율을 향상시킬 수 있다.
도 3 및 도 4를 계속하여 참조하면, 표시 패널(100)은 베이스(11), 베이스(11)에 배치되는 어레이 기판층(12) 및 화소 정의층(13)을 더 포함할 수 있다. 화소 구동 회로(102)는 어레이 기판층(12)에 배치될 수 있다. 제1 회로(210)와 제2 회로(220)는 모두 박막 트랜지스터(Thin Film Transistor; TFT)를 포함할 수 있다. 어레이 기판층(12)은 콘덴서 등 구조를 더 포함할 수 있다. 화소 정의층(13)은 화소 개구를 포함하며, 화소 개구는 제1 표시 영역(AA1)에 위치하는 제1 화소 개구(K1)와 제2 표시 영역(AA2)에 위치하는 제2 화소 개구(K2)를 포함한다. 제1 서브 화소(110)는 제1 전극(111), 제2 전극(112) 및 제1 전극(111)과 제2 전극(112) 사이에 위치하는 제1 발광 구조(113)를 포함하며, 제1 발광 구조(113)는 제1 화소 개구(K1)에 위치한다. 제 1 전극(111)은 제 1 연결선(310)을 통해 제 1 회로(210)의 TFT에 연결된다. 제2 서브 화소(120)는 제3 전극(121), 제4 전극(122) 및 제3 전극(121)과 제4 전극(122) 사이에 위치하는 제2 발광 구조(123)를 포함하며, 제2 발광구조(123)는 제2 화소 개구(K2)에 위치한다. 화소 정의층(13)에는 지지 기둥(14)을 더 배치할 수 있다. 제 1 전극(111)과 제 3 전극(121)은 화소 전극일 수 있고, 제 2 전극(112)과 제 4 전극(122)은 서로 연결되어 전체면 전극으로 될 수 있다.
도 4 내지 도 6을 함께 참조하면, 도 5는 도 3의 부분 확대 구조 모식도이고, 도 6은 다른 실시예의 B-B에서의 부분 확대 구조 모식도이다.
일부 선택적인 실시예에서, 표시 패널(100)은 광투과 신호선층(106)을 더 포함하며, 제1 연결선(310)은 제1 표시 영역(AA1)에 위치하는 제1 세그먼트(311)와 제2 표시 영역(AA2)에 위치하는 제2 세그먼트(312)를 포함하며, 제1 세그먼트(311)는 광투과 신호선층(106)에 위치하고, 제2 세그먼트(312)는 제1 신호선층(105) 및/또는 광투과 신호선층(106)에 위치한다.
이러한 선택적인 실시예에서, 제1 연결선(310)의 제1 세그먼트(311)는 광투과 신호선층(106)에 위치하여 제1 표시 영역(AA1)의 광투과율을 더욱 향상시킬 수 있다. 제2 세그먼트(312)가 제2 표시 영역(AA2)의 제1 신호선층(105)에 위치할 때, 제2 세그먼트(312)는 제1 신호선(510)과 동기적으로 제조될 수 있다. 제2 세그먼트(311)가 제1 표시 영역(AA1)의 광투과 신호선층(106)에 위치할 때, 제2 세그먼트(312)는 광투과 신호선층(106)과 동기하여 제조될 수 있으며, 제1 연결선(310)을 제조하는 제조 공정 단계를 증가할 필요가 없고, 마스크 플레이트의 개수와 공정도 증가시키지 않는다. 또한, 제1 세그먼트(311)와 제2 세그먼트(312)가 모두 광투과 신호선층(106)에 위치할 때, 제1 세그먼트(311)와 제2 세그먼트(312)를 관통홀로 연결할 필요가 없어, 제1 연결선(310)의 형상을 간단화할 수 있고, 제1 연결선(310)에서의 신호 전송의 안정성을 향상시킬 수 있다.
선택적으로, 도 4를 참조하면, 연결선(103)은 제2 회로(220)와 제2 서브 화소(120)를 연결하기 위한 제2 연결선(320)을 더 포함한다.
도 7을 참조하면, 도 7은 다른 실시예에서 도 1의 Q 영역의 표시 패널의 부분 화소 구동 회로의 부분 확대 모식도이다.
도 7에 도시된 바와 같이, 일부 선택적인 실시예에서, 제1 회로(210) 및 a 개의 제2 회로(220)는 제1 회로 블록(200a)을 형성하고, a는 1보다 큰 정수이며, 제1 방향(X)을 따라 연장되는 적어도 일부 제1 연결선(310)은 이에 연결된 제1 회로(210)가 위치하는 제1 회로 블록(200a)의 제2 방향(Y)에서의 일측에 위치한다. 도 7에서는 제1 회로 블록(200a)이 점선틀로 도시되어 있으며, 동일 점선틀(200a) 내에 위치하는 제1 회로(210)와 제2 회로(220)는 동일 제1 회로 블록(200a)에 속하며, 점선틀은 본 출원의 표시 패널(100)의 구조를 제한하는 것이 아니다.
이러한 선택적인 실시예에서, 제1 연결선(310)은 이에 연결된 제1 회로(210)가 위치하는 제1 회로 블록(200a)의 제2 방향(Y)에서의 일측에 위치하여, 제1 연결선(310)이 제1 회로 블록(200a)에 미리 준비된 공간 내에 위치하도록 하고, 적어도 일부 제1 연결선(310)이 제1 회로 블록(200a)와 중첩되지 않도록 하여, 제1 연결선(310)과 제1 회로 블록(200a) 사이에 기생 용량이 형성되어 신호 전송에 영향을 미치는 것을 방지할 수 있다.
도 7과 도 8을 계속 참조하면, 일부 선택적인 실시예에서, a 개의 인접하는 제2 서브 화소(120)는 화소 블록(100a)을 형성하고, 제1 회로 블록(200a) 내의 a 개의 제2 회로(220)는 동일 화소 블록(100a) 내의 a 개의 제2 서브 화소(120)를 구동하는 데 사용되며, 제1 회로 블록(200a)의 개수는 복수이며, 각 제1 회로 블록(200a)과 해당 제1 회로 블록(200a)에 의해 구동되는 화소 블록(100a) 사이의 상대 위치는 동일하다.
제1 회로 블록(200a)에 의해 구동되는 화소 블록(100a)은 제1 회로 블록(200a) 내의 a 개의 제2 회로(220)에 의해 구동되는 a 개의 인접하는 제2 서브 화소(120)가 위치하는 화소 블록(100a)이다.
도 8에서는 점선틀로 화소 블록(100a)이 도시되어 있으며, 점선틀 내의 면적이 자체 면적의 50%를 초과하는 제2 서브 화소(120)는 해당 점선틀로 나타낸 화소 블록(100a)에 포함되는 제2 서브 화소(120)이다. 점선틀은 본 출원의 실시예의 표시 패널의 구조를 제한하는 것이 아니다.
각 제1 회로 블록(200a)과 해당 제1 회로 블록(200a)에 의해 구동되는 화소 블록(100a) 사이의 상대 위치가 동일하다는 것은, 예를 들어, 표시 패널(100)이 복수의 제1 회로 블록(200a)을 포함하고, 각 제1 회로 블록(200a)과 그에 의해 구동되는 화소 블록(100a)이 두께 방향에서 어긋나며, 각 제1 회로 블록(200a)과 해당 제1 회로 블록(200a)에 의해 구동되는 화소 블록(100a)의 어긋남 크기와 어긋남 방향이 동일하다는 것을 의미한다.
이러한 선택적인 실시예에서, 각 제1 회로 블록(200a)과 해당 제1 회로 블록(200a)에 의해 구동되는 화소 블록(100a) 사이의 상대 위치가 동일하면, 한편으로는 제1 회로 블록(200a) 내의 제2 회로(220)와 이에 의해 구동되는 제2 서브 화소(120) 사이의 간격을 감소시키고, 제2 회로(220)와 이에 의해 구동되는 제2 서브 화소(120) 사이의 배선 길이를 감소시켜, 신호 전송의 안정성을 향상시키며, 다른 한편으로는 제1 회로(210)를 제1 회로 블록(200a)에 배치함으로 인한 제2 회로(220)에 대한 영향을 감소시킬 수 있다.
선택적으로, 각 제2 회로(220)와 이에 의해 구동되는 제2 서브 화소(120) 사이의 상대 위치가 동일하므로, 제2 회로(220)와 제2 서브 화소(120) 사이를 연결하는 배선 길이를 동일하게 할 수 있다. 따라서, 제2 표시 영역(AA2)에서 복수 군의 제2 회로(220)와 제2 서브 화소(120) 사이의 신호 전송 속도를 일치시키는 경향이 있어, 제2 표시 영역(AA2)의 표시 균일성을 더욱 향상시킬 수 있다.
또한, 각 제2 회로(220)와 이에 의해 구동되는 제2 서브 화소(120) 사이의 상대 위치가 동일하므로, 각 제2 회로(220)와 이에 의해 구동되는 제2 서브 화소(120) 사이의 상호 영향도 일치시키는 경향이 있으며, 복수의 제2 서브 화소(120)가 위치하는 환경을 일치시키는 경향이 있어, 제2 표시 영역(AA2)의 표시 균일성을 더욱 향상시킬 수 있다.
제1 회로 블록(200a) 내에 제1 회로(210)를 배치할 때, 제1 회로(210)와 제2 회로(220)의 크기를 축소시킴으로써, 제1 회로 블록(200a)와 이에 의해 구동되는 화소 블록(100a) 사이의 상대 위치를 동일하게 할 수 있다.
화소 구동 회로(102)의 배열 방식은 다양한 바, 일부 선택적인 실시예에서, 도 7을 계속하여 참조하면, 화소 구동 회로(102)는 가상 영역(230)을 더 포함하고, 가상 영역(230)과 a 개의 제2 회로(220)는 제2 회로 블록(200b)을 형성한다.
이러한 실시예에서, 가상 영역(230)을 배치하면 제2 회로 블록(200b)의 배치와 제1 회로 블록(200a)의 배치를 최대한 일치시켜, 표시 차이를 개선하며, 제2 표시 영역(AA2)의 표시 균일성을 더욱 향상시킬 수 있다.
일부 선택적인 실시예에서, 도 7을 계속하여 참조하면, 제2 회로 블록(200b)의 적어도 일부는 제2 방향(Y)에서의 일측에 가상 도선(104)을 포함하며, 가상 도선(104)은 제1 방향(X)을 따라 연장되어 성형된다. 도 7에서는 점선으로 가상 도선이 도시되어 있다.
이러한 선택적인 실시예에서, 가상 도선(104)을 배치함으로써, 제1 연결선(310)의 배치로 인한 제2 표시 영역(AA2)의 표시 불균일을 개선할 수 있다. 또한 가상 도선(104)이 제2 회로 블록(200b)의 제2 방향(Y)에서의 일측에 위치하므로, 가상 도선(104)과 제2 회로 블록(200b)이 중첩되는 것을 방지할 수 있다.
가상 도선(104)의 배치 방식은 다양한 바, 상이한 위치의 제2 회로 블록(200b)은 상이한 가상 도선(104)의 배치에 대응할 수 있다.
일부 실시예에서, 복수의 제2 회로 블록(200b)은 제1 회로 블록(200a)의 제2 방향(Y)에서의 일측에 위치하는 제2 회로 블록(200b)(예를 들어 도 7 중 제1 회로 블록(200a)의 아래측에 위치하는 제2 회로 블록(200b))을 포함하고, 가상 도선(104)은 제1 가상 도선(410)을 포함하며, 제1 가상 도선(410)은 제1 연결선(310)의 제2 방향(Y)에서의 일측에 위치하며(예를 들어 도 7 중 제1 가상 도선(410)은 제1 연결선(310)의 아래측에 위치함), 즉 제1 가상 도선(410)은 제1 회로 블록(200a)의 제2 방향(Y)에서의 적어도 일측에 위치하고, 또한 제2 회로 블록(200b)과 이에 대응하는 제1 가상 도선(410)의 상대 위치는 제1 회로 블록(200a)과 이에 대응하는 제1 연결선의 상대 위치와 동일하다.
제2 회로 블록(200b)에 대응하는 제1 가상 도선(410)은, 제2 회로 블록(200b)의 제2 방향(Y)에서의 일측에 위치하는 제1 가상 도선(410)이다. 제1 회로 블록(200a)에 대응하는 제1 연결선(310)이 곧 제1 회로 블록(200a) 내의 제1 회로(210)에 연결된 있는 제1 연결선(310)이고, 또한 제1 연결선(310)은 제1 회로 블록(200a)의 제2 방향(Y)에서의 일측에 위치한다.
이러한 선택적인 실시예에서, 제2 회로 블록(200b)의 제2 방향(Y)에서의 일측에 제1 가상 도선(410)을 배치함으로써, 제2 방향(Y)에서의 배선 밀도의 일관성을 향상시키고, 제2 표시 영역(AA2)의 제2 방향(Y)에서의 표시 균일성을 향상시킬 수 있다. 제2 회로 블록(200b)과 이에 대응하는 제1 가상 도선(410)의 상대 위치는 제1 회로 블록(200a)과 이에 대응하는 제1 연결선(310)의 상대 위치와 동일하며, 예를 들어 도 7에 도시된 바와 같이, 제1 연결선(310)이 이에 대응하는 제1 회로 블록(200a)의 아래측에 위치할 때, 제2 회로 블록(200b)에 대응하는 제1 가상 도선(410)도 해당 제2 회로 블록(200b)의 아래측에 위치하므로, 제2 회로 블록(200b)과 제1 회로 블록(200a) 사이에 동시에 존재하는 제1 가상 도선(410)과 제1 연결선(310)으로 인한 배선 밀도의 불균일 문제를 방지할 수 있다.
선택적으로, 제1 회로 블록(200a)의 제2 방향(Y)에서의 적어도 일측에는 복수 행의 제2 회로 블록(200b)이 배치되고, 각 행의 제2 회로 블록(200b)의 제2 방향(Y)에서의 동일 측에는 제1 연결선(310)이 배치된다. 여기서, 행 방향은 제1 방향(X)이고, 복수 행의 제2 회로 블록(200b)은 제2 방향(Y)을 따라 배열되어 있다.
이러한 선택적인 실시예에서, 각 행의 제2 회로 블록(200b)의 일측에는 모두 제1 가상 도선(410)이 배치되어 있어, 제2 방향(Y)의 배선 밀도 일관성을 더욱 향상시키고 제2 표시 영역(AA2)의 표시 균일성을 향상시킬 수 있다.
선택적으로, 가상 도선(104)은 제2 가상 도선(420)을 포함하며, 제2 가상 도선(420)은 제1 연결선(310)의 제1 방향(X)에서의 적어도 일측에 위치한다. 제2 표시 영역(AA2) 내의 제1 방향(X)에서의 배선 밀도 일관성을 개선하고, 제2 표시 영역(AA2)의 표시 균일성을 향상시킬 수 있다.
선택적으로, 제2 회로 블록(200b) 내의 a 개의 제2 회로(220)는, 동일 화소 블록(100a) 내의 a 개의 제2 서브 화소(120)를 구동하는 데 사용되며, 각 제2 회로 블록(200b)과 해당 제2 회로 블록(200b)에 의해 구동되는 화소 블록(100a) 사이의 상대 위치가 동일하므로, 제2 회로 블록(200b) 내에 가상 영역(230)을 배치함으로 인한 제2 회로(220)와 제2 서브 화소(120) 사이의 연결에 미치는 영향을 감소시키고, 제2 회로 블록(200b)과 이에 의해 구동되는 화소 블록(100a) 사이의 간격을 감소시키며, 즉 제2 회로 블록(200b) 내의 제2 회로(220)와 이에 의해 구동되는 제2 서브 화소(120) 사이의 간격을 감소시키며, 배선의 길이를 감소시켜, 신호 전송의 안정성을 향상시킨다.
선택적으로, 표시 패널의 두께 방향(Z)을 따라, 제1 회로(210)의 정투영의 크기는 가상 영역(230)의 크기와 동일하며, 제2 표시 영역(AA2)의 표시 균일성을 더욱 향상시킬 수 있다.
선택적으로, 표시 패널(100)의 제1 신호선(510)은 제1 방향(X)으로 연장되는 제1 도선과 제2 방향(Y)으로 연장되는 제2 도선을 포함한다. 제1 도선은 예를 들어 주사선, 발광 제어 신호선, 전압 기준선 등이다. 제2 도선은 예를 들어 데이터 신호선, 전원선 등이다.
두 개의 제1 회로(210)가 제2 방향(Y)을 따라 인접하게 배치된다고 가정하면, 제2 방향(Y)에서 인접하는 두 개의 제1 회로(210) 중, 앞의 제1 회로(210)에 연결된 제1 도선으로부터 뒤의 제1 회로(210)에 연결된 제1 도선까지의 거리는 제1 회로(210)의 제2 방향(Y)에서의 크기(L)일 수 있다. 예를 들어, 앞의 제1 회로(210)에 연결된 제1 도선의 제2 방향(Y)에서의 중심으로부터 뒤의 제1 회로(210)에 연결된 제1 도선의 제2 방향(Y)에서의 중심까지의 거리는, 제1 회로(210)의 제2 방향(Y)에서의 크기(L)일 수 있다.
두 개의 제1 회로(210)가 제1 방향(X)를 따라 인접하게 배치된다고 가정하면, 제1 방향(X)에서 인접하는 두 개의 제1 회로(210) 중, 앞의 제1 회로(210)에 연결된 제2 도선으로부터 뒤의 제1 회로(210)에 연결된 제2 도선까지의 거리는 제1 회로(210)의 제1 방향(X)에서의 크기(H)일 수 있다. 예를 들어, 앞의 제1 회로(210)에 연결된 제2 도선의 제1 방향(X)의 중심으로부터 뒤의 제1 회로(210)에 연결된 제2 도선의 중심까지의 거리는, 제1 회로(210)의 제1 방향(X)의 크기(H)이다.
제1 회로(210)와 제2 회로(220)가 제2 방향(Y)를 따라 인접하게 배치되고 또한 제1 회로(210)에 연결된 제1 도선과 제2 회로(220)에 연결된 제1 도선 사이에 제1 회로(210)가 위치할 경우, 제2 방향(Y)을 따라 인접하는 제1 회로(210)와 제2 회로(220)에 있어서, 제1 회로(210)에 연결된 제1 도선의 제2 방향(Y)에서의 중심으로부터 제2 회로(220)에 연결된 제1 도선의 제2 방향(Y)에서의 중심까지의 거리는 제1 회로(210)의 제2 방향에서의 크기(L)일 수 있다.
제1 회로(210)와 제2 회로(220)가 제1 방향(X)를 따라 인접하게 배치되고 또한 제1 회로(210)에 연결된 제2 도선과 제2 회로(220)에 연결된 제2 도선 사이에 제1 회로(210)가 위치할 경우, 제1 방향(X)을 따라 인접하는 제1 회로(210)와 제2 회로(220)에 있어서, 제1 회로(210)에 연결된 제2 도선으로부터 제2 회로(220)에 연결된 제2 도선까지의 거리는 제1 회로(210)의 제1 방향(X)의 크기(H)일 수 있다.
표시 패널의 두께 방향(Z)를 따라, 제1 회로(210)의 정투영의 크기는 H×L일 수 있다.
선택적으로, 제1 회로 블록(200a) 내의 제1 회로(210)의 개수와 제2 회로 블록(200b) 내의 가상 영역(230)의 개수가 동일하면, 가상 영역(230)과 제1 회로(210)가 위치한 영역의 표시 효과가 동일하여, 제2 표시 영역(AA2)의 표시 균일성을 더욱 향상시킬 수 있다.
선택적으로, 표시 패널의 두께 방향(Z)을 따라, 제1 회로 블록(200a)의 정투영의 크기가 제2 회로 블록(200b)의 정투영의 크기와 동일하면, 제1 회로 블록(200a) 및 제2 회로 블록(200b) 중 a 개의 제2 회로(220)의 크기가 동일하여, 제2 표시 영역(AA2)의 표시 균일성을 더욱 향상시킬 수 있다.
제1 회로 블록(200a)의 정투영의 크기는 제1 회로 블록(200a) 내의 제1 회로(210)와 a 개의 제2 회로(220)의 정투영의 크기의 합이다. 제2 회로 블록(200b)의 정투영 크기는 제2 회로 블록(200b) 내의 가상 영역(230)과 a 개의 제2 회로(220)의 정투영 크기의 합이다.
제1 회로(210)와 제2 회로(220)가 제2 방향(Y)을 따라 인접하게 배치되고 또한 제1 회로(210)에 연결된 제1 도선과 제2 회로(220)에 연결된 제1 도선 사이에 제2 회로(220)가 위치할 경우, 제2 방향(Y)을 따라 인접하는 제1 회로(210)와 제2 회로(220)에 있어서, 제1 회로(210)에 연결된 제1 도선의 제2 방향(Y)에서의 중심으로부터 제2 회로(220)에 연결된 제1 도선의 제2 방향(Y)에서의 중심까지의 거리는 제2 회로(220)의 제2 방향(Y)에서의 크기(L')일 수 있다.
제1 회로(210)와 제2 회로(220)가 제1 방향(X)을 따라 인접하게 배치되고, 제1 회로(210)가 연결되는 제2 도선과 제2 회로(220)가 연결되는 제2 도선 사이에 제2 회로(220)가 위치하는 경우, 제1 방향(X)를 따라 인접하는 제1 회로(210)와 제2 회로(220)에 있어서, 제1 회로(210)가 연결된 제2 도선으로부터 제2 회로(220)가 연결된 제2 도선까지의 거리는, 제2 회로(220)의 제1 방향(X)에서의 크기(H')일 수 있다.
표시 패널의 두께 방향(Z)를 따라, 제2 회로(220)의 정투영의 크기는 L'×H'이다.
선택적으로, 제1 회로 블록(200a) 내의 제1 회로(210)와 제2 회로(220)의 상대적인 위치 관계는 제2 회로 블록(200b) 내의 가상 영역(230)과 제2 회로(220)의 상대적인 위치 관계와 동일하므로, 화소 구동 회로(102)의 레이아웃 및 제조를 더욱 간단화하여, 제2 표시 영역(AA2)의 표시 균일성을 더욱 향상시킬 수 있다.
선택적으로, 가상 영역(230) 내에는 가상 회로가 배치되며, 가상 회로의 구조는 제1 회로(210)의 구조와 동일하므로, 가상 영역(230)과 제1 회로(210)가 위치한 영역의 표시 효과가 동일하도록 하며, 제2 표시 영역(AA2)의 표시 균일성을 더욱 향상시킬 수 있다.
선택적으로, 제2 표시 영역(AA2)은 메인 표시 영역 및 메인 표시 영역과 제1 표시 영역(AA1) 사이에 위치하는 전이 영역을 포함하며, 제1 회로(210)는 전이 영역에 위치하며, 가상 영역(230)은 메인 표시 영역에 위치하여 제1 회로(210)와 제1 표시 영역(AA1) 사이의 간격을 좁게 하며, 제1 회로(210)와 제1 서브 화소(110) 사이의 배선 길이를 단축할 수 있다.
일부 선택적인 실시예에서, 동일 색상의 서브 화소(101)에 연결된 연결선(103)은 동일 재료를 사용하여 제조되어 성형된다.
이러한 선택적인 실시예에서, 동일 색상의 서브 화소(101)는 동일 재료의 연결선(103)을 사용하므로, 연결선(103)의 저항이 상이함으로 인한 화소 휘도의 차이를 줄이고, 제2 표시 영역(AA2)의 표시 균일성을 더욱 향상시킬 수 있다.
일부 선택적인 실시예에서, 제1 서브 화소(110)와 제2 서브 화소(120)는 제1 방향(X)과 제2 방향(Y)을 따라 행 및 열을 이루어 배열되어 있고, 제1 회로(210)와 제2 회로(220)는 제1 방향(X)과 제2 방향(Y)을 따라 행 및 열을 이루어 배열되어 있으며, 제1 회로(210)와 제2 회로(220)의 적어도 일부는 제1 방향(X)을 따라 병렬로 배열되어 있고 또한 동일 행에 위치하며, 동일 행에 위치하는 제1 회로(210)와 제2 회로(220)는 동일 행의 제1 서브 화소(110)와 제2 서브 화소(120)를 구동하는 데 사용된다.
이러한 선택적인 실시예에서, 제1 회로(210)는 제1 연결선(310)을 통해 제1 서브 화소(110)에 연결되고, 제2 회로(220)는 제2 연결선(320)을 통해 제2 서브 화소(120)에 연결되며, 동일 행의 제1 회로(210) 및 제2 회로(220)와 이에 의해 구동되는 제1 서브 화소(110)와 제2 서브 화소(120)가 동일 행에 배치되면, 주사선의 형상을 간단화할 수 있고, 동일 행의 제1 서브 화소와 제2 서브 화소에 대한 주사선의 구동이 용이하여, 신호 전송의 안정성을 향상시킬 수 있다.
일부 선택적인 실시예에서, 제1 표시 영역(AA1)은 제1 대칭 축선(M)에 관하여 대칭으로 배치되고, 제1 대칭 축선(M)은 제2 방향(Y)으로 연장되며, 제1 대칭 축선(M)은 제1 표시 영역(AA1)의 중심을 통과하며, 복수의 제1 회로(210)는 제1 대칭 축선(M)에 관하여 대칭으로 분포되고, 또한 제1 회로(210)와 이에 의해 구동되는 1서브 화소(110)는 제1 대칭 축선(M)의 동일 측에 위치하여, 제1 회로(210)와 이에 의해 구동되는 1서브 화소(110) 사이의 거리를 더욱 감소시켜, 배선 거리를 감소시킨다.
도 9 및 도 10을 참조하면, 도 9는 본 출원의 실시예에 따른 표시 장치의 구조 모식도이고, 도 10은 도 9의 C-C에서의 단면도이다.
본 출원의 제2 양태의 실시예에 따른 표시 장치는 상술한 어느 하나의 실시형태의 표시 패널(100)을 포함할 수 있다. 본 실시예의 표시 장치에서, 표시 패널(100)은 상기 실시예 중 하나의 표시 패널(100)일 수 있으며, 표시 패널(100)은 제1 표시 영역(AA1) 및 제2 표시 영역(AA2)를 구비한다.
선택적으로, 제1 표시 영역(AA1)의 광투과율은 제2 표시 영역(AA2)의 광투과율보다 크다. 즉, 제1 표시 영역(AA1)이 광투과 표시 영역인 경우, 표시 장치는 제1 표시 영역(AA1)에 위치하는 감광 어셈블리(200)를 더 포함한다.
표시 패널(100)은 대향하는 제1면(S1) 및 제2면(S2)을 포함하며, 제1면(S1)은 표시면이다. 표시 장치는 또한 표시 패널(100)의 제2면(S2) 측에 위치하는 감광 어셈블리(200)를 더 포함하며, 감광 어셈블리(200)는 제1 표시 영역(AA1)의 위치에 대응한다.
본 발명의 실시예의 표시 장치에 따르면, 제1 표시 영역(AA1)의 광투과율이 제2 표시 영역(AA2)의 광투과율보다 크기에 표시 패널(100)이 제1 표시 영역(AA1)의 뒷면에 감광 어셈블리(200)를 집적할 수 있도록 하고, 예를 들어 이미지 수집 장치의 감광 어셈블리(200)의 언더 스크린 집적을 구현하는 동시에, 제1 표시 영역(AA1)은 화면을 표시할 수 있어, 표시 패널(100)의 표시 면적을 증가하여 표시 장치의 풀 스크린 설계를 구현할 수 있다.
감광 어셈블리(200)는 외부 이미지 정보를 수집하기 위한 이미지 수집 장치일 수 있다. 본 실시예에서, 감광 어셈블리(200)는 보완 금속 산화 반도체(Complementary Metal Oxide Semiconductor, CMOS) 이미지 수집 장치이며, 다른 일부 실시예에서, 감광 어셈블리(200)는 전하 결합 디바이스(Charge-coupled Device，CCD) 이미지 수집 장치 등 다른 형태의 이미지 수집 장치일 수도 있다. 감광 어셈블리(200)는 이미지 수집 장치에 제한되지 않을 수 있으며, 예를 들어 일부 실시예에서, 감광 어셈블리(200)는 적외선 센서, 근접 센서, 적외선 렌즈, 투광 감지 소자, 주변 광 센서 및 도트 매트릭스 프로젝터 등 광 센서일 수도 있다. 또한 표시 장치는 표시 패널(100)의 제2면(S2)에 수화기, 스피커 등 다른 구성 부품을 집적할 수도 있다.
다른 일부 실시예에서, 제1 표시 영역(AA1)은 제2 표시 영역(AA2)의 적어도 일부를 둘러싸게 배치되는 바, 즉 제1 표시 영역(AA1)이 테두리 표시 영역인 경우, 제1 표시 영역(AA1) 내에 시프트 레지스터 등 구동 부재를 더 배치할 수 있어, 표시 패널(100)의 테두리 크기를 줄여, 표시 장치의 좁은 테두리 디자인을 구현할 수 있다.
일부 다른 실시예에서, 제1 표시 영역(AA1)은 광투과 표시 영역과 테두리 표시 영역을 모두 포함할 수 있으며, 감광 어셈블리의 언더 스크린 집적을 구현할 수 있을 뿐만 아니라 좁은 테두리 디자인도 구현할 수 있다.
위에서 언급한 본 출원의 실시예에 따르면, 이러한 실시예들은 모든 세부 사항을 자세히 설명하지 않았으며, 해당 발명을 구체적인 실시예만 제한하지도 않는다. 위의 설명에 따라 많은 수정과 변경이 가능한 것은 분명한 것이다. 본 명세서에서 이러한 실시예를 선택하여 구체적으로 설명하는 것은, 본 출원의 원리와 실제 적용을 더 잘 해석하여 당업자들이 본 출원을 잘 활용하고 본 출원을 기반으로 수정하여 사용할 수 있도록 하기 위함이다. 본 출원은 특허청구범위와 그 모든 범위 및 균등물에 의해서만 제한된다.

Claims (20)

  1. 제1 표시 영역과 제2 표시 영역을 구비하는 표시 패널에 있어서,
    상기 제1 표시 영역에 위치하는 제1 서브 화소와 상기 제2 표시 영역에 위치하는 제2 서브 화소를 포함하는, 서브 화소;
    상기 제2 표시 영역에 위치하며, 상기 제1 서브 화소를 구동하기 위한 제1 회로와 상기 제2 서브 화소를 구동하기 위한 제2 회로를 포함하는, 화소 구동 회로; 및
    상기 제1 회로와 상기 제1 서브 화소를 연결하기 위한 제1 연결선을 포함하는 연결선;을 포함하며,
    상기 제1 연결선의 적어도 일부는 상기 제1 방향을 따라 연장되고 또한 상기 제1 회로의 일측에 위치하는 것인, 표시 패널.
  2. 제1항에 있어서,
    상기 표시 패널은 제1 신호선을 포함하는 제1 신호선층을 더 포함하고, 상기 제1 연결선의 적어도 일부는 상기 제1 신호선층에 위치하며, 상기 제1 신호선은 데이터선, 주사선, 전원선, 전압 기준선 및 접지선 중의 적어도 하나를 포함하는, 표시 패널.
  3. 제2항에 있어서,
    상기 표시 패널은 광투과 신호선층을 더 포함하고, 상기 제1 연결선은 상기 제1 표시 영역에 위치하는 제1 세그먼트와 상기 제2 표시 영역에 위치하는 제2 세그먼트를 포함하며, 상기 제1 세그먼트는 상기 광투과 신호선층에 위치하며, 상기 제2 세그먼트는 상기 제1 신호선층 및/또는 상기 광투과 신호선층에 위치하는 것인, 표시 패널.
  4. 제1항에 있어서,
    상기 제1 회로 및 a 개의 상기 제2 회로는 제1 회로 블록을 형성하고, a는 1보다 큰 정수이며, 상기 제1 방향으로 연장되는 상기 제1 연결선의 적어도 일부는 이에 연결된 상기 제1 회로가 위치하는 상기 제1 회로 블록의 일측에 위치하는 것인, 표시 패널.
  5. 제4항에 있어서,
    a 개의 인접하는 상기 제2 서브 화소는 화소 블록을 형성하고, 상기 제1 회로 블록 내의 a 개의 상기 제2 회로는 동일 상기 화소 블록 내의 a 개의 상기 제2 서브 화소를 구동하는 데 사용되며, 상기 제1 회로 블록은 복수이고, 각 상기 제1 회로 블록과 해당 제1 회로 블록에 의해 구동되는 상기 화소 블록 사이의 상대 위치가 동일한 것인, 표시 패널.
  6. 제5항에 있어서,
    상기 화소 구동 회로는 가상 영역을 더 포함하며, 상기 가상 영역 및 a 개의 상기 제2 회로는 제2 회로 블록을 형성하는 것인, 표시 패널.
  7. 제6항에 있어서,
    상기 제2 회로 블록 내의 a 개의 상기 제2 회로는 동일 상기 화소 블록 내의 a 개의 상기 제2 서브 화소를 구동하는 데 사용되며, 상기 제2 회로 블록은 복수이고, 각 상기 제2 회로 블록과 해당 제2 회로 블록에 의해 구동되는 상기 화소 블록 사이의 상대 위치가 동일한 것인, 표시 패널.
  8. 제6항에 있어서,
    상기 표시 패널의 두께 방향을 따라, 상기 제1 회로의 정투영의 크기와 상기 가상 영역의 크기는 동일하고, 상기 제1 회로 블록의 정투영의 크기와 상기 제2 회로 블록의 정투영의 크기는 동일한 것인, 표시 패널.
  9. 제6항에 있어서,
    상기 제1 회로 블록 내의 상기 제1 회로의 개수와 상기 제2 회로 블록 내의 상기 가상 영역의 개수는 동일한 것인, 표시 패널.
  10. 제1항에 있어서,
    상기 제 1 방향을 따라 연장되는 상기 제 1 연결선의 적어도 일부는 상기 제 2 회로의 제 2 방향에서의 일측에 위치하며, 상기 제1 방향과 상기 제 2 방향은 서로 교차하는 것인, 표시 패널.
  11. 제6항에 있어서,
    상기 제1 회로 블록 내의 상기 제1 회로와 상기 제2 회로의 상대적인 위치 관계는 상기 제2 회로 블록 내의 상기 가상 영역과 상기 제2 회로의 상대적인 위치 관계와 동일한 것인, 표시 패널.
  12. 제6항에 있어서,
    상기 가상 영역에는 가상 회로가 배치되어 있고, 상기 가상 회로의 구조는 상기 제1 회로의 구조와 동일한 것인, 표시 패널.
  13. 제1항에 있어서,
    상기 제2 표시 영역은 메인 표시 영역과 전이 영역을 포함하며, 상기 전이 영역은 상기 메인 표시 영역과 상기 제1 표시 영역 사이에 위치하며, 상기 제1 회로는 상기 전이 영역에 위치하는 것인, 표시 패널.
  14. 제6항에 있어서,
    상기 제2 회로 블록의 적어도 일부는 제2 방향에서의 일측에 가상 도선이 배치되어 있고, 상기 가상 도선은 상기 제1 방향을 따라 연장되어 성형되고, 상기 제1 방향과 상기 제2 방향은 서로 교차하는 것인, 표시 패널.
  15. 제14항에 있어서,
    상기 가상 도선은 상기 제2 회로 블록의 상기 제2 방향의 적어도 일측에 위치하는 제1 가상 도선을 포함하고, 상기 제2 회로 블록과 이에 대응하는 상기 제1 가상 도선의 상대 위치는 상기 제1 회로 블록과 이에 대응하는 상기 제1 연결선의 상대 위치와 동일한 것인, 표시 패널.
  16. 제15항에 있어서,
    상기 제1 회로 블록은 상기 제2 방향에서의 적어도 일측에 복수 행의 상기 제2 회로 블록이 배치되어 있고, 각 행의 상기 제2 회로 블록은 상기 제2 방향의 동일 측에 상기 제1 가상 도선이 배치되어 있는 것인, 표시 패널.
  17. 제14항에 있어서,
    상기 가상 도선은 상기 제1 연결선의 상기 제1 방향에서의 적어도 일측에 위치하는 제2 가상 도선을 포함하는, 표시 패널.
  18. 제1항에 있어서,
    동일 색상의 상기 서브 화소에 연결된 상기 연결선은 동일 재료를 사용하여 제조되어 성형된 것인, 표시 패널.
  19. 제1항에 있어서,
    상기 제1 서브 화소와 상기 제2 서브 화소는 행 및 열을 이루어 배열되고, 상기 제1 회로와 상기 제2 회로는 행 및 열을 이루어 배열되며, 상기 제1 회로와 상기 제2 회로의 적어도 일부는 상기 제1 방향을 따라 병렬로 배치되어 동일 행에 위치하고, 또한 동일 행에 위치하는 상기 제1 회로와 상기 제2 회로는 동일 행의 상기 제1 서브 화소와 상기 제2 서브 화소를 구동하는 데 사용되는 것인, 표시 패널.
  20. 제1항 내지 제19항 중 어느 한 항의 표시 패널을 포함하는, 표시 장치.
KR1020237037497A 2022-02-28 2022-07-27 표시 패널 및 표시 장치 KR20230158123A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202210193420.0A CN114566532A (zh) 2022-02-28 2022-02-28 显示面板及显示装置
CN202210193420.0 2022-02-28
PCT/CN2022/108255 WO2023159868A1 (zh) 2022-02-28 2022-07-27 显示面板及显示装置

Publications (1)

Publication Number Publication Date
KR20230158123A true KR20230158123A (ko) 2023-11-17

Family

ID=81715132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237037497A KR20230158123A (ko) 2022-02-28 2022-07-27 표시 패널 및 표시 장치

Country Status (5)

Country Link
US (1) US20240016015A1 (ko)
JP (1) JP2024516254A (ko)
KR (1) KR20230158123A (ko)
CN (1) CN114566532A (ko)
WO (1) WO2023159868A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117750831A (zh) * 2021-11-30 2024-03-22 Oppo广东移动通信有限公司 显示面板、显示屏以及电子设备
CN114566532A (zh) * 2022-02-28 2022-05-31 昆山国显光电有限公司 显示面板及显示装置
CN114582265B (zh) * 2022-02-28 2023-06-20 昆山国显光电有限公司 显示面板及显示装置
CN115802829A (zh) * 2022-12-01 2023-03-14 京东方科技集团股份有限公司 显示面板及显示方法、显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11727859B2 (en) * 2018-10-25 2023-08-15 Boe Technology Group Co., Ltd. Display panel and display device
CN111028692A (zh) * 2019-12-26 2020-04-17 武汉天马微电子有限公司 一种显示面板和显示装置
CN111508377A (zh) * 2020-05-29 2020-08-07 京东方科技集团股份有限公司 一种显示面板及显示装置
CN111916486B (zh) * 2020-08-27 2024-01-30 武汉天马微电子有限公司 显示面板及显示装置
CN113571570B (zh) * 2021-07-29 2024-07-05 合肥维信诺科技有限公司 显示面板及显示装置
CN114566532A (zh) * 2022-02-28 2022-05-31 昆山国显光电有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
WO2023159868A1 (zh) 2023-08-31
JP2024516254A (ja) 2024-04-12
CN114566532A (zh) 2022-05-31
US20240016015A1 (en) 2024-01-11

Similar Documents

Publication Publication Date Title
JP7329685B2 (ja) 表示パネル
CN110890026B (zh) 显示面板及显示装置
CN110783384B (zh) 显示面板及显示装置
JP7280979B2 (ja) 表示パネル及び表示装置
WO2021120761A1 (zh) 显示面板及其驱动方法、显示装置
JP7379716B2 (ja) 表示パネル及び表示装置
WO2021208665A1 (zh) 显示面板及显示装置
WO2021036285A1 (zh) 显示面板及显示装置
KR20230158123A (ko) 표시 패널 및 표시 장치
US20240130191A9 (en) Display panel
CN111261677B (zh) 显示面板以及显示装置
CN113410257B (zh) 阵列基板、显示面板及显示装置
CN111833754B (zh) 显示面板以及显示装置
CN111211150B (zh) 显示面板及显示装置
WO2023115936A1 (zh) 显示面板及显示装置
US20230337494A1 (en) Display panel and display apparatus
WO2023109137A1 (zh) 显示面板及显示装置
US20240029648A1 (en) Display panel and display apparatus
CN113178473B (zh) 显示面板及显示装置
CN113066847A (zh) 显示面板及显示装置
WO2022160774A1 (zh) 显示面板
WO2023150902A1 (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
A201 Request for examination