JP7329685B2

JP7329685B2 - 表示パネル

Info

Publication number: JP7329685B2
Application number: JP2022520246A
Authority: JP
Inventors: 許傳志; 張露; 謝正芳; 韓珍珍
Original assignee: Kunshan Govisionox Optoelectronics Co Ltd
Current assignee: Kunshan Govisionox Optoelectronics Co Ltd
Priority date: 2020-03-24
Filing date: 2021-02-04
Publication date: 2023-08-18
Anticipated expiration: 2041-02-04
Also published as: EP4131223A4; EP4131223A1; JP2022550563A; CN111402743A; WO2021190178A1; KR20220047660A; US20220199710A1

Description

本願は、２０２０年０３月２４日に提出された発明の名称が「表示パネル及び表示装置」である中国特許出願第２０２０１０２１４５３４．Ｘ号の優先権を主張し、当該出願の全ての内容は本文に援用される。

本願は、表示分野に関し、具体的に表示パネルに関する。

電子機器の急速な発展に伴い、ユーザーのスクリーン占有率に対する要求がますます高くなり、電子機器のフルスクリーン表示が業界でますます多く注目される。

従来の電子機器、例えば携帯電話、タブレットコンピュータ等は、フロントカメラ、受話器及び赤外線感知素子等を集積する必要がある。従来技術において、スクリーンに溝（Ｎｏｔｃｈ）又は開孔を設置して、外部の光を画面上の溝又は開孔により画面の下方に位置する感光素子に入光させることができる。しかしながら、このようなスクリーンはいずれも本当の意味におけるフルスクリーンではなく、画面全体の各領域にいずれも表示が行われることができず、例えばそのフロントカメラに対応する領域は、画面を表示することができない。

本実施例は、表示パネルを提供して、表示パネルの少なくとも一部の領域が光線を透過させるとともに表示させることができることを実現し、感光アセンブリのアンダースクリーン集積を容易にする。本実施例は、表示パネルを提供し、当該表示パネルは、第１の表示領域、第２の表示領域及び遷移表示領域を有し、遷移表示領域は、第１の表示領域と第２の表示領域との間に位置し、第１の表示領域の透光率は、第２の表示領域の透光率より大きく、
表示パネルは、複数列の第１のサブ画素列を含み、複数列の第１のサブ画素列は、遷移表示領域において第１の方向に沿って配列されており、各列の第１のサブ画素列は、第１の方向と交差する第２の方向に沿って配列されている複数の第１のサブ画素を含み、少なくとも１列の第１のサブ画素列に対応する複数の第１の画素回路は、同一列に分布される。

本願の第１の態様に記載の任意の実施形態によれば、表示パネルは、デバイス層を含み、デバイス層は、順に積層され且つ絶縁に設置されている第１の金属層、第２の金属層及び第３の金属層を含み、
第１のセグメント、第１の遷移セグメント及び第２のセグメントは、第３の金属層に位置し、第２の遷移セグメントは、第１の金属層又は第２の金属層に位置している。

本願の実施例の表示パネルによれば、第１の表示領域の透光率を第２の表示領域の透光率より大きくすることにより、表示パネルは第１の表示領域の背面に感光アセンブリを集積することができ、例えばカメラの感光アセンブリのアンダースクリーン集積を実現することができると同時に、第１の表示領域により画面を表示させることで、表示パネルの表示面積を向上させ、表示装置のフルスクリーン設計を実現することができる。

本願の実施例の表示パネルによれば、表示パネルは遷移表示領域に複数列の第１のサブ画素列を含み、各列のサブ画素列は、第１の方向と交差する第２の方向に沿って配列されている複数の第１のサブ画素を含み、少なくとも１列の第１のサブ画素列に対応する複数の第１の画素回路は、同一列に分布されている。少なくとも１列の第１のサブ画素列に対応する複数の第１の画素回路が同一列に設置されているため、当該第１のサブ画素列に対応する第１の画素回路の占用面積を減少させ、さらに、占用される遷移表示領域の空間を節約することができ、遷移表示領域の面積が一定である場合、遷移表示領域及び／又は第１の表示領域により多くのサブ画素を設置することができ、表示パネルの表示効果を向上させることができる。

本願の一実施例に係る表示パネルの平面概略図を示す。図１におけるＱ領域の一例の部分拡大図を示す。図２に対する一比較例に係る第１のサブ画素と第１の画素回路との分布概略図を示す。図３における一例の第１のサブ画素と第１の画素回路に対応する電気的駆動原理図とを示す。図２に対する一比較例に係る図１におけるＱ領域の部分拡大平面概略図を示す。図２におけるＭ領域の一例の部分拡大概略図を示す。図６におけるＮ領域の一例の部分拡大概略図を示す。図７に示す一例のＡ－Ａ線断面図を示す。図２におけるＭ領域の別の一例の部分拡大概略図を示す。図１におけるＱ領域の別の一例の部分拡大図を示す。本願の一実施例に係る表示装置の平面概略図を示す。図１１における一例のＢ－Ｂ線断面図を示す。

以下に本願の各態様の特徴及び例示的な実施例を詳細に説明し、本願の目的、技術的解決手段及び利点をより明確にするために、以下に図面及び具体的な実施例を参照して、本願をさらに詳細に説明する。理解すべきことは、ここで説明される具体的な実施例は本願を解釈するためのものであり、本願を限定するものではない。当業者にとって、本願は、これらの具体的な細部のうちのいくつかの細部を必要とせずに実施することができる。以下、実施例に対する説明は、本願の例を示すことにより本願をよりよく理解するためのものである。

例えば携帯電話及びタブレットコンピュータ等の電子機器において、表示パネルを設置する側にフロントカメラ、赤外線センサ、近接光センサ等の感光アセンブリを集積する必要がある。いくつかの実施例において、上記電子機器に透光表示領域を設置し、感光アセンブリを透光表示領域の背面に設置することができ、感光アセンブリが正常に動作することを保証する前提で、電子機器のフルスクリーン表示を実現することができる。

透光表示領域の透光率を向上させるために、透光表示領域と主表示領域との間に遷移表示領域を設置し、且つ透光表示領域に対応する画素回路を遷移表示領域に配置する。このように、遷移表示領域にそれ自体の画素回路を配置するだけではなく、透光表示領域に対応する画素回路も配置するため、遷移表示領域の空間不足をもたらす。

上記課題を解決するために、本願の実施例は表示パネル及び表示装置を提供し、以下に図面を参照して表示パネル及び表示装置の各実施例を説明する。

本願の実施例は、表示パネルを提供し、当該表示パネルは、有機発光ダイオード（ＯｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ、ＯＬＥＤ）表示パネルであってもよい。

図１は、本願の一実施例に係る表示パネルの平面概略図を示し、図２は、図１におけるＱ領域一例の部分拡大図を示す。

図１に示すように、表示パネル１００は、第１の表示領域ＡＡ１、第２の表示領域ＡＡ２、遷移表示領域ＴＡ及び非表示領域ＮＡを有する。遷移表示領域ＴＡは、第１の表示領域ＡＡ１と第２の表示領域ＡＡ２との間に位置する。非表示領域ＮＡは、第１の表示領域ＡＡ１、第２の表示領域ＡＡ２及び遷移表示領域ＴＡを囲む。第１の表示領域ＡＡ１の透光率は、第２の表示領域ＡＡ２の透光率より大きい。

本明細書において、第１の表示領域ＡＡ１の透光率は、１５％以上であってもよい。第１の表示領域ＡＡ１の透光率が１５％より大きく、さらに４０％より大きく、さらにより高い透光率を有することを確保するために、本実施例における表示パネル１００の少なくとも一部の機能膜層の透光率は８０％より大きくてもよく、さらに少なくとも一部の機能膜層の透光率は９０％より大きくてもよい。

本願の実施例の表示パネル１００によれば、第１の表示領域ＡＡ１の透光率を第２の表示領域ＡＡ２の透光率より大きくすることにより、表示パネル１００は第１の表示領域ＡＡ１の背面に感光アセンブリを集積することができ、例えばカメラのような感光アセンブリのアンダースクリーン集積を実現することができると同時に、第１の表示領域ＡＡ１が画面を表示することができるため、表示パネル１００の表示面積を向上させ、表示装置のフルスクリーン設計を実現することができる。

本願の実施例の表示パネル１００は、複数列の第１のサブ画素列１１を含む。複数列の第１のサブ画素列１１は、遷移表示領域ＴＡにおいて第１の方向Ｘに沿って配列されている。各列の第１のサブ画素列１１は、第１の方向Ｘと交差する第２の方向Ｙに沿って配列される複数の第１のサブ画素１１０を含み、少なくとも１列の第１のサブ画素列１１に対応する複数の第１の画素回路１０２１は、同一列に分布される。

本願の実施例における第１の方向Ｘは第２の方向Ｙと交差し、選択的に、第１の方向Ｘ及び第２の方向Ｙのうちの一つが表示パネル１００の行方向であり、他の一つが行方向に垂直な列方向である。ここで、「行」及び「列」は、互いに交換することが可能である。

図２に示すように、第１の方向Ｘにおいて、第１の表示領域ＡＡ１の左側に位置する遷移表示領域ＴＡは、複数列の第１のサブ画素列１１を含む。例示的に、当該遷移表示領域ＴＡにおける第２の表示領域ＡＡ２に隣接する１列の第１のサブ画素列１１に対応する複数の第１の画素回路１０２１は、同一列に設置されている。即ち、第２の方向Ｙにおいて、当該列の第１のサブ画素列１１に対応する複数の第１の画素回路１０２１は、１列の空間のみを占用している。

少なくとも１列の第１のサブ画素列１１に対応する複数の第１の画素回路１０２１を同一列に設置することで、当該第１のサブ画素列１１に対応する第１の画素回路１０２１の占用面積を減少させ、さらに占用される遷移表示領域ＴＡの空間を節約することができ、遷移表示領域ＴＡの面積が一定である場合、遷移表示領域ＴＡ及び／又は第１の表示領域ＡＡ１により多くのサブ画素を設置して、表示パネルの表示効果を向上させることができる。

第１のサブ画素列１１に対応する複数の第１の画素回路１０２１を同一列に設置することにより空間を節約する作用に達することができることをよりよく理解するために、図３及び図４を参照する。図３は、２列の第１のサブ画素列１１を示し、各列の第１のサブ画素列１１は、複数の第１のサブ画素１１０を含む。複数の第１のサブ画素１１０と複数の第１の画素回路１０２１とは、一対一で対応している。図３に示す「１行目」は、１行目に延在する走査線と第１の画素回路１０２１との接続領域を示す。図３から明らかなように、１行目の領域において、複数の第１のサブ画素１１０に対応する第１の画素回路１０２１は、第１の方向Ｘ及び第２の方向Ｙに沿ってアレイ設置される。

隣接した第１のサブ画素１１０の共用を実現するために、同一走査線に電気的に接続される隣接した第１のサブ画素１１０の色は、一般的に異なるように設置される。表示パネル１００が第１の画素回路１０２１を含む場合、第１色の第１のサブ画素１１０ａ、第２色の第１のサブ画素１１０ｂ及び第３色の第１のサブ画素にそれぞれ対応する第１の画素回路１０２１は、第１の方向Ｘに沿って順に配列され、これにより、隣接した第１のサブ画素１１０は共用を実現することができる。

図４において、１行目を例として説明する。１行目における第１のサブ画素１１０が走査線によって駆動される場合、１列目における第３色の第１のサブ画素１１０ｃ、２列目における第２色の第１のサブ画素１１０ｂ及び３列目における第１色の第１のサブ画素１１０ａは、１個の画素ユニットを形成する。

図３及び図４に示すように、１列の第１のサブ画素列１１に対応する第１の画素回路１０２１は、２列の空間を占用するが、本願においては、少なくとも１列の第１のサブ画素列１１に対応する複数の第１の画素回路１０２１が同一列に設置されるため、空間を節約する作用に達することができる。

いくつかの実施例において、図２を続いて参照すると、遷移表示領域ＴＡは、第１のサブ遷移表示領域ＴＡ１及び第２のサブ遷移表示領域ＴＡ２を含む。第１の方向Ｘにおいて、第１の表示領域ＡＡ１は、第１のサブ遷移表示領域ＴＡ１と第２のサブ遷移表示領域ＴＡ２との間に位置する。

第１の表示領域ＡＡ１と第２の表示領域ＡＡ２との境界線をぼかすために、第１のサブ遷移表示領域ＴＡ１及び第２のサブ遷移表示領域ＴＡ２に対応するサブ画素分布密度は、いずれも、第１の表示領域ＡＡ１に対応するサブ画素分布密度以上であってもよく、第１のサブ遷移表示領域ＴＡ１及び第２のサブ遷移表示領域ＴＡ２に対応するサブ画素分布密度は、いずれも、第２の表示領域ＡＡ２に対応するサブ画素分布密度より小さくてもよい。

選択的に、第１のサブ遷移表示領域ＴＡ１に対応するサブ画素分布密度は、第１の表示領域ＡＡ１に対応するサブ画素分布密度より大きくてもよく、第２のサブ遷移表示領域ＴＡ２に対応するサブ画素分布密度は、第１の表示領域ＡＡ１に対応するサブ画素分布密度に等しくてもよい。

第１のサブ遷移表示領域ＴＡ１に対応するサブ画素分布密度を第１の表示領域ＡＡ１に対応するサブ画素分布密度より大きく設置する作用をよりよく理解するために、図５を参照する。図５において、第１のサブ遷移表示領域ＴＡ１に対応するサブ画素分布密度は、第１の表示領域ＡＡ１に対応するサブ画素分布密度に等しく、且つ第１のサブ遷移表示領域ＴＡ１に対応するサブ画素分布密度は、第２の表示領域ＡＡ２のサブ画素分布密度より小さく、これにより、比較的高い画素密度（ＰｉｘｅｌｓＰｅｒＩｎｃｈ、ＰＰＩ）の第２の表示領域ＡＡ２と比較的低いＰＰＩの第１のサブ遷移表示領域ＴＡ１との境界線に暗縞が形成しやすい。

当該暗縞をぼかすために、図５における第１のサブ遷移表示領域ＴＡ１において第２の表示領域ＡＡ２に隣接する１列の仮想サブ画素Ｆが占用する位置に、いくつかの発光可能な第１のサブ画素１１０を形成して、図２に示す第１のサブ遷移表示領域ＴＡ１を取得することができる。図２における第１のサブ遷移表示領域ＴＡ１において第２の表示領域ＡＡ２に隣接する１列に、発光可能な第１のサブ画素１１０を有するため、第１のサブ遷移表示領域ＴＡ１と第２の表示領域ＡＡ２との間の暗縞をぼかすことができる。

ここで、仮想サブ画素Ｆは、当該サブ画素の配列規則下で、仮想サブ画素Ｆが実際のサブ画素の位置を占用したと、即ち、仮想サブ画素Ｆにより占用される位置が非発光領域であると理解することができる。

図５に対して、図２における第１のサブ遷移表示領域ＴＡ１において第２の表示領域ＡＡ２に隣接する１列の第１のサブーサブ画素列１１１は追加的に設置されるものだと理解することができる。当該追加的に設置される１列の第１のサブーサブ画素列１１１に対応する複数の第１の画素回路１０２１のみを同一列に分布させることができる。即ち、第１のサブ遷移表示領域ＴＡ１において第２の表示領域ＡＡ１に隣接する１列の第１のサブーサブ画素列１１１に対応する複数の第１の画素回路１０２１は、同一列に分布される。このようにして、第１のサブ遷移表示領域ＴＡ１の面積を増加させない状況で、当該第１のサブーサブ画素列１１１及びそれに対応する第１の画素回路１０２１を追加的に設置することができる。

いくつかの実施例において、図２に示すように、第１のサブーサブ画素列１１１は、複数の第１のサブ画素１１０を含み、第１のサブーサブ画素列１１１は、第１色の第１のサブ画素１１０ａ、第２色の第１のサブ画素１１０ｂ及び第３色の第１のサブ画素１１０ｃに分布される三種類の色の第１のサブ画素１１０を含む。例示的に、第１色の第１のサブ画素１１０ａは、赤色光を発光することができ、第２色の第１のサブ画素１１０ｂは、緑色光を発光することができ、第３色の第１のサブ画素１１０ｃは、青色光を発光することができる。

図６に示すように、第１色の第１のサブ画素１１０ａ及び第３色の第１のサブ画素１１０ｃは、第１の画素回路１０２１によって第１の信号線１２に電気的に接続され、第２色の第１のサブ画素１１０ｂは、第１の画素回路１０２１によって第２の信号線１３に電気的に接続される。このようにして、第１のサブーサブ画素列１１１における各第１のサブ画素１１０と第１の方向Ｘにおいて隣接するサブ画素とを共用させて、表示パネルの表示効果を向上させることができる。

選択的に、第１の信号線１２及び第２の信号線１３はいずれもデータ線である。

いくつかの実施例において、図６を続いて参照すると、第１の信号線１２と第２の信号線１３とは互いに交錯しながら第２の方向Ｙに沿って延在する。具体的に、第１の信号線１２は、お互いに位置ずれして第２の方向Ｙに沿って延在するように分布されている複数の第１のセグメント１２１及び第１の遷移セグメント１２２を含む。第２の方向Ｙにおいて隣接する２個の第１のセグメント１２１は、異なる列に位置し、且つ第１の遷移セグメント１２２によって電気的に接続される。第２の信号線１３は、位置ずれして第２の方向Ｙに沿って延在するように分布されている複数の第２のセグメント１３１及び第２の遷移セグメント１３２を含み、第２の方向Ｙにおいて隣接する２個の第２のセグメント１３１は、異なる列に位置し、且つ第２の遷移セグメント１３２によって電気的に接続される。第１の信号線１２と第２の信号線１３とが互いに交錯する位置を絶縁に設置して、第１の信号線１２と第２の信号線１３との相互干渉を回避することができる。第１の信号線１２と第２の信号線１３とが互いに交錯し且つ第２の方向Ｙに沿って延在するように設置することにより、第１の信号線１２及び第２の信号線１３をより緊密に配列させ、占用される遷移表示領域ＴＡの空間をさらに節約することができる。

いくつかの実施例において、第１の信号線１２と第２の信号線１３との相互干渉を回避するために、第１のセグメント１２１と第１の遷移セグメント１２２とを同一層に設置し、第２のセグメント１３１と第２の遷移セグメント１３２とを異なる層に設置することができる。選択的に、第１の方向Ｘにおいて隣接する第１のセグメント１２１及び第２のセグメント１３１は、同一層に平行に設置され、それぞれ対応する第１の遷移セグメント１２２及び第２の遷移セグメント１３２は、表示パネル１００に垂直な方向における投影が交差している。即ち、第１の信号線１２と第２の信号線１３とが第１の遷移セグメント１２２及び第２の遷移セグメント１３２で交錯し、且つ第１の遷移セグメント１２２及び第２の遷移セグメント１３２が異なる膜層に位置することで、第１の遷移セグメント１２２と第２の遷移セグメント１３２とが直接交差することを回避することができる。

選択的に、第１の信号線１２は、第１のセグメント１２１によって、信号アクセスポイントＰで対応する第１の画素回路１０２１に電気的に接続されることができる。第２の信号線１３は、第２のセグメント１３１によって、信号アクセスポイントＰで対応する第１の画素回路１０２１に電気的に接続されることができる。交錯関係がない第１のセグメント１２１及び第２のセグメント１３１を利用して対応する第１の画素回路１０２１に電気的に接続させることで、第１の信号線１２と第２の信号線１３との間の干渉の可能性を低減することができる。図６に示すように、第１の信号線１２の第１のセグメント１２１及び第２の信号線１３の第２のセグメント１３１は、それ自体の延在方向で各信号アクセスポイントＰを直接通過するため、追加のリード線を設置することなく、第１のセグメント１２１及び第２のセグメント１３１を対応する信号アクセスポイントＰに接続させることができる。

いくつかの実施例において、第１のセグメント１２１及び第１の遷移セグメント１２２が同一層に設置され、第２のセグメント１３１及び第２の遷移セグメント１３２が異なる層に設置されてもよい。さらに、第１のセグメント１２１、第１の遷移セグメント１２２及び第２のセグメント１３１が同一層に位置し、第２の遷移セグメント１３２と第１のセグメント１２１、第１の遷移セグメント１２２及び第２のセグメント１３１とが異なる層に位置してもよい。図７及び図８に示すように、表示パネル１００は、デバイス層１０２を含んでもよく、デバイス層１０２は、順に積層され且つ絶縁に設置された第１の金属層、第２の金属層及び第３の金属層を含むことができる。第１のセグメント１２１、第１の遷移セグメント１２２及び第２のセグメント１３１が第３の金属層に位置し、第２の遷移セグメント１３２が第１の金属層又は第２の金属層に位置してもよい。第２のセグメント１３１は、貫通孔によって、対応する第２の遷移セグメント１３２に接続されてもよい。このようにして、製造過程において第１のセグメント１２１、第１の遷移セグメント１２２及び第２のセグメント１３１を同時に形成することができるため、製造プロセスを簡略化することができる。

例示的に、デバイス層１０２は、基板１０１に設置されてもよい。基板１０１は、ガラス、ポリイミド（Ｐｏｌｙｉｍｉｄｅ、ＰＩ）等の透光材料で製造することができる。各表示領域のサブ画素の表示を駆動するための画素回路及び画素回路と電気的に接続される信号線は、デバイス層１０２内に設置されてもよい。

いくつかの実施例において、図９を参照すると、第１の信号線１２及び第２の信号線１３は、第２の方向Ｙに沿って延在し且つ平行に設置される。このような設置により、第１の信号線１２と第２の信号線１３との間の相互干渉をより良好に回避することができる。選択的に、第１の信号線１２及び第２の信号線１３は、同一層に設置されてもよい。例示的に、第１の信号線１２及び第２の信号線１３は、デバイス層１０２の第３の金属層に位置してもよい。このようにして、製造過程において第１の信号線１２及び第２の信号線１３を同時に形成することができるため、製造プロセスの複雑さを低減することができる。

いくつかの実施例において、図６又は図７及び図１０を参照すると、第２の表示領域ＡＡ２は、複数の第２の最小重複列ユニット３０及び複数の第２の最小重複線群５０を含む。ここで、図６、図７及び図１０は、各信号線と各サブ画素とが電気的に接続される概略図であり、具体的な信号線の位置を代表しない。

複数の第２の最小重複列ユニット３０は、第２の表示領域ＡＡ２において第１の方向Ｘに沿って配列され、各第２の最小重複列ユニット３０は、第１の方向Ｘに沿って配列される少なくとも２列の第３のサブ画素列３１を含み、各列の第３のサブ画素列３１は、第２の方向Ｙに沿って配列される複数の第３のサブ画素３１０を含む。複数の第２の最小重複線群５０は、第２の表示領域ＡＡ２において第１の方向Ｘに沿って配列され、各第２の最小重複線群５０は、第１の方向Ｘに沿って配列され且つ第２の方向Ｙに沿って延在する少なくとも２本の第４の信号線５１を含み、各第２の最小重複線群５０における少なくとも２本の第４の信号線５１と１個の第２の最小重複列ユニット３０に対応する複数の第３のサブ画素３１０とは、第３の画素回路１０２３によりマッチングして電気的に接続される。

本願の実施例の表示パネル１００は、第２の最小重複線群５０が重複して配列されるため、隣接する第２の最小重複線群５０における第４の信号線５１間は互いに共用することができ、第３のサブ画素３１０の共用状況を満たすことができる。

例示的に、各列の第３のサブ画素列３１は、３個の第３のサブ画素３１０を含むことができ、ぞれぞれ、第１色の第３のサブ画素３１０ａ、第２色の第３のサブ画素３１０ｂ及び第３色の第３のサブ画素３１０ｃである。第１色の第３のサブ画素３１０ａは、赤色光を発光することができ、第２色の第３のサブ画素３１０ｂは、緑色光を発光することができ、第３色の第３のサブ画素３１０ｃは、青色光を発光することができる。各第２の最小重複列ユニット３０における６個の第３のサブ画素３１０は、２個の第３の画素ユニットＵ３を形成することができ、且つ隣接する第２の最小重複列ユニット３０における第３のサブ画素３１０は共用されて、第３の画素ユニットＵ３を形成することができる。このようにして、第２の表示領域ＡＡ２のＰＰＩを向上させ、表示パネルの表示効果を向上させることができる。

第２の最小重複列ユニット３０は、第２の方向Ｙにおいて第１のサブーサブ画素列１１１に隣接する第２のサブ最小重複列ユニット３０１を含み、第１の信号線１２及び第２の信号線１３と第２のサブ最小重複列ユニット３０１にマッチングされる２本の第４の信号線５１とは、一対一で対応して電気的に接続される。

上記のように、図５に対して、第１のサブ遷移表示領域ＴＡ１と第２の表示領域ＡＡ２との暗縞をぼかすために、第１のサブーサブ画素列１１１は追加的に設置されるものであると理解することができる。第１の信号線１２及び第２の信号線１３と第２のサブ最小重複列ユニット３０１にマッチングされる２本の第４の信号線５１とを一対一で対応して電気的に接続させることで、第１のサブーサブ画素列１１１における各第１のサブ画素１１０の輝度と第２の表示領域ＡＡ２内の第３のサブ画素３１０の輝度とを同じにすることができ、第１のサブ遷移表示領域ＴＡ１と第２の表示領域ＡＡ２との暗縞をさらにぼかすことができる。

いくつかの実施例において、電気的に接続される第１の信号線１２と第４の信号線５１との間で安定した電気信号を相応の第１のサブ画素１１０及び第３のサブ画素３１０に輸送するために、互いに電気的に接続される第１の信号線１２、第４の信号線５１にそれぞれ電気的に接続される第１のサブ画素１１０、第３のサブ画素３１０の表示色は同じである。同様に、互いに電気的に接続される第２の信号線１３、第４の信号線５１にそれぞれ電気的に接続される第１のサブ画素１１０、第３のサブ画素３１０の表示色は同じである。例えば、第１の信号線１２は、第１色の第１のサブ画素１１０ａ及び第３色の第１のサブ画素１１０ｃに電気的に接続され、第１の信号線１２に電気的に接続される第４の信号線５１は、第１色の第３のサブ画素３１０ａ及び第３色の第３のサブ画素３１０ｃに電気的に接続されてもよい。第２の信号線１３は、第２色の第１のサブ画素１１０ｂに電気的に接続され、第２の信号線１３に電気的に接続される第４の信号線５１は、第２色の第３のサブ画素３１０ｂに電気的に接続されてもよい。上記設置により、互いに電気的に接続される第１の信号線１２と第４の信号線５１とが同じ表示色のサブ画素を駆動させるようにし、互いに電気的に接続される第２の信号線１３と第４の信号線５１とが同じ表示色のサブ画素を駆動させるようにすることで、表示効果を向上させることができる。

いくつかの実施例において、図１０を続いて参照すると、第１の表示領域ＡＡ１は、複数の第１の最小重複列ユニット２０を含み、遷移表示領域ＴＡは、複数の第１の最小重複線群４０を含む。

複数の第１の最小重複列ユニット２０は、第１の表示領域ＡＡ１において第１の方向Ｘに沿って配列され、各第１の最小重複列ユニット２０は、第１の方向Ｘに沿って配列される少なくとも２列の第２のサブ画素列２１を含み、各列の第２のサブ画素列２１は、第２の方向Ｙに沿って配列される複数の第２のサブ画素２１０を含む。複数の第１の最小重複線群４０は、遷移表示領域ＴＡにおいて第１の方向Ｘに沿って配列され、各第１の最小重複線群４０は、第１の方向Ｘに沿って配列され且つ第２の方向Ｙに沿って延在する少なくとも２本の第３の信号線４１を含み、各第１の最小重複線群４０における少なくとも２本の第３の信号線４１と１個の第１の最小重複列ユニット２０に対応する複数の第２のサブ画素２１０とは、第２の画素回路１０２２によりマッチングして電気的に接続され、第２の画素回路１０２２は、遷移表示領域に位置する。

複数の第１の最小重複線群４０における第３の信号線４１と複数の第２の最小重複線群５０における第２のサブ最小重複列ユニット３０１とマッチングする第４の信号線５１以外の第４の信号線５１と、選択的に電気的に接続される。

本願の実施例の表示パネル１００は、第１の最小重複線群４０が重複して配列されるため、隣接した第１の最小重複線群４０における第３の信号線４１間が互いに共用することができ、これにより第２のサブ画素２１０の共用状況を満たすことができる。複数の第１の最小重複線群４０における第３の信号線４１と複数の第２の最小重複線群５０における第２のサブ最小重複列ユニット３０１とマッチングする第４の信号線５１以外の第４の信号線５１とが選択的に電気的に接続されるため、一方では、互いに接続される第４の信号線５１と第３の信号線４１との同期形成を実現することができ、他方では、第３の信号線４１の個数を減少させることができるため、第１の表示領域ＡＡ１の透光率を効果的に増加させることができ、表示パネル１００の背面に感光アセンブリ２００を集積することができ、例えばカメラ等の感光アセンブリ２００のアンダースクリーン集積を実現することができる。

例示的に、各列の第２のサブ画素列２１は、３個の第２のサブ画素２１０を含むことができ、それぞれ、第１色の第２のサブ画素２１０ａ、第２色の第２のサブ画素２１０ｂ及び第３色の第２のサブ画素２１０ｃである。第１色の第２のサブ画素２１０ａは、赤色光を発光することができ、第２色の第２のサブ画素２１０ｂは、緑色光を発光することができ、第３色の第２のサブ画素２１０ｃは、青色光を発光することができる。各第１の最小重複列ユニット２０における６個の第２のサブ画素２１０は、２個の第２の画素ユニットを形成することができ、且つ隣接した第１の最小重複列ユニット２０における第２のサブ画素２１０は共用されることができ、第３の画素ユニットを形成することができる。このようにして、第１の表示領域ＡＡ２のＰＰＩを向上させ、表示パネルの表示効果を向上させることができる。

本願の実施例において、第１の表示領域ＡＡ１の透光率を向上させるために、第１の表示領域ＡＡ１内の第２のサブ画素２１０に対応する第２の画素回路１０２２及び第３の信号線４１は、いずれも、遷移表示領域ＴＡに設置されている。例示的に、第１の方向Ｘにおいて、第１のサブ遷移表示領域ＴＡ１に近接する第２のサブ画素２１０に対応する第２の画素回路１０２２及び第３の信号線４１をいずれも第１のサブ遷移表示領域ＴＡ１に設置することができる。例示的に、第１の方向Ｘにおいて、第２のサブ遷移表示領域ＴＡ２に近接する第２のサブ画素２１０に対応する第２の画素回路１０２２及び第３の信号線４１をいずれも第２のサブ遷移表示領域ＴＡ２に設置することができる。

信号線とサブ画素の配置構造を簡略化し、第３の信号線４１と第２のサブ画素２１０との間、第４の信号線５１と第３のサブ画素３１０の間の正確で安定した接続を実現するために、いくつかの実施例において、各第２の最小重複列ユニット３０における第３のサブ画素列３１の列数と各第１の最小重複列ユニット２０における第２のサブ画素列２１の列数とは同じであり、各第２の最小重複線群５０における第４の信号線５１の個数は、各第１の最小重複線群４０における第３の信号線４１の個数と同じであってもよい。選択的に、各第１の最小重複線群４０は、３本の第３の信号線４１を含み、各第２の最小重複線群５０は、３本の第４の信号線５１を含む。

電気的に接続される第３の信号線４１と第４の信号線５１との間の安定した電気信号を相応の第２のサブ画素２１０及び第３のサブ画素３１０に輸送するために、いくつかの実施例において、互いに電気的に接続される第３の信号線４１、第４の信号線５１にそれぞれ電気的に接続される第２のサブ画素２１０、第３のサブ画素３１０の表示色は同じである。上記設置により、互いに電気的に接続される第３の信号線４１と第４の信号線５１とが同じ表示色のサブ画素を駆動させることで、表示効果を向上させることができる。

いくつかの実施例において、図１０を続いて参照すると、第２の表示領域ＡＡ２は、第１のサブ表示領域ＡＡ２１及び第２のサブ表示領域ＡＡ２２を含んでもよく、第１の方向Ｘにおいて、第１のサブ表示領域ＡＡ２１は、第２のサブ遷移表示領域ＴＡ２と第２のサブ表示領域ＡＡ２２との間に位置し、第１のサブ表示領域ＡＡ２１に対応するサブ画素分布密度は、第２のサブ表示領域ＡＡ２２に対応するサブ画素分布密度より小さい。

第１のサブ表示領域ＡＡ２１に対応するサブ画素分布密度を第２のサブ表示領域ＡＡ２２に対応するサブ画素分布密度より小さくする作用をより良好に理解するために、図５を参照する。図５において、第２のサブ遷移表示領域ＴＡ２に対応するサブ画素分布密度は、第２の表示領域ＡＡ２に対応するサブ画素分布密度より小さく、これにより、比較的高い画素密度（ＰｉｘｅｌｓＰｅｒＩｎｃｈ、ＰＰＩ）の第２の表示領域ＡＡ２と比較的低いＰＰＩの第２のサブ遷移表示領域ＴＡ２との境界線に明縞が形成しやすい。

当該明縞をぼかすために、図５における第２の表示領域ＡＡ２において第２のサブ遷移表示領域ＴＡ２に隣接する１列のサブ画素を削除して、図１０に示す第１のサブ表示領域ＡＡ２１を取得することで、第２のサブ遷移表示領域ＴＡ２と第２の表示領域ＡＡ２との間の明縞をぼかすことができる。例えば、図５における第２の表示領域ＡＡ２において第２のサブ遷移表示領域ＴＡ２に隣接する１列のサブ画素を半減することで、第１のサブ表示領域ＡＡ２１内の第２の方向Ｙにおいて隣接する２個の第４のサブ画素６１０間の距離は、第２のサブ表示領域ＡＡ２２内の第２の方向Ｙにおいて隣接する２個の第３のサブ画素３１０間の距離の二倍になることができる。

選択的に、当該明縞をより良好にぼかすために、第１のサブ表示領域ＡＡ２１は、１列の第４のサブ画素列６１のみを含んでもよく、第４のサブ画素列６１は、第２の方向Ｙに沿って配列される複数の第４のサブ画素６１０を含む。第４のサブ画素列６１は、少なくとも三種類の色の第４のサブ画素６１０を含んでもよい。隣接する第４のサブ画素６１０の色は異なる。例えば、第４のサブ画素６１０は、第１色の第４のサブ画素６１０ａ、第２色の第４のサブ画素６１０ｂ及び第３色の第４のサブ画素６１０ｃを含む。第１色の第４のサブ画素６１０ａは、赤色光を発光することができ、第２色の第４のサブ画素６１０ｂは、緑色光を発光することができ、第３色の第４のサブ画素６１０ｃは、青色光を発光することができる。

図面に示すように、第４のサブ画素列６１と隣接した第３のサブ画素列３１とが１群の第２の最小重複線群５０における第４の信号線５１を共有することにより、第４のサブ画素６１０の輝度と第３のサブ画素３１０の輝度とが同じになり、当該明縞をより良好にぼかすことができる。

また、具体的に実施する時に、第１のサブ画素１１０、第２のサブ画素２１０、第３のサブ画素３１０及び第４のサブ画素４１０は製造時に同じマスクを用いて製造することができ、サブ画素を設置する必要がない位置を同時に遮断し、最終的に図２に示す画素配列構造を形成することができる。ここで、遮断する時に１行おき又は１列おきに遮断することができる。

いくつかの実施例において、第１の画素回路１０２１、第２の画素回路１０２２及び第３の画素回路１０２３の回路構造は、２Ｔ１Ｃ回路、３Ｔ１Ｃ回路、６Ｔ１Ｃ回路、６Ｔ２Ｃ回路、７Ｔ１Ｃ回路、７Ｔ２Ｃ回路、又は９Ｔ１Ｃ回路のうちのいずれかであってもよい。本明細書において、「２Ｔ１Ｃ回路」とは、画素回路に２個の薄膜トランジスタ（Ｔ）及び１個のコンデンサ（Ｃ）を含む画素回路を指し、他の「７Ｔ１Ｃ回路」、「７Ｔ２Ｃ回路」、「９Ｔ１Ｃ回路」等は、このように類推する。

いくつかの実施例において、第１のサブ画素１１０、第２のサブ画素２１０、第３のサブ画素３１０及び第４のサブ画素４１０は、発光構造、第１の電極及び第２の電極（図示せず）を含む。第１の電極は、発光構造における基板１０１に面する側に位置し、第２の電極は、発光構造における基板１０１から離れる側に位置する。

第１の電極、第２の電極のうちの一つは、陽極であり、他の一つは陰極である。本実施例において、第１の電極が陽極であり、第２の電極が陰極であることを例として説明する。

発光構造は、ＯＬＥＤ発光層を含むことができ、発光構造の設計ニーズに応じて、正孔注入層、正孔輸送層、電子注入層又は電子輸送層のうちの少なくとも１種類をさらに含んでもよい。

いくつかの実施例において、第１の表示領域ＡＡ１における第２のサブ画素２１０の第１の電極は、透光電極である。いくつかの実施例において、第２のサブ画素２１０の第１の電極は、酸化インジウムスズ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ、ＩＴＯ）層又は酸化インジウム亜鉛層を含む。いくつかの実施例において、第２のサブ画素２１０の第１の電極は、反射電極であって、第１の透光導電層、第１の透光導電層に位置する反射層、及び反射層に位置する第２の透光導電層を含む。ここで、第１の透光導電層、第２の透光導電層は、ＩＴＯ、酸化インジウム亜鉛等であってもよく、反射層は、金属層であってもよく、例えば銀材質で製造される。

いくつかの実施例において、第２のサブ画素２１０の第２の電極は、マグネシウム銀合金層を含む。いくつかの実施例において、第２のサブ画素２１０の第２の電極は、共通電極として互いに接続されてもよい。

いくつかの実施例において、第１の表示領域ＡＡ１の各発光構造の基板１０１での正投影は、１個の第１の図形ユニットで構成されるか又は２個以上の第１の図形ユニットで接合されて構成され、第１の図形ユニットは、円形、楕円形、ダンベル状、瓢箪状、矩形で構成される群から選択される少なくとも一つを含む。

いくつかの実施例において、第１の表示領域ＡＡ１の各第１の電極の基板１０１での正投影は、１個の第２の図形ユニットで構成されるか又は２個以上の第２の図形ユニットで接合されて構成され、第２の図形ユニットは、円形、楕円形、ダンベル状、瓢箪状、矩形で構成される群から選択される少なくとも一つを含む。

上記形状は、回折により生成される周期的構造を変更することができ、即ち回折フィールドの分布を変更したため、外部入射光が第１の表示領域ＡＡ１を通過する時に生成される回折効果を弱め、さらに第１の表示領域ＡＡ１の下方に設置されるカメラにより撮影される画像が高い解像度を有することを確保する。

例示的に、表示パネル１００はさらに封止層と封止層の上方に位置する偏光板及び蓋板とを含んでもよいし、偏光板を設置せず、封止層の上方に直接蓋板を設置してもよい。或いは、少なくとも第１の表示領域ＡＡ１の封止層の上方に直接蓋板を設置すると、偏光板を設置する必要がないため、偏光板が第１の表示領域ＡＡ１の下方に対応して設置される感光素子の光線の収集量に影響を及ぼすことを回避する。当然のことながら、第１の表示領域ＡＡ１の封止層の上方に偏光板が設置されてもよい。

本願の実施例はさらに表示装置を提供し、当該表示装置は、上記任意の実施形態の表示パネル１００を含むことができる。以下、一実施例の表示装置を例として説明し、当該実施例において、表示装置は、上記実施例の表示パネル１００を含む。

図１１は、本願の一実施例に係る表示装置の平面概略図を示し、図１２は、図１１における一例のＢ－Ｂ線断面図を示す。本実施例の表示装置において、表示パネル１００は、上記のうちの一実施例の表示パネル１００であってもよく、表示パネル１００は、第１の表示領域ＡＡ１、第２の表示領域ＡＡ２、及び第１の表示領域ＡＡ１と第２の表示領域ＡＡ２との間に位置する遷移表示領域ＴＡを有し、第１の表示領域ＡＡ１の透光率は、第２の表示領域ＡＡ２の透光率より大きい。

表示パネル１００は、対向する第１の表面Ｓ１及び第２の表面Ｓ２を含み、ここで、第１の表面Ｓ１が表示面である。表示装置はさらに感光アセンブリ２００を含み、当該感光アセンブリ２００は、表示パネル１００の第２の表面Ｓ２側に位置し、感光アセンブリ２００と第１の表示領域ＡＡ１との位置は対応する。

感光アセンブリ２００は、画像収集装置であってもよく、外部画像情報を収集するために用いられる。本実施例において、感光アセンブリ２００は、相補型金属酸化物半導体（ＣｏｍｐｌｅｍｅｎｔａｒｙＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ、ＣＭＯＳ）画像収集装置である。他のいくつかの実施例において、感光アセンブリ２００は、電荷結合素子（Ｃｈａｒｇｅ－ｃｏｕｐｌｅｄＤｅｖｉｃｅ、ＣＣＤ）画像収集装置等の他の形式の画像収集装置であってもよい。理解すべきことは、感光アセンブリ２００は、画像収集装置に限定されず、例えばいくつかの実施例において、感光アセンブリ２００は、赤外線センサ、近接センサ、赤外線レンズ、フラッドライトセンサ（Fｌｏｏｄｌｉｇｈｔｓｅｎｓｏｒ）、周辺光センサ及びドットマトリクス投影器等の光センサであってもよい。なお、表示装置は、表示パネル１００における第２の表面Ｓ２に他の部材、例えば受話器、スピーカ等をさらに集積することができる。

本願の実施例の表示装置によれば、第１の表示領域ＡＡ１の透光率を第２の表示領域ＡＡ２の透光率より大きくすることにより、表示パネル１００は第１の表示領域ＡＡ１の背面に感光アセンブリ２００を集積することができ、例えば画像収集装置のような感光アセンブリ２００のアンダースクリーン集積を実現することができ、同時に第１の表示領域ＡＡ１は画面を表示することができ、表示パネル１００の表示面積を向上させ、表示装置のフルスクリーン設計を実現することができる。

本願の実施例の表示装置によれば、複数列の第１のサブ画素列１１は遷移表示領域ＴＡにおいて第１の方向Ｘに沿って配列され、各列のサブ画素列１１は、第１の方向Ｘと交差する第２の方向Ｙに沿って配列される複数の第１のサブ画素１１０を含み、少なくとも１列の第１のサブ画素列１１に対応する複数の第１の画素回路１０２１は、同一列に分布される。少なくとも１列の第１のサブ画素列１１に対応する複数の第１の画素回路１０２１を同一列に設置することで、当該第１のサブ画素列１１に対応する第１の画素回路１０２１の占用面積を減少させ、さらに占用される遷移表示領域ＴＡの空間を節約することができ、遷移表示領域ＴＡの面積が一定である場合、遷移表示領域ＴＡ及び／又は第１の表示領域ＡＡ１により多くのサブ画素を設置して、表示パネルの表示効果を向上させることができる。

本願の上記実施例は全ての細部を詳述したものではなく、本願の範囲を限定するものでもない。当然のことながら、上記の説明によれば、当業者は多くの修正及び変更を行うことができる。本明細書がこれらの実施例を具体的に説明したことは、本願の原理及び実際の応用をよりよく説明するためであり、当業者に本願及び本願を基にする修正使用をよく利用させることができる。本願の範囲は、添付した特許請求の範囲によってのみに限定される。

Claims

表示パネルであって、
第１の表示領域、第２の表示領域及び遷移表示領域を有し、前記遷移表示領域は、前記第１の表示領域と前記第２の表示領域との間に位置しており、前記第１の表示領域の透光率は、前記第２の表示領域の透光率より大きく、
前記表示パネルは、複数列の第１のサブ画素列を含み、前記複数列の第１のサブ画素列は、前記遷移表示領域において第１の方向に沿って配列されており、各列の前記第１のサブ画素列は、前記第１の方向と交差する第２の方向に沿って配列されている複数の第１のサブ画素を含み、少なくとも１列の前記第１のサブ画素列に対応する複数の第１の画素回路は、同一列に分布されており、
前記第１のサブ画素列は、前記第２の表示領域に隣接する第１のサブーサブ画素列を含み、前記第１のサブーサブ画素列に対応する複数の第１の画素回路は、同一列に分布されており、
前記第１のサブーサブ画素列における前記第１のサブ画素は、第１色の第１のサブ画素、第２色の第１のサブ画素及び第３色の第１のサブ画素を含み、
ここで、前記第１色の第１のサブ画素及び前記第３色の第１のサブ画素は、前記第１の画素回路によって第１の信号線に電気的に接続されており、前記第２色の第１のサブ画素は、前記第１の画素回路によって第２の信号線に電気的に接続されている、
表示パネル。
前記遷移表示領域は、第１のサブ遷移表示領域及び第２のサブ遷移表示領域を含み、前記第１の方向において、前記第１の表示領域は、前記第１のサブ遷移表示領域と前記第２のサブ遷移表示領域との間に位置しており、
前記第１のサブ遷移表示領域及び前記第２のサブ遷移表示領域に対応するサブ画素分布密度は、いずれも、前記第１の表示領域に対応するサブ画素分布密度以上であり、前記第１のサブ遷移表示領域及び前記第２のサブ遷移表示領域に対応するサブ画素分布密度は、いずれも、前記第２の表示領域に対応するサブ画素分布密度より小さい、
請求項１に記載の表示パネル。
前記第１のサブ遷移表示領域に対応するサブ画素分布密度は、前記第１の表示領域に対応するサブ画素分布密度より大きく、前記第２のサブ遷移表示領域に対応するサブ画素分布密度は、前記第１の表示領域に対応するサブ画素分布密度に等しい、
請求項２に記載の表示パネル。
前記第１の信号線と前記第２の信号線とは互いに交錯して前記第２の方向に沿って延在しており、
前記第１の信号線は、位置ずれして前記第２の方向に沿って延在するように分布されている複数の第１のセグメント及び第１の遷移セグメントを含み、前記第２の方向において隣接した２個の前記第１のセグメントは、異なる列に位置し、且つ前記第１の遷移セグメントによって電気的に接続されており、
前記第２の信号線は、位置ずれして前記第２の方向に沿って延在するように分布されている複数の第２のセグメント及び第２の遷移セグメントを含み、前記第２の方向において隣接した２個の前記第２のセグメントは、異なる列に位置し、且つ前記第２の遷移セグメントによって電気的に接続されており、
前記第１のセグメントと前記第１の遷移セグメントとは、同一層に設置されており、前記第２のセグメントと前記第２の遷移セグメントとは、異なる層に設置されており、
前記第１の方向において隣接した前記第１のセグメント及び前記第２のセグメントは、同一層に平行に設置されており、それぞれに対応する前記第１の遷移セグメント及び前記第２の遷移セグメントは、異なる膜層に位置し、且つ前記表示パネルに垂直な方向での投影が交差しており、
前記第１の信号線は、前記第１のセグメントによって、対応する前記第１の画素回路に電気的に接続されており、前記第２の信号線は、前記第２のセグメントによって、対応する前記第１の画素回路に電気的に接続されている、
請求項１に記載の表示パネル。
前記表示パネルは、デバイス層を含み、前記デバイス層は、順に積層され且つ絶縁に設置されている第１の金属層、第２の金属層及び第３の金属層を含み、
前記第１のセグメント、前記第１の遷移セグメント及び前記第２のセグメントは、前記第３の金属層に位置しており、前記第２の遷移セグメントは、前記第１の金属層又は前記第２の金属層に位置している、
請求項４に記載の表示パネル。
前記第１の信号線及び前記第２の信号線は、前記第２の方向に沿って延在し、且つ平行に設置されており、
前記第１の信号線及び前記第２の信号線は、同一層に設置されている、
請求項１に記載の表示パネル。
前記第２の表示領域は、前記第１の方向に沿って配列されている複数の第２の最小重複列ユニットを含み、各前記第２の最小重複列ユニットは、前記第１の方向に沿って配列されている少なくとも２列の第３のサブ画素列を含み、各列の前記第３のサブ画素列は、前記第２の方向に沿って配列されている複数の第３のサブ画素を含み、
前記第２の表示領域は、前記第１の方向に沿って配列されている複数の第２の最小重複線群を含み、各前記第２の最小重複線群は、前記第１の方向に沿って配列されており且つ前記第２の方向に沿って延在している少なくとも２本の第４の信号線を含み、各前記第２の最小重複線群における前記少なくとも２本の第４の信号線と１個の前記第２の最小重複列ユニットに対応する前記複数の第３のサブ画素とは、第３の画素回路によりマッチングして電気的に接続されており、
前記第２の最小重複列ユニットは、前記第２の方向において前記第１のサブーサブ画素列に隣接した第２のサブ最小重複列ユニットを含み、前記第１の信号線及び前記第２の信号線と前記第２のサブ最小重複列ユニットにマッチングする２本の前記第４の信号線は、一対一に対応して電気的に接続されている、
請求項１に記載の表示パネル。
前記第１の表示領域は、前記第１の方向に沿って配列されている複数の第１の最小重複列ユニットを含み、各前記第１の最小重複列ユニットは、前記第１の方向に沿って配列されている少なくとも２列の第２のサブ画素列を含み、各列の前記第２のサブ画素列は、前記第２の方向に沿って配列されている複数の第２のサブ画素を含み、
前記遷移表示領域は、前記第１の方向に沿って配列されている複数の第１の最小重複線群を含み、各前記第１の最小重複線群は、前記第１の方向に沿って配列されており且つ前記第２の方向に沿って延在している少なくとも２本の第３の信号線を含み、各前記第１の最小重複線群における前記少なくとも２本の第３の信号線と１個の前記第１の最小重複列ユニットに対応する前記複数の第２のサブ画素とは、第２の画素回路によりマッチングして電気的に接続されており、前記第２の画素回路は、前記遷移表示領域に位置しており、
複数の前記第１の最小重複線群における前記第３の信号線と複数の前記第２の最小重複線群における前記第２のサブ最小重複列ユニットとマッチングする前記第４の信号線以外の前記第４の信号線と、選択的に電気的に接続されており、
各前記第１の最小重複線群における前記第３の信号線の個数と各前記第２の最小重複線群における前記第４の信号線の個数とは同じである、
請求項７に記載の表示パネル。
前記第２の表示領域は、第１のサブ表示領域及び第２のサブ表示領域を含み、前記第１の方向において、前記第１のサブ表示領域は、第２のサブ遷移表示領域と第２のサブ表示領域との間に位置しており、前記第１のサブ表示領域に対応するサブ画素分布密度は、前記第２のサブ表示領域に対応するサブ画素分布密度より小さく、
前記第１のサブ表示領域は、１列の第４のサブ画素列を含み、前記第４のサブ画素列は、前記第２の方向に沿って配列されている複数の第４のサブ画素を含み、
前記第４のサブ画素列は、少なくとも三種類の色の前記第４のサブ画素を含み、隣接した前記第４のサブ画素の色は異なる、
請求項７に記載の表示パネル。
前記第１のサブ表示領域内の第２の方向において隣接した２個の第４のサブ画素間の距離は、前記第２のサブ表示領域内の第２の方向において隣接した２個の第３のサブ画素間の距離の二倍である、
請求項９に記載の表示パネル。
表示パネルであって、
第１の表示領域、第２の表示領域及び遷移表示領域を有し、前記遷移表示領域は、前記第１の表示領域と前記第２の表示領域との間に位置しており、前記第１の表示領域の透光率は、前記第２の表示領域の透光率より大きく、
前記表示パネルは、複数列の第１のサブ画素列を含み、前記複数列の第１のサブ画素列は、前記遷移表示領域において第１の方向に沿って配列されており、各列の前記第１のサブ画素列は、前記第１の方向と交差する第２の方向に沿って配列されている複数の第１のサブ画素を含み、少なくとも１列の前記第１のサブ画素列に対応する複数の第１の画素回路は、同一列に分布されており、
第１のサブ遷移表示領域に対応するサブ画素分布密度は、前記第１の表示領域に対応するサブ画素分布密度より大きく、第２のサブ遷移表示領域に対応するサブ画素分布密度は、前記第１の表示領域に対応するサブ画素分布密度に等しい、
表示パネル。