KR20230155363A - 압전 mems 마이크로폰의 자체 정렬된 어쿠스틱 홀 형성 - Google Patents

압전 mems 마이크로폰의 자체 정렬된 어쿠스틱 홀 형성 Download PDF

Info

Publication number
KR20230155363A
KR20230155363A KR1020230057066A KR20230057066A KR20230155363A KR 20230155363 A KR20230155363 A KR 20230155363A KR 1020230057066 A KR1020230057066 A KR 1020230057066A KR 20230057066 A KR20230057066 A KR 20230057066A KR 20230155363 A KR20230155363 A KR 20230155363A
Authority
KR
South Korea
Prior art keywords
electrode
layer
piezoelectric layer
alscn
piezoelectric
Prior art date
Application number
KR1020230057066A
Other languages
English (en)
Inventor
팅-중 첸
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20230155363A publication Critical patent/KR20230155363A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B81B3/0021—Transducers for transforming electrical into mechanical energy or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0353—Holes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/04—Electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0118—Processes for the planarization of structures
    • B81C2201/0125—Blanket removal, e.g. polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0133—Wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0135—Controlling etch progression
    • B81C2201/014—Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0176—Chemical vapour Deposition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
    • H04R2201/003—Mems transducers or their use

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Weting (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Micromachines (AREA)

Abstract

멤브레인은 제1 압전층을 퇴적하는 단계, 제1 압전층 위에 제1 전극층을 퇴적하는 단계, 제1 전극을 형성하도록 제1 전극층을 패터닝하는 단계, 제1 전극 위에 제2 압전층을 퇴적하는 단계, 제2 압전층 위에 제2 전극층을 퇴적하는 단계, 제2 전극을 형성하도록 제2 전극층을 패터닝하는 단계, 및 제2 전극 위에 제3 압전층을 퇴적하는 단계를 포함하는 프로세스를 통해 형성된다. 제3 압전층, 제2 압전층 및 제1 압전층은 스루 홀을 형성하도록 에칭된다. 스루 홀은 제1 전극 및 제2 전극으로부터 측방향으로 이격된다. 그 후, 제1 전극 및 제2 전극에 각각 전기적으로 연결하도록 제1 콘택 플러그 및 제2 콘택 플러그가 형성된다.

Description

압전 MEMS 마이크로폰의 자체 정렬된 어쿠스틱 홀 형성{SELF-ALIGNED ACOUSTIC HOLE FORMATION IN PIEZOELECTRICAL MEMS MICROPHONE}
우선권 주장 및 상호 참조
본 출원은 2022년 5월 3일에 출원된 "Self-Align Acoustic Hole Design in AlScN Piezo-Electrical MEMS Microphone"이라는 명칭의 출원 번호 63/364,038인 가출원된 미국 특허 출원의 이익을 주장하며, 이 출원은 본 명세서에서 참조로 통합된다.
마이크로 전기 기계 시스템(Micro Electro Mechanical System; MEMS) 디바이스는 종종 움직일 수 있는 유연한 구조인 멤브레인을 갖는다. 멤브레인은 충분히 얇아서 진동할 수 있다. 멤브레인이 진동하기 위해서는, 얇은 스루 홀은 공기 흐름이 통과할 수 있도록 멤브레인에 형성된다. 스루 홀을 작게 설계하여, 공기 누설을 감소시킨다.
본 개시내용의 양태는 첨부된 도면과 함께 읽혀질 때 이하의 상세한 설명으로부터 가장 잘 이해된다. 업계의 표준 관행에 따라, 다양한 피처가 축척에 맞게 그려지지 않는다는 점에 유의한다. 실제로, 논의의 명확성을 위해 다양한 피처의 치수는 임의로 늘리거나 줄일 수 있다.
도 1 내지 도 15는 일부 실시예에 따른 압전 마이크로 전기 기계 시스템(MEMS) 디바이스를 포함하는 디바이스의 형성에서 중간 단계의 단면도를 예시한다.
도 16은 일부 실시예에 따른 AlScN의 격자 구조를 예시한다.
도 17은 일부 실시예에 따른 AlScN 층에서 원자 사이의 결합(bonding) 파괴를 예시한다.
도 18 및 19는 일부 실시예에 따른 상이한 압전 MEMS 디바이스에서의 공기 흐름 프로파일의 비교를 예시한다.
도 20은 일부 실시예에 따른 압전 MEMS 디바이스의 평면도를 예시한다.
도 21은 일부 실시예에 따라 압전 MEMS 디바이스를 형성하기 위한 프로세스 흐름을 예시한다.
다음의 개시내용은 제공되는 발명의 상이한 피처들을 구현하기 위한, 많은 상이한 실시예들 또는 예들을 제공한다. 본 개시내용을 단순하게 하기 위해 컴포넌트 및 배열의 특정 예들이 아래에 설명된다. 물론 이들은 단지 예시일 뿐이며 발명을 제한하려는 의도가 아니다. 예를 들어, 뒤따르는 설명부에서 제1 피처를 제2 피처 위에(over) 또는 상에(on) 형성하는 것은, 제1 및 제2 피처가 직접 접촉하여 형성되는 실시예들을 포함할 수 있고, 또한 상기 제1 및 제2 피처가 직접 접촉하지 않도록 추가적인 피처가 상기 제1 피처와 제2 피처 사이에 형성될 수 있는 실시예들을 포함할 수도 있다. 또한, 본 개시내용은 다양한 예들에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 단순성과 명확성을 위한 것이며 그 자체가 논의되는 다양한 실시예 및/또는 구성 간의 관계를 결정하는 것은 아니다.
또한, "아래의(underlying)", "아래에(below)", "하부의(lower)", "위의(overlying)", "상부의(upper)" 등과 같은 공간적으로 상대적인 용어들이, 도면에 도시된 바와 같은 한 요소 또는 피처의 다른 요소(들) 또는 피처(들)에 대한 관계를 기술하기 위한 설명의 편의를 위해 본 명세서에서 사용될 수 있다. 공간적으로 상대적인 용어들은 도면에 도시된 방향에 부가하여, 사용 또는 동작 중인 디바이스의 다른 방향들을 포함하도록 의도된다. 장치는 달리 방향 배치(90도 회전되거나 다른 방향으로)될 수 있으며, 본 명세서에서 사용된 공간적으로 상대적인 설명어구는 그에 따라 유사하게 해석될 수 있다.
압전 MEMS(Micro Electro Mechanical System) 디바이스 및 그 형성 방법이 제공된다. 본 개시내용의 일부 실시예에 따르면, 전극층(예를 들어, 몰리브덴층)은 압전층(예를 들어, AlScN 층)에 형성된다. 전극층과 압전층은 교대로 형성된다. 각각의 전극층은 위에 놓인 AlScN 층의 퇴적 전에 전극으로서 패터닝된다. 어쿠스틱 홀을 형성하기 위해 AlScN 층을 에칭하는 동안에, 어쿠스틱 홀은 전극층과 이격된다. 따라서, 에칭 프로세스에서, 균일한 AlScN 층이 에칭되어, 어쿠스틱 홀의 측벽이 매끄럽게 된다. 본 명세서에서 논의된 실시예는 본 개시내용의 주제를 만들거나 사용할 수 있도록 하는 예를 제공하기 위한 것이며, 당업자는 다른 실시예의 고려된 범위 내에서 남아있으면 행해질 수 있는 수정을 쉽게 이해할 것이다. 다양한 도면 및 예시적인 실시예 전반에 걸쳐, 유사한 참조 번호가 유사한 요소를 지정하는 데 사용된다. 방법 실시예는 특정 순서로 수행되는 것으로 논의될 수 있지만, 다른 방법 실시예는 임의의 논리적 순서로 수행될 수 있다.
도 1 내지 도 15는 본 개시내용의 일부 실시예에 따른 압전 MEMS 디바이스의 형성에서의 중간 단계들의 단면도를 예시한다. 대응하는 프로세스는 도 21에 도시된 프로세스 흐름에도 개략적으로 반영되어 있다.
도 1을 참조하면, 지지 기판(20)이 제공된다. 일부 실시예에 따르면, 지지 기판(20)은 실리콘을 포함하고, 결정질 실리콘 기판(반도체 기판)일 수 있다. 대안적인 실시예에 따르면, 지지 기판(20)은 실리콘 산화물, 실리콘 질화물, 실리콘 카바이드, 실리콘 산질화물 등과 같은 다른 재료로 형성될 수 있다. 지지 기판(20)도 단층 구조체 또는 다층 구조체를 가질 수 있다.
일부 실시예에 따르면, 층(22)이 형성된다. 층(22)은 후속 에칭 프로세스에서 에칭 정지층으로 사용될 수 있다. 따라서, 층(22)은 종종 에칭 정지층(22)으로 지칭된다. 각각의 프로세스는 도 21에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(202)로서 예시된다. 층(22)은 지지 기판(20)의 재료와 상이한 재료로 형성되거나 이를 포함한다. 층(22)은 퇴적 프로세스, 산화 프로세스, 질화 프로세스 등을 통해 형성될 수 있다. 예를 들어, 층(22)은, CVD(Chemical Vapor Deposition), ALD(Atomic Layer Deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition) 등을 사용하여 형성될 수 있다. 지지 기판(20)이 실리콘 기판인 경우, 층(22)도 열 산화 프로세스를 통해 형성될 수 있으며, 그 결과 층(22)은 실리콘 산화물을 포함한다. 대안적인 실시예에 따르면, 층(22)은 질화 공정을 통해 형성되고, 결과적인 층(22)은 실리콘 질화물을 포함한다. 층(22)의 두께(T1)는 약 1 ㎛ 내지 약 5 ㎛의 범위 내에 있을 수 있다. 일부 실시예에 따르면, 층(22)의 상부 표면은 예를 들어 화학적 기계적 연마(CMP) 프로세스 또는 기계적 연마 프로세스를 통해 평탄화된다.
도 2를 참조하면, 압전층(24-1)이 퇴적된다. 일부 실시예에 따르면, 압전 층(24-1)은 스칸듐(Sc) 도핑된 알루미늄 질화물(AlScN)을 포함하므로, 설명부 전반에 걸쳐 AlScN 층으로 지칭된다. 각각의 프로세스는 도 21에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(204)로서 예시된다. AlN, GaN, AlGaN 등과 같은 다른 압전 재료도 사용될 수 있다. 일부 실시예에 따르면, AlScN 층(24-1)은 물리적 기상 증착(스퍼터링)을 통해 형성된다. 예를 들어, AlSc는 타겟을 형성하는 데 사용될 수 있고, AlSc는 타겟으로부터 스퍼터링되어 층(22) 상에 퇴적된다. 퇴적 프로세스에서, 질소(N2)를 프로세스 가스로서 사용하여 AlScN을 증착하여 AlScN 층(24-1)을 형성할 수 있다. 다른 실시예들에 따르면, CVD, MOCVD(Metal-Organic Chemical Vapor Deposition) 등과 같은 다른 적용 가능한 증착 방법들이 사용될 수 있다.
일부 실시예에 따르면, 결과적인 AlScN 층(24-1)이 단결정 층이 되도록, 프로세스 조건이 선택된다. 예를 들어, AlScN 층(24-1)의 퇴적에서, 지지 기판(20)의 온도는 특정 범위에 있도록 선택된다. 온도가 너무 낮으면(예를 들어, 약 200℃ 미만), 비정질 AlScN 또는 다결정 AlScN이 퇴적될 수 있으며, 이후에 형성되는 전극층(26-1)의 격자가 AlScN 층(24-1)의 표면과 정렬될 수 없다. 온도가 너무 높으면(예를 들어, 약 800℃ 보다 높음), AlScN 층(24-1)의 응력은 균형이 맞지 않아, 결과적으로 생성된 멤브레인(도 15의 64)이 감지 중에 편향되거나 불일치하게 된다. 일부 실시예들에 따르면, AlScN 층(24-1)의 퇴적에서의 지지 기판(20)의 온도는, 결정질 구조를 형성하기 위해 약 200℃ 내지 약 800℃의 범위 내에 있을 수 있다. 온도는 또한 약 200℃ 내지 약 500℃의 범위 내에 있을 수 있다. 또한, AlScN 층(24-1)의 퇴적 레이트(단위 시간 당 두께의 증가)도 선택될 수 있다. 퇴적 레이트가 너무 높으면, 결과적으로 생성된 AlScN 층(24-1)이 비정질이 될 수 있다. 퇴적 레이트가 너무 낮으면, 제조 프로세스의 처리량이 너무 낮다. 일부 실시예들에 따르면, 지지 기판(20)의 퇴적 속도는 약 10 Å/분 내지 약 50 Å/분의 범위 내에 있을 수 있다. AlScN 층(24-1)의 두께(T2)는 일부 실시예에 따라 약 1,000 Å 내지 약 10,000 Å의 범위 내에 있을 수 있다.
또한, AlScN의 격자 구조는, Al, Sc 및 N의 원자 비율에 영향을 받으며, 격자 구조는 에칭 각도에 영향을 줄 수 있다. 일부 실시예에 따르면, 알루미늄의 원자 백분율은 약 10% 내지 약 45%의 범위 내에 있을 수 있고, 질소의 원자 백분율은 약 45% 내지 약 75%의 범위 내에 있을 수 있다. 스칸듐의 원자 백분율은 약 0% 내지 약 40%의 범위 내에 있을 수 있다. 스칸듐의 원자 비율이 0%일 때, 그 결과적인 층은 AlN 층이다. AlScN 층(24-1)의 원자 백분율의 조정은, 타겟에서 Al 및 Sc의 원자 백분율을 조정하고 그리고 질소의 유량(flow rate)을 조정함으로써 달성될 수 있다.
도 16 및 17은 일부 실시예에 따른 AlScN의 예시적인 결정 구조를 예시한다. AlScN은 우르지트(wurzite) 또는 육방정계 구조를 가질 수 있으며, 이는 후속 단락에서 논의되는 바와 같이 특정 에칭 각도를 갖는 포인티드(pointed) 에칭을 초래하기 위해 후속 에칭 프로세스에서 활용된다.
도 2를 다시 참조하면, 전극층(26-1)은 AlScN 층(24-1) 상에 퇴적된다. 각각의 프로세스는 도 21에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(206)로서 예시된다. 일부 실시예에 따르면, 전극층(26-1)의 재료는 전극층(26-1)이 또한 격자 구조를 가질 수 있도록 선택되며, 전극층(26-1)의 격자 상수는 AlScN 층(24-1)의 격자 상수에 가까운 것으로서 이루어진다. 따라서, 후속 AlScN 층의 퇴적시에, 결함이 최소화된 격자 구조를 형성하는 것이 용이하다. 일부 실시예에 따르면, 전극층(26-1)은 몰리브덴을 포함하는 반면에 Mo, Pt, Ti, 및 TiN 등과 같은 다른 적용 가능한 재료가 사용될 수 있다.
일부 실시예에 따르면, 전극층(26-1)은 몰리브덴 타겟을 사용하여 물리적 기상 증착(PVD, 이는 RF-스퍼터링을 통해 행해질 수 있음)을 통해 형성될 수 있다. 대안적으로, 전극층(26-1)은 CVD 또는 유사한 퇴적 방법을 사용하여 퇴적될 수 있다. 전극층(26-1)의 두께(T3)는 일부 실시예에 따라 약 50 Å 내지 약 500 Å 범위 내에 있을 수 있다.
전극층(26-1)을 퇴적하기 위한 프로세스 조건도 선택되어, 전극층(26-1)이 결정층으로 형성된다. 일부 실시예에 따르면, 전극층(26-1)은 AlScN 층(24-1)의 격자 상수와 유사한(예를 들어, 약 20%보다 작은 차이를 가짐) 격자 상수를 갖는다. 따라서, 전극층(26-1)은 AlScN 층(24-1)으로부터 에피택셜 성장된다. 예를 들어, 전극층(26-1)을 퇴적하기 위한 퇴적 온도가 약 200℃ 내지 약 500℃의 범위 내에 있을 때, 결과적인 전극층(26-1)은 결정질일 수 있다. 일부 실시예에 따르면, 제조 처리량을 증가시키기 위해, 전극층(26-1)을 퇴적하기 위한 온도는 AlScN 층(24-1)을 퇴적하기 위한 퇴적 온도와 동일하게 되도록 선택되어, 프로세스가 AlScN 층(24-1)의 퇴적으로부터 전극층(26-1)의 퇴적으로 전이할 때, 온도를 조정할 필요가 없다. 따라서, AlScN 층(24-1)과 전극층(26-1) 모두를 퇴적하기 위한 온도는 약 200℃ 내지 약 500℃ 사이의 동일한 범위 내에 있을 수 있고, 일부 실시예에 따라 서로 동일할 수 있다. 대안적인 실시예에 따르면, 전극층(26-1)을 퇴적하기 위한 온도는 AlScN 층(24-1)을 퇴적하기 위한 퇴적 온도보다 낮거나 높을 수 있다. 또한, 전극층(26-1)의 퇴적 레이트를 너무 높지 않게 제어하여, 에피택셜 성장이 일어날 수 있다.
그 후, 에칭 마스크(28-1)가 형성되고 패터닝된다. 일부 실시예에 따르면, 에칭 마스크(28-1)는 포토레지스트를 포함한다. 에칭 마스크(28-1)는 단층 에칭 마스크 또는 다층 에칭 마스크일 수 있다. 예를 들어, 에칭 마스크(28-1)는 패터닝된 포토레지스트를 포함할 수 있고, 패터닝된 포토레지스트 아래에 BARC(Bottom Anti-Reflective Coating)를 포함하거나 포함하지 않을 수 있다. 에칭 마스크(28-1)는 또한 하부층과 패터닝된 포토레지스트 사이에 중간층을 포함하거나 포함하지 않을 수 있다. 일부 실시예에 따르면, 에칭 마스크(28-1)의 평면도는 도 20에 도시된 패턴과 유사할 수 있으며, 여기서 에칭 마스크(28-1)는 내부에 X-형상 개구부가 있는 직사각형(정사각형과 같은) 평면도 형상을 갖는다.
다음으로, 도 3에 도시된 바와 같이, 전극층(26-1)은 에칭 프로세스에서 패터닝되며, 여기서 에칭 마스크(28-1)는 전극층의 나머지 부분의 패턴을 규정하는데 사용되며, 이 나머지 부분은 (하부) 전극(26-1)으로도 지칭된다. 각각의 프로세스는 도 21에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(208)로서 예시된다. 일부 실시예들에 따르면, 전극층(26-1)의 에칭은 건식 에칭 프로세스을 통해, 예를 들어 RIE(Reactive Ion Etching)를 통해 수행될 수 있다. 에칭 가스는 SF6, CHF3, CF4, HF 등과 같은 불소 함유 가스 또는 이들의 조합을 포함할 수 있다. 에칭 프로세스는 약 200℃ 내지 약 275℃의 범위의 온도에서 수행될 수 있다. 대안적인 실시예에 따르면, 전극층(26-1)은 XeF2 증기 및 실온을 사용하여 에칭된다. 또 다른 실시예에 따르면, 습식 에칭이 수행될 수 있으며, 여기서 KOH, HNO3 등을 포함하는 에칭 화학물질이 사용될 수 있고, 이는 H2O를 용매로서 사용할 수 있다. 과산화수소(H2O2)도 사용할 수 있다. AlScN 층(24-1)이 에칭 정지층으로서 사용되도록, 에칭 가스/화학 용액이 선택된다. 에칭 프로세스 후에, 에칭 마스크(28-1)가 제거된다.
전극(26-1)의 예시적인 평면도가 도 20에 도시되어 있다. 전극(26-1)은 평면도에서 "X"의 형상을 가질 수 있는 개구부(32-1)를 갖는다.
도 4는 압전층(24-2)의 퇴적을 예시한다. 각각의 프로세스는 도 21에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(210)로서 예시된다. 일부 실시예에 따르면, 압전층(24-2)은 AlScN 또는 AlN이거나 이를 포함한다. 또한, 압전층(24-2)의 재료는 압전층(24-1)의 재료와 동일하거나 상이할 수 있다. 예를 들어, 압전층(24-1)이 AlScN을 포함할 때, 압전층(24-2)은 AlScN을 포함할 수 있으며, 압전층(24-2) 내의 Al, Sc, 및 N의 원자 백분율은, 압전층(24-1) 내의 Al, Sc, 및 N의 대응하는 원자 백분율과 동일하다. 다른 예에서, 압전층(24-1)이 AlScN을 포함할 때, 압전층(24-2)은 AlN 또는 AlScN을 포함할 수 있으며, 압전층(24-2) 내의 Al, Sc, 및 N의 원자 백분율은, 압전층(24-1) 내의 Al, Sc, 및 N의 대응하는 원자 백분율과 상이하다. 일부 실시예에 따르면, 압전층(24-2)은 설명 전반에 걸쳐 AlScN 층(24-2)이라고도 한다. 일부 실시예들에 따르면, AlScN 층(24-2)의 두께 T4는 약 1,000A 내지 약 10,000A 범위일 수 있다.
일부 실시예에 따르면, AlScN 층(24-2)의 퇴적 후에, AlScN 층(24-2)의 상부 표면을 평탄화하기 위해 CMP(Chemical Mechanical Polish) 프로세스와 같은 평탄화 프로세스가 수행된다. 대안적인 실시예에 따르면, AlScN 층(24-2)이 퇴적된 후에 평탄화 프로세스는 수행되지 않는다.
AlScN 층(24-1)과 전극층(26-1) 모두는 격자 구조를 갖는 결정질층일 수 있으므로, AlScN 층(24-2)은 AlScN 층(24-1)과 전극층(26-1) 모두로부터 에피택셜 성장될 수 있다. 프로세스 조건은 또한 에피택시의 발생을 보장하기 위해 조정될 수 있다. 예를 들어, 전극층(26-1)의 퇴적 속도가 너무 높지 않도록 제어하여, 에피택셜 성장이 일어날 수 있다. 일부 실시예에 따르면, AlScN 층(24-2)을 퇴적하기 위한 온도는, AlScN 층(24-1) 및 전극 층(26-2)을 퇴적하기 위한 퇴적 온도와 동일하다. 대안적인 실시예에 따르면, AlScN 층(24-2)을 퇴적하기 위한 온도는 AlScN 층(24-1) 및 전극층(26-2) 중 어느 하나를 퇴적하기 위한 퇴적 온도보다 낮거나 높을 수 있다.
도 4에서, 점선(30)은 AlScN 층(24-2)이 AlScN 층(24-1)에 결합되는 위치를 보여주기 위해 그려지며, 여기서 결합 위치는 전극층(26-2)의 하부 표면과 동일한 높이일 수 있다. AlScN 층(24-2)이 AlScN 층(24-1)으로부터 에피택셜 성장되기 때문에, 특히 AlScN 층(24-1)과 AlScN 층(24-2)이 동일한 조성(Al, Sc, 및 N의 동일한 백분율)을 가질 때 도시된 위치에서 구별할 수 있는 계면이 없을 수 있다는 것이 이해된다. 이와 반대로, AlScN 층(24-1)과 AlScN 층(24-2)이 서로 다른 조성을 갖는 경우, AlScN 층(24-1)과 AlScN 층(24-2)이 서로 구별될 수 있고, 구별가능한 계면(30)이 관찰될 수 있다. 예를 들어, AlScN 층(24-1) 및 AlScN 층(24-2) 중 첫번째 층이, AlScN 층(24-1) 및 AlScN 층(24-2) 중 두번째 층(24-2)에 없는 원소(예를 들어, Al)를 포함하면, AlScN 층(24-1) 및 AlScN 층(24-2)은 원소의 분포를 검출함으로써 서로 구별될 수 있다.
도 4를 더 참조하면, 전극층(26-2)이 형성된다. 각각의 프로세스는 도 21에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(212)로서 예시된다. 일부 실시예에 따르면, 전극층(26-1)의 재료는 전극층(26-2)이 또한 격자 구조를 가질 수 있도록 선택된다. 또한, 전극층(26-2)의 격자 상수는 AlScN 층(24-2)의 격자 상수에 최대한 근접하여, 후속 AlScN 층의 퇴적시에, 최소화된 결함을 갖는 격자 구조를 형성하는 것이 용이하다. 일부 실시예에 따르면, 전극층(26-2)은 몰리브덴 또는 AlScN과 가까운 격자 상수를 갖는 다른 적용 가능한 재료를 포함한다.
일부 실시예에 따르면, 전극층(26-2)은 PVD, CVD 등을 통해 형성될 수 있다. 전극층(26-2)의 두께(T5)는 일부 실시예에 따라 약 50 Å 내지 약 500 Å의 범위 내에 있을 수 있다.
전극층(26-2)을 퇴적하기 위한 프로세스 조건도 선택되어, 전극층(26-2)이 단결정층으로서 형성된다. 일부 실시예에 따르면, 전극층(26-2)은 AlScN 층(24-2)의 격자 상수와 유사한 격자 상수를 가지므로, AlScN 층(24-2)으로부터 에피택셜 성장된다. 예를 들어, 전극층(26-1)의 퇴적 속도는 너무 높지 않게 제어되어, 에피택셜 성장이 발생할 수 있다. 일부 실시예에 따르면, 전극층(26-2)을 퇴적하기 위한 온도는, AlScN 층(24-2)을 퇴적하기 위한 퇴적 온도와 동일하다. 대안적인 실시예에 따르면, 전극층(26-2)을 퇴적하기 위한 온도는, AlScN 층(24-2)을 퇴적하기 위한 퇴적 온도보다 낮거나 높을 수 있다.
그 후, 에칭 마스크(28-2)가 형성되고 패터닝된다. 일부 실시예에 따르면, 에칭 마스크(28-2)는 포토레지스트를 포함한다. 에칭 마스크(28-2)는 단층 에칭 마스크, 이중층 에칭 마스크, 또는 삼중층 에칭 마스크일 수 있다. 일부 실시예에 따르면, 에칭 마스크(28-1)의 평면도는 도 20에 도시된 패턴과 유사할 수 있으며, 여기서 에칭 마스크(28-2)는 (정사각형과 같은) 직사각형 평면도 형상을 가지며, 개구부(32-2)는 직사각형으로 형성된다. 개구부(32-2)는 또한 "X" 평면도 형상을 가질 수 있다.
다음으로, 전극층(26-2)은 에칭 프로세스에서 패터닝되며, 여기서 에칭 마스크(28-2)는 나머지 전극의 패턴을 규정하는 데 사용되며, 상기 나머지 전극은 (중간) 전극(26-2)으로도 지칭된다. 각각의 프로세스는 도 21에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(214)로서 예시된다. 에칭 프로세스는 전극층(26-1)을 에칭하기 위한 동일한 그룹의 후보 프로세스들로부터 선택될 수 있고, 이에 따라 세부사항은 본 명세서에서 반복되지 않는다. AlScN 층(24-2)이 에칭 정지층으로서 사용되도록, 에칭 가스/화학 용액이 선택된다. 에칭 프로세스 이후에, 에칭 마스크(28-2)가 제거된다. 나머지 구조체는 도 5에 도시되어 있다.
전극(26-2)의 예시적인 평면도가 도 20에 도시되어 있다. 전극(26-2)은 평면도에서 "X"의 형상을 가질 수 있는 개구부(32-2)를 갖는다. 개구부(32-2)는 또한 전극(26-1)의 개구부(32-1)와 적어도 부분적으로 중첩되거나, 완전히 중첩될 수 있다. 전극층(26-2)은 하부 전극(26-1)의 에지 너머로 연장되는 적어도 하나의(또는 그 이상) 부분을 가지며, 이 연장 부분은 콘택 플러그를 형성하기 위해 사용된다.
도 5는 일부 실시예에 따른 압전층(24-3)(AlScN 층이라고도 함) 및 전극(26-3)의 형성을 추가로 예시한다. 각각의 프로세스는 도 21에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(216, 218, 및 220)로서 예시된다. AlScN 층(26-3) 및 전극(26-3)의 재료, 형성 프로세스, 및 두께는, 각각 하부의 AlScN 층(26-1 및 26-2) 및 전극(26-1 및 26-2)의 동일한 그룹의 후보 재료, 형성 프로세스 및 두께로부터 선택될 수 있다. 따라서, 세부사항은 본 명세서에서 반복되지 않는다. 일부 실시예에 따르면, 압전층(24-3)은 개구부(32-3)를 포함하며, 상기 개구부(32-3)는 전극(26-2)의 아래에 놓인 개구부(32-2) 및 전극(26-1)의 개구부(32-1)와 중첩된다. 또한, 도 20에 도시된 바와 같이, 개구부(32-1, 32-2, 및 32-3)는 적어도 부분적으로 정렬된다. 대안적으로, 개구부(32-1, 32-2, 및 32-3)는 완전히 정렬되고, 전극(26-1, 26-2, 및 26-3)의 대응하는 에지는, 서로 수직으로 정렬된다.
일부 실시예에 따르면, AlScN 층(24-3) 및 전극(26-3)은 에피택셜 성장되고, 하부의 AlScN 층(24-1 및 24-2) 및 전극(26-1 및 26-2)과 동일하거나 유사한 격자 상수를 가질 수 있다. 점선(30-2)은 AlScN 층(24-3)이 하부의 AlScN 층(24-2)과 결합하는 위치를 표시하기 위해 도시되어 있다. AlScN 층(24-2 및 24-3)의 에피택시로 인해, AlScN 층들(24-2 및 24-3) 사이의 결합 라인(32)은 구별 가능한 계면으로서 구별될 수도 있거나, 구별되지 않을 수도 있다.
도 6은 일부 실시예에 따른 압전층(24-4)(AlScN 층이라고도 함)의 형성을 예시한다. 각각의 프로세스는 도 21에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(222)로서 예시된다. AlScN 층(24-4)의 재료, 형성 프로세스 및 두께는 하부의 AlScN 층(26-1, 26-2, 및 26-3)의 동일한 그룹의 후보 재료, 형성 프로세스 및 두께로부터 선택될 수 있다. AlScN 층(24-4)은 전극(26-3)을 완전히 덮는 블랭킷 층으로서 형성된다. 평탄화 프로세스는 AlScN 층(24-4)의 상부 표면을 평탄화하기 위해 수행될 수 있다(또는 수행되지 않을 수 있다).
일부 실시예에 따르면, AlScN 층(24-4)은 에피택셜 성장되고, 하부의 AlScN 층(24-3)과 동일하거나 유사한 격자 상수를 가질 수 있다. 따라서, 점선(30-3)은 AlScN 층(24-4)이 하부의 AlScN 층(24-3)과 결합하는 위치를 표시하기 위해 도시된다. AlScN 층(24-3 및 24-4)의 에피택시로 인해, AlScN 층들(24-3 및 24-4) 사이의 계면은 구별될 수도 있고 구별되지 않을 수도 있다.
일부 실시예에 따르면, AlScN 층(24-1, 24-2, 24-3, 및 24-4)은 AlScN, AlN 등과 같은 동일한 재료로 형성된다. 또한, AlScN 층(24-1, 24-2, 24-3, 및 24-4)의 조성(원소 및 그 원소의 대응하는 원자 백분율)은 서로 동일할 수 있다(그 중 일부는 서로 다를 수 있음). 따라서, 에피택시 프로세스 및 격자 구조로 인해, AlScN 층(24-1, 24-2, 24-3, 및 24-4)은 서로 구별되는 계면없이 균일한 조성을 갖는 균일한 층을 집합적으로 형성할 수 있다. 설명부 전반에 걸쳐, AlScN 층(24-1, 24-2, 24-3, 및 24-4)은 개별적으로 그리고 집합적으로 AlScN 층(24)으로 지칭된다. 전극(26-1, 26-2, 및 26-3)은 또한, 개별적으로 그리고 집합적으로 전극(26)으로 지칭된다.
도 6은 AlScN 층(24-4) 위의 희생층(36-1)의 형성을 추가로 예시하며, 희생 층(36)은 후속 프로세스에서 콘택 플러그의 형성을 돕기 위해 형성된다. 각각의 프로세스는 도 21에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(224)로서 예시된다. 일부 실시예에 따르면, 희생층(36-1)은 AlScN 층의 에칭에 비해 에칭 선택도가 높은 물질로 형성되어, 후속 공정에서, 희생층(36-1)이 AlScN 층(24-4)을 손상시키지 않고 선택적으로 제거될 수 있다. 일부 실시예에 따르면, 희생층(36-1)은 실리콘 산화물, 실리콘 탄화물, 실리콘 산탄화물 등을 포함한다.
도 7을 참조하면, 콘택 개구부(38-1, 38-2, 38-3)가 형성된다. 각각의 프로세스는 도 21에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(226)로서 예시된다. 일부 실시예에 따르면, 콘택 개구부(38-1, 38-2, 38-3)를 형성하는 것은, 예를 들어, 이방성 에칭 프로세스를 통해 희생 층(36) 및 AlScN 층(24-2, 24-3, 및 24-4)을 에칭하는 것을 포함할 수 있다. 에칭은 에칭 정지층으로서 기능하는 전극(26-1, 26-2, 및 26-3)에 의해 정지된다. 일부 실시예에 따르면, AlScN 층(24)은 H3PO4를 사용하여 에칭되며, 여기서 습식 에칭 프로세스가 사용된다. 스루 홀(42)(도 9)을 형성하기 위한 에칭과 유사하게, 습식 에칭은 또한 측면 에칭을 야기하지 않고 개구부(38-1, 38-2, 38-3)에 대한 직선 에지 및 경사 에지를 형성할 수 있다. 다른 실시예에 따르면, AlScN 층(24)도 건식 에칭 프로세스를 통해 에칭될 수 있다.
도 8은 콘택 플러그(40-1, 40-2, 및 40-3)의 형성을 예시하며, 콘택 플러그는 각각 전극(26-1, 26-2, 및 26-3)과 접촉하도록 콘택 개구부(38-1, 38-2, 및 38-3) 내로 각각 연장된다. 각각의 프로세스는 도 21에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(228)로서 예시된다. 일부 실시예들에 따르면, 콘택 플러그(40-1, 40-2, 및 40-3)는 금속층으로 형성되며, 상기 금속층은 알루미늄 구리(AlCu), 알루미늄, 니켈, 팔라듐, 이들의 합금 및/또는 이들의 조합으로 형성될 수 있다. 형성 프로세스는 컨포멀 퇴적 프로세스에 이어지는 패터닝 프로세스를 포함할 수 있다. 패터닝 프로세스는 에칭 마스크를 형성하여 패턴을 정의한 후 컨포멀 메탈층을 에칭함으로써 수행될 수 있다.
일부 실시예들에 따르면, 콘택 플러그들(40-1, 40-2, 및 40-3)의 각각을 둘러싸며 AlScN 층(24-2, 24-3, 및 24-4)으로부터 콘택 플러그들(40-1, 40-2, 및 40-3)을 물리적으로 그리고 전기적으로 절연시키도록 절연 유전체층(도시되지 않음)이 형성된다. 절연 유전체층은 유전체층으로 형성된다. 절연 유전체층(형성 시)은 콘택 플러그(40-1, 40-2, 40-3)가 AlScN 층(24)에 직접 전기적으로 연결되는 것을 방지할 수 있다. 대안적인 실시예에 따르면, 절연 유전체층이 형성되지 않는다.
다음으로, 도 9를 참조하면, 콘택 플러그(40-1, 40-2, 40-3)를 덮도록 희생층(36-2)을 퇴적한다. 일부 실시예에 따르면, 희생층(36-2)은 희생층(36-1)과 동일한 재료로 형성된다. 예를 들어, 희생층(36-1, 36-2) 모두는 실리콘 산화물로 형성되거나 이를 포함할 수 있다. 설명서 전반에 걸쳐, 희생층(36-1, 36-2)은 집합적으로 그리고 개별적으로 희생층(36)으로 지칭될 수 있다.
도 9는 희생층(36) 및 AlScN 층(24)을 관통하는 스루 홀(42)의 형성을 추가로 예시한다. 스루 홀(42)은 결과적인 마이크로폰이 음파를 받을 때 공기 흐름을 통과할 수 있게 하기 때문에 어쿠스틱 홀(42)으로도 지칭된다. 각각의 프로세스는 도 21에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(230)로서 예시된다. 에칭은 에칭 프로세스를 위한 에칭 정지층으로서 작용하는 층(22) 상에서 정지될 수 있다.
일부 실시예에 따르면, 에칭 프로세스를 수행하기 위해, 에칭 마스크(44)가 형성되고, 상기 에칭 마스크(44)는, 포토레지스트를 포함할 수 있고 단일층 에칭 마스크, 이중층 에칭 마스크, 삼중층 에칭 마스크 등일 수 있다. 다음으로, AlScN 층(24-4)이 노출되도록, 희생층(36)이 에칭된다. 에칭은 이방성일 수 있는 건식 에칭 프로세스를 통해 수행될 수 있다. 에칭 가스는 NF3와 NH3의 혼합물, HF와 NH3의 혼합물 등을 포함할 수 있다.
다음으로, AlScN 층(24)을 에칭하기 위해 에칭 프로세스(46)가 수행되어, 어쿠스틱 홀(42)이 형성된다. 일부 실시예들에 따르면, 에칭 프로세스(46)는 습식 에칭 프로세스를 통해 수행되는 반면에 등방성 건식 식각 공정도 수행될 수 있다.
일부 실시예에 따르면, 에칭 프로세스(46)는 물에 용해된 인산(H3PO4) 용액을 사용하여 수행될 수 있다. 일부 실시예들에 따르면, 에칭 화학물질은 약 60% 내지 약 95%의 H3PO4를 포함할 수 있다. 에칭 용액의 온도는 약 100℃ 보다 높아 지도록 상승된다. 그렇지 않으면, H3PO4 및 H2O의 공비 혼합물 효과가 감소하고, 에칭 화학물질이 AlScN을 에칭하지 못할 수 있다. 일부 실시예들에 따르면, 에칭 용액의 온도는 약 100℃ 내지 약 150℃의 범위 내에 있다. 에칭에 있어서, Al3+, Ac3+, OH-, 및 NH4+ 이온이 생성되는데. 이들은 모두 에칭 용액에 용해되어, 에칭 용액과 함께 제거될 수 있다.
도 17을 참조하면, AlScN 층(24)은 Al-N 결합(bond) 및 Sc-N 결합일 수 있는 포인트(point) 결함 부위를 갖는다. H3PO4 용액은 포인트 결함 부위와 반응하여 Al-N 결합 및 Sc-N 결합을 끊고, 이는 AlScN 층(24)의 에칭을 초래한다. 예를 들어, 점선(43)을 따라 예시된 결합 Al-N 및 Sc-N은 끊어지고, 결과적인 어쿠스틱 홀(42)에 대향하는 AlScN 층(24)(도 19)의 측벽은 직선이고 매끄럽다. 결과적인 AlScN 층(24)의 측벽은 약 57도 내지 약 63도의 범위의 경사각 α(도 17에 도시됨, 도 9에도 도시됨)를 갖는다. 경사각 α는 또한 일부 실시예에 따라 약 58.9도와 동일할 수 있다.
AlScN 층(24)의 격자 구조로 인해, 포인트 결함 부위는 반복되는 패턴으로 규칙적으로 배열된다. 따라서, 도 9 및 도 19에 도시된 바와 같이, 결과적인 어쿠스틱 홀(42)에 대향하는 AlScN 층(24)의 경사진 측벽(42SW)은 직선이고 매끄럽다. 패터닝된 에칭 마스크(44)의 개구부 크기는, 전극(26-1, 26-2, 및 26-3) 중 어느 것도 어쿠스틱 홀(42)에 노출되지 않도록 선택된다. 또한, 경사각 α를 알고 고정한 상태에서, 에칭 마스크(44)의 상부 폭(W1)(도 9 참조)[이는 어쿠스틱 홀(42)의 상부 폭이기도 함)은, 어쿠스틱 홀(42)의 하부 폭(W2)이 선택된 범위 내에 있도록 설계될 수 있다. 하부 폭(W2)이 작기 때문에, 어쿠스틱 홀(42)을 통한 공기 누설이 최소화되고, 신호 손실도 최소화된다. 일부 실시예에 따르면, 하부 폭(W2)은 약 1,000 Å 내지 약 10,000 Å의 범위 내에 있을 수 있다. 따라서, 포인트 결함 부위를 따라 에칭하기 위해 에칭 프로세스를 채택함으로써, 에칭 마스크(44)의 상부 폭(W1)이 너무 작을 필요는 없지만, 작은 하부 폭(W2)이 여전히 생성될 수 있다. 에칭 프로세스가 더 용이해진다. 예를 들어, 어쿠스틱 홀(42)의 상부 부분은 더 클 수 있고, 에칭 화학물질이 어쿠스틱 홀(42)에 더 쉽게 들어가 에칭을 더 효율적으로 만든다.
전술한 AlScN 층(24)의 에칭에서, 습식 에칭을 통해 에칭을 수행하며, 격자 구조와 포인티드 결함 부위를 활용하여 이방성 에칭 효과가 생성된다. 대안적인 실시예에 따르면, AlScN 층(24)은 건식 에칭을 통한 이방성 에칭 프로세스에서 에칭되고, 이방성 효과를 생성하기 위해 바이어스 전력 및 바이어스 전압이 인가된다. 상응하게, AlScN 층(24)의 측벽은 습식 에칭이 사용되는 경우보다 더 수직적일 수 있다.
도 9를 더 참조하면, 어쿠스틱 홀(42)은 전극(26-1, 26-2, 및 26-3)의 가장 가까운 에지로부터 간격(S1, S2, 및 S3)만큼 이격되어 있다. 간격(S1, S2, S3)은 너무 크면 안 되며, 그렇지 않으면, 전극(26-1, 26-2, 및 26-3)의 크기가 크게 줄어들어 디바이스 성능이 저하된다. 간격( S1, S2, 및 S3)은 너무 작을 수도 없다. 그렇지 않으면, 프로세스 편차가 발생할 때, 전극(26-1, 26-2, 및 26-3)이 어쿠스틱 홀(42)에 노출될 수 있다. 일부 실시예에 따르면, 간격(S1, S2, 및 S3)은 약 16,600 Å보다 작으며, 약 3,300 Å 내지 약 16,600 Å의 범위 내에 있을 수 있다.
일부 실시예에 따르면, 어쿠스틱 홀(42)과 대향하는 전극(26-1, 26-2, 및 26-3)의 에지는 수직으로 정렬된다. 대안적인 실시예에 따르면, 전극(26-2)의 에지는 위에 있는 전극(26-3)보다 스루 홀(42)의 수직 중간선(42C)을 향해 더 연장되고, 및/또는 전극(26-1)의 에지는 위에 있는 전극(26-2)보다 스루 홀(42)의 수직 중간선(42C)을 향해 더 연장된다. 달리 말하면, 개구부[32-1(도 3 참조), 32-2(도 4 참조), 및 32-3(도 5, 또한 도 20도 참조)는 점점 더 커질 수 있다.
도 20은 예시적인 어쿠스틱 홀(42)의 평면도를 예시한다. 일부 실시예에 따르면, 어쿠스틱 홀(42)은 "X" 형상을 갖는 반면에 다른 형상이 채택될 수 있다. 어쿠스틱 홀(42)과 전극(26-1, 26-2, 및 26-3)의 가장 가까운 에지 사이의 간격(S1, S2, 및 S3)이 표시되어 있다. 어쿠스틱 홀(42)의 상이한 부분으로부터 전극(26-1, 26-2, 및 26-3)의 대응하는 가장 가까운 에지까지의 간격(S1, S2, 및 S3)은, 균일할 수 있다. 측벽(26SW)은 전극(26-1, 26-2, 및 26-3)의 측벽을 나타내며, 전극(26-1, 26-2, 및 26-3)의 각각의 측벽은, 어쿠스틱 홀(42)을 둘러싸는 전체 링을 형성한다.
도 10을 참조하면, 후면 연삭 프로세스가 지지 기판(20) 상에서 수행된다. 각각의 프로세스는 도 21에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(232)로서 예시된다. 예를 들어, 지지 기판(20)의 두께(T6)는 약 200 ㎛ 내지 약 500 ㎛의 범위로 감소될 수 있다. 다음으로, 도 11에 도시된 바와 같이, 지지 기판(20)을 에칭하여 캐비티(52)을 형성한다. 에칭은 습식 에칭 공정 또는 건식 에칭 공정을 통해 수행될 수 있으며, 에칭 프로세스는 이방성 또는 등방성 에칭일 수 있다. 지지 기판(20)의 에칭은 에칭 정지층으로서 층(22)을 사용하여 수행될 수 있다. 일부 실시예들에 따르면, 에칭은 에칭 화학물질로서 KOH를 사용하여 수행될 수 있다.
그 후, 층(22)의 노출된 부분을 제거하여 층(22)을 통해 캐비티(52)를 연장시킨다. 결과적인 구조는 도 12에 도시되어 있다. 일부 실시예들에 따르면, 에칭 프로세스는 HF 증기를 에칭 가스로 사용하여 수행될 수 있다. 따라서, 어쿠스틱 홀(42)은 캐비티(52)에 노출되어 이와 결합된다. 따라서, MEMS 디바이스(54)가 형성된다. 각각의 프로세스는 도 21에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(234)로서 예시된다. 일부 실시예에 따르면, MEMS 디바이스(54)는 마이크로폰으로서 사용될 수 있다. 그 후, 희생층(36)(도 11 참조)이 제거되어 콘택 플러그(40-1, 40-2, 및 40-3)가 드러난다.
도 13은 일부 실시예에 따라 MEMS 디바이스(54)를 패키지 구성요소(56)에 부착하는 것을 도시한다. 각각의 프로세스는 도 21에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(236)로서 예시된다. 패키지 컴포넌트(56)는 인쇄 회로 기판, 패키지, 패키지 기판 등을 포함할 수 있다. 일부 실시예에 따르면, MEMS 디바이스(54)는 접착 필름(미도시)을 통해 패키지 컴포넌트(56)에 부착된다. 또한, 디바이스 다이(58)는 예를 들어 다이 부착 필름(미도시)을 통해 패키지 컴포넌트(56)에 부착될 수도 있다. 디바이스 다이(58)는 MEMS 디바이스(54)로부터 신호를 수신하고 처리하기 위한 회로를 포함할 수 있다. 패키지 컴포넌트(56)는 어쿠스틱 홀(42) 및 캐비티(52)에 결합되고 이들과 수직으로 정렬되는 스루 홀(57)을 포함한다.
도 14는 MEMS 디바이스(54)를 디바이스 다이(58)에 연결하기 위한 전기적 연결부(60)의 형성을 예시한다. 각각의 프로세스는 도 21에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(238)로서 예시된다. 전기적 연결부(60)는 납땜, 와이어 본딩 등을 통해 형성될 수 있다. 따라서, 전기적 연결부(60)는 본드 와이어, 솔더 영역, 본드 볼 등을 포함할 수 있다.
도 15는 MEMS 디바이스(54) 및 전기적 연결부(60)를 덮고 보호하기 위한 리드(lid)(62)의 부착을 예시한다. 각각의 프로세스는 도 21에 도시된 바와 같이 프로세스 흐름(200)에서 프로세스(240)로서 예시된다.
MEMS 디바이스(54)에서, 전극(26) 및 AlScN 층(24)은 함께 압전 멤브레인(64)을 형성한다. 전극(26-1, 26-2, 및 26-3)은 각각 하부 전극, 중간 전극, 및 상부 전극으로서 작용 한다. 중간 전극(26-2)은 전기적으로 접지될 수 있다. MEMS 디바이스(54)의 동작 동안에, 힘(예를 들어, 입사 음파(66)로부터의 압력)이 압전 멤브레인(64)에 인가될 수 있다. 이 힘은 압전층(AlScN 층)(24)에 의해 전압이 생성되게 한다. 전압은 콘택 플러그(40-1, 40-2, 및 40-3)에 의해 픽업되고, 디바이스 다이(58)의 회로로 전달된다. 디바이스 다이(58)는 전압을 디지털 신호로 변환할 수 있는 디지털 신호 프로세서를 포함할 수 있다.
어쿠스틱 홀(42)을 형성하기 위해 AlScN 층(24)을 에칭하기 전에 전극(26-1, 26-2, 및 26-3)을 미리 패터닝함으로써, 전극(26-1, 26-2, 및 26-3)이 어쿠스틱 홀(42)을 통해 노출되지 않을 것임을 인식할 수 있다. 도 18은 전극(26-1, 26-2, 및 26-3)이 노출되면 어떻게 되는지를 보여주는 예를 도시한다. 예를 들어, AlScN 층(24)을 에칭하는 동일한 프로세스로 전극(26-1, 26-2, 및 26-3)을 패터닝하면, AlScN 층(24)과 전극(26-1, 26-2, 및 26-3)의 에칭 레이트의 차이로 인해, 어쿠스틱 홀(42)의 측벽은 도 18에 도시된 바와 같이 매끄럽지 않을 것이다. 음파(66)가 어쿠스틱 홀(42)을 통과할 때, 난류가 발생하여, 신호 잡음 및 신호 손실이 발생한다. 또한, AlScN 층(24)과 전극(26-1, 26-2, 및 26-3)의 에칭 레이트의 차이로 인해, 에칭 프로세스를 제어하기가 어렵고, 어쿠스틱 홀(42)의 폭을 제어하기가 어렵다.
비교하자면, 도 19에 도시된 바와 같이, 전극(26-1, 26-2, 및 26-3)이 미리 패터닝되어 있기 때문에, 어쿠스틱 홀(42)의 형성에 있어서, 균일한 AlScN 층(24)의 에칭을 제어하기가 용이해지고, 어쿠스틱 홀(42)의 측벽(42SW)은 직선이고 매끄럽다. 따라서, 음파(66)에 의해 야기되는 난류 흐름 및 신호 잡음이 제거되거나 감소된다.
본 개시내용의 실시예는 몇 가지 유리한 피처를 갖는다. 전극이 압전층의 에칭을 방해하지 않도록 전극을 미리 패터닝함으로써, 어쿠스틱 홀은 매끄러운 측벽을 가지고, 신호 잡음과 신호 손실이 적다. 또한, 습식 에칭을 통해 압전층을 에칭하고 고정된 경사각을 가진 경사진 측벽을 생성할 수 있어, 어쿠스틱 홀의 크기가 감소되고 공기 누설 및 신호 손실이 더욱 감소된다.
본 개시내용의 일부 실시예에 따르면, 방법은, 멤브레인(membrane)을 형성하는 단계 - 상기 멤브레인을 형성하는 단계는, 제1 압전층(piezoelectrical layer)을 퇴적(deposit)하는 단계와, 상기 제1 압전층 위에 제1 전극층을 퇴적하는 단계와, 제1 전극을 형성하도록 상기 제1 전극층을 패터닝하는 단계와, 상기 제1 전극 위에 제2 압전층을 퇴적하는 단계와, 상기 제2 압전층 위에 제2 전극층을 퇴적하는 단계와, 제2 전극을 형성하도록 상기 제2 전극층을 패터닝하는 단계와, 상기 제2 전극 위에 제3 압전층을 퇴적하는 단계를 포함함 -; 스루 홀을 형성하도록 상기 제3 압전층, 상기 제2 압전층, 및 상기 제1 압전층을 에칭하는 단계 - 상기 스루 홀은 상기 제1 전극 및 상기 제2 전극으로부터 측방향으로 이격되어 있음 -; 및 상기 제1 전극 및 상기 제2 전극에 각각 전기적으로 연결되는 제1 콘택 플러그 및 제2 콘택 플러그를 형성하는 단계를 포함한다.
일 실시예에서, 상기 제3 압전층, 상기 제2 압전층, 및 상기 제1 압전층은 습식 에칭 프로세스를 통해 에칭된다. 일 실시예에서, 상기 습식 에칭 프로세스는 인산 용액을 사용하여 수행된다. 일 실시예에서, 상기 습식 에칭 프로세스는 상기 스루 홀로 하여금 직선이고 경사진 측벽을 갖도록 수행된다. 일 실시예에서, 상기 제1 압전층, 상기 제2 압전층, 및 상기 제3 압전층은 단결정 구조를 가진다. 일 실시예에서, 상기 제1 전극층 및 상기 제2 압전층은 에피택시를 통해 퇴적된다.
일 실시예에서, 방법은, 제3 압전층 위에 제3 전극층을 퇴적하는 단계; 제3 전극을 형성하도록 상기 제3 전극층을 패터닝하는 단계; 및 상기 제3 전극에 전기적으로 연결되는 제3 콘택 플러그를 형성하는 단계를 더 포함하며, 상기 제2 전극은 전기적으로 접지된다. 일 실시예에서, 상기 방법은 상기 멤브레인을 패키지 컴포넌트에 부착하는 단계를 더 포함하며, 상기 패키지 컴포넌트는 추가의 스루 홀을 포함하고, 상기 추가의 스루 홀은 상기 스루 홀과 정렬된다.
본 개시내용의 일부 실시예에 따르면, 구조체는, 멤브레인 - 상기 멤브레인은, 제1 압전층과, 상기 제1 압전층 위의 제1 전극과, 상기 제1 전극 위의 제2 압전층과, 상기 제2 압전층 위의 제2 전극과, 상기 제2 전극 위의 제3 압전층을 포함함 -; 및 상기 제1 압전층, 상기 제2 압전층, 및 상기 제3 압전층을 관통하는 스루 홀을 포함하며, 상기 스루 홀은 상기 제1 전극 및 상기 제2 전극으로부터 측방향으로 이격되어 있다. 일 실시예에서, 상기 제1 전극 및 상기 제2 전극의 각각은 완전한(fully) 링을 형성하는 에지를 포함하고, 상기 완전한 링의 모든 부분은 상기 스루 홀의 각각의 가장 가까운 부분으로부터 이격된다. 일 실시예에서, 상기 에지는 내부의 X-형상 영역을 둘러싼다.
일 실시예에서, 상기 제1 압전층, 상기 제2 압전층, 및 상기 제3 압전층은, 이들 사이에 구별 가능한 계면없이 연속적인 층을 형성하도록 연속적으로 함께 결합된다. 일 실시예에서, 상기 제1 압전층, 제2 압전층, 및 제3 압전층은 결정질 구조를 가진다. 일 실시예에서, 상기 결정질 구조는 단결정 구조이다. 일 실시예에서, 상기 스루 홀은 상기 스루 홀의 상부에서 하부까지 연장되는 직선 에지를 가진다. 일 실시예에서, 상기 직선 에지는 상기 멤브레인의 주요 하부 표면과 경사각을 형성하고, 상기 경사각은 약 57도 내지 약 63도의 범위 내에 있다.
본 개시내용의 일부 실시예에 따르면, 구조체는, 멤브레인 - 상기 멤브레인은, 압전층과, 상기 압전층 내에 매립된 제1 전극과, 상기 압전층 내에 매립된 제2 전극 - 상기 제2 전극은 상기 제1 전극 위에 위치함 - 과, 상기 압전층 내에 매립된 제3 전극 - 상기 제3 전극은 상기 제2 전극 위에 위치함 - 을 포함함 -; 및 상기 압전층을 관통하는 스루 홀을 포함하고, 상기 제1 전극, 상기 제2 전극, 및 상기 제3 전극은 상기 스루 홀과 대향하는(facing) 에지를 포함하고, 상기 에지는 상기 압전층과 접촉한다. 일 실시예에서, 상기 압전층은 단결정 구조를 가진다. 일 실시예에서, 상기 스루 홀은 상기 압전층의 상부 표면에서 하부 표면까지 연장되는 직선 에지를 갖고, 상기 직선 에지는 상기 멤브레인의 주요 하부 표면과 경사각을 형성하고, 상기 경사각은 약 57도 내지 약 63도의 범위 내에 있다. 일 실시예에서, 상기 압전층은 AlScN을 포함한다.
전술한 내용은 당업자가 본 개시내용의 양태를 더 잘 이해할 수 있도록 여러 실시예의 특징을 개략적으로 설명한다. 당업자는 동일한 목적을 수행하고/하거나 본 명세서에 도입된 실시예의 동일한 이점을 달성하기 위한 다른 프로세스 및 구조체를 설계 또는 수정하기 위한 기초로서 본 개시내용을 쉽게 사용할 수 있다는 것을 이해해야 한다. 당업자는 또한 그러한 균등한 구성이 본 개시내용의 사상 및 범위를 벗어나지 않고, 그리고 본 개시내용의 사상 및 범위를 벗어나지 않으면서 본 명세서에서 다양한 변화, 대체, 및 변경을 행할 수 있다는 것을 인식해야 한다.
<부 기>
1.방법에 있어서,
멤브레인(membrane)을 형성하는 단계 - 상기 멤브레인을 형성하는 단계는,
제1 압전층(piezoelectrical layer)을 퇴적(deposit)하는 단계와,
상기 제1 압전층 위에 제1 전극층을 퇴적하는 단계와,
제1 전극을 형성하도록 상기 제1 전극층을 패터닝하는 단계와,
상기 제1 전극 위에 제2 압전층을 퇴적하는 단계와,
상기 제2 압전층 위에 제2 전극층을 퇴적하는 단계와,
제2 전극을 형성하도록 상기 제2 전극층을 패터닝하는 단계와,
상기 제2 전극 위에 제3 압전층을 퇴적하는 단계를 포함함 -;
스루 홀을 형성하도록 상기 제3 압전층, 상기 제2 압전층, 및 상기 제1 압전층을 에칭하는 단계 - 상기 스루 홀은 상기 제1 전극 및 상기 제2 전극으로부터 측방향으로 이격되어 있음 -; 및
상기 제1 전극 및 상기 제2 전극에 각각 전기적으로 연결되는 제1 콘택 플러그 및 제2 콘택 플러그를 형성하는 단계를 포함하는 방법.
2. 제1항에 있어서, 상기 제3 압전층, 상기 제2 압전층, 및 상기 제1 압전층은 습식 에칭 프로세스를 통해 에칭되는 것인 방법.
3. 제2항에 있어서, 상기 습식 에칭 프로세스는 인산 용액을 사용하여 수행되는 것인 방법.
4. 제2항에 있어서, 상기 습식 에칭 프로세스는 상기 스루 홀로 하여금 직선이고 경사진 측벽을 갖도록 수행되는 것인 방법.
5. 제1항에 있어서, 상기 제1 압전층, 상기 제2 압전층, 및 상기 제3 압전층은 단결정 구조를 가지는 것인 방법.
6. 제1항에 있어서, 상기 제1 전극층 및 상기 제2 압전층은 에피택시를 통해 퇴적되는 것인 방법.
7. 제1항에 있어서,
상기 제3 압전층 위에 제3 전극층을 퇴적하는 단계;
제3 전극을 형성하도록 상기 제3 전극층을 패터닝하는 단계; 및
상기 제3 전극에 전기적으로 연결되는 제3 콘택 플러그를 형성하는 단계
를 더 포함하며,
상기 제2 전극은 전기적으로 접지되는 것인 방법.
8. 제1항에 있어서, 상기 멤브레인을 패키지 컴포넌트에 부착하는 단계를 더 포함하고, 상기 패키지 컴포넌트는 추가의 스루 홀을 포함하고, 상기 추가의 스루 홀은 상기 스루 홀과 정렬되는 것인 방법.
9. 구조체에 있어서,
멤브레인 - 상기 멤브레인은,
제1 압전층과,
상기 제1 압전층 위의 제1 전극과,
상기 제1 전극 위의 제2 압전층과,
상기 제2 압전층 위의 제2 전극과,
상기 제2 전극 위의 제3 압전층을 포함함 -; 및
상기 제1 압전층, 상기 제2 압전층, 및 상기 제3 압전층을 관통하는 스루 홀
을 포함하며,
상기 스루 홀은 상기 제1 전극 및 상기 제2 전극으로부터 측방향으로 이격되어 있는 것인 구조체.
10. 제9항에 있어서, 상기 제1 전극 및 상기 제2 전극의 각각은 완전한(fully) 링을 형성하는 에지를 포함하고, 상기 완전한 링의 모든 부분은 상기 스루 홀의 각각의 가장 가까운 부분으로부터 이격되는 구조체.
11. 제10항에 있어서, 상기 에지는 내부의 X-형상 영역을 둘러싸는 것인 구조체.
12. 제9항에 있어서, 상기 제1 압전층, 상기 제2 압전층, 및 상기 제3 압전층은, 이들 사이에 구별 가능한 계면없이 연속적인 층을 형성하도록 연속적으로 함께 결합되는 것인 구조체.
13.제9항에 있어서, 상기 제1 압전층, 제2 압전층, 및 제3 압전층은 결정질 구조를 갖는 것인 구조체.
14. 제13항에 있어서, 상기 결정질 구조는 단결정 구조인 것인 구조체.
15. 제9항에 있어서, 상기 스루 홀은 상기 스루 홀의 상부에서 하부까지 연장되는 직선 에지를 갖는 것인 구조체.
16. 제15항에 있어서, 상기 직선 에지는 상기 멤브레인의 주요 하부 표면과 경사각을 형성하고, 상기 경사각은 약 57도 내지 약 63도의 범위 내에 있는 것은 구조체.
17. 구조체에 있어서,
멤브레인 - 상기 멤브레인은,
압전층과,
상기 압전층 내에 매립된 제1 전극과,
상기 압전층 내에 매립된 제2 전극 - 상기 제2 전극은 상기 제1 전극 위에 위치함 - 과,
상기 압전층 내에 매립된 제3 전극 - 상기 제3 전극은 상기 제2 전극 위에 위치함 - 을 포함함 -; 및
상기 압전층을 관통하는 스루 홀
을 포함하고,
상기 제1 전극, 상기 제2 전극, 및 상기 제3 전극은 상기 스루 홀과 대향하는(facing) 에지를 포함하고, 상기 에지는 상기 압전층과 접촉하는 것인 구조체.
18. 제17항에 있어서, 상기 압전층은 단결정 구조를 갖는 것인 구조체.
19. 제17항에 있어서, 상기 스루 홀은 상기 압전층의 상부 표면에서 하부 표면까지 연장되는 직선 에지를 갖고, 상기 직선 에지는 상기 멤브레인의 주요 하부 표면과 경사각을 형성하고, 상기 경사각은 약 57도 내지 약 63도의 범위 내에 있는 것인 구조체.
20. 제17항에 있어서, 상기 압전층은 AlScN을 포함하는 것인 구조체.

Claims (10)

  1. 방법에 있어서,
    멤브레인(membrane)을 형성하는 단계 - 상기 멤브레인을 형성하는 단계는,
    제1 압전층(piezoelectrical layer)을 퇴적(deposit)하는 단계와,
    상기 제1 압전층 위에 제1 전극층을 퇴적하는 단계와,
    제1 전극을 형성하도록 상기 제1 전극층을 패터닝하는 단계와,
    상기 제1 전극 위에 제2 압전층을 퇴적하는 단계와,
    상기 제2 압전층 위에 제2 전극층을 퇴적하는 단계와,
    제2 전극을 형성하도록 상기 제2 전극층을 패터닝하는 단계와,
    상기 제2 전극 위에 제3 압전층을 퇴적하는 단계를 포함함 -;
    스루 홀을 형성하도록 상기 제3 압전층, 상기 제2 압전층, 및 상기 제1 압전층을 에칭하는 단계 - 상기 스루 홀은 상기 제1 전극 및 상기 제2 전극으로부터 측방향으로 이격되어 있음 -; 및
    상기 제1 전극 및 상기 제2 전극에 각각 전기적으로 연결되는 제1 콘택 플러그 및 제2 콘택 플러그를 형성하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 제3 압전층, 상기 제2 압전층, 및 상기 제1 압전층은 습식 에칭 프로세스를 통해 에칭되는 것인 방법.
  3. 제2항에 있어서, 상기 습식 에칭 프로세스는 인산 용액을 사용하여 수행되는 것인 방법.
  4. 제2항에 있어서, 상기 습식 에칭 프로세스는 상기 스루 홀로 하여금 직선이고 경사진 측벽을 갖도록 수행되는 것인 방법.
  5. 제1항에 있어서, 상기 제1 압전층, 상기 제2 압전층, 및 상기 제3 압전층은 단결정 구조를 가지는 것인 방법.
  6. 제1항에 있어서, 상기 제1 전극층 및 상기 제2 압전층은 에피택시를 통해 퇴적되는 것인 방법.
  7. 제1항에 있어서,
    상기 제3 압전층 위에 제3 전극층을 퇴적하는 단계;
    제3 전극을 형성하도록 상기 제3 전극층을 패터닝하는 단계; 및
    상기 제3 전극에 전기적으로 연결되는 제3 콘택 플러그를 형성하는 단계
    를 더 포함하며,
    상기 제2 전극은 전기적으로 접지되는 것인 방법.
  8. 제1항에 있어서, 상기 멤브레인을 패키지 컴포넌트에 부착하는 단계를 더 포함하고, 상기 패키지 컴포넌트는 추가의 스루 홀을 포함하고, 상기 추가의 스루 홀은 상기 스루 홀과 정렬되는 것인 방법.
  9. 구조체에 있어서,
    멤브레인 - 상기 멤브레인은,
    제1 압전층과,
    상기 제1 압전층 위의 제1 전극과,
    상기 제1 전극 위의 제2 압전층과,
    상기 제2 압전층 위의 제2 전극과,
    상기 제2 전극 위의 제3 압전층을 포함함 -; 및
    상기 제1 압전층, 상기 제2 압전층, 및 상기 제3 압전층을 관통하는 스루 홀
    을 포함하며,
    상기 스루 홀은 상기 제1 전극 및 상기 제2 전극으로부터 측방향으로 이격되어 있는 것인 구조체.
  10. 구조체에 있어서,
    멤브레인 - 상기 멤브레인은,
    압전층과,
    상기 압전층 내에 매립된 제1 전극과,
    상기 압전층 내에 매립된 제2 전극 - 상기 제2 전극은 상기 제1 전극 위에 위치함 - 과,
    상기 압전층 내에 매립된 제3 전극 - 상기 제3 전극은 상기 제2 전극 위에 위치함 - 을 포함함 -; 및
    상기 압전층을 관통하는 스루 홀
    을 포함하고,
    상기 제1 전극, 상기 제2 전극, 및 상기 제3 전극은 상기 스루 홀과 대향하는(facing) 에지를 포함하고, 상기 에지는 상기 압전층과 접촉하는 것인 구조체.
KR1020230057066A 2022-05-03 2023-05-02 압전 mems 마이크로폰의 자체 정렬된 어쿠스틱 홀 형성 KR20230155363A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263364038P 2022-05-03 2022-05-03
US63/364,038 2022-05-03
US17/811,109 2022-07-07
US17/811,109 US20230357000A1 (en) 2022-05-03 2022-07-07 Self-Aligned Acoustic Hole Formation in Piezoelectrical MEMS Microphone

Publications (1)

Publication Number Publication Date
KR20230155363A true KR20230155363A (ko) 2023-11-10

Family

ID=88414505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230057066A KR20230155363A (ko) 2022-05-03 2023-05-02 압전 mems 마이크로폰의 자체 정렬된 어쿠스틱 홀 형성

Country Status (4)

Country Link
US (1) US20230357000A1 (ko)
KR (1) KR20230155363A (ko)
DE (1) DE102023105377A1 (ko)
TW (1) TWI832405B (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11557710B2 (en) * 2018-10-31 2023-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Fully-wet via patterning method in piezoelectric sensor
US11482663B2 (en) * 2019-06-28 2022-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectromechanical system with piezoelectric film and manufacturing method thereof

Also Published As

Publication number Publication date
TWI832405B (zh) 2024-02-11
US20230357000A1 (en) 2023-11-09
TW202345424A (zh) 2023-11-16
DE102023105377A1 (de) 2023-11-09

Similar Documents

Publication Publication Date Title
JP2564474B2 (ja) 深い導電性フィードスルーの形成方法，および該方法に従って形成されたフィードスルーを含む配線層
CN1236556C (zh) 薄膜体声波谐振器及其制造方法
US20120270378A1 (en) Method for Producing Silicon Semiconductor Wafers Comprising a Layer for Integrating III-V Semiconductor Components
US7514301B2 (en) Method for fabricating nanocoils
CN101742389B (zh) 集成电路结构
CN114900147B (zh) 体声波谐振器及其制造方法
TWI797693B (zh) 體聲波共振器及其形成方法
US20230299737A1 (en) Bulk acoustic wave resonator and fabrication method thereof
CN113964103A (zh) 半导体器件及其制备方法
KR20230155363A (ko) 압전 mems 마이크로폰의 자체 정렬된 어쿠스틱 홀 형성
CN116639645A (zh) 压电微机电***（mems）结构及其形成方法
US11969757B2 (en) Piezoelectric micromachined ultrasonic transducer
JPH06326064A (ja) 半導体装置及びその製造方法
US11689171B2 (en) Bulk acoustic wave resonator and fabrication method thereof
US9620373B1 (en) Methods for fabricating semiconductor or micromachined devices with metal structures and methods for forming self-aligned deep cavity metal structures
CN111029256B (zh) 氮化铝和碳化硅复合结构图形化方法以及复合结构
JP3428179B2 (ja) 半導体ダイヤフラム構造および半導体ダイヤフラム製造方法
US20230058681A1 (en) Printed devices in cavities
US20230055905A1 (en) N-polar rare-earth iii-nitride bulk acoustic wave resonator
US20220417632A1 (en) Mems microphone and method of manufacturing the same
US20230091476A1 (en) Bulk acoustic wave resonator with metal bonding layer
US11365117B2 (en) MEMS device and manufacturing method of the same
CN211980613U (zh) 一种mems 5g通讯射频天线
US20230172068A1 (en) SEMICONDUCTOR SUBSTRATES, FABRICATION METHODS THEREOF and MICRO-ELECTRO-MECHANICAL SYSTEM (MEMS) DEVICES
TW202203480A (zh) 壓電微機械超聲波換能器及其製作方法