JP3428179B2 - 半導体ダイヤフラム構造および半導体ダイヤフラム製造方法 - Google Patents
半導体ダイヤフラム構造および半導体ダイヤフラム製造方法Info
- Publication number
- JP3428179B2 JP3428179B2 JP27447694A JP27447694A JP3428179B2 JP 3428179 B2 JP3428179 B2 JP 3428179B2 JP 27447694 A JP27447694 A JP 27447694A JP 27447694 A JP27447694 A JP 27447694A JP 3428179 B2 JP3428179 B2 JP 3428179B2
- Authority
- JP
- Japan
- Prior art keywords
- diaphragm
- semiconductor
- layer
- pattern
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Pressure Sensors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、加速度センサや圧力セ
ンサ等で利用される半導体装置に形成される半導体ダイ
ヤフラム構造、およびその製造方法に関し、特に、異方
性エッチングで形成されるダイヤフラム構造に関する。
ンサ等で利用される半導体装置に形成される半導体ダイ
ヤフラム構造、およびその製造方法に関し、特に、異方
性エッチングで形成されるダイヤフラム構造に関する。
【０００２】
【従来の技術】従来、半導体チップの一部に薄膜状もし
くはビーム状態の薄い構造を設けて、その物理的特性を
利用する（例えば半導体圧力センサ等）製造技術が確立
されており、小型のセンサを実現する技術として役立っ
ている。この膜やビームのように、厚さに対して薄い部
分を有する構造がダイヤフラムで、圧力変化や振動エネ
ルギーを電気信号に変換するのに便利な構造である。半
導体チップでは、もともとチップの厚さが数百μm とい
うオーダーであり、その厚さのチップに、さらに薄いダ
イヤフラムを形成するために、結晶の性質や反応性ガス
を制御することで特定の方向へ選択的にエッチングを行
う異方性エッチングがよく用いられる。
くはビーム状態の薄い構造を設けて、その物理的特性を
利用する（例えば半導体圧力センサ等）製造技術が確立
されており、小型のセンサを実現する技術として役立っ
ている。この膜やビームのように、厚さに対して薄い部
分を有する構造がダイヤフラムで、圧力変化や振動エネ
ルギーを電気信号に変換するのに便利な構造である。半
導体チップでは、もともとチップの厚さが数百μm とい
うオーダーであり、その厚さのチップに、さらに薄いダ
イヤフラムを形成するために、結晶の性質や反応性ガス
を制御することで特定の方向へ選択的にエッチングを行
う異方性エッチングがよく用いられる。
【０００３】図２に、従来利用されているダイヤフラム
形成のエッチング技術を示す。それは半導体基板１４の
表面に必要とするダイヤフラムパターンにマスク１５を
パターン形成して（図２(a))、その開口部から異方性エ
ッチングして、基板の一部に薄いダイヤフラム１７、１
８を形成するものである。この場合ダイヤフラム１７と
１８の間の領域が重りとなる。また、例えば精密なダイ
ヤフラム膜厚を必要とする圧力センサのダイヤフラムの
形成方法については、特開昭60-158675 号公報で示され
るような技法が利用されている。
形成のエッチング技術を示す。それは半導体基板１４の
表面に必要とするダイヤフラムパターンにマスク１５を
パターン形成して（図２(a))、その開口部から異方性エ
ッチングして、基板の一部に薄いダイヤフラム１７、１
８を形成するものである。この場合ダイヤフラム１７と
１８の間の領域が重りとなる。また、例えば精密なダイ
ヤフラム膜厚を必要とする圧力センサのダイヤフラムの
形成方法については、特開昭60-158675 号公報で示され
るような技法が利用されている。
【０００４】異方性エッチングでは、Siの面方位によ
り、エッチングされる領域がマスクの開口部分そのまま
垂直に穿たれるのではなく、底になるにつれて周辺部分
がテーパ状にせりだして台形状に穿たれ、底が狭くな
る。その断面形状を模式的に示したのが図２(b) であ
る。それでその穿たれた底の部分がダイヤフラムとなる
ようにエッチングが制御される。従ってダイヤフラムの
周辺部分はテーパ形状となり、ダイヤフラムを支える部
分１９が直角にならない。半導体がシリコン単結晶の(1
00) 面から異方性エッチングする場合、このテーパの角
度１６がチップ面から54.7°となることが知られてお
り、ダイヤフラムを形成する場合に、このテーパ領域を
考慮して半導体装置が設計される。
り、エッチングされる領域がマスクの開口部分そのまま
垂直に穿たれるのではなく、底になるにつれて周辺部分
がテーパ状にせりだして台形状に穿たれ、底が狭くな
る。その断面形状を模式的に示したのが図２(b) であ
る。それでその穿たれた底の部分がダイヤフラムとなる
ようにエッチングが制御される。従ってダイヤフラムの
周辺部分はテーパ形状となり、ダイヤフラムを支える部
分１９が直角にならない。半導体がシリコン単結晶の(1
00) 面から異方性エッチングする場合、このテーパの角
度１６がチップ面から54.7°となることが知られてお
り、ダイヤフラムを形成する場合に、このテーパ領域を
考慮して半導体装置が設計される。
【０００５】仮に、Si基板の厚さを 300μm として、ダ
イヤフラム厚を10μm 、ダイヤフラム１７’、１８’の
間隔である重り部分２０’の幅を 200μm とする構成を
形成しようとする場合では、図３の模式断面図に示すよ
うに、従来の基板裏面にマスクを形成して異方性エッチ
ングを実施しようとすると、テーパ部分が重なり合って
しまうため、マスク自体が形成できず、中央部分のテー
パ形状自体が形成されないので、破線に示すような形状
は作成不可能である。
イヤフラム厚を10μm 、ダイヤフラム１７’、１８’の
間隔である重り部分２０’の幅を 200μm とする構成を
形成しようとする場合では、図３の模式断面図に示すよ
うに、従来の基板裏面にマスクを形成して異方性エッチ
ングを実施しようとすると、テーパ部分が重なり合って
しまうため、マスク自体が形成できず、中央部分のテー
パ形状自体が形成されないので、破線に示すような形状
は作成不可能である。
【０００６】
【発明が解決しようとする課題】しかしながら、このテ
ーパ領域はSi異方性エッチングを用いたダイヤフラム形
成の際に必ず考慮しなければならず、より小型化した半
導体装置を形成しようとする場合に、不要な領域である
にも関わらずテーパ領域を確保しなければならない。つ
まり、エッチング上の制限からダイヤフラムを穿つため
のテーパ部の領域を確保しなければならず、チップの小
型に限界があるという問題がある。
ーパ領域はSi異方性エッチングを用いたダイヤフラム形
成の際に必ず考慮しなければならず、より小型化した半
導体装置を形成しようとする場合に、不要な領域である
にも関わらずテーパ領域を確保しなければならない。つ
まり、エッチング上の制限からダイヤフラムを穿つため
のテーパ部の領域を確保しなければならず、チップの小
型に限界があるという問題がある。
【０００７】従って本発明の目的は、上記のような制限
をなくした、小型化が可能なダイヤフラム構造を提供す
ることである。
をなくした、小型化が可能なダイヤフラム構造を提供す
ることである。
【０００８】
【課題を解決するための手段】上記の課題を解決するた
め本発明の構成は、半導体の一部にダイヤフラム構造を
備えてなる半導体装置の半導体ダイヤフラム製造方法に
おいて、半導体基板の表面上にダイヤフラム構造を形成
するためのマスクとするパターン層を形成し、該パター
ン層上に半導体層を形成することにより該パターン層を
埋め込むように形成するパターン層形成工程と、パター
ン層形成工程より後に、半導体基板の裏面からパターン
層の近傍まで垂直エッチングするパターン露出工程と、
パターン露出工程より後に、パターン層をマスクとし
て、半導体層にテーパが形成されるように異方性エッチ
ングすることにより、ダイヤフラムを形成するエッチン
グ工程とを有することを特徴とする。また、関連発明
は、反対に基板側にダイヤフラム構造を形成させるもの
であって、前記パターン層形成工程より後に、パターン
層上の半導体層側からパターン層の近傍まで垂直エッチ
ングするパターン露出工程と、パターン露出工程より後
に、パターン層をマスクとして、半導体基板にテーパが
形成されるように異方性エッチングすることにより、ダ
イヤフラムを形成するエッチング工程とを有することを
特徴とする。更に関連発明は、パターン層が電気的な絶
縁層であることを特徴とする。
め本発明の構成は、半導体の一部にダイヤフラム構造を
備えてなる半導体装置の半導体ダイヤフラム製造方法に
おいて、半導体基板の表面上にダイヤフラム構造を形成
するためのマスクとするパターン層を形成し、該パター
ン層上に半導体層を形成することにより該パターン層を
埋め込むように形成するパターン層形成工程と、パター
ン層形成工程より後に、半導体基板の裏面からパターン
層の近傍まで垂直エッチングするパターン露出工程と、
パターン露出工程より後に、パターン層をマスクとし
て、半導体層にテーパが形成されるように異方性エッチ
ングすることにより、ダイヤフラムを形成するエッチン
グ工程とを有することを特徴とする。また、関連発明
は、反対に基板側にダイヤフラム構造を形成させるもの
であって、前記パターン層形成工程より後に、パターン
層上の半導体層側からパターン層の近傍まで垂直エッチ
ングするパターン露出工程と、パターン露出工程より後
に、パターン層をマスクとして、半導体基板にテーパが
形成されるように異方性エッチングすることにより、ダ
イヤフラムを形成するエッチング工程とを有することを
特徴とする。更に関連発明は、パターン層が電気的な絶
縁層であることを特徴とする。
【０００９】別の関連発明は、上記請求項１乃至３の方
法により製造された半導体ダイヤフラム構造である。さ
らに、前記半導体チップの表面から前記絶縁層に届くト
レンチ絶縁層で、少なくとも一つ以上の該ダイヤフラム
が周辺領域から電気的分離されたことを特徴とする。
尚、請求項１の方法により製造された半導体ダイヤフラ
ム構造は、例えば図１のように、Si基板をほぼ垂直にエ
ッチングしてできた側壁（１０’）とテーパ領域（１
６’）から形成された構造を有する。
法により製造された半導体ダイヤフラム構造である。さ
らに、前記半導体チップの表面から前記絶縁層に届くト
レンチ絶縁層で、少なくとも一つ以上の該ダイヤフラム
が周辺領域から電気的分離されたことを特徴とする。
尚、請求項１の方法により製造された半導体ダイヤフラ
ム構造は、例えば図１のように、Si基板をほぼ垂直にエ
ッチングしてできた側壁（１０’）とテーパ領域（１
６’）から形成された構造を有する。
【００１０】
【作用】請求項１又は請求項２の方法によって、ダイヤ
フラム構造を形成する側の半導体基板の表面（表側）か
ら、必要に応じた深さに形成されたパターン層が半導体
基板の裏側からの開口により露出され、そのパターン層
をマスクとして表側に向けて、加工精度のある異方性エ
ッチングでダイヤフラム構造が形成される。これにより
余分な領域であったテーパ領域を縮小して形成できる。
請求項３の方法では、半導体製造プロセスでよく利用さ
れて容易に形成できる酸化膜などの電気的絶縁層で形成
する。このようにして請求項４の半導体ダイヤフラム構
造を実際に形成することができる。さらに請求項５の構
成では、ダイヤフラム構造を周辺の回路等から電気的に
分離する構成とすることができる。
フラム構造を形成する側の半導体基板の表面（表側）か
ら、必要に応じた深さに形成されたパターン層が半導体
基板の裏側からの開口により露出され、そのパターン層
をマスクとして表側に向けて、加工精度のある異方性エ
ッチングでダイヤフラム構造が形成される。これにより
余分な領域であったテーパ領域を縮小して形成できる。
請求項３の方法では、半導体製造プロセスでよく利用さ
れて容易に形成できる酸化膜などの電気的絶縁層で形成
する。このようにして請求項４の半導体ダイヤフラム構
造を実際に形成することができる。さらに請求項５の構
成では、ダイヤフラム構造を周辺の回路等から電気的に
分離する構成とすることができる。
【００１１】請求項１の構成によって、本発明の構造
を、半導体層側から形成することができる。また請求項
２の構成では、反対に基板側にダイヤフラム構造を形成
させることができる。
を、半導体層側から形成することができる。また請求項
２の構成では、反対に基板側にダイヤフラム構造を形成
させることができる。
【００１２】
【発明の効果】従来のダイヤフラム構造の製造方法に付
随していた、ダイヤフラム周辺のテーパ部分を縮小して
ダイヤフラムが形成できるので、ダイヤフラムを集積化
させることができる利点がある。ダイヤフラムの大き
さ、および半導体基板の厚さによっては従来より50％以
上縮小した範囲で形成できる。マスクとするパターン層
は任意の深さに形成できるので、ダイヤフラム間隔が制
約なしに形成できる。そのためテーパ領域を小さくする
ことができ、半導体チップを小型化できる。特にテーパ
領域を小さくできて装置を小型化できる。
随していた、ダイヤフラム周辺のテーパ部分を縮小して
ダイヤフラムが形成できるので、ダイヤフラムを集積化
させることができる利点がある。ダイヤフラムの大き
さ、および半導体基板の厚さによっては従来より50％以
上縮小した範囲で形成できる。マスクとするパターン層
は任意の深さに形成できるので、ダイヤフラム間隔が制
約なしに形成できる。そのためテーパ領域を小さくする
ことができ、半導体チップを小型化できる。特にテーパ
領域を小さくできて装置を小型化できる。
【００１３】また請求項３の製造方法によれば、パター
ン層が製造工程でよく利用される基板酸化膜なので、製
造容易であり、製造効率を下げることがない。また請求
項５のダイヤフラム構造によれば、例えばそれぞれのダ
イヤフラムごとにセンサを形成しても、それぞれを電気
的に独立させることができるので、集積化されたセンサ
であっても利用自由度が大きい利点がある。
ン層が製造工程でよく利用される基板酸化膜なので、製
造容易であり、製造効率を下げることがない。また請求
項５のダイヤフラム構造によれば、例えばそれぞれのダ
イヤフラムごとにセンサを形成しても、それぞれを電気
的に独立させることができるので、集積化されたセンサ
であっても利用自由度が大きい利点がある。
【００１４】請求項１又は請求項２の製造方法によれ
ば、ダイヤフラムを形成するマスクと、ダイヤフラムを
形成する領域との間隔が短いため、エッチングされる時
間もしくは量が少なく、製造効率が向上し、形成される
テーパ部が小さく、装置が小型化できる利点を生む。請
求項１の方法では、ダイヤフラムを形成する側を単結晶
成長させる手法が適用でき、請求項２の方法では、ダイ
ヤフラム構造を形成する基板に台座部分を付加させる手
法も適用でき、いずれの方法でも、テーパ領域を小さく
形成するだけでダイヤフラムが形成できるという効果が
ある。
ば、ダイヤフラムを形成するマスクと、ダイヤフラムを
形成する領域との間隔が短いため、エッチングされる時
間もしくは量が少なく、製造効率が向上し、形成される
テーパ部が小さく、装置が小型化できる利点を生む。請
求項１の方法では、ダイヤフラムを形成する側を単結晶
成長させる手法が適用でき、請求項２の方法では、ダイ
ヤフラム構造を形成する基板に台座部分を付加させる手
法も適用でき、いずれの方法でも、テーパ領域を小さく
形成するだけでダイヤフラムが形成できるという効果が
ある。
【００１５】
【実施例】以下、本発明を具体的な実施例に基づいて説
明する。図１は、本発明のダイヤフラム構造の各製造工
程における構造を模式的に説明する断面図である。最終
的に形成されるダイヤフラム構造は、図１(f) に示され
る模式的断面図で示される。ダイヤフラムは、中央部に
重りを有する構造で、この重りの存在によって、例えば
加速度センサであれば、加速度を受けて振動エネルギー
を電気信号に変換する。なおセンサの場合には、ダイヤ
フラムだけでは電気信号を変換する変換器とは成りえ
ず、ダイヤフラムの一部に表面側からピエゾ抵抗素子等
をパターン形成するなどしてセンサを形成する。この他
図示しないが、ダイヤフラムを形成する半導体のチップ
上には、信号処理を行う回路ともども形成されることが
多い。
明する。図１は、本発明のダイヤフラム構造の各製造工
程における構造を模式的に説明する断面図である。最終
的に形成されるダイヤフラム構造は、図１(f) に示され
る模式的断面図で示される。ダイヤフラムは、中央部に
重りを有する構造で、この重りの存在によって、例えば
加速度センサであれば、加速度を受けて振動エネルギー
を電気信号に変換する。なおセンサの場合には、ダイヤ
フラムだけでは電気信号を変換する変換器とは成りえ
ず、ダイヤフラムの一部に表面側からピエゾ抵抗素子等
をパターン形成するなどしてセンサを形成する。この他
図示しないが、ダイヤフラムを形成する半導体のチップ
上には、信号処理を行う回路ともども形成されることが
多い。
【００１６】以下に、図１に従ってこのダイヤフラム構
造の製造方法を説明する。 (1) まず従来公知の製造方法によって、ｎ型もしくはｐ
型のシリコン単結晶のウエハ１０を用意し、その両表面
に酸化膜１１、１１’を形成する。そして酸化膜１１上
にレジストを塗布して、ダイヤフラムを形成するパター
ンのガラスマスクにて露光エッチングを行う、いわゆる
ホトリソグラフィ工程を行って、酸化膜１１をパターン
層とする（図１(a) ）。 (2) その後、パターン化した酸化膜１１の上に、多結晶
シリコン層１２を、シラン(SiH4)を用いて堆積させる。
堆積方法は、真空蒸着等、従来公知の方法が適用される
（図１(b) ）。 (3) その堆積した多結晶シリコン層１２を、局所的に加
熱させる装置で単結晶化させる。この技術は先に示した
特開昭60-158675 号公報にも紹介されている。そして、
単結晶化したシリコン層１２の上に、さらにシリコン層
１２’をエピタキシャル成長させ、必要なだけの厚さに
する（図１(c) ）。この厚さがダイヤフラムを形成する
領域となる。 (4) そしてこのエピタキシャル層１２’に、従来知られ
た半導体製造プロセスでセンサ素子や電極等をパターン
形成する（図示はしない）。 (5) そして次に、埋め込んだパターン層１１を露出させ
るために、裏面側の酸化膜１１’を除去して、垂直ドラ
イエッチングを行うためのクロム(Cr)等のマスク１３を
パターン形成する。パターン層１１までの露出手段とし
ては、窒化膜をマスクとするウエットエッチングでも良
いが、従来と同様テーパ領域を必要とするので、小型化
を実施するためにここでは垂直ドライエッチングを用い
る。なおドライエッチングは加工精度がウエットエッチ
ングに比べて良くないが、パターン層１１を完全に露出
させるまで行わず、パターン層１１近傍まで実施するだ
けで良い（図１(d) ）。その後のパターン層１１までの
エッチングはダイヤフラムを形成する異方性エッチング
で補うことができる。 (6) この異方性エッチングを行うことで、パターン層１
１が露出し、このパターン層１１をマスクとして半導体
の表面側に向けてさらに異方性エッチングを行い、ダイ
ヤフラムを形成する（図１(e) ）。また、ダイヤフラム
をより高精度に形成する方法として、従来公知の電気化
学ストップエッチングを用いることもできる。この異方
性エッチングに使用するエッチング液は、例えば水酸化
カリウム(KOH) などの従来よく利用されるアルカリ水溶
液がある。 (7) そして最後に、ダイヤフラム中央部の重り部分２０
のマスク１１”を除去し、さらに裏面のドライエッチン
グ用のマスク１３を除去して、半導体ウエハをダイシン
グして半導体装置（チップ）が完成する（図１(f) ）。
造の製造方法を説明する。 (1) まず従来公知の製造方法によって、ｎ型もしくはｐ
型のシリコン単結晶のウエハ１０を用意し、その両表面
に酸化膜１１、１１’を形成する。そして酸化膜１１上
にレジストを塗布して、ダイヤフラムを形成するパター
ンのガラスマスクにて露光エッチングを行う、いわゆる
ホトリソグラフィ工程を行って、酸化膜１１をパターン
層とする（図１(a) ）。 (2) その後、パターン化した酸化膜１１の上に、多結晶
シリコン層１２を、シラン(SiH4)を用いて堆積させる。
堆積方法は、真空蒸着等、従来公知の方法が適用される
（図１(b) ）。 (3) その堆積した多結晶シリコン層１２を、局所的に加
熱させる装置で単結晶化させる。この技術は先に示した
特開昭60-158675 号公報にも紹介されている。そして、
単結晶化したシリコン層１２の上に、さらにシリコン層
１２’をエピタキシャル成長させ、必要なだけの厚さに
する（図１(c) ）。この厚さがダイヤフラムを形成する
領域となる。 (4) そしてこのエピタキシャル層１２’に、従来知られ
た半導体製造プロセスでセンサ素子や電極等をパターン
形成する（図示はしない）。 (5) そして次に、埋め込んだパターン層１１を露出させ
るために、裏面側の酸化膜１１’を除去して、垂直ドラ
イエッチングを行うためのクロム(Cr)等のマスク１３を
パターン形成する。パターン層１１までの露出手段とし
ては、窒化膜をマスクとするウエットエッチングでも良
いが、従来と同様テーパ領域を必要とするので、小型化
を実施するためにここでは垂直ドライエッチングを用い
る。なおドライエッチングは加工精度がウエットエッチ
ングに比べて良くないが、パターン層１１を完全に露出
させるまで行わず、パターン層１１近傍まで実施するだ
けで良い（図１(d) ）。その後のパターン層１１までの
エッチングはダイヤフラムを形成する異方性エッチング
で補うことができる。 (6) この異方性エッチングを行うことで、パターン層１
１が露出し、このパターン層１１をマスクとして半導体
の表面側に向けてさらに異方性エッチングを行い、ダイ
ヤフラムを形成する（図１(e) ）。また、ダイヤフラム
をより高精度に形成する方法として、従来公知の電気化
学ストップエッチングを用いることもできる。この異方
性エッチングに使用するエッチング液は、例えば水酸化
カリウム(KOH) などの従来よく利用されるアルカリ水溶
液がある。 (7) そして最後に、ダイヤフラム中央部の重り部分２０
のマスク１１”を除去し、さらに裏面のドライエッチン
グ用のマスク１３を除去して、半導体ウエハをダイシン
グして半導体装置（チップ）が完成する（図１(f) ）。
【００１７】このパターン層１１は、上記の説明のよう
に形成されるので、堆積させる単結晶層１２’の厚さを
任意にできることから、ダイヤフラムの形成が自在に設
定できる。パターン層１１を表面から浅く形成しておけ
ば、テーパ領域がほとんどない薄いダイヤフラムが形成
できる。
に形成されるので、堆積させる単結晶層１２’の厚さを
任意にできることから、ダイヤフラムの形成が自在に設
定できる。パターン層１１を表面から浅く形成しておけ
ば、テーパ領域がほとんどない薄いダイヤフラムが形成
できる。
【００１８】以上のように、ダイヤフラムを形成するた
めのマスクを、従来の半導体裏面に設けていたのを、半
導体内部に設けることによって、余分なテーパ部を除外
でき、半導体装置を小型化することができる。なお、一
般にダイヤフラムというと薄膜状を有する構造を言う
が、ここでは厚みに対して薄くなった領域を持つ構造を
代表して述べており、例えばビーム状のカンチレバーの
ような構造をも意味させている。
めのマスクを、従来の半導体裏面に設けていたのを、半
導体内部に設けることによって、余分なテーパ部を除外
でき、半導体装置を小型化することができる。なお、一
般にダイヤフラムというと薄膜状を有する構造を言う
が、ここでは厚みに対して薄くなった領域を持つ構造を
代表して述べており、例えばビーム状のカンチレバーの
ような構造をも意味させている。
【００１９】（第二実施例）さらに、パターン層１１を
浅く形成したような場合に、次のような構成とすること
も可能である。その模式的な断面図を図４に示してあ
る。すなわち、形成したダイヤフラム領域４０をトレン
チ絶縁層４１で分離する構成である。図４で、ダイヤフ
ラム領域４０は、中央部分は重り領域で基板１０とは分
離しており、また周辺部も絶縁層で形成したパターン層
１１で絶縁分離されているので、ダイヤフラム領域が完
全に周辺部から電気的に分離されることになる。そのた
め、周辺部に形成する回路部分と分離され、ダイヤフラ
ム部４０の適用範囲が広がり、ノイズにも強いセンサが
形成できる。
浅く形成したような場合に、次のような構成とすること
も可能である。その模式的な断面図を図４に示してあ
る。すなわち、形成したダイヤフラム領域４０をトレン
チ絶縁層４１で分離する構成である。図４で、ダイヤフ
ラム領域４０は、中央部分は重り領域で基板１０とは分
離しており、また周辺部も絶縁層で形成したパターン層
１１で絶縁分離されているので、ダイヤフラム領域が完
全に周辺部から電気的に分離されることになる。そのた
め、周辺部に形成する回路部分と分離され、ダイヤフラ
ム部４０の適用範囲が広がり、ノイズにも強いセンサが
形成できる。
【００２０】請求項でいうテーパ形状とは、ダイヤフラ
ム構造を形成した場合に、ダイヤフラム部の周囲に異方
性エッチングで形成される斜めの側面のことを言い、断
面図では台形の斜めの領域である。ダイヤフラム構造が
円形の場合は、文字通り円錐台形（テーパ）となるが、
ダイヤフラム形状によって斜め部分が角錐台ともなる。
従ってテーパ形状とは、そのような異方性エッチングで
形成される斜めの側面全てを総称するもの、ということ
である。またテーパ形状の端部とは、エッチングを開始
する側のマスクが設けられる位置のことであり、テーパ
部分のダイヤフラム側とは反対側の縁のことである。
ム構造を形成した場合に、ダイヤフラム部の周囲に異方
性エッチングで形成される斜めの側面のことを言い、断
面図では台形の斜めの領域である。ダイヤフラム構造が
円形の場合は、文字通り円錐台形（テーパ）となるが、
ダイヤフラム形状によって斜め部分が角錐台ともなる。
従ってテーパ形状とは、そのような異方性エッチングで
形成される斜めの側面全てを総称するもの、ということ
である。またテーパ形状の端部とは、エッチングを開始
する側のマスクが設けられる位置のことであり、テーパ
部分のダイヤフラム側とは反対側の縁のことである。
【図１】本発明の構成および製造工程を示す説明図。
【図２】従来の構成および製造工程を示す模式的な構成
断面図。
断面図。
【図３】従来方法と本発明による方法とを比較する説明
図。
図。
【図４】第二実施例の構成を示す模式的な断面図。
１０ Si基板
１０’Si基板をほぼ垂直にエッチングしてできた側壁
１１ パターン層（異方性エッチングのマスク）
１１’表面酸化膜
１２ 堆積層（多結晶Si層、のち単結晶化）
１３ マスク（ドライエッチング用）
１４ 半導体基板
１５ マスク（従来構成の異方性エッチング用）
１６ テーパ角度
１６’テーパ領域
１７、１８、１７’、１８’ ダイヤフラム
１９ ダイヤフラム支持領域
２０ 重り部分
４０ ダイヤフラム部
４１ トレンチ分離層
Claims (5)
- 【請求項１】半導体の一部にダイヤフラム構造を備えて
なる半導体装置の半導体ダイヤフラム製造方法におい
て、 半導体基板の表面上に前記ダイヤフラム構造を形成する
ためのマスクとするパターン層を形成し、該パターン層
上に半導体層を形成することにより該パターン層を埋め
込むように形成するパターン層形成工程と、前記パターン層形成工程より後に、前記半導体基板の裏
面から前記パターン層の近傍まで垂直エッチングする パ
ターン露出工程と、前記パターン露出工程より後に、 前記パターン層をマス
クとして、前記半導体層にテーパが形成されるように異
方性エッチングすることにより、前記ダイヤフラムを形
成するエッチング工程とを有することを特徴とする半導
体ダイヤフラム製造方法。 - 【請求項２】半導体の一部にダイヤフラム構造を備えて
なる半導体装置の半導体ダイヤフラム製造方法におい
て、 半導体基板の表面上に前記ダイヤフラム構造を形成する
ためのマスクとするパターン層を形成し、該パターン層
上に半導体層を形成することにより該パターン層を埋め
込むように形成するパターン層形成工程と、前記パターン層形成工程より後に、前記パターン層上の
半導体層側から前記パターン層の近傍まで垂直エッチン
グする パターン露出工程と、前記パターン露出工程より後に、 前記パターン層をマス
クとして、前記半導体基板にテーパが形成されるように
異方性エッチングすることにより、前記ダイヤフラムを
形成するエッチング工程とを有することを特徴とする半
導体ダイヤフラム製造方法。 - 【請求項３】前記パターン層が電気的な絶縁層であるこ
とを特徴とする請求項１又は請求項２に記載の半導体ダ
イヤフラム製造方法。 - 【請求項４】請求項１乃至請求項３のいずれか１項に記
載の方法により製造された半導体ダイヤフラム構造。 - 【請求項５】前記半導体チップの表面から前記絶縁層に
届くトレンチ絶縁層で、少なくとも一つ以上の該ダイヤ
フラムが周辺領域から電気的分離されたことを特徴とす
る請求項４に記載の半導体ダイヤフラム構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27447694A JP3428179B2 (ja) | 1994-10-12 | 1994-10-12 | 半導体ダイヤフラム構造および半導体ダイヤフラム製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27447694A JP3428179B2 (ja) | 1994-10-12 | 1994-10-12 | 半導体ダイヤフラム構造および半導体ダイヤフラム製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08116069A JPH08116069A (ja) | 1996-05-07 |
| JP3428179B2 true JP3428179B2 (ja) | 2003-07-22 |
Family
ID=17542228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27447694A Expired - Fee Related JP3428179B2 (ja) | 1994-10-12 | 1994-10-12 | 半導体ダイヤフラム構造および半導体ダイヤフラム製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3428179B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3506932B2 (ja) | 1998-12-09 | 2004-03-15 | 株式会社山武 | 半導体圧力センサ及びその製造方法 |
| JP4710147B2 (ja) | 2000-06-13 | 2011-06-29 | 株式会社デンソー | 半導体圧力センサ |
-
1994
- 1994-10-12 JP JP27447694A patent/JP3428179B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08116069A (ja) | 1996-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7134179B2 (en) | Process of forming a capacitative audio transducer | |
| US9458009B2 (en) | Semiconductor devices and methods of forming thereof | |
| US6743654B2 (en) | Method of fabricating pressure sensor monolithically integrated | |
| US6376291B1 (en) | Process for manufacturing buried channels and cavities in semiconductor material wafers | |
| CN1657401B (zh) | 微机械的半导体元件及其制造方法 | |
| US7122395B2 (en) | Method of forming semiconductor devices through epitaxy | |
| KR20010072390A (ko) | 마이크로 미케니칼 센서 및 그 제조 방법 | |
| US9029178B2 (en) | Method for producing a device comprising cavities formed between a suspended element resting on insulating pads semi-buried in a substrate and this substrate | |
| JP3428179B2 (ja) | 半導体ダイヤフラム構造および半導体ダイヤフラム製造方法 | |
| US20220417632A1 (en) | Mems microphone and method of manufacturing the same | |
| US7179668B2 (en) | Technique for manufacturing silicon structures | |
| JPH05102292A (ja) | アイソプレーナ分離型活性領域の製造方法 | |
| JP2009139340A (ja) | 圧力センサの製造方法、圧力センサ、半導体装置、電子機器 | |
| US7456043B2 (en) | Method of fabricating microphone device and thermal oxide layer and low-stress structural layer thereof | |
| JPWO2003015183A1 (ja) | 薄膜構造体の製造方法 | |
| JPH08248061A (ja) | 加速度センサ及びその製造方法 | |
| JP3392069B2 (ja) | 半導体加速度センサおよびその製造方法 | |
| JPH0223628A (ja) | 半導体素子の製造方法 | |
| JPS61222236A (ja) | 半導体装置及びその製造方法 | |
| JPH10242480A (ja) | 半導体圧力センサ | |
| KR20230155363A (ko) | 압전 mems 마이크로폰의 자체 정렬된 어쿠스틱 홀 형성 | |
| JPH10144934A (ja) | 半導体圧力センサ及びその製造方法 | |
| CN116137694A (zh) | Mems麦克风及其制造方法 | |
| JP2932544B2 (ja) | 誘電体分離基板の製造方法 | |
| JPH04188825A (ja) | 電極形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |