KR20230129209A - 표면처리 전해동박, 이의 제조방법, 및 이의 용도 - Google Patents

표면처리 전해동박, 이의 제조방법, 및 이의 용도 Download PDF

Info

Publication number
KR20230129209A
KR20230129209A KR1020230112124A KR20230112124A KR20230129209A KR 20230129209 A KR20230129209 A KR 20230129209A KR 1020230112124 A KR1020230112124 A KR 1020230112124A KR 20230112124 A KR20230112124 A KR 20230112124A KR 20230129209 A KR20230129209 A KR 20230129209A
Authority
KR
South Korea
Prior art keywords
copper foil
electrodeposited copper
thickness
substrate
treated
Prior art date
Application number
KR1020230112124A
Other languages
English (en)
Other versions
KR102655111B1 (ko
Inventor
전형진
전상현
김영현
박준우
Original Assignee
에스케이넥실리스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이넥실리스 주식회사 filed Critical 에스케이넥실리스 주식회사
Priority to KR1020230112124A priority Critical patent/KR102655111B1/ko
Publication of KR20230129209A publication Critical patent/KR20230129209A/ko
Application granted granted Critical
Publication of KR102655111B1 publication Critical patent/KR102655111B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/20—Separation of the formed objects from the electrodes with no destruction of said electrodes
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 제박 공정과 표면처리 공정에 의해 제조되는 표면처리 전해동박에 관한 것으로서, 이 표면처리 전해동박은 기재와 이 기재의 일 표면상에 형성되는 표면돌기부로 이루어지고, 상기 기재의 두께(b)와, 상기 표면돌기부의 두께(a)에 대한 상대적 비율을 나타내는 돌기부 두께비(Y=a/b)가 0.15이상, 0.69이하인 것을 특징으로 한다.

Description

표면처리 전해동박, 이의 제조방법, 및 이의 용도{ELECTRODEPOSITED COPPER FOIL WITH ITS SURFACEPREPARED, PROCESS FOR PRODUCING THE SAME AND USETHEREOF}
본 발명은 향상된 유전율을 갖는 표면처리 전해동박, 그의 제조방법 및 이러한 표면처리 전해동박을 예를 들면 프린트 배선판에 사용한 것과 같은 용도에 관한 것이다.
최근 노트북 크기의 퍼스널 컴퓨터와 같은 전자 장치가 점점 소형화, 경량화되고 있다. 또한 IC의 배선도 미세화되고 있다. 이러한 전자장치에 사용되는 기판에 형성되는 배선패턴에서 리드 폭이 십여 마이크론(㎛)까지 미세화되고 있고, 이에따라 배선패턴을 형성하는 금속박도 점차 얇아지고 있다. 특히, 종래에서는 리드 폭이 100㎛ 정도의 배선패턴을 형성하는데 사용된 금속박의 두께는 이 배선패턴의 폭에 대응하여 15∼35㎛ 정도이지만 십여㎛의 배선패턴을 형성하는데 사용되는 금속박의 두께도 이에 대응하여 얇아질 필요가 있다.
이와 같은 배선패턴을 형성하는 금속박으로는 예를 들면 알루미늄박, 동박 등이 사용되고 있다. 이와 같은 금속박 중에서는 동박이 바람직하고, 특히 전해동박을 사용하는 것이 바람직하다.
이와 같은 배선패턴을 형성하기 위해 사용되는 전해동박은 통상 도 1에 나타낸 바와 같은 전해 제박장치에 의해 제박되고, 도 2에 나타낸 표면처리장치에 의해 밀착성 향상을 위한 조화처리나 방청처리 등이 실시된다.
도 1에 나타낸 전해 제박장치는 회전하는 드럼형상의 캐소드(2)(표면은 SUS 또는 티탄제)와 이 캐소드에 대하여 동심원 형상으로 배치된 애노드(1)(아연 또는 귀금속 산화물 피복 티탄전극)로 이루어지며, 전해액(3)을 유통시키면서 양극 사이에 전류를 흘려, 이 캐소드 표면에 소정의 두께로 동을 석출시키고, 그 후 이 캐소드 표면으로부터 동을 금속박 형상으로 벗겨낸다. 이 단계의 동박(4)이 미처리 동박이다. 또한 이 미처리 동박의 전해액과 접하고 있는 면이 매트면(matte side), 회전하는 드럼 형상의 캐소드(2)와 접하고 있는 면이 광택면(shiny side)이다.
제박된 미처리 동박(4)은 절연기판과 적층하여 동장적층판을 제조하기 위하여 접착 강도(박리 강도)를 높일 필요가 있다. 그런 점에서, 도 2에 나타낸 바와 같은 표면처리장치에 의해, 전기화학적 혹은 화학적인 표면처리를 연속적으로 수행한다. 도 2는 전기화학적으로 표면처리를 연속적으로 수행하는 장치를 나타낸 것으로, 미처리동박(4)을 전해액(5)이 충전된 전해조, 전해액(5)이 충전된 전해조에 연속적으로 통과시켜, 전극(7)을 애노드로하고 동박 자체를 캐소드로 하여 표면처리를 실시하고, 절연기판(수지필름)과의 밀착성을 높이기 위하여 입자 상태의 동을 미처리 동박(4)의 표면으로 석출시킨다. 이 공정이 조화처리 공정이며, 조화처리는 통상, 미처리 동박(4)의 매트면 또는 샤이니면에 실시된다. 이들의 표면처리를 실시한 후의 동박이 표면처리동박(8)이며, 절연기판과 적층하여 회로기판으로 만든다.
미처리 동박(4)의 샤이니면의 표면상태는 드럼 표면상태와 대략 동일하다. 즉, 드럼의 10점 평균 표면조도(Rz)는 1.2∼2.5㎛ 정도로 샤이니면의 10점 평균 표면조도(Rz)도 대략 비슷하다.
한편, 매트면의 표면조도는 동의 석출상태 및 두께에 따라 다르지만, 매트면의 표면조도는 샤이니면의 표면조도 보다 큰 것으로, 일반적으로 10점 평균 표면조도(Rz)가 2.5∼10㎛ 정도이다. 종래로부터 35㎛ 정도의 평균두께를 가진 전해동박에서 이러한 매트면의 표면조도가 문제가 되는 것은 드물었지만 두께가 십여 ㎛의 전해동박에서는 이러한 매트면의 표면조도는 전해동박 전체의 두께의 수십 %에 상당하고, 이러한 매트면의 상태가 형성되는 배선패턴 특히 보드 자체의 전기적 특성에 커다란 영향을 미친다.
특히, 표면처리동박의 매트면에 석출되는 돌기의 크기나 형상에 따라 전해동박의 표면조도, 색상 그리고 광택에 차이가 발생하게 되고, 전해동박의 인장강도나 연신율, 박리강도 등이 달라진다. 종래에는 이러한 매트면 돌기의 크기나 형상을 표면조도(예를 들어, Rz, Ra, Rmax, Rpc 등)라는 물리적 파라미터로 표현(특허문헌 1, 특허문헌 2 및 특허문헌 3 참조)였으나 도 3a와 도 3b와 같이 기존의 접촉식 조도계나 비접촉식 조도계로 측정되지 않는 많은 영역들이 존재하였다. 이로 인해, 기존의 매트면의 표면조도값은 표면처리동박의 매트면의 물리적, 화학적 특성을 충분하게 표현하는데 한계가 있었다.
한편, 도 4를 참조하면, 동일한 전착량을 갖는 동일한 두께의 전해동박(10)이라 하더라도 전해동박의 기재부(11) 표면에 형성되는 매트면의 돌기부(12) 패턴의 상대적 비율에 따라 완성된 전해동박의 인장강도, 내굴곡성, 박리강도, 유전율과 같은 전기적 특성 등이 크게 달라질 수 있다.
KR 10-1129471 B1 KR 10-2015-0014850 A KR 10-1090199 B1
본 발명자들은 표면처리공정을 거쳐 제조되는 전해동박의 기재부(11)에대한 매트면의 돌기부(12)의 상대적 비율에 따라 완성된 전해동박의 인장강도, 내굴곡성, 박리강도와 같은 물리적 특성과 유전율과 같은 전기적 특성이 크게 달라짐을 알게 되었다.
따라서, 본 발명은 인장강도, 내굴곡성, 박리강도와 같은 물리적 특성과 유전율과 같은 전기적 특성이 우수한 전해동박, 이 전해동박을 이용한 동박적층판 및 프린트 배선판을 제공하는 것을 목적으로 한다.
또한, 본 발명은 표면처리 전해동박의 기재부(11)에 대한 매트면 돌기부(12)의 상대적 비율(Y=a/b)을 최적화시킨 전해동박과 이러한 전해동박을 제조하는 방법을 제공하는 것을 다른 목적으로 한다.
또한, 본 발명은 표면처리 전해동박의 기재부(11)에 대한 매트면 돌기부(12)의 상대적 비율(Y=a/b)을 최적화시킨 전해동박과 이 전해동박을 이용한 동박적층판 및 프린트 배선판을 제공하는 것을 또 다른 목적으로 한다.
본 발명이 이루고자 하는 기술적 과제는 상술한 과제에 제한되지 않으며, 위에서 언급되지 않은 또 다른 기술적 과제들은 아래에 기재된 발명의 설명으로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따른 제박 공정과 표면처리 공정에 의해 제조되는 표면처리 전해동박은, 기재와 이 기재의 일 표면상에 형성되는 표면돌기부로 이루어지고, 상기 기재의 두께(b)와, 상기 표면돌기부의 두께(a)에 대한 상대적 비율을 나타내는 돌기부 두께비(Y=a/b)가 0.15이상, 0.69 이하인 것을 특징으로 한다.
상기 표면돌기부는 제박 공정에 의해 상기 기재의 일 표면상에 형성되는 표면돌기층과 표면처리 공정에 의해 상기 표면돌기층 위에 형성되는 표면처리층을 포함한다.
상기 표면돌기부의 두께(a)는 2~8㎛(보다 바람직하게는, 2.1~7.8㎛)이고, 상기 기재부 두께(b)는 10~14㎛(보다 바람직하게는, 10.4~13.8㎛)이다.
상기 기재의 일 표면은 매트면이고, 이 매트면의 표면조도는 10점 평균조도 Rz로 1.8~4.6㎛이다.
상기 표면처리 공정은 표면돌기층에 표면처리층을 형성하기 위한 조화처리공정을 포함한다.
본 발명의 일 태양에 따른 상기 표면처리 전해동박의 표면처리층에 폴리이미드 수지를 부착한 동장적층판과 이 동장적층판에 회로 패턴을 형성한 프린트 배선판은 본 발명의 일 태양에 따른 표면처리 전해동박의 한 용도에 해당한다.
본 발명의 다른 일 태양에 따른 표면처리 전해동박의 제조방법은, (a) 구리 농도가 60g/L 내지 120g/L 이고, 황산 농도가 50g/L 내지 120g/L 인 황산동 수용액에 첨가제로서 음이온 첨가제 6 ~ 18ppm, 레벨러 0.1 ~ 4.5ppm을 첨가하여 TOC 농도가 3~18ppm인 전해액을 제조하고, 이 전해액의 전해 온도를 40℃ 내지 60℃로 하고, 전류밀도를 50ASD 내지 80ASD로 하여 제박기의 드럼 표면에 구리(Cu)를 전착하여 기재와 표면돌기층으로 이루어지는 미처리 동박을 제조하는 단계; 및 (b) 상기 미처리 동박의 표면돌기층에 조화처리공정에 의한 표면처리층을 형성하여 표면처리 전해동박을 제조하는 단계를 포함하고; 상기 기재의 두께(b)와, 상기 표면돌기층과 표면처리층으로 이루어지는 표면돌기부의 두께(a)에 대한 상대적 비율을 나타내는 돌기부 두께비(Y=a/b)가 0.15이상, 0.69 이하인 것을 특징으로 한다.
상기 음이온 첨가제는 Cl, F, Br, I, PO4중 어느 하나 이상을 포함하는데, 바람직하게, 상기 음이온 첨가제는 Cl이고, 상기 전해액에 Cl은 7.3~16.2ppm 첨가된다.
또한, 상기 레벨러는 젤라틴, 콜라겐, PEG(Polyethylene glycol)중 어느 하나 이상을 포함하는데, 바람직하게, 상기 레벨러는 젤라틴이고, 상기 전해액에 젤라틴은 0.5~3.4ppm 첨가된다.
또한, 본 발명의 또 다른 일 태양에 따른 표면처리 전해동박은, 구리 농도가 60g/L 내지 120g/L 이고, 황산 농도가 50g/L 내지 120g/L 인 황산동 수용액에 첨가제로서 음이온 첨가제 6 ~ 18ppm, 레벨러 0.1 ~ 4.5ppm을 첨가하여 TOC 농도가 3~18ppm인 전해액을 제조하고, 이 전해액의 전해 온도를 40℃ 내지 60℃로 하고, 전류밀도를 50ASD 내지 80ASD로 하여 제박기의 드럼 표면에 구리(Cu)를 전착하여 기재와 표면돌기층으로 이루어지는 미처리 동박을 제조한 후, 이 미처리 동박의 표면돌기층에 조화처리공정에 의한 표면처리층을 형성하는 것에 의해 제조되는데, 상기 기재의 두께(b)와, 상기 표면돌기층과 표면처리층으로 이루어지는 표면돌기부의 두께(a)에 대한 상대적 비율을 나타내는 돌기부 두께비(Y=a/b)가 0.15이상, 0.69 이하인 것을 특징으로 한다.
본 발명에 따른 표면처리 전해동박은 인장강도와 내굴곡성, 박리강도와 같은 물리적 특성이 우수할 뿐만 아니라 유전율이 낮아서 신호 전송에 따른 손실이 저감되는 등 전기적 특성도 우수하다. 따라서, 본 발명에 따른 표면처리 전해동박은 소형화, 경량화, 및 IC 배선이 미세화되고 있는 전자장치의 프린트 배선기판을 위한 동작적층판으로 사용하기에 적합하다.
또한, 본 발명에 따른 표면처리 전해동박은 우수한 물리적 특성과 전기적 특성으로 인해 리튬 이차전지의 음극 집전체로도 유효하게 적용할 수 있다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술되는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니 된다.
도 1은 미처리 전해동박을 전착하기 위한 제박장치의 개략 단면도이다.
도 2는 도 1의 제박장치에 의해 제조되는 미처리 동박을 표면처리하기 위한 표면처리장치의 일 실시예의 개략 단면도이다.
도 3a 및 도 3b는 표면처리 전해동박의 표면에 형성되는 돌기에 대한 SEM 단면 사진이다.
도 4는 통상적인 표면처리 전해동박의 개략 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표면처리 전해동박의 개략 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표면처리 전해동박의 다른 개략 단면도이다.
도 7은 유전율 측정 장치에 대한 개략 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일부 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
먼저, 본 발명의 일 실시형태에 따른 표면처리 전해동박에 대하여 도 5를 참조하여 설명한다. 도 5는 본 발명의 일 실시형태에 따른 표면처리 전해동박(21)에 관한 개략적인 단면도이다.
도 5에 도시된 바와 같이 본 발명에 따른 표면처리 전해동박(21)은 도 1의 제박장치에 의해 생성되는 원박과 이 원박의 일 면(예를 들어, 매트면)에 형성되는 표면처리층으로 이루어진다. 상기 원박은 도 1의 제박장치에 의해 생성되는 미처리 동박으로서 이 미처리 동박의 전해액과 접하고 있는 면이 매트면(matte side), 회전하는 드럼 형상의 캐소드와 접하고 있는 면이 광택면(shiny side)이다.
도 5의 미처리 동박은 다시 소정 두께로 동이 석출되어 형성되는 기재(22)와 이 기재의 일 표면(예를 들어, 매트면)에 형성되는 표면돌기층(24)으로 이루어진다. 이 표면돌기층(24)위에는 다시 도 2의 표면처리장치를 통해 표면처리층(25)을 형성함으로써 본 발명의 일 실시형태에 따른 표면처리 전해동박(21)이 완성된다.
따라서, 본 발명의 일 실시형태에 따른 표면처리 전해동박(21)은 기재(22)와 이 기재(22)상에 표면돌기층(24)과 표면처리층(25)으로 이루어지는 표면돌기부(23)로 구성된다.
이때, 도 5와 같이 기재(22)의 두께를 b라 하고, 표면돌기부(23)의 두께를 a라고 하면, 본 발명의 일 실시형태에 따른 표면처리 전해동박(21)은 기재의 두께(b)에 대한 표면돌기부(23)의 두께(a)의 상대적 비율을 나타내는 파라미터인 돌기부 두께비(Y=a/b)가 0.15이상, 0.69 이하의 수치범위를 갖는 것을 특징으로 한다.
상기 돌기부 두께비(Y=a/b)가 0.15를 하회하게 되면, 표면처리 전해동박의 표면조도가 과도하게 낮아짐으로써 프린트 배선판의 형성을 위해 표면처리 전해동박에 적층되는 기재 필름(예를 들어, 폴리이미드 필름)과의 박리강도가 떨어지게 된다. 이 경우, 프린트 배선판에서의 탈리(de-lamination) 현상이 나타날 우려가 있다.
또한, 상기 돌기부 두께비(Y=a/b)가 0.69를 초과하게 되면, 표면처리 전해동박의 박리강도는 개선되지만 유전율이나 통신손실율과 같은 전기적 특성이 나빠지게 된다.
따라서, 본 발명의 일 실시형태에 따른 표면처리 전해동박은 상기 돌기부 두께비(Y=a/b)를 0.15 ~ 0.69로 최적화시킴으로써 프린트 배선판용 전해동박이 가져야 할 물리적 특성(특히, 기재필름과의 박리강도)과 전기적 특성을 기존의 전해동박에 비해 현저히 개선시키고 있다.
이러한 돌기부 두께비(Y=a/b)를 구현하기 위하여, 본 발명의 일 실시형태에 따른 표면처리 전해동박은 표면돌기부(23)의 두께 a가 2~8㎛(보다 바람직하게는, 2.1~7.8㎛)를 갖고, 기재(22)의 두께 b가 10~14㎛(보다 바람직하게는, 10.4~13.8㎛)를 갖도록 제조된다.
또한, 본 발명의 일 실시형태에 따른 표면처리 전해동박의 매트면 표면조도는 10점 평균 표면조도 Rz로 1.8~4.6㎛를 나타낸다.
또한, 상기 표면처리층(25)에는 Cr 및/또는 크로메이트 피막을 형성시켜 방청처리를 수행하거나 필요에 따라 실란 커플링 처리 또는 방청처리+실란 커플링을 함께 실시할 수 있다.
본 발명에 따른 상기 돌기부 두께비(Y=a/b)를 구성하는 기재(22)의 두께 b와 표면돌기부(23)의 두께 a를 도 6을 참조하여 보다 구체적으로 정의한다.
먼저, 본 발명의 일 실시형태에 따른 표면처리 전해동박(21)을 이온 밀링에 의해 MD(Machine Direction) 방향으로 절단한 후 절단된 단면을 2~10K 배율의 SEM으로 관찰하여 그 두께를 아래와 같이 측정한다.
표면돌기부(23)의 두께 a = a(max) - a(min)으로 정의한다.
이때, a(max)는 측정 샘플 구간 30um내에서 표면돌기부의 돌기중 최고점의 5점 평균값으로 정의하고, a(min)은 측정 샘플 구간 30um내에서 표면돌기부의 돌기중 최저점의 5점 평균값으로 정의한다.
상기 기재(22)의 두께 b는 샤이니면에서 매트면의 상기 a(min)에 이르는 거리로 정의한다.
본 발명의 다른 측면에 따르면, 상기 표면처리 전해동박(21)의 표면처리층(25)에 폴리이미드(Polyimide) 수지가 부착된 구조를 가진 동장적층판이 제공된다. 폴리이미드 수지는 IC칩 본딩 등의 안정성을 위해 전해동박과 열팽창률이 유사하고 내열성이 뛰어난 특성이 있다.
본 발명의 또 다른 측면에 따르면, 상기 동장적층판을 구비하고, 에칭 공정에 의해 상기 동장적층판에 소정의 회로 패턴이 형성되는 프린트 배선판이 제공된다.
<실시예 및 비교예>
이하에서, 본 발명의 특성을 만족하는 실시예와 이에 비교되는 비교예의 표면처리 전해동박을 제조하고, 이 실시예 및 비교예의 표면처리 전해동박간의 물성을 비교하는 것에 의해 본 발명의 특징을 보다 명확히 살펴보기로 한다.
(미처리 전해동박의 제조)
실시예 및 비교예에 따른 미처리 전해동박은, 전해조 내에 회전드럼 및 드럼에 대해 소정의 간격을 갖고 위치하는 양극판을 포함하는 구조의 도 1과 같은 제박기를 이용하여 제조된다. 이때, 양극판과 회전드럼간의 간격은 대략 5 내지 20mm 범위에서 조절 가능하며, 간격의 표준편차는 2mm 이내에서 제어 되어야 한다.
이러한 제박기를 이용한 제박공정에 있어서 사용되는 전해액은 황산동이 이용될 수 있으며, 첨가제로서 레벨러, 음이온 첨가제, 브라이트너 등을 적절히 혼합하여 사용함으로써 드럼상에 동박을 전착시켜 미처리 전해동박을 제조한다.
이때, 상기 황산동 전해액의 조성은 60 ~ 120g/L의 동, 50 ~ 120g/L의 황산을 포함하고, 상기 음이온 첨가제는 Cl, F, Br, I, PO4중 어느 하나 이상을 6~18ppm(보다 바람직하게는, 7.3~16.2ppm)첨가하고, 레벨러는 젤라틴, 콜라겐, PEG(Polyethylene glycol)중 어느 하나 이상을 0.1~4.5ppm(보다 바람직하게는, 0.5~3.4ppm) 첨가하는 것에 의해 TOC(Total Organic Carbon) 농도가 3~18ppm이 되도록 조절한다. 또한, 이러한 전해액 조성 및 첨가제 조성하에서 전류 밀도는 50ASD 내지 80ASD 범위 및 전해액의 온도가 40~60℃인 전해조건 하에서 전해동박을 제조함으로써 실시예에 해당하는 미처리 전해동박을 제조한다.
반면, 비교예에 해당하는 미처리 전해동박을 제조하기 위해서는, 상술한 실시예의 제조방법과는 다른 방법이 적용되며, 구체적으로는, 제박 과정에서 전해액으로 이용되는 황산동(60 ~ 120g/L의 동, 50 ~ 120g/L의 황산)내에 첨가되는 첨가제의 종류 및 함량을 아래 [표 1]과 같이 실시예와 달리하여 동박을 전착함으로써 비교예에 해당하는 미처리 전해동박을 제조한다.
실시예 및 비교예에 따른 전해동박을 제박하기 위한 구체적인 전해액 및 첨가제의 조성과 전해 조건은 다음과 같다.
구리 : 85~90g/L
황산 : 75~90g/L
전해액 온도 : 55℃
전류밀도 : 70~80ASD
첨가제 종류 : Cl, 젤라틴(gelatin)
첨가제 함량 : [표 1]참조
Cu
[g/L] 		H2SO4
[g/L] 		gelatin
[ppm] 		Cl
[ppm] 		TOC
[ppm] 		전류밀도
[ASD] 		액온
[℃]
실시예 1 85 75 3.4 15.7 18 80 55
실시예 2 87 90 0.5 7.3 4 75 55
실시예 3 85 85 0.6 16.2 3 80 55
실시예 4 86 77 3.2 7.7 18 75 55
실시예 5 85 78 0.5 14.8 4 70 55
실시예 6 89 83 3.1 7.9 17 70 55
실시예 7 90 90 0.7 8.2 4 75 55
비교예 1 88 87 3.3 18.3 19 70 55
비교예 2 85 78 0.2 2.3 2 75 55
비교예 3 85 76 5.8 15 32 80 55
비교예 4 87 79 4.8 24.3 16 70 55
(표면처리 전해동박의 제조)상술한 실시예 및 비교예의 미처리 전해동박은 도 2와 같은 표면처리장치를 통해 표면처리공정을 거치는 것에 의해 표면처리 전해동박으로 제조된다.
표면처리공정은 미처리 전해동박의 표면(매트면과 샤이니면)에 버닝 도금 처리하여 극미세 동입자를 형성하고, 동입자 탈락을 방지하기 위하여 플랜도금 후 방청 처리하는 공정으로 미처리 전해동박의 표면에 요철을 형성시켜 전해동박의 기계적, 화학적 결합력을 향상시키는 것을 목적으로 한다.
표면처리 공정은 예를 들어 아래 [표 2]와 같이 이루어지는데, 본 발명에 따른 표면처리공정이 반드시 이러한 예로 한정되는 것은 아니며, 미처리 전해동박의 표면에 미세 구리노듈을 형성시키는 다양한 조화처리나 미처리 전해동박의 물리적 및/또는 화학적 특성을 개선하기 위한 공지의 다양한 표면처리공정이 채택 가능함은 물론이다.
표면처리공정

T1 공정

전류[ASD] 25~30
온도[℃] 20~30
Cu농도 [g/L] 10~20
H 2 SO 4 농도[g/L] 80~120

T2 공정

전류[ASD] 5~15
온도[℃] 30~50
Cu 농도 [g/L] 40~60
H 2 SO 4 농도[g/L] 80~120


T4 공정

전류[ASD] 1~5
온도[℃] 20~30
PH 10~11
Ni농도[g/L] 1~2
Ni피막량[ppm] 5~30


T5 공정

전류[ASD] 1~5
온도[℃] 20~30
PH 10~11
Zn농도[g/L] 1~2
Zn피막량[ppm] 5~30


T6 공정

전류[ASD] 1~5
온도[℃] 20~30
PH 10~11
Cr농도[g/L] 1~2
Cr피막량[ppm] 1~5
T7공정 실란커플링제[g/L] 0.1~5
건조 공정 온도 : 130~250℃, 시간 : 2~6초
상기 [표 2]의 T1공정은 버닝도금조에서 Cu농도 10~20g/L, H2SO4농도 80~120g/L, 온도 20~30℃의 전해액에서 전류를 25~30ASD로 인가하여 미처리 전해동박의 표면에 극미세 동입자를 형성하는 버닝 도금 처리공정이다. 이때, 생성된 극미세 동입자를 잡아주기 위한 실링 도금 처리공정이 T2공정이며, T2공정은 Cu농도 40~60g/L, H2SO4농도 80~120g/L, 온도 30~50℃의 전해액에서 전류를 5~15ASD로 인가하여 처리한다. T4~T6공정은 Ni, Zn, Cr 등과 같은 무기물로 표면을 처리함으로써 동박 표면의 내화학성/내산성/내산화성 등의 물성을 향상시켜 주는 공정이다. T7공정은 실란 커플링제 처리로 전해동박의 화학적 결합력을 향상시키는 공정이다. 이때 바람직한 실란 커플링제로서는 4차 아미노 계열의 에톡시 또는 메톡시 실란이 적당하며, 농도는 0.1~5g/L로 0.1~10ppm 두께의 피막을 형성시키는 것이 적당하다. 실란 커플링제 처리 후 130~250℃에서 2~6초간 건조공정을 실시함으로써 실시예 및 비교예에 따른 표면처리 전해동박의 샘플을 얻을 수 있다.
상기 [표 1]의 제박공정을 통해 제조된 실시예 및 비교예의 미처리 전해동박 샘플에 대해서는 단위중량, 인장강도, 내굴곡성과 같은 물리적 특성을 측정하고, 상기 [표 2]의 표면처리공정을 거쳐 제조된 실시예 및 비교예의 표면처리 전해동박 샘플에 대해서는 박리강도와 유전율을 각각 측정하고, 이를 [표 3]및 [표 4]에 기재하였다.
전해동박의 성능 평가
1) 내굴곡성 측정
JIS-P8115에 준하여 내굴곡성을 측정하였다.
2) 박리강도 측정
실시예 및 비교예의 표면처리 전해동박 샘플의 매트면측에 폴리이미드 필름을 부착한 후 박리 강도를 측정하였다. 박리 강도의 측정은 JIS C6471에 준하여 180도 방향으로 벗겨내어 수행하였다.
3) 유전율 측정
IPC-TM-650에 준하여 유전율을 측정하였다. 즉, 도 7과 같은 마이크로 전송선로를 만들어 신호 전송상태를 확인한다. Ref 대비 마이크로 스트립 라인의 일정 주파수 주입시 손실되는 양을 계산한다. 유전율이 낮을수록 전송 손실 없이 신호가 잘 전달되고 있음을 나타낸다. 표면처리 전해동박의 유전율은 4% 이하인 것이 바람직하며, 4%를 초과하게 되면 사용상에 문제를 유발할 수 있다.
단위 중량
[g/㎡] 		인장강도
[kgf/㎟] 		내굴곡성 횟수
[MIT 횟수]
실시예 1 94 33 731
실시예 2 96 33 721
실시예 3 94 38 772
실시예 4 93 39 731
실시예 5 94 37 773
실시예 6 94 34 691
실시예 7 95 35 688
비교예 1 93 40 798
비교예 2 94 44 846
비교예 3 96 26 583
비교예 4 95 24 612
<미처리 전해동박의 물리적 특성 비교>상기 [표 3]을 참조하면, 실시예 1 내지 실시예 7의 미처리 전해동박은 단위중량, 인장강도(30kgf/㎟ 이상), 내굴곡성(MIT 횟수 : 680회 이상)과 같이 프린트 배선판용 전해동박이 갖추어야할 물리적 특성이 우수한 반면에, 비교예 3 및 비교예 4의 미처리 전해동박은 인장강도가 30kgf/㎟을 하회할 뿐만 아니라 내굴곡성을 나타내는 MIT 횟수가 650회 이하로 그 물성이 실시예에 비해 현저히 떨어지고 있다.
a
[㎛] 		b
[㎛] 		Y
[a/b] 		단위중량
[g/㎡] 		Rz
[㎛] 		박리강도
[Kgf/mm] 		유전율
[%]
실시예 1 7.8 11.3 0.69 104 4.6 1.38 3.80
실시예 2 6.3 12.7 0.50 105 4.4 1.29 3.61
실시예 3 4.5 13.5 0.33 104 3.3 1.21 3.52
실시예 4 4.3 10.4 0.41 107 3.1 1.01 3.60
실시예 5 2.1 13.8 0.15 108 2.8 1.09 3.08
실시예 6 6.4 11.5 0.56 106 4.1 1.32 3.67
실시예 7 5.5 12.9 0.43 107 3.0 1.06 3.63
비교예 1 1.9 14 0.14 108 2.5 0.77 2.87
비교예 2 1.3 10.3 0.13 105 2.2 0.72 2.56
비교예 3 10.6 7.7 1.38 108 8.2 1.57 4.3
비교예 4 10.3 9.0 1.14 108 7.5 1.75 4.15
<표면처리 전해동박의 물리적, 전기적 특성 비교>(a : 표면돌기부(23)의 두께, b : 기재(22)의 두께, Y(a/b) : 돌기부 두께비, Rz : 표면처리 전해동박의 매트면 10점 평균 표면조도)
상기 [표 4]를 참조하면, 실시예 1 내지 실시예 7의 표면처리 전해동박은 표면돌기부(23)의 두께 a가 2~8㎛(보다 바람직하게는, 2.1~7.8㎛)이고, 기재(22)의 두께 b가 10~14㎛(보다 바람직하게는, 10.4~13.8㎛)이며, 돌기부 두께비(Y=a/b)는 0.15이상, 0.69 이하의 수치범위를 갖게 된다. 이로 인해, 실시예 1 내지 실시예 7의 표면처리 전해동박은 표면조도 Rz가 1.8㎛~4.6㎛로 비교적 낮고, 우수한 박리강도(1.0Kgf/mm 이상)와 유전율(4% 이하)을 나타낸다.
이에 반해, 비교예 1 및 비교예 2의 표면처리 전해동박은 돌기부 두께비(Y=a/b)가 0.15를 하회함으로써 박리강도가 1.00Kgf/mm 이하로 현저히 떨어짐을 알 수 있다. 또한, 비교예 3 및 비교예 4의 표면처리 전해동박은 돌기부 두께비(Y=a/b)가 0.69를 초과함으로써 유전율이 4% 이상이 되어 신호의 전송 손실이 증가한다.
이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
21 : 표면처리 전해동박
22 : 기재
23 : 표면돌기부
24 : 표면돌기층
25 : 표면처리층

Claims (7)

  1. 제박 공정과 표면처리 공정에 의해 제조되는 표면처리 전해동박으로서,
    상기 표면처리 전해동박은 기재와 이 기재의 일 표면상에 형성되는 표면돌기부로 이루어지고,
    상기 표면돌기부는 상기 제박 공정에 의해 상기 기재의 일 표면상에 형성되는 표면돌기층과 상기 표면처리 공정에 의해 상기 표면돌기층 위에 형성되는 표면처리층을 포함하고,
    상기 표면처리층은 순서대로 적층된 5 내지 30 ppm 범위의 니켈(Ni) 피막, 5 내지 30 ppm 범위의 아연(Zn) 피막 및 1 내지 5 ppm 범위의 크롬(Cr) 피막을 포함하고,
    상기 기재의 두께(b)와, 상기 표면돌기부의 두께(a)에 대한 상대적 비율을 나타내는 돌기부 두께비(Y=a/b)가 0.15이상, 0.69 이하이고,
    상기 기재의 일 표면이 매트면이고,
    상기 매트면의 표면조도가 10점 평균 표면조도 Rz로 2.8~4.6㎛이고,
    유전율이 3.08 내지 4.0%인 것을 특징으로 하는 표면처리 전해동박.
  2. 제1 항에 있어서,
    상기 표면돌기부의 두께(a)가 2~8㎛인 것을 특징으로 하는 표면처리 전해동박.
  3. 제2 항에 있어서,
    상기 표면돌기부의 두께(a)가 2.1~7.8㎛인 것을 특징으로 하는 표면처리 전해동박.
  4. 제1 항에 있어서,
    상기 기재의 두께(b)가 10~14㎛인 것을 특징으로 하는 표면처리 전해동박.
  5. 제4 항에 있어서,
    상기 기재의 두께(b)가 10.4~13.8㎛인 것을 특징으로 하는 표면처리 전해동박.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 기재된 표면처리 전해동박의 표면처리층에 폴리이미드 수지를 부착한 것을 특징으로 하는 동장적층판.
  7. 청구항 6의 동장적층판에 회로 패턴이 형성되어 있는 것을 특징으로 하는 프린트 배선판.
KR1020230112124A 2016-11-01 2023-08-25 표면처리 전해동박, 이의 제조방법, 및 이의 용도 KR102655111B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230112124A KR102655111B1 (ko) 2016-11-01 2023-08-25 표면처리 전해동박, 이의 제조방법, 및 이의 용도

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160144734A KR20180047897A (ko) 2016-11-01 2016-11-01 표면처리 전해동박, 이의 제조방법, 및 이의 용도
KR1020230112124A KR102655111B1 (ko) 2016-11-01 2023-08-25 표면처리 전해동박, 이의 제조방법, 및 이의 용도

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160144734A Division KR20180047897A (ko) 2016-11-01 2016-11-01 표면처리 전해동박, 이의 제조방법, 및 이의 용도

Publications (2)

Publication Number Publication Date
KR20230129209A true KR20230129209A (ko) 2023-09-07
KR102655111B1 KR102655111B1 (ko) 2024-04-04

Family

ID=62184949

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160144734A KR20180047897A (ko) 2016-11-01 2016-11-01 표면처리 전해동박, 이의 제조방법, 및 이의 용도
KR1020230112124A KR102655111B1 (ko) 2016-11-01 2023-08-25 표면처리 전해동박, 이의 제조방법, 및 이의 용도

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020160144734A KR20180047897A (ko) 2016-11-01 2016-11-01 표면처리 전해동박, 이의 제조방법, 및 이의 용도

Country Status (1)

Country Link
KR (2) KR20180047897A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102103765B1 (ko) * 2018-05-16 2020-04-28 일진머티리얼즈 주식회사 전해동박 및 이를 이용한 이차전지
CN110042438B (zh) * 2019-04-24 2021-02-05 福建清景铜箔有限公司 电解铜箔的制备方法
US11031303B1 (en) * 2020-01-15 2021-06-08 Taiwan Semiconductor Manufacturing Company Limited Deep trench isolation structure and method of making the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110024527A (ko) * 2009-09-02 2011-03-09 엘에스엠트론 주식회사 전해 동박 및 그 제조 방법
KR101090199B1 (ko) 2003-02-12 2011-12-07 후루카와 덴키 고교 가부시키가이샤 미세 패턴 프린트 배선용 동박과 그 제조방법
KR101129471B1 (ko) 2004-02-06 2012-04-02 후루카와 덴키 고교 가부시키가이샤 표면처리동박 및 회로기판
KR20150014850A (ko) 2013-07-30 2015-02-09 가부시키가이샤 에스에이치 카퍼프로덕츠 조화동박, 동박적층판 및 프린트 배선판
KR20150021473A (ko) * 2013-08-20 2015-03-02 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 표면 처리 동박 및 그것을 사용한 적층판, 동판, 프린트 배선판, 전자 기기, 그리고 프린트 배선판의 제조 방법
JP2015105421A (ja) * 2013-11-29 2015-06-08 Jx日鉱日石金属株式会社 表面処理銅箔、積層板、プリント配線板、プリント回路板及び電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101090199B1 (ko) 2003-02-12 2011-12-07 후루카와 덴키 고교 가부시키가이샤 미세 패턴 프린트 배선용 동박과 그 제조방법
KR101129471B1 (ko) 2004-02-06 2012-04-02 후루카와 덴키 고교 가부시키가이샤 표면처리동박 및 회로기판
KR20110024527A (ko) * 2009-09-02 2011-03-09 엘에스엠트론 주식회사 전해 동박 및 그 제조 방법
KR20150014850A (ko) 2013-07-30 2015-02-09 가부시키가이샤 에스에이치 카퍼프로덕츠 조화동박, 동박적층판 및 프린트 배선판
KR20150021473A (ko) * 2013-08-20 2015-03-02 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 표면 처리 동박 및 그것을 사용한 적층판, 동판, 프린트 배선판, 전자 기기, 그리고 프린트 배선판의 제조 방법
JP2015105421A (ja) * 2013-11-29 2015-06-08 Jx日鉱日石金属株式会社 表面処理銅箔、積層板、プリント配線板、プリント回路板及び電子機器

Also Published As

Publication number Publication date
KR20180047897A (ko) 2018-05-10
KR102655111B1 (ko) 2024-04-04

Similar Documents

Publication Publication Date Title
KR100941219B1 (ko) 전해 동박, 그 전해 동박을 이용하여 얻어진 표면 처리 전해 동박, 그 표면 처리 전해 동박을 이용한 동장 적층판 및 프린트 배선판
KR101129471B1 (ko) 표면처리동박 및 회로기판
KR20230129209A (ko) 표면처리 전해동박, 이의 제조방법, 및 이의 용도
TWI509111B (zh) Surface treatment of electrolytic copper foil, laminated board, and printed wiring board, electronic equipment
EP0841412A1 (en) High-tensile electrolytic copper foil and process for producing the same
TWI735651B (zh) 銅箔以及具有該銅箔的覆銅層積板
RU2287618C2 (ru) Многослойная фольга и способ ее изготовления
KR20040073387A (ko) 고주파 용도 대응 가능 구리박 및 그의 제조 방법
KR100458259B1 (ko) 비시안화물황동도금욕및비시안화물황동도금욕을이용한황동층을갖는금속박의제조방법
KR100435298B1 (ko) 전해동박
KR100694382B1 (ko) 고강도를 갖는 저조도 전해동박의 제조방법, 이 방법에의해 제조된 전해동박, 및 이 전해동박을 사용하여 제작한전자 부품
US20130189538A1 (en) Method of manufacturing copper foil for printed wiring board, and copper foil printed wiring board
JP5116943B2 (ja) 高周波回路用銅箔及びその製造方法
TWI756038B (zh) 粗糙化處理銅箔、附有載體銅箔、覆銅層壓板及印刷配線板
KR101126969B1 (ko) 고굴곡성의 전해 동박 및 그 제조 방법
CN102939800A (zh) 表面粗化处理铜箔以及覆铜层压基板
CN102548202B (zh) 经粗化处理的铜箔及其制造方法
CN111757607B (zh) 表面处理铜箔、覆铜层叠板及印制布线板
TWI805902B (zh) 表面處理銅箔、覆銅積層板及印刷線路板
CN112004964B (zh) 表面处理铜箔、覆铜板以及印刷电路板
KR20220119388A (ko) 표면 처리 동박 및 그 제조 방법
CN113795615A (zh) 表面处理铜箔、覆铜层叠板以及印刷电路板
KR20170038969A (ko) 표면처리동박 및 그의 제조방법
LU501394B1 (en) Surface-treated copper foil for high-frequency circuit and method for producing the same
US20240121902A1 (en) Low-roughness surface-treated copper foil with low bending deformation, copper clad laminate comprising same, and printed wiring board

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant