KR20230118342A - 정전 척 시트 및 이를 포함하는 정전 척 - Google Patents

정전 척 시트 및 이를 포함하는 정전 척 Download PDF

Info

Publication number
KR20230118342A
KR20230118342A KR1020220014806A KR20220014806A KR20230118342A KR 20230118342 A KR20230118342 A KR 20230118342A KR 1020220014806 A KR1020220014806 A KR 1020220014806A KR 20220014806 A KR20220014806 A KR 20220014806A KR 20230118342 A KR20230118342 A KR 20230118342A
Authority
KR
South Korea
Prior art keywords
electrostatic chuck
dielectric layer
electrode
layer
disposed
Prior art date
Application number
KR1020220014806A
Other languages
English (en)
Inventor
이지형
Original Assignee
주식회사 아모그린텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모그린텍 filed Critical 주식회사 아모그린텍
Priority to KR1020220014806A priority Critical patent/KR20230118342A/ko
Publication of KR20230118342A publication Critical patent/KR20230118342A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

정전기력을 이용하여 기판을 척킹하기 위한 정전 척에 포함되는 정전 척 시트가 개시된다. 정전 척 시트는, 질화규소를 포함하는 제1 유전층; 상기 제1 유전층 상에 배치되는 제1 전극층; 및 상기 제1 전극층 상에 배치되며, 질화규소를 포함하는 제2 유전층을 포함한다.

Description

정전 척 시트 및 이를 포함하는 정전 척{ELECTROSTATIC SHEET AND ELECTROSTATIC CHUK INCLUDING THE SAME}
본 발명은 정전 척 시트 및 이를 포함하는 정전 척에 관한 것으로, 더욱 상세하게는 반도체 웨이퍼, 인쇄회로기판과 같은 대상물을 정전기력을 이용하여 고정시킬 수 있는 정전 척에 관한 것이다.
반도체 또는 전자 회로는 웨이퍼(wafer) 또는 인쇄회로기판(printed circuit board)와 같은 기판 상에 여러가지 공정(예컨대, 포토, 식각, 패터닝, 세정 등)을 수행함으로써 제조된다. 이 때, 공정이 제대로 수행되기 위해서는 기판이 고정될 필요가 있다. 기판의 고정 여부에 따라 공정의 정확도 및 성공률이 좌우될 수 있다.
정전 척(electrostatic chuck)은 정전기력을 이용하여 기판 형태의 대상물을 흡착함으로써 고정(즉, 척킹(chucking))하고, 고정된 대상물을 합착, 가압, 이동시키는 용도로 널리 사용된다. 일반적으로 정전 척은 도체인 전극과 전극을 에워싸는 유전체를 포함하는 정전 척 시트와 정전 척 시트에 하부에 배치되는 도체의 베이스 플레이트를 포함한다. 이 때, 전극에 전압이 가해지면 정전기력을 통해 대상물을 고정시킬 수 있다. 이 때, 유전체는 세라믹(ceramic) 재질일 수 있고, 이를 세라믹 척이라고 한다.
한편, 현재 사용되는 유전체의 재료는 산화 알루미늄(Alumina)이 주류를 이루고 있는데, 정전 척 시트의 유전체의 체적저항률이 낮은 경우 누설 전류가 발생한다. 정전 척을 장시간 사용하는 경우 체적 저항률이 감소하므로 누설 전류가 발생하고, 누설 전류에 기인하여 아킹 발생이 문제된다.
또한, 최근 반도체 웨이퍼의 대형화가 급속히 진행되고 있으므로, 면적이 큰 기판을 흡착하기 위하여 전극층에 인가되는 전압이 저전압에서 고전압으로 증가하고 있다. 그런데, 고전압으로 증가할수록 정전 척의 정전 흡착 기능의 증대가 어렵다는 문제가 있다.
이상의 배경기술에 기재된 사항은 발명의 배경에 대한 이해를 돕기 위한 것으로서, 공개된　종래 기술이 아닌 사항을 포함할 수 있다.
본 발명이 해결하고자 하는 과제는, 아킹 현상을 방지할 수 있는 정전 척 시트 및 이를 포함하는 정전 척을 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는, 웨이퍼, 기판 등 대상물의 크기가 큰 경우에도 사용할 수 있는 정전 척 시트 및 이를 포함하는 정전 척을 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 정전기장을 형성하는 전극들 사이의 거리를 확보하여, 전극들 사이의 누설 전류로 인한 아킹 현상을 방지할 수 있는 정전 척 시트 및 이를 포함하는 정전 척을 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 정전기장을 형성하는 두 개의 전극들을 수평 방향에서 교대로 배치함으로써, 전극들이 배치되는 면적을 최대화함으로써 척킹력을 향상시킬 수 있는 정전 척 시트 및 이를 포함하는 정전 척을 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상술한 과제를 해결하기 위한 본 발명의 실시 예들에 따른 정전기력을 이용하여 기판을 척킹하기 위한 정전 척에 포함되는 정전 척 시트는, 고분자 물질을 포함하는 제1 유전층, 제1 유전층 상에 배치되고, 도전성 금속 재질의 제1전극을 포함하는 제1 전극층, 제2 전극층 상에 배치되고, 도전성 금속 재질의 제2전극을 포함하는 제2 전극층, 제1 전극층 및 제2 전극층 사이에 배치되고, 고분자 물질을 포함하는 제2 유전층 및 제2 전극층 상에 배치되며, 고분자 물질을 포함하는 보호층을 포함하고, 제1 전극과 제2 전극은 정전 척 시트의 수직 방향에서 서로 중첩되지 않도록 배치된다.
또한, 상기 제1 유전층은 질화규소를 포함한다.
또한, 상기 제2 유전층은 질화규소를 포함한다.
먼저, 본 발명의 실시 예에 따른 정전 척 시트 및 이를 포함하는 정전 척은 제1 유전층에 구비된 유전체에 질화규소가 포함된다. 이로 인해, 유전체의 비저항(체적 저항률)이 증가되어 누설 전류가 감소하므로 아킹 현상이 감소하는 효과가 있다.
본 발명의 실시 예들에 따른 정전 척 시트 및 이를 포함하는 정전 척은 정전기장을 형성하는 두 개의 전극들을 수직 방향으로 서로 중첩되지 않도록 배치하여 전극들 사이의 거리를 확보함으로써, 아킹 현상을 방지할 수 있는 효과가 있다.
본 발명의 실시 예들에 따른 정전 척 시트 및 이를 포함하는 정전 척은 정전기장을 형성하는 두 개의 전극들을 수평 방향에서 교대로 배치함으로써, 전극들이 배치되는 면적을 최대화함으로써 척킹력을 향상시킬 수 있는 효과가 있다.
본 발명의 효과들은 이상에서 언급된 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 실시 예들에 따른 정전 척을 나타낸다.
도 2는 본 발명의 실시 예들에 따른 정전 척의 동작을 나타내는 도면이다.
도 3은 본 발명의 실시 예들에 따른 정전 척 시트를 나타낸다.
도 4는 본 발명의 실시 예들에 따른 정전 척 시트를 나타낸다.
도 5는 본 발명의 실시 예들에 따른 정전 척 시트를 나타낸다.
도 6은 본 발명의 실시 예들에 따른 정전 척 시트의 층들 중에서 전극층들을
제외한 나머지 층의 평면도를 나타낸다.
도 7은 본 발명의 실시 예들에 따른 제1 전극층의 평면도를 나타낸다.
도 8은 본 발명의 실시 예들에 따른 제2 전극층의 평면도를 나타낸다.
도 9는 본 발명의 실시 예들에 따른 두 전극을 위에서 바라본 모습을 나타낸
다.
도 10은 도 8의 A-A'선을 따라 바라본 정전 척 시트의 단면도를 나타낸다
도 11은 본 발명의 유전층의 재료에 따른 누설 전류에 대한 도면이다.
도 12는 본 발명의 유전층의 재료에 따른 비저항에 대한 도면이다.
도 13은 본 발명의 실시 예에 따른 정전 척 시트의 제조방법을 나타낸 순서도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시 예들에 제한되는 것이 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야의 통상의 기술자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 특정 실시 예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 또한, 본 명세서에서 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다.
본 명세서에서 사용되는 "포함한다" 및/또는 "포함하는"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 사용되는 "및/또는"은 언급된 구성요소들의 각각 및 하나 이상의 모든 조합을 포함한다. 비록 "제1", "제2"등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
도면은 본 발명의 사상을 이해할 수 있도록 하기 위한 것일 뿐, 도면에 의해서 본 발명의 범위가 제한되는 것으로 해석되지 않아야 한다. 또한 도면에서 상대적인 두께, 길이나 상대적인 크기는 설명의 편의 및 명확성을 위해 과장될 수 있으며, 도면에 표시된 축적 또는 치수에 본 발명의 기술적 사상이 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일한 도면 부호는 동일한 구성 요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 실시 예를 상세하게 설명한다.
도 1은 본 발명의 실시 예들에 따른 정전 척을 나타낸다. 도 1을 참조하면, 정전 척은 정전 척 시트(100) 및 베이스 플레이트(200)를 포함할 수 있다.
정전 척 시트(100)는 고정 대상이 되는 대상물의 일면에 접촉하여, 정전기력을 통해 대상물을 척킹할 수 있다. 이에 따라, 대상물은 정전 척 시트(100)에 의해 위치가 고정될 수 있다. 이 때, 대상물은 실리콘 웨이퍼(wafer), 인쇄 회로 기판(printed circuit board (PCB)), 글라스 기판 또는 PI(polyimide) 기판 등일 수 있으나, 본 발명의 실시 예들이 대상물의 성질이나 형상에 한정되는 것은 아니다.
정전 척 시트(100)는 접촉된 대상물의 형상에 대응하는 형상을 가질 수 있다. 예컨대, 정전 척 시트(100)가 반도체 웨이퍼와 같은 원형의 대상물을 지지하는 경우, 정전 척 시트(100)는 원형으로 형성될 수 있다. 한편, 정전 척 시트(100)가 인쇄 회로 기판과 같은 사각형의 대상물을 지지할 경우, 정전 척 시트(100)는 사각형으로 형성될 수 있다.
베이스 플레이트(200)는 정전 척 시트(100)와 결합되어 정전 척 시트(100)를 지지할 수 있다. 실시 예들에 따라, 정전 척 시트(100)와 베이스 플레이트(200)는 볼트와 같은 연결 부재를 통해 연결될 수 있다. 예컨대, 연결 부재는 정전 척 시트(100)를 관통하고, 베이스 플레이트(200)에 일부 수용되어 정전 척 시트(100)와 베이스 플레이트(200)를 서로 결합할 수 있다. 또한, 실시 예들에 따라, 정전 척 시트(100)와 베이스 플레이트(200)는 접착제 또는 점착제를 통해 서로 결합될 수 있다.
베이스 플레이트(200)는 금속 재질일 수 있다. 예컨대, 베이스 플레이트(200)는 알루미늄을 포함하는 금속으로 구성될 수 있다. 이 때, 베이스 플레이트(200)는 정전 척 시트(100)로부터 발생하는 열을 방출시키는 방열부재 로서의 역할을 수행할 수 있다.
도 2는 본 발명의 실시 예들에 따른 정전 척의 동작을 나타내는 도면이다.
도 2를 참조하면, 정전 척 시트(100)는 전극(EL)을 포함하고, 전극(EL)은 전원과 연결되어, 전원으로부터 전압을 공급받을 수 있다. 예컨대, 전원은 커넥터(connector) 형태로 구성될 수 있다. 또한, 전극(EL)은 서로 전기적으로 분리된 적어도 두 개의 전극들을 포함할 수 있고, 적어도 두 개의 전극들은 서로 다른 부호의 전압을 인가받을 수 있다. 이 때 적어도 두 개의 전극들은 동일한 층에 형성될 수 있으나, 이에 한정되는 것은 아니다.
대상물(300)은 정전 척 시트(100) 상에 안착될 수 있다.
전극(EL)에 전압이 인가되면, 전극(EL)에는 전하가 대전될 수 있다.
예컨대, 도 2에 도시된 바와 같이, 좌측 전극에는 (-) 전하가 대전되고, 우측 전극에는 (+) 전하가 대전될 수 있다. 이 때, 대상물(300)의 전극(EL)과 대응하는 부분(예컨대, 표면)에는 반대 부호의 전하가 대전된다. 예컨대, 도 2에 도시된 바와 같이, 좌측 전극에 대응하는 대상물(300)의 부분에는 (+) 전하가 대전되고, 우측 전극에 해당하는 대상물(300)의 부분에는 (-) 전하가 대전될 수 있다.
정전 척 시트(100)와 대상물(300)의 서로 반대 부호의 전하끼리 작용하는 인력(예컨대, 쿨롱 힘)에 의해 대상물(300)이 정전 척 시트(100)에 척킹될 수 있다. 이에 따라, 정전 척 시트(100)는 인가되는 전압에 응답하여, 대상물(300)을 선택적으로 척킹할 수 있다.
도 3은 본 발명의 실시 예들에 따른 정전 척 시트를 나타낸다.
도 3을 참조하면, 정전 척 시트(100)는 제1 유전층(110), 제1 전극층(120) 및 제2 유전층(140)을 포함할 수 있다.
제1 유전층(110)은 질화규소(Si3N4)를 포함하는 유전체를 포함할 수 있다. 실시 예들에 따라, 제1 유전층(110)의 유전체는 질화규소 또는 질화규소 복합재료를 포함할 수 있다. 또한, 제1 유전층(110)의 유전체는 복합산화물, 복합질화물로 형성될 수 있다.
이때 제1 유전층(110)의 유전체가 포함하는 상기 복합산화물 및 상기 질화산화물의 중량비는 0.1 이상, 20 이하로 형성될 수 있다.
이때 상기 질화규소 복합재료는, 질화규소, 티타늄(Ti), 질화 티타늄(TiN), 희토류 금속 중 어느 하나를 포함한다. 희토류 금속은 바람직하게는, 란타넘(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 루테튬(Lu) 중 어느 하나 및 이들의 조합을 의미한다.이 상기 질화규소 복합재료로 사용될 수 있다.
또한, 질화규소 또는 질화규소 복합재료로 형성되는 유전체를 포함하는 제1 유전층(110)의 비저항(체적 저항률)은 10E+8 이상, 10E+16이하로 형성될 수 있다.
이로 인해, 상대적으로 크기가 큰 대상물(300)을 척킹하기 위하여 정전 척 시트에 상대적으로 고전압이 인가되더라도, 제1 유전층(110)의 비저항이 크기 때문에, 누설 전류의 발생이 감소될 수 있고 아킹 현상을 방지할 수 있다.
한편, 질화규소를 포함하는 유전체를 포함하는 제1 유전층(110)과 관련하여, 도 11은 본 발명의 유전층들(110, 140, 160)의 재료에 따른 누설 전류에 대한 도면이고, 도 12는 본 발명의 유전층들(110, 140, 160)의 재료에 따른 비저항에 대한 도면이다.
도 11 및 도 12를 참조하면, 제1 유전층(110)의 유전체의 누설 전류는 온도가 증가할수록 증가하고, 유전체의 비저항(체적 저항률)은 온도가 증가할수록 감소한다.
한편, 제1 유전층(110)의 유전체의 재료의 종류에 따라 같은 온도에서의 누설 전류와 비저항이 달라진다.
도시된 실시 예와 아래 첨부된 표에 따라 유전체의 재료가 각각 산화알루미늄, 질화알루미늄, 질화규소인 경우를 비교하면, 같은 온도에서 유전체의 재료가 질화알루미늄일 때 비저항의 크기가 가장 작고, 질화규소일때 비저항의 크기가 가장 크다.
또한, 같은 온도에서 유전체의 재료가 질화알루미늄일 때 누설 전류의 크기가 가장 크고, 질화규소일때 누설 전류의 크기가 가장 작다(아래 표 1).
재료 특성 온도
100도 200도 300도 400도
Al2O3 Current(A) 1.56E-10 1.55E-8 6.36E-7 8.33E-6
Resistivity(Ωcm) 4.18E+14 4.19E+12 1.03E+11 7.82E+9
AlN Current(A) 3.49E-8 1.52E-5 6.40E-4 1.75E-3
Resistivity(Ωcm) 1.87E+12 4.29E+9 1.02E+8 3.79E+7
Si3N4 Current(A) 3.48E-11 1.75E-10 2.15E-9 1.05E-8
Resistivity(Ωcm) 1.87E+15 3.73E+14 3.04E+13 6.20E+12
즉, 제1 유전층(110)의 유전체의 재료가 질화규소로 형성되는 경우, 제1 유전층(110)의 비저항의 크기가 크고 누설 전류의 크기가 작아서 아킹 현상을 방지함을 확인할 수 있다.다시 도 3을 참조하면, 제1 유전층(110)은 베이스 플레이트(200)와 접촉될 수 있다. 예컨대, 제1 유전층(110)의 두께는 15 내지 30 ㎛, 바람직하게는 25 ㎛일 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다.
제1 전극층(120)은 인가되는 전압에 따라 정전기장(electrostatic field)을 형성할 수 있다. 제1 전극층(120)에 의해 생성되는 정전기장에 응답하여, 대상물의 표면에 제1 전극층(120)의 전하와 반대의 전하가 대전되게 되고, 이에 따라 대상물은 정전 척 시트(100)에 의해 척킹될 수 있다.
제1 전극층(120)은 도전성 금속으로 형성되는 제1 전극(121)을 포함할 수 있다.
예컨대, 제1 전극(121)은 구리, 몰리브덴, 텅스텐 또는 몰리브덴-텅스텐 합금을 포함할 수 있다. 제1 전극에는 전압이 인가될 수 있다.
제1 전극층(120)은 제1 유전층(110) 상에 배치될 수 있다. 이 때, 제1 유전층(110) 및 제1 전극층(120) 사이에 접착층이 배치될 수 있다. 예컨대, 접착층의 두께는 15 내지 30㎛, 바람직하게는 25 ㎛일 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다. 실시 예들에 따라, 제1 유전층(110) 및 제1 전극층(120) 사이의 접착층은 250
Figure pat00001
이상, 바람직하게는 350
Figure pat00002
이상의 온도에서 내열성을 갖는 접착제를 포함할 수 있다.
제2 유전층(140)은 제1 유전층(110)과 같이 질화규소(Si3N4)를 포함하는 유전체를 포함할 수 있다. 실시 예들에 따라, 제2 유전층(140)의 유전체는 질화규소 또는 질화규소 복합재료로 형성되는 유전체를 포함할 수 있다. 또한, 제2 유전층(140)의 유전체는 복합산화물, 복합질화물로 형성될 수 있다. 제2 유전층(140)을 구성하는 재료에 관한 특성은 제1 유전층(110)에서 설명한 바와 동일하므로 자세한 설명은 생략한다.
실시 예들에 따라, 제2 유전층(140)의 두께는 제1 전극층(120)의 두께보다 작을 수 있다. 예컨대, 제1 전극층(120)의 두께는 30 내지 40 ㎛, 바람직하게는 35 ㎛일 수 있고, 제2 유전층(140)의 두께는 15 내지 30 ㎛, 바람직하게는 25 ㎛일 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다.
한편, 질화규소 또는 질화규소 복합재료로 형성되는 유전체를 포함하는 제1, 제2 유전층(110, 140) 및 제1 전극층(120)을 포함하는 정전 척 시트에 고전압, 바람직하게는 1000V를 인가했을 경우, 최소 척킹력이 2.5kg 이상이며, 누설 전류가 존재하지 않을 수 있다.
도 4는 본 발명의 실시 예들에 따른 정전 척 시트를 나타낸다.
도 4를 참조하면, 정전 척 시트(100)는 제2 전극층(130) 및 보호층(150)을 더 포함할 수 있다.
도 4는 정전 척 시트(100)의 각 층들(110, 120, 130, 140 및 150)의 상대적인 위치를 개념적으로 나타내는 것으로, 실제 단면도는 도 4의 도시된 정전 척 시트(100)와 다를 수 있다.
제2 전극층(130)은 제1 전극층(120)과 마찬가지로 인가되는 전압에 따라 정전기장(electrostatic field)을 형성할 수 있다. 제2 전극층(130)에 의해 생성되는 정전기장에 응답하여, 대상물(300)의 표면에 제2 전극층(130)의 전하와 반대의 전하가 대전되게 되고, 이에 따라 대상물은 정전 척 시트(100)에 의해 척킹될 수 있다.
제2 전극층(130)은 도전성 금속으로 형성되는 제2 전극(122)을 포함할 수 있다. 예컨대, 제2 전극(122)은 구리, 몰리브덴, 텅스텐 또는 몰리브덴-텅스텐 합금을 포함할 수 있다.
한편, 상술한 제1 전극 및 제2 전극에는 전압이 인가될 수 있는데, 실시 예들에 따라, 제1 전극과 제2 전극에 인가되는 전압의 부호는 서로 다를 수 있다. 다만, 본 발명의 실시 예들이 이에 한정되는 것은 아니다.
한편, 제2 전극층(130)은 제1 전극층(120) 상에 배치될 수 있고, 제1 전극층(120)과 제2 전극층(130) 사이에는 제2 유전층(140)이 배치될 수 있다. 제2 유전층(140)은 전극층들(120 및 130)과 접촉될 수 있다.
한편, 실시 예들에 따라, 제2 유전층(140)은 전극층들(120 및 130) 사이의 단락을 방지하기 위해, 절연 물질을 포함하는 절연층으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 예컨대, 제2 유전층(140)의 유전 상수는 제1 유전층(110)의 유전 상수 이하일 수 있으나, 이에 한정되는 것은 아니다.
보호층(150)은 정전 척 시트(100)의 최상부에 위치할 수 있다. 보호층(150)은 정전 척 시트(100)를 외부로부터 보호하기 위한 층으로서, 예컨대, 커버레이(coverlay) 층일 수 있다. 보호층(150)은 정전 척에 의해 고정되는 대상물과 접촉될 수 있다.
실시 예들에 따라, 보호층(150)은 250
Figure pat00003
이상, 바람직하게는 350
Figure pat00004
이상의 온도에서 내열성을 갖는 고분자 물질을 포함할 수 있다. 예컨대, 보호층(150)은 폴리이미드(polyimide)를 포함하는 고분자 물질층일 수 있다.
보호층(150)은 정전 척 시트(100) 상에 장착되는 대상물보다 더 밝은 색상(즉, 더 높은 명도를 갖는 색상)으로 형성될 수 있다. 예컨대, 보호층(150)은 백색일 수 있다.
반도체 공정의 경우, 각 공정 마다 대상물(즉, 웨이퍼 또는 기판)이 정확한 위치에 고정되어야 할 필요가 있다. 특히, 반도체 공정 중 패키징(packaging) 공정은 반도체와 회로 기판(예컨대, PCB)을 연결하는 공정으로서, 회로 기판의 정확한 위치에 반도체 칩이 실장되어야 할 필요가 있다. 정확한 위치를 조정하기 위해, 공정 장비는 카메라와 같은 비전 센서를 이용하여 대상물 상의 얼라인 마크(mark)를 인식하여 얼라인을 수행하여야 한다(즉, 비전 얼라인). 이 때, 대상물과 정전 척의 색상이 유사하다면 얼라인 마크가 잘 인식되지 않을 수 있다.
본 발명의 실시 예들에 따른 정전 척 시트(100)는 백색으로 형성되는 보호층(150)을 포함하므로, 정전 척 시트(100)와 대상물이 육안으로 쉽게 구별될 수 있고, 그 결과 대상물에 대한 비전 얼라인이 쉽게 수행될 수 있는 효과가 있다.
보호층(150)은 제2 전극층(130) 상에 배치될 수 있다. 이 때, 보호층(150) 및 제2 전극층(130) 사이에 접착층이 배치될 수 있다. 예컨대, 접착층의 두께는 15 내지 30 ㎛, 바람직하게는 25 ㎛일 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다. 실시 예들에 따라, 보호층(150) 및 제2 전극층(130) 사이의 접착층은 250
Figure pat00005
이상, 바람직하게는 350
Figure pat00006
이상의 온도에서 내열성을 갖는 접착제를 포함할 수 있다.
실시 예들에 따라, 보호층(150)의 두께는 전극층들(120 및 130)의 두께보다 작을 수 있다. 예컨대, 보호층(150)의 두께는 15 내지 30 ㎛, 바람직하게는 25 ㎛일 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다.
정전 척 시트(100)는 에어 홀(AH)을 더 포함할 수 있다. 에어 홀(AH)은 정전 척 시트(100)를 전체적으로 관통하도록 생성될 수 있다. 실시 예들에 따라, 에어 홀(AH)은 정전 척 시트(100)의 상부와 하부를 관통하는 홀일 수 있다. 예컨대, 에어 홀(AH)은 제1 유전층(110), 제1 전극층(120), 제2 전극층(130), 제2 유전층(140) 및 보호층(150) 모두를 관통하도록 형성될 수 있다. 이에 따라, 에어 홀(AH)은 정전 척 시트(100) 하부에 배치되는 베이스 플레이트(200)와 연통될 수 있다.
에어 홀(AH)은 정전 척 시트(100) 상에 척킹되는 대상물을 정전 척 시트(100)로부터 분리하기 위해 사용될 수 있다. 예컨대, 정전 척 시트(100)에 전압이 인가되어 대상물이 정전 척 시트(100)에 의해 척킹되면, 이후 전압이 인가되지 않더라도 남아있는 전하에 의해 척킹이 유지될 수가 있다. 이 때, 에어 홀(AH)을 통해 에어가 주입(예컨대, 베이스 플레이트(200)에 형성된 노즐 등을 통해)되면, 주입된 에어에 의한 압력이 에어 홀(AH)을 통해 척킹된 대상물에 가해지게 되고, 그 결과, 척킹된 대상물이 에어의 압력에 의해 정전 척 시트(100)로부터 분리(즉, 디척킹(dechucking))될 수 있다. 따라서, 본 발명의 실시 예들에 따른 정전 척 시트(100)는 에어 홀(AH)을 구비함으로써, 보다 빠른 디척킹이 가능한 효과가 있다.
도 5는 본 발명의 실시 예들에 따른 정전 척 시트를 나타낸다. 도 5에 도시된 정전 척 시트(100A)는 도 4의 정전 척 시트(100)와 비교할 때, 하부 유전층(160)을 더 포함하는 차이가 있다. 따라서, 하부 유전층(160)에 대해서만 설명하고, 동일한 구성에 대해서는 설명을 생략하도록 한다.
한편, 도 5는 정전 척 시트(100A)의 각 층들(110, 120, 130, 140, 150 및 160)의 상대적인 위치를 개념적으로 나타내는 것으로, 실제 단면도는 도 5의 도시된 정전 척 시트(100A)와 다를 수 있다.
하부 유전층(160)은 제1 유전층(110) 하부에 배치될 수 있다. 실시 예들에 따라, 제1 유전층(110)은 하부 유전층(160)의 전면을 커버하도록 하부 유전층(160) 상에 배치될 수 있다. 예컨대, 제1 유전층(110)의 면적은 하부 유전층(160)의 면적보다 클 수 있다.
하부 유전층(160)의 두께는 제1 유전층(110)의 두께보다 클 수 있다. 예컨대, 하부 유전층(160)의 두께는 100 내지 150㎛, 바람직하게는 125 ㎛일 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다.
제1 유전층(110) 및 하부 유전층(160) 사이에는 접착제를 포함하는 접착층이 배치될 수 있다. 예컨대, 제1 유전층(110) 및 하부 유전층(160)은 접착층을 통해 서로 접착될 수 있다. 이 때, 제1 유전층(110) 및 하부 유전층(160) 사이의 접착층의 두께는 제1 유전층(110)의 두께보다 작을 수 있다. 예컨대, 접착층의 두께는 10 내지 25 ㎛, 바람직하게는 20 ㎛일 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다.
실시 예들에 따라, 제1 유전층(110) 및 하부 유전층(160) 사이의 접착층은 250
Figure pat00007
이상, 바람직하게는 350
Figure pat00008
이상의 온도에서 내열성을 갖는 접착제를 포함할 수 있다.
도 6은 본 발명의 실시 예들에 따른 정전 척 시트의 층들 중에서 전극층들을 제외한 나머지 층의 평면도를 나타낸다. 즉, 도 6은 정전 척 시트(100)의 비전극층을 나타내고, 상기 비전극층은 유전층들(110, 120), 제2 유전층(140) 및 보호층(150) 중 적어도 하나일 수 있다.
도 6을 참조하면, 비전극층(110, 120, 150 및 160)은 정전 척 시트(100) 내에 층 형태로 배치될 수 있다. 실시 예들에 따라, 비전극층(110, 120, 150 및 160)에는 비전극층(110, 120, 150 및 160)을 관통하는 에어 홀(AH)이 형성될 수 있다.
상술한 바와 같이, 비전극층(110, 120, 150 및 160) 각각 및 이와 이웃하는 층들 사이에는 접착층이 배치될 수 있고, 접착층은 250
Figure pat00009
이상, 바람직하게는 350
Figure pat00010
이상의 온도에서 내열성을 갖는 접착제를 포함할 수 있다. 본 발명의 실시 예들에 따른 정전 척 시트(100)는 높은 온도(예컨대, 250
Figure pat00011
이상의 온도)에서도 변형되지 않는 비전극층(110, 120, 150 및 160)을 포함하므로, 대상물에 대한 공정이 높은 온도에서 수행되더라도, 변형되거나 파손되지 않고 대상물을 안정적으로 고정시킬 수 있는 효과가 있다.
도 7은 본 발명의 실시 예들에 따른 제1 전극층의 평면도를 나타낸다.
도 7을 참조하면, 제1 전극층(120)은 제1 전극(121)을 포함할 수 있다. 제1 전극(121)은 전원과 연결되어, 전원으로부터 전압(예컨대, (+) 전압)을 인가받을 수 있다.
제1 전극(121)은 도전성 금속으로 형성될 수 있다. 예컨대, 제1 전극(121)은 구리, 몰리브덴, 텅스텐 또는 몰리브덴-텅스텐 합금을 포함할 수 있으나, 이에 한정되는 것은 아니다.
제1 전극(121)은 특정 형상을 갖는 금속 패턴일 수 있다. 실시 예들에 따라, 제1 전극(121)은 정전 척 시트(100) 상의 제1방향으로 연장되는 줄기부(121a) 및 줄기부(121a)로부터 연결 연장되어 제1방향과 교차하는 제2방향으로 연장되는 복수의 가지부들(121b)을 포함할 수 있다. 예컨대, 복수의 가지부들(121b)의 면적은 줄기부(121a)의 면적보다 클 수 있으나, 이에 한정되는 것은 아니다.
제1 전극(121) 주위로 유전체(133)가 배치될 수 있다. 실시 예들에 따라, 유전체(133)는 제2 유전층(140)과 실질적으로 동일한 물질일 수 있다. 예컨대, 제1 전극(121) 주위로 제2 유전층(140)이 배치될 수 있다. 즉, 제2 유전층(140)의 유전체들은 제1 전극(121)을 에워싸도록 배치될 수 있다.
에어 홀(AH)은 제1 전극층(120)을 관통하도록 형성될 수 있다. 실시 예들에 따라, 에어 홀(AH)은 제1 전극(121)을 관통하거나, 또는, 제2 유전층(140)을 관통하도록 형성될 수 있다.
도 8은 본 발명의 실시 예들에 따른 제2 전극층(130)의 평면도를 나타낸다.
도 8을 참조하면, 제2 전극층(130)은 제2 전극(131)을 포함할 수 있다. 제2 전극(131)은 전원과 연결되어, 전원으로부터 전압(예컨대, (-) 전압)을 인가받을 수 있다.
제2 전극(131)은 도전성 금속으로 형성될 수 있다. 예컨대, 제2 전극(131)은 구리, 몰리브덴, 텅스텐 또는 몰리브덴-텅스텐 합금을 포함할 수 있으나, 이에 한정되는 것은 아니다.
제2 전극(131)은 특정 형상을 갖는 금속 패턴일 수 있다. 실시 예들에 따라, 제2 전극(131)은 정전 척 시트(100) 상의 제1방향으로 연장되는 줄기부(131a) 및 줄기부(131a)로부터 연결 연장되어 제1방향과 교차하는 제2방향으로 연장되는 복수의 가지부들(131b)을 포함할 수 있다. 예컨대, 복수의 가지부들(131b)의 면적은 줄기부(131a)의 면적보다 클 수 있으나, 이에 한정되는 것은 아니다.
제2 전극(131) 주위로 유전체(133)가 배치될 수 있다. 실시 예들에 따라, 유전체(133)는 제2 유전층(140)과 실질적으로 동일한 물질일 수 있다. 예컨대, 제2 전극(131) 주위로 제2 유전층(140)이 배치될 수 있다. 즉, 층간 유전층(140)의 유전체들은 제2 전극(131)을 에워싸도록 배치될 수 있다.
에어 홀(AH)은 제2 전극층(130)을 관통하도록 형성될 수 있다. 실시 예들에 따라, 에어 홀(AH)은 제2 전극(131)을 관통하거나, 또는, 제2 유전층(140)을 관통하도록 형성될 수 있다.
도 9는 본 발명의 실시 예들에 따른 두 전극을 위에서 바라본 모습을 나타내고, 도 10은 도 9의 A-A'선을 따라 바라본 정전 척 시트의 단면도를 나타낸다.
설명의 편의상, 도 9에 두 전극들(121 및 131)을 하나의 평면 상에 도시하였으나, 도 4 및 도 5를 참조하여 설명한 바와 같이 두 전극들(121 및 131)은 하나의 평면에 속하지 않는다.
도 9 및 도 10을 참조하면, 제1 전극(121)과 제2 전극(131)은 정전 척 시트(100)의 수직 방향(또는 적층 방향) 상에서 적어도 부분적으로 서로 중첩되지 않도록 배치될 수 있다.
두 극성의 전압을 사용하는 정전 척의 경우, 각각의 극성이 인가되는 두 개의 전극이 구비되어야 한다. 이 때, 서로 다른 극성의 전압이 인가되는 두 개의 전극들 사이에 누설 전류가 흐르게 되면, 아크가 발생하여 정전 척이 파손될 수 있는 문제가 있다.
본 발명의 실시 예들에 따른 정전 척은, 제1 전극(121) 및 제2 전극(131)을 서로 다른 층에 배치함으로써 전극들(121 및 131) 사이의 수직 거리를 확보할 뿐만 아니라, 제1 전극(121) 및 제2 전극(131)을 수직 방향에서 서로 중첩되지 않도록(또는, 최대한 중첩되지 않도록) 배치함으로써 전극들(121 및 131) 사이의 수평 거리를 확보할 수 있다. 이에 따라, 제1 전극(121)과 제2 전극(131) 사이에서 누설 전류가 흐르는 것을 방지할 수 있어, 아킹(arcing) 현상을 방지할 수 있는 효과가 있다.
실시 예들에 따라, 제1 전극(121) 중 제2 전극(131)과 정전 척 시트(100)의 수직 방향(또는 적층 방향)으로 중첩되는 부분(또는 면적)은 제1 전극(121)의 전 부분(또는 면적)의 10%, 바람직하게는 5%, 더욱 바람직하게는 1% 이하일 수 있다. 마찬가지로, 제2 전극(131) 중 제1 전극(121)과 정전 척 시트(100)의 수직 방향(또는 적층 방향)으로 중첩되는 부분(또는 면적)은 제2 전극(131)의 전 부분(또는 면적)의 10%, 바람직하게는 5%, 더욱 바람직하게는 1% 이하일 수 있다.
제1 전극(121) 및 제2 전극(131)은 정전 척 시트(100)의 수평 방향에서 교대로 배치될 수 있다. 실시 예들에 따라, 제1 전극(121)은 제2 전극(131) 사이에 배치되고, 제2 전극(131)은 제1 전극(121) 사이에 배치될 수 있다. 예컨대, 제1 전극(121)의 가지부(121b) 각각은 제2 전극(131)의 두 개의 가지부들(131b) 사이에 형성되는 영역(또는 공간)에 배치될 수 있고, 또한, 제2 전극(131)의 가지부(131b) 각각은 제1 전극(121)의 두 개의 가지부들(121b) 사이에 형성되는 영역(또는 공간)에 배치될 수 있다.
정전 척 시트(100)의 척킹력(또는 고정력)은 정전 척 시트(100)와 대상물의 대전되는 전하량에 비례하게 되므로(쿨롱 힘(Cloumb force)), 정전 척 시트(100)에 인가되는 전압 및 정전 척 시트(100) 내의 전극의 면적에 비례할 수 있다. 본 발명의 실시 예들에 따른 정전 척 시트(100)는 제1 전극(121) 및 제2 전극(131)을 수직 방향으로 서로 중첩되지 않도록 배치하여 전극들(121 및 131) 사이의 거리를 확보하여 아킹 현상을 방지할 수 있을 뿐만 아니라, 동시에, 제1 전극(121) 및 제2 전극(131)을 수평 방향에서 교대로 배치함으로써, 전극들(121 및 131)의 면적을 최대화할 수 있으므로 정전 척 시트(100)의 척킹력을 향상시킬 수 있는 효과가 있다.
도 13은 본 발명의 실시 예에 따른 정전 척 시트의 제조방법을 나타낸 순서도이다.
도 13을 참조하면, 정전 척 시트의 제조방법은 제1 유전층(110), 제1 전극층(120) 및 제2 유전층(140)이 각각 제조된 후 적층되어 함께 동시 소성된다.
즉, 질화규소를 포함하는 제1 유전층을 형성하고(S100), 제1 유전층(110)의 상면에 제1 전극층(120)을 배치하며(S200), 제1 전극층(120) 상에 질화규소를 포함하는 제2 유전층(140)을 배치하여(S300). 이를 고온에서 동시 소성하여 소결한다(S400).
제1 유전층(110), 제1 전극층(120) 및 제2 유전층(140)에 대한 설명은 앞서 설명한 바와 동일하므로 생략한다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 정전 척 시트 200: 베이스 플레이트
110: 제1 유전층 120: 제1 전극층
130; 제2 전극층 140: 제2 유전층
150: 보호층 160: 하부 유전층

Claims (19)

  1. 정전기력을 이용하여 기판을 척킹하기 위한 정전 척에 포함되는 정전 척 시트에 있어서,
    질화규소를 포함하는 제1 유전층;
    상기 제1 유전층 상에 배치되는 제1 전극층; 및
    상기 제1 전극층 상에 배치되며, 질화규소를 포함하는 제2 유전층을 포함하는,
    정전 척 시트.
  2. 제1항에 있어서,
    상기 제1 유전층 또는 상기 제2 유전층 중 적어도 하나는, 복합산화물 및 질화산화물을 포함하며,
    상기 복합산화물 및 질화산화물의 중량비가 0.1 이상, 20 이하로 형성되는,
    정전 척 시트.
  3. 제1항에 있어서,
    상기 제1 유전층 또는 상기 제2 유전층 중 적어도 하나는, 비저항이 10^8Ωcm 이상, 10^16Ωcm 이하를 갖는,
    정전 척 시트.
  4. 제1항에 있어서,
    상기 제1 유전층 또는 상기 제2 유전층 중 적어도 하나는, 티타늄을 포함하는,
    정전 척 시트.
  5. 제1항에 있어서,
    상기 제1 유전층 또는 상기 제2 유전층 중 적어도 하나는, 질화티타늄을 포함하는,
    정전 척 시트.
  6. 제1항에 있어서,
    상기 제1 유전층 또는 상기 제2 유전층 중 적어도 하나는, 희토류 금속을 포함하는,
    정전 척 시트.
  7. 제1항 내지 제6항 중 어느 하나의 항에 있어서,
    상기 전극층은,
    텅스텐, 몰리브덴 및 몰리브덴텅스텐으로 형성되는,
    정전 척 시트.
  8. 제1항에 있어서,
    상기 제1 전극층은
    도전성 금속 재질의 제1 전극을 구비하고,
    상기 정전 척 시트는,
    상기 제1 전극과 상기 정전 척 시트의 수직 방향에서 서로 중첩되지 않도록 형성되는 도전성 금속 재질의 제2 전극을 구비하고, 상기 제2 유전체층 상에 배치되는, 제2 전극층; 및
    상기 제2 전극층 상에 배치되는 보호층을 더 포함하는,
    정전 척 시트.
  9. 제8항에 있어서,
    상기 보호층은 250℃ 이상, 바람직하게는 350℃ 이상의 온도에서 내열성을 갖는 고분자 물질을 포함하는,
    정전 척 시트.
  10. 제8항에 있어서,
    상기 보호층은 폴리이미드(polyimide)를 포함하는,
    정전 척 시트.
  11. 제8항에 있어서,
    상기 정전 척 시트는 접착층을 더 포함하고,
    상기 접착층은 상기 제1 유전층 및 상기 제1 전극층 사이 및 상기 제2 전극층 및 상기 보호층 사이에 배치되는,
    정전 척 시트.
  12. 제11항에 있어서,
    상기 접착층은 250℃ 이상, 바람직하게는 350℃ 이상의 온도에서 내열성을 갖는 고분자 물질을 포함하는,
    정전 척 시트.
  13. 제8항에 있어서,
    상기 정전 척 시트는,
    상기 제1 유전층 하부에 배치되고, 고분자 물질을 포함하는 하부 유전층을 더 포함하는,
    정전 척 시트.
  14. 제13항에 있어서,
    상기 제1 유전층의 두께는 상기 하부 유전층의 두께보다 작은,
    정전 척 시트.
  15. 제8항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 상기 정전 척 시트의 수평 방향에서 교대로 배치되는,
    정전 척 시트.
  16. 제8항에 있어서,
    상기 제1 전극은 제1 줄기부 및 상기 제1 줄기부로부터 연장되는 복수의 제1 가지부들을 포함하고,
    상기 제2 전극은 제2 줄기부 및 상기 제2 줄기부로부터 연장되는 복수의 제2 가지부들을 포함하고,
    상기 제1 가지부들 각각은 상기 제2 가지부들 중 두 개의 가지부들 사이에 형성되는 공간에 배치되고,
    상기 제2 가지부들 각각은, 상기 제1 가지부들 중 두 개의 가지부들 사이에 형성되는 공간에 배치되는,
    정전 척 시트.
  17. 제16항에 있어서,
    상기 제1 가지부들 및 상기 제2 가지부들 각각은 상기 정전 척 시트의 수직 방향에서 서로 중첩되지 않도록 배치되는,
    정전 척 시트.
  18. 제15항에 있어서,
    상기 제1 유전층, 상기 제1 전극층, 상기 제2 전극층, 상기 제2 유전층 및 상기 보호층을 모두 관통하는 에어 홀을 더 포함하는,
    정전 척 시트.
  19. 정전기력을 이용하여 기판을 척킹하기 위한 정전 척에 포함되는 정전 척 시트의 제조방법에 있어서,
    질화규소를 포함하는 제1 유전층을 형성하는 단계;
    상기 제1 유전층의 상면에 제1 전극층을 배치하는 단계;
    상기 제1 전극층 상에 배치되며, 질화규소를 포함하는 제2 유전층 형성하는 단계; 및
    상기 제1 유전층, 상기 제1 전극층 및 상기 제2 유전층을 고온에서 동시 소성하여 소결하는 단계를 포함하는,
    정전 척 시트 제조방법.
KR1020220014806A 2022-02-04 2022-02-04 정전 척 시트 및 이를 포함하는 정전 척 KR20230118342A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220014806A KR20230118342A (ko) 2022-02-04 2022-02-04 정전 척 시트 및 이를 포함하는 정전 척

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220014806A KR20230118342A (ko) 2022-02-04 2022-02-04 정전 척 시트 및 이를 포함하는 정전 척

Publications (1)

Publication Number Publication Date
KR20230118342A true KR20230118342A (ko) 2023-08-11

Family

ID=87565935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220014806A KR20230118342A (ko) 2022-02-04 2022-02-04 정전 척 시트 및 이를 포함하는 정전 척

Country Status (1)

Country Link
KR (1) KR20230118342A (ko)

Similar Documents

Publication Publication Date Title
KR20180068330A (ko) 정전척
KR101001454B1 (ko) 정전척 및 이를 구비한 유기전계발광 소자의 제조장치
US11631597B2 (en) Holding apparatus
JPH05235152A (ja) 静電チャック
US20190305205A1 (en) Power Module Having Reduced Susceptibility to Defects, and Use Thereof
JP2012510157A (ja) 静電チャック
CN103828079A (zh) 承载设备、具有承载设备的电气设备和其制造方法
CN103890866B (zh) Esd保护结构元件和带有esd保护结构元件与led的结构元件
JP2016207979A (ja) 静電チャック
KR19990062932A (ko) 정전 흡착장치
KR20200027897A (ko) 세라믹 기판 및 정전 척
US7352554B2 (en) Method for fabricating a Johnsen-Rahbek electrostatic wafer clamp
KR20230118342A (ko) 정전 척 시트 및 이를 포함하는 정전 척
JP7301009B2 (ja) 半導体装置、および半導体装置の製造方法
US11083089B1 (en) Integrated device package
US11950329B2 (en) Holding device
KR20220128163A (ko) 정전 척 시트 및 이를 포함하는 정전 척
JPH0983141A (ja) セラミック多層基板の製造方法
US7221549B2 (en) Circuitry for protecting electronic circuits against electrostatic discharges and methods of operating the same
CN113973428A (zh) 半导体设备封装件及其组装方法
KR20150146065A (ko) 프린팅을 이용한 바이폴라 세라믹 정전척 제조 방법
US20110061902A1 (en) Circuit board and method of manufacturing the same
KR20210098363A (ko) 정전 척 및 기판 고정 장치
EP1970962A1 (en) Semiconductor device and its manufacturing method
US20080224815A1 (en) Electrostatic discharge protection component, and electronic component module using the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal