KR19990062932A - 정전 흡착장치 - Google Patents

정전 흡착장치 Download PDF

Info

Publication number
KR19990062932A
KR19990062932A KR1019980053954A KR19980053954A KR19990062932A KR 19990062932 A KR19990062932 A KR 19990062932A KR 1019980053954 A KR1019980053954 A KR 1019980053954A KR 19980053954 A KR19980053954 A KR 19980053954A KR 19990062932 A KR19990062932 A KR 19990062932A
Authority
KR
South Korea
Prior art keywords
electrostatic adsorption
dielectric layer
insulating dielectric
electrostatic
volume resistivity
Prior art date
Application number
KR1019980053954A
Other languages
English (en)
Inventor
케니찌 아라이
요시히로 구보따
Original Assignee
슈니찌 교야나기
신-에추케미칼코 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 슈니찌 교야나기, 신-에추케미칼코 엘티디 filed Critical 슈니찌 교야나기
Publication of KR19990062932A publication Critical patent/KR19990062932A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833Details of electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T279/00Chucks or sockets
    • Y10T279/23Chucks or sockets with magnetic or electrostatic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Jigs For Machine Tools (AREA)

Abstract

정전흡착부 절연성 유전체층의 체적 고유 저항값을 낮춰 정전력을 높임과 동시에, 전압 인가를 멈춘 때의 이탈능력의 열화없이 반도체 디바이스에 대한 불순물 오염이 없어, 절연성 유전체층에 아주 작은 크랙이나 공극이 존재하지 않는, 내전압특성도 뛰어난 정전흡착장치를 제공한다.
절연성 유전체층에 피복되어 있는 반도체 전극에 전압을 인가하여 그 절연성 유전체층에 시료를 정전흡착시키는 정전흡착장치에 있어서, 그 절연성 유전체층의 주성분이 25℃에 있어서 체적 고유의 저항값이 1×1014Ω·㎝이상인 고저항 세라믹분말에, TiO2를 2.5 ~ 5중량% 및 5중량% 이하의 TiN의 분말을 첨가하고, 혼련, 성형, 소성한 소결체이고, 동시에 그 소결체의 25℃에 있어서 체적 고유 저항값을 1×108~ 8×1013Ω·㎝로 한 정전흡착장치.

Description

정전흡착장치
본 발명은, 정전척(chuck), 특히 도전성, 반도전성 또는 절연성의 대상물을 저온으로부터 고온까지 강하게 정전적으로 흡착보지하고, 용이하게 착탈하는 것이 가능한 반도체나 액정의 제조공정 등에 유용한 정전흡착장치에 관한 것이다.
반도체나 액정의 제조공정, 특히 드라이에칭, 이온주입, 증착 등의 공정에 대하여는 근래들어 자동화, 드라이화가 진행되고 있으며, 따라서 진공조건하에서 행해지는 제조공정도 증가하고 있다.
또한, 기판으로서의 실리콘 웨이퍼나 유리기판 등은 그 대구경화가 진행되고, 회로의 고집적화, 미세화에 따라 패터닝시의 위치정밀도도 점점 중요시 되고 있다. 그 때문에, 기판의 반송이나 흡착고정에는 진공척이 사용되나, 그 진공척은 진공조건하에서는 압력차가 없기 때문에 사용할 수 없고, 또한 비진공하에서는 기판을 흡착하는 것은 가능하나 흡착부분이 국부적으로 흡인되기 때문에 흡인된 기판에는 부분적인 비틀림이 생겨 고정밀도의 위치 맞춤이 가능하지 않다는 결점이 있기 때문에, 최근의 반도체나 액정의 제조공정에는 부적당한 것으로 되어있다.
이와같은 결점을 개선한 것으로, 정전기력을 이용하여 기판을 반송하기도 하고 이것을 흡착고정하는 정전흡착장치가 주목되어 사용되기 시작하고 있고, 최근의 반도체, 액정의 제조공정에서는 디바이스의 미세화에 따라 기판인 웨이퍼와 유리판의 평탄도가 점점 중시되고, 그 교정에 정전흡착장치를 이용하는 것도 검토되고 있다.
이와같은 기판 평탄도의 교정에는 아주 큰 정전력이 필요하게 되고, 이를 위해서는 알루미나와 같은 절연체에 티타니아(TiO2)를 혼합하여 체적 고유 저항값을 낮춰 정전흡착력을 향상시키는 것이 제안되어 있다(특개소 62-94953호, 특개평 2-206147호, 특개평 3-147843호, 특개평 3-204924호 참조).
그러나, 상기한 바와같이 정전력을 높이기 위해서 정전흡착부의 절연성 유전체층에 티타니아를 섞은 아루미나를 사용하면, 체적 고유값이 내려가고, 미소전류가 흘러 존슨·라벡(Johnson·Rehbek)효과에 의해 정전력을 향상하나 티타니아 반도체물질이기 때문에 전하의 이동속도가 지연되게 되고, 체적 고유값을 적정화하여도 전압인가를 멈춘 때의 응답특성(포화흡착력 도달시간, 잔류흡착력 소멸시간)이 열화되게 되며, 시료가 흡착면으로부터 용이하게 착탈할 수 없게 된다. 이 응답특성의 열화는, 저온에서 사용한 때에 현저하게 된다는 결점이 있다.
또한, 체적 고유 저항값을 예를들면, 1×108Ω·㎝ 로 하기 위해서는 TiO2를 25중량%정도 혼합할 필요가 있으나, 반도체 제조공정에 있어서는 이와같은 불순물 혼입은 피하지 않으면 안된다. 또한, 흡착하는 반도체 웨이퍼가 실온 이상에서는 체적 고유 저항값이 저과(低過)하기 때문에, 흡착장치로부터 웨이퍼에 큰 누설전류가 흘러 웨이퍼의 회로가 파손된다는 문제점이 있었다.
또한, 티타니아와 아루미나와의 열팽창계수 차이로부터 소결후의 아루미나에 아주 작은 크랙이 잔존하기도 하고, 공극이 발생하기도 하여 내전압이 낮다는 문제점이 있었다.
본 발명은 이와같은 문제점을 감안하여 된 것으로서, 절연성 유전체층으로서 반도체 디바이스에 대하여 손상을 주는 불순물의 첨가를 극력 억제함과 동시에 정전흡착부의 절연성 유전체층의 체적 고유 저항값을 낮추고 정전흡착력을 높여, 전압 인가를 멈춘 때의 착탈능력의 열화가 없고, 미소크랙과 포아(공극)가 잔재하지 않고 내전압특성에도 뛰어난 정전흡착장치를 제공하는 것을 주목적으로 한다.
제 1도는 본 발명의 정전흡착장치의 일예를 나타내는 종단면도이다.
※도면의 주요부위에 대한 부호의 설명※
1… 전극
2… 절연성 유전체층
3… 접착제층
4… 정전흡착부
5… 플레이트부
6… 리드선
7… 정전흡착장치
이와같은 문제점을 해결하기 위해서, 본 발명의 제1항에 기재된 발명은, 절연성 유전체층으로 피복되어 있는 도전체 전극에 전압을 인가하여 그 절연성 유전체층에 시료를 정전흡착시키는 정전흡착장치에 있어서, 상기 절연성 유전체층의 주성분이 25℃에 있어서의 체적 고유 저항값이 1×1014Ω·㎝ 이상인 고저항 세라믹분말에, 티타니아(TiO2)를 2.5 ~ 5중량% 및 5중량%이하의 질화티탄(TiN)의 분말을 첨가하고, 혼련, 성형, 소성한 소결체이고, 또한 그 소결체의 25℃에 있어서의 체적 고유 저항값을 1×108~ 8×1013Ω·㎝로 한 것을 특징으로 하는 정전흡착장치이다.
이와같이, 절연성 유전체층의 주성분을 25℃에 있어서의 체적 고유 저항값이 1×1014Ω·㎝ 이상인 고저항 세라믹 분말에 티타니아(TiO2)를 2.5 ~ 5중량% 및 5중량%이하의 질화티탄(TiN)의 분말을 첨가하고, 혼련, 성형, 소성한 소결체로 하면, 그 소결체중 또는 립계(粒界)에서 TiO2와 TiN 또는 Al2O3과 TiN의 사이 등에서 옥시나이트라이드의 형성이 일어나고, 소결체의 정전적 성질이 안정화하고, 그 소결체의 25℃에 있어서의 체적 고유 저항값을 1×108~ 8×1013Ω·㎝의 범위내로 간단하면서 정확하게 제어할 수 있고, 전하의 이동속도가 TiO2만을 첨가한 경우보다 빠르게 되고, 정전흡착력이 강하고 균일하게 되고, 착탈응답특성이 빠르며, 특히 착탈이 용이하고, 열팽창계수도 적어 소결후의 절연성 유전체층 중에 아주 작은 크랙과 공극이 잔재하지 않는 내전압특성이 높은 정전흡착부를 형성하는 것이 가능하다.
본 발명의 제2항에 기재된 발명은, 상기 고저항 세라믹의 종류를 적어도 아루미나, 질화알루미늄, 산화지르코늄으로부터 선택되는 1종의 세라믹 또는 2종 이상의 혼합물로 하는 것이 가능하다.
절연성 유전체층의 세라믹으로서 이와같은 재질을 선택하면, 상기 TiO2와 TiN을 배합하는 것에 의해 높은 정전흡착력이 얻어짐과 동시에 내열성, 플라즈마 내구성이 높은 것으로 된다. 또한, 세라믹에 배합하는 TiO2, TiN와 세라믹과의 사이에 존재하는 열팽창율 차를 가능한한 적게 하는 것이 가능하기 때문에, 소결후 정전흡착부의 흡착면에 왜곡이 생기거나 크랙이 발생하는 일이 없어 내전압특성이 개선되고, 나아가서는 흡착고정하고 있는 반도체 웨이퍼나 유리판 등의 기판에 왜곡, 갈라짐 크랙 등의 흠결 발생을 대폭 줄일 수 있다.
이하, 본 발명의 실시형태를 상세하게 설명하지만, 본 발명은 이것에 한정된 것은 아니다.
본 발명자들은, 정전흡착장치에 있어서 정전흡착력은 강하지만, 착탈이 충분히 기능하지 않고, 또한, TiO2의 첨가가 반도체 공정에 대하여 불순물이 증가하는 것을 방지하는 것에는, 절연성 유전체층의 재질을 개선하는 것이 필요하다고 생각하여 재질을 세라믹으로 TiO2및 TiN을 특정량 배합한 것으로 하면 정전흡착력은 강하고, 착탈이 충분히 기능함과 동시에 절연성 유전체층에 아주 작은 크랙이나 공극이 발생하는 일이 없어, 내전압도 저하하지 않는 수명연장으로 고성능 정전흡착장치를 제작할 수 있는 것을 발견하여, 모든 조건을 조사하여 본 발명을 완성시킨 것이다.
본 발명의 정전흡착장치의 일예로서는 도 1에 그 종단면도를 나타냈다.
정전흡착장치 7은, 쌍극형전극 1을 절연성 유전체층 2로 피복한 판상 구조를 갖춘 정전흡착부 4를, 플레이트부 5 상면에 접착제층 3을 통해 접합한 것으로, 외부전원으로부터 리드선 6을 통하여 전극1에 전압을 인가하면, 정전흡착부 4의 상면에 위치된 시료, 예를들면 반도체 웨이퍼와의 사이에 정전력이 발생하고 웨이퍼를 강력하게 흡착보지 또는 평탄도를 교정보지하는 것이 가능하다.
본 발명의 정전흡착부 4를 구성하는 절연성 유전체층 2의 주성분은, 25℃에 있어서의 체적 고유저항값이 1×1014Ω·㎝ 이상인 고정항 세라믹분말에, 티타니아(TiO2)를 2.5 ~ 5중량% 및 5중량% 이하의 질화티탄(TiN) 분말을 첨가하고, 혼련, 성형, 소성한 소결체이고, 또한 그 절연체의 25℃에 있어서의 체적고유 저항값을 1×108~ 8×1013Ω·㎝으로 하는 것이 좋다.
이와같은 배합으로 소결체를 제작하면, 그 소결체중 또는 입계로 TiO2와 TiN 또는 Al2O3과 TiN 사이 등에서 옥시나이트라이드의 형성이 일어나고, 소결체의 정전적 성질이 안정화하고, 그 소결체의 25℃에 있어서의 체적 고유 저항값을 1×108~ 8×1013Ω·㎝의 범위내로 간단하면서 정확하게 제어할 수 있고, 전하의 이동속도가 TiO2만을 첨가한 경우보다 빠르게 되고, 정전흡착력이 강하고 균일하게 되고, 착탈도 용이하며 열팽창계수도 적고, 소결후의 절연성 유전체층 중에 아주 작은 크랙이나 공극이 존재하지 않는 내전압특성이 높은 정전흡착부 4를 형성할 수 있다.
상기한 바와같이, 종래의 기술에서는 아루미나(Al2O3)에 대하여 티타니아(Ti2O)를 수~25중량% 혼합하여 절연성 유전체층의 체적 고유 저항값을 상온에서 109~ 1011Ω·㎝정도로 조정하여 정전력을 향상시켰으나, 티타니아가 반도체 물질이기 때문에, 전하의 이동속도가 늦게 되어 체적 고유 저항값을 적정화하여도 전압의 인가를 멈춘 때의 응답특성(포화흡착력 도달시간, 잔류흡착력소멸시간)이 나빠지게 되며 시료가 흡착면으로부터 용이하게 착탈할 수 없게돼버린다. 또한, 티타니아와 아루미나와의 열팽창계수의 차이로부터 소결 후의 아루미나에 아주 작은 크랙이나 공극이 발생하기도 하여 내전압이 낮게 되는 문제점이 있었다.
이와같은 관점으로부터, 세라믹의 체적 고유저항값을 적정한 값으로 내리기 위한 첨가물에 대하여 티타니아 이외의 혼합물에 대하여 조사, 탐사한 결과, TiO2와 TiN을 혼합첨가하는 것이 아주 유효하다는 것을 밝혀내고, 첨가량과 체적 고유 저항값의 관계를 구하고, 정전흡착부로서의 모든 물성을 확인하고, 또한 반도체 웨이퍼에 대한 영향을 조사한 위에서 채용하였다.
또한, 정전흡착부 4의 절연성 유전체층 2의 세라믹에는 25℃에 있어서의 체적 고유저항값이 1×1014Ω·㎝ 이상의 고저항 세라믹 분말이 좋고, 산화 알루미늄(아루미나), 질화알루미늄, 산화지르코늄으로부터 선택되는 1종 또는 2종 이상의 혼합물을 사용하는 것이 가능하다. 그래서, 본 발명에서는, 상기한 바와같이, 이들의 세라믹에 TiO2및 TiN을 배합하여 체적 고유 저항값을 바라는 값으로 조정하고, 정전력이 강한 절연성 유전체층을 형성하는 것이 가능하다.
이 정전흡착부 4를 구성하는 절연성 유전체층 2의 체적 고유 저항값은, 사용하는 온도에 보다 적정한 값이고, 예를들어 흡착보지되는 반도체 웨이퍼의 온도가 25℃ 이하일 때는 절연성 유전체층의 체적 고유 저항값이 1×108~ 1×1012Ω·㎝정도이면, 정전력이 충분히 발휘되어 디바이스 손상도 일어나지 않는다.
정전처크용의 절연성 유전체로서는, 그 25℃에 있어서의 체적 고유 저항값을 1×108~ 1×1013Ω·㎝의 범위내, 특히 1010~ 1012로 하는 것이 바람직하지만, 이것을 실현하기 위해 절연성 세라믹에 첨가하는 TiO2및 TiN의 첨가량은, TiO22.5중량% 미만 및 TiN 무첨가에서는 소과(少過)하여 저항값이 내려가지 않고, 정전력이 약해 웨이퍼를 보지할 수 없고, TiO25중량% 초과 및 TiN5 중량% 초과에서는 저항값이 너무 낮고, 정전력이 지나쳐 반도체 디바이스에 손상이 발생하는 것으로 되기 때문에, TiO2는 2.5 ~ 5중량% 및 Tin는 5중량% 범위에서 첨가혼합하는 것이 바람직하다.
그리고, 상기 조건하, 즉, TiO2및 TiN 혼합 세라믹을 주성분으로 하는 절연성 유전체층은, 그 절연성 유전체층을 형성하는 소결체중 내지 입계(粒界)로 TiO2와 TiN 또는 Al2O3과 TiN의 사이 등에서 옥시나이트라이드의 형성이 일어나고, 소결체의 전기적 성질이 안정화하고, 그 소결체의 25℃에 있어서의 체적 고유 저항값이 1×108~ 8×1013Ω·㎝ 범위내의 정전흡착부에 대하여, 전하의 이동속도가 TiO2만을 첨가한 경우보다 빠르게 되고, 정전흡착력이 강하고 균일하게됨과 동시에, 그 웨이퍼의 착탈은 전압의 인가를 절단함과 동시에 흡착력은 감소하고, 용이하게 이탈할 수 있기 때문에, 정전기적 흡착·이탈응답특성은 아주 양호한 것으로 되어 있다.
또한, 정전력은, 일반적으로 다음 식
F = A·ε·(V/t)2
〔(여기서 F: 정전력(C), ε: 정전율(F/m), V: 인가전압(v), t: 두께(㎛), A: 정수〕
으로 나타낸다. 이 절연체중에는 부성분으로서 고유전체의 세라믹분말, 예를들면, 티탄산바륨, 티탄산납, 티탄산지르코늄, PLZT(지르콘산티탄산납란탄), 실리카, 마그네시아 등을 피흡착물인 반도체 디바이스에 손상을 발생시키지 않는 정도이면 첨가하여도 관계없다.
이 정전흡착부 4를 제조하는 방법의 일예로서는, 먼저 세라믹분말에 바인더, 용제를 혼련하여 그린시트를 만들고, 이 일면에 금속분말 페이스트를 사용하여 스크린인쇄로 전극 1을 인쇄한다. 이어서, 별도의 그린시트를 겹쳐서 고압프레스로 가압하여 일체화하고, 고온으로 소결하여 소결체로 하고, 최후로 그 소결체의 양면을 정밀하게 연마하여 판상의 정전흡착부 4를 얻는다. 다른 예로서는, 전극 1로서 금속판 또는 전극성 세라믹시트를 준비하고, 이 양면에 절연성 세라믹을 바라는 두께까지 용사(溶射)하여 판상으로 성형한 후, 그 양면을 높은 절밀도로 연마하여 정전흡착부 4를 만드는 것이 가능하다.
본 발명의 정전흡착부 4를 구성하는 도전체 전극 1의 재료로서는, 알루미늄, 철, 동, 은, 금, 티탄, 텅스텐, 몰리브덴, 백금 등의 금속, 그라파이트, 카본, 탄화규소, 질화티탄, 탄화티탄 등의 도전성 세라믹으로부터 선택되는 1종 또는 2종 이상의 합금 혹은 이들의 혼합 소결체 등이 사용된다.
이 전극 1을 형성하는 것에는, 스크린인쇄법, 용사법, 포토리소그라피 혹은 도금법 등이 사용된다. 그래서, 이 흡착용 전장을 형성함에는, 피흡착물을 한쪽의 전극으로 하고, 또 다른 쪽의 전극을 정전흡착부 4 내에 설치한 단극형인 것으로 하던가, 또는 정전흡착부 4 내에 두 개의 전극을 배치한 쌍극형으로 하여도 좋다.
정전흡착부 4에 정전력을 발생시키기 위해서는, 내부전극 1에 전압을 인가할 필요가 있기 때문에, 전극을 피복하는 세라믹의 일부에 내부적극 1로 통하는 구멍을 설하고, 외부전원으로부터 전극에 리드선을 배선하고 있다. 전극의 재질이, 동, 백금, 니켈도금이나 금도금을 실시한 텅스텐 등과 같이 납땜이 가능한 경우에는, 정전처크 사용온도 이상의 융점을 갖는 땜납에 의해 전극에 리드선을 납땜하고 있다. 또한, 이 전극이 그라파이트, 텅스텐, 질화티탄 등과 같이 납땜이 불가능한 재질의 경우에는, 세라믹의 열팽창율에 합치한 합금으로 나사부착핀을 공(孔)부에 통하여 전극에 은땜납하는 구조로 되어 있다.
그래서, 플레이트부 5는, 상기 정전흡착부 4가 얇은 판상으로 파손하기 쉽기 때문에, 먼저 제일 보강재로서 점착시키는 보강판이고, 다음에 일반적으로 열전도가 양호해 방열하기 쉬운 것, 또한, 열팽창계수가 적어 정전흡착부에 왜곡, 휘어짐 등을 주지 않는 것이 좋고, 산화알루미늄, 질화알루미늄, 질화규소, 산화규소, 산화지르코늄, 산화티탄, 사이아론, 질화붕소 및 탄화규소 등으로부터 선택되는 1종의 세라믹 또는 2종 이상의 혼합소결체가 바람직하다. 또한 이들 세라믹판과 Al, Cu, Ti 등의 금속판 또는 스텐레스 등의 합금판을 일체화한 적층판도 사용할 수 있다.
상기 정전흡착부 4와 플레이트부 5의 접합에는 통상내열성이 높고, 열경화성 합성수지접착제가 사용된다. 특히, 상온에 있어서 액상인 것을 사용하면, 정전흡착부와 플레이트부의 접합이 균일하여 용이하게 행해지고, 모든 형태의 것에 적용할 수 있다. 이 액상접착제의 도포에는, 스핀코트, 바코트, 스프레이코트 등의 코팅방법이 사용된다.
[실시예]
이하, 본 발명의 실시예를 들어 구체적으로 설명하지만, 본 발명은 이것에 한정되는 것은 아니다.
(실시예)
알루미나(Al2O3)분말 93중량%, 실리카분말 4중량%, 마그네시아3중량%로 된 세라믹 혼합물 100중량부에, TiO2분말 2.5중량부와 TiN분말 1.5중량부, 부티랄수지 8중량부, 에탄올 60중량부 및 프탈산디옥틸 10 중량부를 첨가한 후, 볼밀 중에서 24시간 혼련하여 슬러리(slurry)를 제조하였다.
다음에, 이 슬러리를 진공탈포기로 처리하여 그 용제의 일부를 증발시켜 점도 30,000cps로 하고, 닥터블레이드를 이용하여 두께 1㎜의 그린시트를 만들고, 이것으로부터 직경이 160㎜인 원판을 2매 잘라내고, 그 중 1매에 텅스텐 페이스트를 사용하여 스크린인쇄에 의해 쌍극형 전극을 2.5㎜의 간격으로 동심원상으로 인쇄하였다. 또한, 나머지 1매는 그린시트의 중심부에 직경 2㎜의 구멍을 형성하여 전극과의 접합부로 하였다.
그래서, 전극을 인쇄한 그린시트의 인쇄면상에 상기 구멍을 설한 또 1매의 그린시트를 겹치고, 100℃로 가열한 프레스로 30㎏/㎠의 압력을 걸어 일체화하고, 그후, 수소 15용량%, 질소85용량%의 분위기 가스중에서 1,650℃의 온도로 소결하고, 얻어진 소결체의 양면을 연마하고, 두께 1㎜의 정전흡착부를 제작했다. 이것의 25℃에 있어서의 체적고유 저항값을 측정한 바, 2×1011Ω㎝였다. 또한, 소결세라믹층에는 아주 작은 크랙, 공극, 휘어짐 등은 보이지 않았다.
다음에, 정전흡착부 중심의 구멍으로부터 보이는 텅스텐 전극에 니켈도금 및 금도금을 시행하고, 이것에 리드선을 2개, 융점 350℃의 납땜으로 납땜하여 정전흡착부를 제작하였다.
다음에, 이 정전흡착장치에 직경 6인치의 실리콘 웨이퍼를 배치하고, 웨이퍼의 온도가 0℃로 되도록 냉각하면서, 리드선 사이에 DC±1㎸의 전압을 인가하여 정전력 테스터로 그 정전력을 측정한 바, 6㎏/㎠의 크기로 웨이퍼의 평탄도 교정에 충분한 것이었다. 또한, 인가압력을 절단한 바, 재빠르게 추종하여 웨이퍼를 이탈시키는 것이 가능했다.
(비교예)
실시예에 있어서의 TiO2및 TiN의 대신으로 티타니아(TiO2)를 5.5중량부를 첨가혼합한 것을 사용한 다른 것은, 실시예와 마찬가지로 처리하여 정전흡착부를 제작하고, 이 것의 25℃에 있어서 체적 고유 저항값을 측정한 바, 1×1014Ω·㎝였다.
또한, 내열성을 보기위해서, 웨이퍼 온도가 100℃로 되도록 가열하면서 정전력 데스터로 그 정전력을 측정한 바, 1㎏/㎠이고, 실용상 불충분한 값이였다. 또한 정전흡착부의 응답이 나빴다.
또한, 본 발명은, 상기 실시예에 한정되는 것은 아니다. 상기 실시예는, 단지 예시일 뿐이며 본 발명의 특허청구 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖추고, 같은 작용효과를 나타내는 것은 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.
본 발명의 정전흡착장치는, 시료를 정전흡착하는 정전흡착부의 절연성 유전체층의 주 재질을, 체적 고유 저항값이 1×1014Ω·㎝ 이상인 고저항 세라믹 분말에 티타니아(TiO2)를 2.5 ~ 5중량% 및 5중량% 이하인 질화티탄(TiN)의 분말을 첨가하고, 혼련, 성형, 소성한 소결체로 하고, 동시에 그 소결체의 체적 고유 저항값을 1×108~ 8×1013Ω·㎝인 범위로 제어한 것으로, 정전흡착력이 강하고 균일하고 착탈응답특성에 뛰어나고 불순물이 적기 때문에 반도체 디바이스에 손상을 주는 일이 극히 적다. 또한 열팽창계수도 적기 때문에 소결후의 기재(基材)중에 아주 적은 크랙이나 공극이 잔재하지 않아 내전압특성에도 우수한 고성능을 발휘하게 되고, 산업상 이용가치는 아주 높은 것이다.

Claims (2)

  1. 절연성 유전체층으로 피복되어 있는 도전체 전극에 전압을 인가하여 그 절연성 유전체층에 시료를 정전흡착시키는 정전흡착장치에 있어서, 그 절연성 유전체층의 주성분이 25℃에 있어서의 체적 고유 저항값이 1×1014Ω·㎝이상인 고저항 세라믹분말에 티타니아(TiO2)를 2.5 ~ 5중량% 및 5중량% 이하의 질화티탄(TiN)의 분말을 첨가하고, 혼련, 성형, 소성한 소결체이고, 동시에 그 소결체의 25℃에 있어서 체적 고유 저항값을 1×108~ 8×1013Ω·㎝로 한 것을 특징으로 하는 정전흡착장치.
  2. 제 1항에 있어서, 상기 고저항세라믹이 적어도 알루미나, 질화알루미늄, 산화지르코늄으로부터 선택되는 1종의 세라믹 또는 2종 이상의 혼합물인 것을 특징으로 하는 정전흡착장치.
KR1019980053954A 1997-12-12 1998-12-09 정전 흡착장치 KR19990062932A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9-362824 1997-12-12
JP9362824A JPH11176920A (ja) 1997-12-12 1997-12-12 静電吸着装置

Publications (1)

Publication Number Publication Date
KR19990062932A true KR19990062932A (ko) 1999-07-26

Family

ID=18477824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980053954A KR19990062932A (ko) 1997-12-12 1998-12-09 정전 흡착장치

Country Status (4)

Country Link
US (1) US6122159A (ko)
JP (1) JPH11176920A (ko)
KR (1) KR19990062932A (ko)
TW (1) TW442889B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219054B1 (ko) * 2009-05-27 2013-01-18 도쿄엘렉트론가부시키가이샤 정전 흡착 전극 및 그 제조 방법, 그리고 기판 처리 장치
KR20140048048A (ko) * 2012-10-15 2014-04-23 니혼텅스텐 가부시키가이샤 정전 척 유전체층 및 정전 척
KR20210142266A (ko) * 2020-05-18 2021-11-25 피에스케이 주식회사 지지 유닛, 이를 포함하는 기판 처리 장치 및 지지 유닛 제조 방법
KR20220152811A (ko) * 2021-05-10 2022-11-17 부경대학교 산학협력단 클래드재 전극층을 포함하는 정전척의 제조방법 및 이에 의해 제조된 정전척
US11908726B2 (en) 2021-05-10 2024-02-20 Pukyong National University Industry-University Cooperation Foundation Method of manufacturing electrostatic chuck having electrode layer made of heterogeneous composite material, and electrostatic chuck manufactured thereby

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5165817B2 (ja) * 2000-03-31 2013-03-21 ラム リサーチ コーポレーション 静電チャック及びその製造方法
US6716302B2 (en) * 2000-11-01 2004-04-06 Applied Materials Inc. Dielectric etch chamber with expanded process window
JP2004513516A (ja) * 2000-11-01 2004-04-30 アプライド マテリアルズ インコーポレイテッド 拡張されたプロセスウィンドウを有する誘電体エッチングチャンバ
US6483690B1 (en) 2001-06-28 2002-11-19 Lam Research Corporation Ceramic electrostatic chuck assembly and method of making
US6490145B1 (en) 2001-07-18 2002-12-03 Applied Materials, Inc. Substrate support pedestal
JP4331427B2 (ja) * 2001-10-03 2009-09-16 住友電気工業株式会社 半導体製造装置に使用される給電用電極部材
US6986865B2 (en) * 2002-07-10 2006-01-17 Watlow Electric Manufacturing Company Method for manufacturing an electrostatic chuck
DE10232080B4 (de) 2002-07-15 2015-10-01 Integrated Dynamics Engineering Gmbh Elektrostatischer Greifer und Verfahren zu dessen Herstellung
US20040183135A1 (en) * 2003-03-19 2004-09-23 Oh-Hun Kwon ESD dissipative structural components
JP4005075B2 (ja) * 2003-11-13 2007-11-07 エーエスエムエル ネザーランズ ビー.ブイ. リソグラフィ装置及びデバイス製造方法
US7929269B2 (en) * 2008-09-04 2011-04-19 Momentive Performance Materials Inc. Wafer processing apparatus having a tunable electrical resistivity
GB2552450A (en) * 2016-05-18 2018-01-31 Aylesbury Automation Ltd Electroadhesive gripper
JP7012454B2 (ja) * 2017-04-27 2022-01-28 株式会社岡本工作機械製作所 静電吸着チャックの製造方法並びに半導体装置の製造方法
CN112534565A (zh) * 2018-08-29 2021-03-19 京瓷株式会社 静电卡盘及静电卡盘的制造方法
CN114144873A (zh) * 2019-09-11 2022-03-04 创意科技股份有限公司 着脱装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2938679B2 (ja) * 1992-06-26 1999-08-23 信越化学工業株式会社 セラミックス製静電チャック
US5792562A (en) * 1995-01-12 1998-08-11 Applied Materials, Inc. Electrostatic chuck with polymeric impregnation and method of making
JP2971369B2 (ja) * 1995-08-31 1999-11-02 トーカロ株式会社 静電チャック部材およびその製造方法
US5985813A (en) * 1999-04-07 1999-11-16 Colgate-Palmolive Co. Liquid cleaning compositions based on cationic surfactant, nonionic surfactant and nonionic polymer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219054B1 (ko) * 2009-05-27 2013-01-18 도쿄엘렉트론가부시키가이샤 정전 흡착 전극 및 그 제조 방법, 그리고 기판 처리 장치
KR20140048048A (ko) * 2012-10-15 2014-04-23 니혼텅스텐 가부시키가이샤 정전 척 유전체층 및 정전 척
KR20210142266A (ko) * 2020-05-18 2021-11-25 피에스케이 주식회사 지지 유닛, 이를 포함하는 기판 처리 장치 및 지지 유닛 제조 방법
KR20220152811A (ko) * 2021-05-10 2022-11-17 부경대학교 산학협력단 클래드재 전극층을 포함하는 정전척의 제조방법 및 이에 의해 제조된 정전척
US11908726B2 (en) 2021-05-10 2024-02-20 Pukyong National University Industry-University Cooperation Foundation Method of manufacturing electrostatic chuck having electrode layer made of heterogeneous composite material, and electrostatic chuck manufactured thereby
US11904390B2 (en) 2021-05-10 2024-02-20 Pukyong National University Industry-University Cooperation Foundation Method for manufacturing electrostatic chuck having electrode layer including clad member and electrostatic chuck manufactured thereby

Also Published As

Publication number Publication date
JPH11176920A (ja) 1999-07-02
US6122159A (en) 2000-09-19
TW442889B (en) 2001-06-23

Similar Documents

Publication Publication Date Title
KR19990062932A (ko) 정전 흡착장치
JP2938679B2 (ja) セラミックス製静電チャック
US6272002B1 (en) Electrostatic holding apparatus and method of producing the same
JPH11111828A (ja) 静電吸着装置
JP2865472B2 (ja) 静電チャック
JPH07297265A (ja) 静電チャック
JP7306915B2 (ja) セラミックス基板、静電チャック、静電チャックの製造方法
US20110221145A1 (en) Electrostatic chuck
US11177152B2 (en) Ceramic substrate containing aluminum oxide and electrostatic chuck having electrode containing tungsten with oxides
JP5644161B2 (ja) 半導体保持用の静電チャックおよびその製造方法
EP0506537A1 (en) Electrostatic chuck
JP4023944B2 (ja) 窒化アルミニウム焼結体の製造方法並びにプレートヒーター又は静電チャック
KR101475860B1 (ko) 직접접합에 의한 동시 소성이 가능한 세라믹 정전척 및 그 제조방법
JP2001077185A (ja) 静電チャック及びその製造方法
JPH1187479A (ja) 静電チャック
JP4241571B2 (ja) 双極型静電チャックの製造方法
JPH09293774A (ja) 静電チャック
JP2986325B2 (ja) 静電チャック
JP2960566B2 (ja) 静電チャック基板および静電チャック
JPH06302677A (ja) セラミックス製静電チャック
JPH11121599A (ja) 静電チャック基盤とその製造方法
KR100497953B1 (ko) 전도성 세라믹 전극 및 이를 포함하는 정전척
JPH0614570A (ja) 静電吸着保持装置
JP3605347B2 (ja) 電極内蔵セラミックスの製造方法、吸着装置及び半導体製造装置
JPH04300138A (ja) 静電チャック

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid