KR20230102376A

KR20230102376A - 표시 장치

Info

Publication number: KR20230102376A
Application number: KR1020210192446A
Authority: KR
Inventors: 한진현; 정상훈; 김민지; 김재영
Original assignee: 엘지디스플레이 주식회사
Priority date: 2021-12-30
Filing date: 2021-12-30
Publication date: 2023-07-07
Also published as: US20240061539A1; US11836325B2; US20230214073A1; CN116431014A

Abstract

본 발명의 일 실시예에 따른 표시 장치는, 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판, 표시 영역에 배치되고 발광 소자를 포함하는 복수의 화소, 비표시 영역에 배치되고 발광 소자와 연결되는 공통 전압 배선, 표시 영역 및 비표시 영역의 일부 영역을 덮는 봉지부, 봉지부 상에 배치되는 터치 감지부, 봉지부 상에 배치되고 공통 전압 배선과 연결되는 보조 배선을 포함하고, 터치 감지부는 복수의 제1 터치 전극 및 복수의 제2 터치 전극을 포함하는 복수의 터치 전극 및 복수의 제2 터치 전극을 연결하는 브리지 패턴을 포함하고, 보조 배선은 연결 전극과 동일 물질로 이루어지고, 동일 층에 배치되고, 보조 배선은 표시 영역 및 비표시 영역 모두에 배치된다. 이에, 고전위 전압과 저전위 전압의 전위차에 의한 전기장 영향을 최소화하고, 과도한 전위차에 의한 불량을 방지할 수 있다.

Description

표시 장치{DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 터치 통합형 표시 장치에서 배선 간의 전위 차에 의한 전기장 영향을 감소시킬 수 있는 표시 장치에 관한 것이다.

터치 스크린은 표시 장치에 설치되어 사용자가 디스플레이 화면을 보면서 손가락이나 펜 등으로 화면을 터치하여 정보를 입력하는 입력 장치의 한 종류이다.

최근, 텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 표시 장치는 사용자의 터치를 인식할 수 있는 터치 스크린을 포함한다.

터치 스크린을 포함하는 터치 스크린 통합형 표시 장치에서, 표시 장치로는 액정 표시 장치, 유기 발광 표시 장치, 또는 양자점 표시 장치 등이 사용될 수 있다. 유기 발광 표시 장치는 고속의 응답 속도를 가지며, 소비 전력이 낮고, 액정 표시 장치와 달리 별도의 광원이 필요하지 않는 자체 발광이므로 차세대 표시장치로 주목받고 있다.

본 발명이 해결하고자 하는 과제는 고효율 소자를 적용하면서 발생할 수 있는 고전위 전압과 저전위 전압의 큰 전위차를 감소시킬 수 있는 표시 장치를 제공하는 것이다.

본 발명이 해결하고자 하는 다른 과제는 고전위 전압과 저전위 전압의 전위차에 의한 전기장의 영향을 최소화할 수 있는 표시 장치를 제공하는 것이다.

본 발명이 해결하고자 하는 또 다른 과제는 저전위 전압 상승(VSS Rising)을 개선할 수 있는 표시 장치를 제공하는 것이다.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

본 발명의 일 실시예에 따른 표시 장치는, 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판, 표시 영역에 배치되고 발광 소자를 포함하는 복수의 화소, 비표시 영역에 배치되고 발광 소자와 연결되는 공통 전압 배선, 표시 영역 및 비표시 영역의 일부 영역을 덮는 봉지부, 봉지부 상에 배치되는 터치 감지부, 봉지부 상에 배치되고 공통 전압 배선과 연결되는 보조 배선을 포함하고, 터치 감지부는 복수의 제1 터치 전극 및 복수의 제2 터치 전극을 포함하는 복수의 터치 전극 및 복수의 제2 터치 전극을 연결하는 브리지 패턴을 포함하고, 보조 배선은 연결 전극과 동일 물질로 이루어지고, 동일 층에 배치되고, 보조 배선은 표시 영역 및 비표시 영역 모두에 배치된다.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명은 고전위 전압과 저전위 전압의 전위차에 의한 전기장 영향을 최소화하고, 과도한 전위차에 의한 불량을 방지할 수 있다.

본 발명은 저전위 전압 상승(VSS Rising) 개선을 통해 저전위 전압을 상향 설정하여 고전위 전압과 저전위 전압의 전위차를 저감시킬 수 있다.

본 발명은 고효율 발광 소자의 적용에 따른 국부 밝음 현상을 개선할 수 있다.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 4는 도 2 및 도 3b의 Ⅳ-Ⅳ'에 따른 단면도이다.
도 5는 도 3b의 Ⅴ-Ⅴ'에 따른 단면도이다.
도 6은 도 3b의 Ⅵ-Ⅵ'에 따른 단면도이다.
도 7은 도 3b의 Ⅶ-Ⅶ'에 따른 단면도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.

또한 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하에서는 도면을 참조하여 본 발명에 대해 설명하기로 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다. 즉, 도 1은 본 발명에 따른 터치센서를 가지는 표시 장치(100)를 나타내는 분해 사시도이다.

도 1에 도시된 터치 센서를 가지는 표시 장치(100)는 터치 기간 동안 도 2에 도시된 터치 전극들(TE1, TE2)을 통해 사용자의 터치에 의한 상호 정전 용량(mutual capacitance)(Cm; 터치 센서)의 변화량을 감지하여 터치 유무 및 터치 위치를 센싱한다. 그리고, 도 1에 도시된 터치 센서를 가지는 표시 장치(100)는 발광 소자(130)를 포함하는 단위 화소를 통해 영상을 표시한다. 단위 화소는 적색(R), 녹색(G) 및 청색(B) 서브 화소(PXL)로 구성되거나, 적색(R), 녹색(G), 청색(B) 및 백색(W) 서브 화소(PXL)로 구성된다.

이를 위해, 도 1에 도시된 표시 장치(100)는 기판(101) 상에 매트릭스 형태로 배열된 다수의 서브 화소들(PXL)과, 다수의 서브 화소들(PXL) 상에 배치된 봉지부(140)와, 봉지부(140) 상에 배치된 상호 정전 용량(Cm)을 구비한다.

다수의 서브 화소들(PXL) 각각은 화소 구동 회로와, 화소 구동 회로와 접속되는 발광 소자(130)를 구비한다.

화소 구동 회로는 스위칭 트랜지스터(T1), 구동 트랜지스터(T2) 및 스토리지 커패시터(Cst)를 구비한다.

스위칭 트랜지스터(T1)는 스캔 배선(SL)에 스캔 펄스가 공급되면 턴-온되어 데이터 배선(DL)에 공급된 데이터 신호를 스토리지 캐패시터(Cst) 및 구동 트랜지스터(T2)의 게이트 전극으로 공급한다.

구동 트랜지스터(T2)는 그 구동 트랜지스터(T2)의 게이트 전극에 공급되는 데이터 신호에 응답하여 고전압 공급 배선(VDD)으로부터 발광 소자(130)로 공급되는 전류를 제어함으로써 발광 소자(130)의 발광량을 조절하게 된다. 그리고, 스위칭 트랜지스터(T1)가 턴-오프되더라도 스토리지 캐패시터(Cst)에 충전된 전압에 의해 구동 트랜지스터(T2)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류를 공급하여 발광 소자(130)가 발광을 유지하게 한다.

도 2는 본 발명의 일 실시예에 따른 표시 장치의 개략적인 평면도이다. 도 2는 본 발명의 일 실시예에 따른 터치 스크린 통합형 표시 장치(100)를 나타내는 도면이고, 설명의 편의를 위해 표시 장치(100)의 다양한 구성요소 중 터치 감지부 등만을 도시하였다.

도 2를 참조하면, 본 발명의 일 실시예에 따른 터치 스크린 통합형 표시 장치(100)는 기판(101), 화소 어레이층, 봉지부 및 터치 감지부를 포함할 수 있다.

기판(101)은 베이스 기판(또는 베이스층)으로서, 플라스틱 재질 또는 유리 재질을 포함한다. 기판(101)은 평면적으로 사각 형태, 각 모서리 부분이 일정한 곡률반경으로 라운딩된 사각 형태, 또는 적어도 6개의 변을 갖는 비사각 형태를 가질 수 있다. 여기서, 비사각 형태를 갖는 기판(101)은 적어도 하나의 돌출부 또는 적어도 하나의 노치부(notch portion)를 포함할 수 있다.

기판(101)은 표시 영역(AA)과 비표시 영역(IA)으로 구분될 수 있다.

표시 영역(AA)은 기판(101)의 중간 영역에 마련되는 것으로, 영상을 표시하는 영역으로 정의될 수 있다. 표시 영역(AA)은 평면적으로 사각 형태, 각 모서리 부분이 일정한 곡률 반경을 가지도록 라운딩된 사각 형태, 또는 적어도 6개의 변을 갖는 비사각 형태를 가질 수 있다. 여기서, 비사각 형태를 갖는 표시 영역(AA)은 적어도 하나의 돌출부 또는 적어도 하나의 노치부를 포함할 수 있다.

비표시 영역(IA)은 표시 영역(AA)을 둘러싸도록 기판(101)의 가장자리 영역에 마련되는 것으로, 영상이 표시되는 않는 영역 또는 주변 영역으로 정의될 수 있다. 비표시 영역(IA)은 기판(101)의 제1 가장자리에 마련된 제1 비표시 영역(IA1), 제1 비표시 영역(IA1)과 나란한 기판(101)의 제2 가장자리에 마련된 제2 비표시 영역(IA2), 기판(100)의 제3 가장자리에 마련된 제3 비표시 영역(IA3), 및 제3 비표시 영역과 나란한 기판(101)의 제4 가장자리에 마련된 제4 비표시 영역(IA4)을 포함할 수 있다. 예를 들어, 제1 비표시 영역(IA1)은 기판(101)의 상측(또는 하측) 가장자리 영역, 제2 비표시 영역(IA2)은 기판(101)의 하측(또는 상측) 가장자리 영역, 제3 비표시 영역(IA3)은 기판(101)의 좌측(또는 우측) 가장자리 영역, 그리고 제4 비표시 영역(IA4)은 기판(101)의 우측(또는 좌측) 가장자리 영역일 수 있으나, 반드시 이에 한정되지 않는다.

화소 어레이층은 기판(101)의 표시 영역(AA) 상에 마련될 수 있다. 일 예에 따른 화소 어레이층은 스캔 배선, 데이터 배선, 화소 구동 전원 배선, 및 화소를 포함할 수 있다.

화소는 기판(101)의 표시 영역(AA) 상에 정의된 화소 영역에 배치되고 인접한 스캔 배선과 데이터 배선 및 화소 구동 전원 배선에 전기적으로 연결된다. 여기서, 화소 영역은 스캔 배선과 데이터 배선의 교차에 의해 정의될 수 있다.

화소는 인접한 스캔 배선과 데이터 배선 및 화소 구동 전원 배선에 전기적으로 연결된 화소 회로, 및 화소 회로에 전기적으로 연결된 발광 소자를 포함할 수 있다.

발광 소자는 화소 회로로부터 공급되는 데이터 전류에 의해 발광하여 데이터 전류에 해당하는 휘도의 광을 방출한다. 이 경우, 데이터 전류는 화소 구동 전원 배선으로부터 구동 박막 트랜지스터와 발광 소자를 통해 공통 전원 배선으로 흐를 수 있다.

발광 소자는 화소 회로와 전기적으로 연결된 화소 구동 전극(또는 제1 전극), 화소 구동전극 상에 형성된 발광층, 및 발광층에 전기적으로 연결된 공통 전극(또는 제2 전극)을 포함할 수 있다.

봉지부는 기판(101) 상에 형성되어 화소 어레이층을 둘러싸며 기판(101)의 비표시 영역(IA)에 마련된 공통 전원 배선의 일부분을 노출시킨다. 봉지부는 산소 또는 수분이 화소 어레이층에 마련된 발광 소자로 침투하는 것을 방지할 수 있다. 일 예에 따른 봉지부는 적어도 하나의 무기막을 포함할 수 있다. 다른 예에 따른 봉지부는 복수의 무기막 및 복수의 무기막 사이의 유기막을 포함할 수 있다.

터치 감지부는 봉지부 상에 배치되고 터치 객체에 따른 터치를 센싱한다. 여기서, 터치 객체는 사용자의 손가락 또는 터치 펜을 포함할 수 있다.

터치 감지부는 터치 전극부(TEP) 및 터치 라우팅부(TRP)를 포함할 수 있다.

터치 전극부(TEP)는 기판(101)의 표시 영역(AA) 상에 배치된 터치 전극(TE)을 포함할 수 있다.

터치 전극(TE)은 복수의 제1 터치 전극(TE1) 및 복수의 제2 터치 전극(TE2)을 포함할 수 있다.

복수의 제1 터치 전극(TE1)은 제1 방향(X)을 따라 길게 연장되면서 제2 방향(Y)을 따라 서로 이격되도록 기판(100)의 표시 영역(AA) 상에 배치된다. 이러한 복수의 제1 터치 전극(TE1)은 터치 객체의 터치 위치 센싱을 위한 터치 센싱 전극(또는 터치 구동 전극)으로 사용될 수 있다.

복수의 제1 터치 전극(TE1) 각각은 복수의 제1 전극 패턴(151a) 및 복수의 브리지 패턴(153)을 포함할 수 있다.

복수의 제1 전극 패턴(151a) 각각은 제1 방향(X)을 따라 서로 이격되도록 기판(101)의 표시 영역(AA) 상에 배치된다.

복수의 브리지 패턴(153) 각각은 제1 방향(X)을 따라 서로 이격되도록 기판(100)의 표시 영역(AA) 상에 배치되고 제1 방향(X)을 따라 서로 인접한 2개의 제1 전극 패턴(151a)을 전기적으로 연결한다. 복수의 브리지 패턴(153) 각각은 제1 방향(X)을 따라 서로 인접한 2개의 제1 전극 패턴(151a) 사이와 중첩되도록 배치됨으로써 제1 터치 전극(TE1)과 제2 터치 전극(TE2)이 그 교차 영역에서 서로 쇼트(short)되는 것을 방지한다. 복수의 브리지 패턴(153) 각각은 브리지 컨택홀(155)을 통해 제1 터치 전극(TE1)과 연결될 수 있다.

복수의 브리지 패턴(153) 각각의 일측은 제1 방향(X)을 따라 서로 인접한 2개의 제1 전극 패턴(151a) 중 일측에 배치된 제1 전극 패턴(151a)에 전기적으로 연결되고, 복수의 브리지 패턴(153) 각각의 타측은 제1 방향(X)을 따라 서로 인접한 2개의 제1 전극 패턴(151a) 중 타측에 배치된 제1 전극 패턴(151a)에 전기적으로 연결된다. 일 예에 따른 복수의 브리지 패턴(153) 각각은 직선 형태로 형성될 수 있지만, 이에 한정되지 않고 제1 방향(X)을 따라 서로 인접한 2개의 제1 전극 패턴(151a)을 전기적으로 연결시킬 수 있는 곡선 형태, 꺾쇠 형태, 또는 메쉬 형태 등의 다양한 형태를 가질 수 있다.

복수의 제2 터치 전극(TE2)은 제2 방향(Y)을 따라 길게 연장되면서 제1 방향(X)을 따라 서로 이격되면서 복수의 제1 터치 전극(TE1)과 전기적으로 분리되도록 기판(100)의 표시 영역(AA) 상에 배치된다. 이러한 복수의 제2 터치 전극(TE2)은 터치 객체의 터치 위치 센싱을 위한 터치 구동 전극(또는 터치 센싱 전극)으로 사용될 수 있다.

복수의 제2 터치 전극(TE2) 각각은 복수의 제2 전극 패턴(151b) 및 복수의 연결 라인(152)을 포함할 수 있다.

복수의 제2 전극 패턴(151b) 각각은 제2 방향(Y)을 따라 서로 이격되도록 기판(100)의 표시 영역(AA) 상에 배치된다.

복수의 연결 라인(152) 각각은 제2 방향(Y)을 따라 서로 인접한 2개의 제2 전극 패턴(151b) 사이사이에 배치되어 제2 방향(Y)을 따라 서로 인접한 2개의 제2 전극 패턴(151b)을 전기적으로 연결한다. 복수의 연결 라인(152) 각각은 복수의 제2 전극 패턴(151b) 각각과 동일한 층에 배치될 수 있다. 이에 따라, 복수의 연결 라인(152) 각각과 복수의 제2 전극 패턴(151b) 각각은 하나의 몸체로 이루어질 수 있다. 이러한 복수의 연결 라인(152) 각각은 복수의 브리지 패턴(153) 각각과 교차하도록 배치된다.

한편, 제1 터치 전극(TE1)의 복수의 브리지 패턴(153)은 제2 터치 전극(TE2)의 복수의 연결 라인(152)으로 변경될 수 있다. 그리고, 제2 터치 전극(TE2)의 복수의 연결 라인(152)은 제1 터치 전극(TE1)의 복수의 브리지 패턴(153)으로 변경될 수도 있다.

복수의 제1 터치 전극(TE1)과 복수의 제2 터치 전극(TE2) 각각은 매우 얇은 선 폭을 갖는 메탈 라인들이 서로 교차하여 이루어진 메쉬 구조를 포함할 수 있다. 여기서, 메탈 라인은 몰리브덴(Mo), 은(Ag), 티타늄(Ti), 구리(Cu), 알루미늄(Ti), 티타늄/알루미늄/티타늄(Ti/Al/Ti), 몰리브덴/알루미늄/몰리브덴(Mo/Al/Mo) 등의 전도성 물질로 이루어진 단층 또는 다층 구조를 가질 수 있다.

복수의 제1 전극 패턴(151a)과 복수의 제2 전극 패턴(151b) 각각은 평면적으로 다각 형태, 예를 들어, 마름모 형태를 가질 수 있다. 이 경우, 표시 영역(AA)의 가장자리 부분을 따라 배치된 전극 패턴(151a, 151b) 각각은 삼각 형태를 가질 수 있다. 이러한 복수의 제1 전극 패턴(151a)과 복수의 제2 전극 패턴(151b) 각각은 봉지층 상에 서로 교차하는 메쉬 형태의 메탈 라인들을 형성하는 공정, 및 표시 영역(AA) 상에 미리 설정된 터치 전극 경계 영역 상에 형성된 메탈 라인들을 커팅하여 복수의 제1 전극 패턴(151a)과 복수의 제2 전극 패턴(151b) 및 복수의 연결 라인(152)을 형성하는 공정에 의해 동시에 형성될 수 있다.

터치 라우팅부(TRP)는 기판(101)의 비표시 영역(IA)에 마련되어 터치 감지부에 마련된 터치 전극(TE)과 전기적으로 연결된다. 터치 라우팅부(TRP)는 복수의 제1 터치 라우팅 배선(RL1) 및 복수의 제2 터치 라우팅 배선(RL2)을 포함할 수 있다.

복수의 제1 터치 라우팅 배선(RL1) 각각은 터치 감지부에 마련된 복수의 제1 전극(TE1)과 일대일로 연결될 수 있다. 복수의 제1 터치 라우팅 배선(RL1) 각각은 기판(100)의 제1 비표시 영역(IA1)의 타측과 제4 비표시 영역(IA4)(또는 제3 비표시 영역(IA3))에 걸쳐 배치될 수 있다. 복수의 제1 터치 라우팅 배선(RL1) 각각의 일단은 기판(100)의 제4 비표시 영역(IA4)(또는 제3 비표시 영역(IA3))에서 복수의 제1 전극(TE1)과 일대일로 연결될 수 있다.

복수의 제2 터치 라우팅 배선(RL2) 각각은 터치 센서층에 마련된 복수의 제2 전극(TE2)과 일대일로 연결될 수 있다. 복수의 제2 터치 라우팅 배선(RL2) 각각은 기판(100)의 제1 비표시 영역(IA1)의 일측과 제2 비표시 영역(IA2) 및 제3 비표시 영역(IA3)(또는 제4 비표시 영역(IA4))에 걸쳐 배치될 수 있다. 일 예에 따른 복수의 제2 터치 라우팅 배선(RL2) 각각의 일단은 기판(100)의 제2 비표시 영역(IA2)에서 복수의 제2 전극(TE2)과 일대일로 연결될 수 있다.

본 발명의 일 실시예에 따른 터치 스크린 통합형 표시 장치(100)는 패드부(PP), 구동 집적 회로(300), 플렉서블 회로 케이블(500), 및 터치 구동 회로(600)를 더 포함할 수 있다.

패드부(PP)는 기판(101)의 비표시 영역(IA)에 마련된 복수의 패드를 포함할 수 있다. 일 예에 따른 패드부(PP)는 기판(101)의 제1 비표시 영역(IA1)에 마련된 복수의 공통 전원 공급 패드, 복수의 데이터 입력 패드, 복수의 전원 공급 패드, 복수의 제어 신호 입력 패드, 및 복수의 터치 구동 패드 등을 포함할 수 있다.

구동 집적 회로(300)는 칩 실장(또는 본딩) 공정을 통해 기판(101)의 제1 비표시 영역(IA1)에 정의된 칩 실장 영역에 실장된다. 구동 집적 회로(300)의 입력 단자들은 패드부(PP)에 전기적으로 연결되고, 구동 집적 회로(300)의 입력 단자들은 표시 영역(AA)에 마련된 복수의 데이터 배선과 복수의 화소 구동 전원 배선에 전기적으로 연결된다. 구동 집적 회로(300)는 패드부(PP)를 통해 디스플레이 구동 회로부(또는 호스트 회로)로부터 입력되는 각종 전원, 타이밍 동기 신호, 및 디지털 영상 데이터 등을 수신하고, 타이밍 동기 신호에 따라 게이트 제어 신호를 생성하여 게이트 구동 회로의 구동을 제어하고, 이와 동시에 디지털 영상 데이터를 아날로그 형태의 화소 데이터 전압으로 변환하여 해당하는 데이터 배선에 공급한다.

플렉서블 회로 케이블(500)은 패드부(PP)에 부착된다. 플렉서블 회로 케이블(500)은 디스플레이 구동 회로부와 패드부(PP)를 전기적으로 연결하며, 패드부(PP)와 터치 구동 회로(600)를 전기적으로 연결한다.

터치 구동 회로(600)는 칩 실장(또는 본딩) 공정을 통해 플렉서블 회로 케이블(500)에 실장된다. 터치 구동 회로(600)는 패드부(PP)에 마련된 복수의 터치 구동 패드를 통해 복수의 제1 터치 라우팅 배선(RL1) 각각의 타단과 복수의 제2 터치 라우팅 배선(RL2) 각각의 타단에 전기적으로 연결된다. 이러한 터치 구동 회로(600)는 호스트 회로로부터 제공되는 터치 동기 신호에 응답하여 패드부(PP)와 복수의 제2 터치 라우팅 배선(RL2)을 통해 복수의 제2 터치 전극(TE2) 각각에 터치 구동 펄스를 공급하고, 패드부(PP)와 복수의 제1 터치 라우팅 배선(RL1)을 통해 제1 터치 전극(TE1)과 제2 터치 전극(TE2) 사이의 정전 용량 변화를 센싱하여 터치 로우 데이터를 생성하고, 생성된 터치 로우 데이터를 호스트 회로에 제공한다. 호스트 회로는 터치 레포트 기간 동안 터치 구동 회로(600)로부터 제공되는 터치 로우 데이터를 기반으로 터치 객체에 대한 터치 위치 정보를 산출하고, 산출된 터치 위치 정보에 연계된 응용 프로그램을 실행한다.

선택적으로, 터치 구동 회로(600)는 구동 집적 회로(300)에 내장될 수도 있으며, 이 경우, 복수의 제1 터치 라우팅 배선(RL1)과 복수의 제2 터치 라우팅 배선(RL2) 각각의 타단은 패드부(PP)에 연결되지 않고 구동 집적 회로(300)와 전기적으로 연결된다. 구동 집적 회로(300)는 호스트 회로로부터 제공되는 터치 동기 신호에 응답하여 복수의 제2 터치 라우팅 배선(RL2)을 통해 복수의 제2 터치 전극(TE2) 각각에 터치 구동 펄스를 공급하고, 복수의 제1 터치 라우팅 배선(RL1)을 통해 제1 터치 전극(TE1)과 제2 터치 전극(TE2) 사이의 정전 용량 변화를 센싱하여 터치 로우 데이터를 생성하고, 생성된 터치 로우 데이터를 패드부(PP)를 통해서 호스트 회로에 제공할 수 있다.

도 3a 및 도 3b는 본 발명의 일 실시예에 따른 표시 장치의 개략적인 평면도이다. 설명의 편의를 위해, 도 3a에서는 표시 장치(100)의 다양한 구성요소 중 고전위 전압 배선(VDD) 및 공통 전압 배선(VSS)만을 도시하였고, 도 3b에서는 고전위 전압 배선(VDD), 공통 전압 배선(VSS) 및 보조 배선(250)만을 도시하였다.

앞서 설명하였듯이, 화소에 공급되는 데이터 전류는 화소 구동 전원 배선으로부터 구동 박막 트랜지스터와 발광 소자를 통해 공통 전원 배선(VSS)으로 흐를 수 있다. 이에, 공통 전압 배선(VSS)은 기판(101)의 비표시 영역(IA) 상에 배치되고 표시 영역(AA) 상에 배치된 공통 전극과 전기적으로 연결된다.

공통 전압 배선(VSS)은 일정한 배선 폭을 가지면서 기판(101)의 표시 영역(IA)에 인접한 제2 내지 제4 비표시 영역(IA2, IA3, IA4)을 따라 배치되고, 기판(101)의 제1 비표시 영역(IA1)에 인접한 표시 영역(AA)의 일부를 제외한 나머지 부분을 둘러싼다. 공통 전압 배선(VSS)의 일단은 제1 비표시 영역(IA1)의 일측 상에 배치되고, 공통 전압 배선(VSS)의 타단은 제1 비표시 영역(IA1)의 타측 상에 배치될 수 있다. 그리고, 공통 전압 배선(VSS)의 일단과 타단 사이는 제2 내지 제4 비표시 영역(IA2, IA3, IA4)을 둘러싸도록 배치될 수 있다. 이에 따라, 일 실시예에 따른 공통 전압 배선(VSS)은 평면적으로 기판(101)의 제1 비표시 영역(IA1)에 해당하는 일측이 개구된 '∩자 형태를 가질 수 있다.

다음으로, 화소는 비표시 영역(IA)에 배치되는 고전위 전압 배선(VDD)을 통해 고전위 전압을 공급받을 수 있다. 고전위 전압 배선(VDD)은 패드부(PP)에 배치되는 전원 공급 패드에서 고전위 전압을 공급받아, 표시 영역(AA)에 배치된 복수의 전원 배선을 따라 고전위 전압을 전달할 수 있다.

고전위 전압 배선(VDD)은 비표시 영역(IA) 중 제1 비표시 영역(IA1)에 배치될 수 있다. 즉, 고전위 전압 배선(VDD)은 표시 영역(AA)의 일 측을 둘러싸도록 제1 비표시 영역(IA1)에 배치될 수 있다. 고전위 전압 배선(VDD)은 제1 고전위 전압 배선(VDD1), 제2 고전위 전압 배선(VDD2) 및 제3 고전위 전압 배선(VDD3)을 포함할 수 있다. 제1 고전위 전압 배선(VDD1) 및 제2 고전위 전압 배선(VDD2)은 도 2의 구동 집적 회로(300) 또는 터치 구동 회로(600)와 동일한 방향으로 연장되어 배치될 수 있고, 제3 고전위 전압 배선(VDD3)은 이와 수직한 방향으로 연장되어 제1 고전위 전압 배선(VDD1)과 제2 고전위 전압 배선(VDD2)를 연결할 수 있다. 이때, 제2 고전위 전압 배선(VDD2)은 패드부(PP)에 인접하고, 제1 고전위 전압 배선(VDD1)은 표시 영역(AA)에 인접할 수 있다.

표시 영역(AA)에 인접한 제1 고전위 전압 배선(VDD1)은 기판(101)과 표시 영역(AA)이 이형 코너 영역에 대응하는 형상을 가지는 경우, 제1 고전위 전압 배선(VDD1)은 이형 코너 영역에서 표시 영역(AA)과 기판(101)의 형상에 대응하는 형상을 가질 수 있다. 즉, 도 3a에서와 같이, 기판(101) 및 표시 영역(AA)의 코너 영역이 라운드(round) 형상을 가지는 경우, 제1 고전위 전압 배선(VDD1)은 이형 코너 영역에서의 폭이 중앙 영역에서의 폭보다 작을 수 있다. 또한, 제1 고전위 전압 배선(VDD1)은 공통 전압 배선(VSS)보다 표시 영역(AA)의 일 측에 더 인접하도록 배치될 수 있다. 즉, 제1 고전위 전압 배선(VDD1)과 공통 전압 배선(VSS)이 모두 배치되는 제1 비표시 영역(IA1)의 이형 코너 영역에서는 제1 고전위 전압 배선(VDD1)이 공통 전압 배선(VSS)보다 기판 내측에 배치될 수 있다. 다만, 고전위 전압 배선(VDD)의 형상은 이에 제한되는 것은 아니다.

도 3b를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 공통 전압 배선(VSS)과 연결될 수 있는 보조 배선(250)을 더 포함할 수 있다. 보조 배선(250)은 터치 감지부의 브리지 패턴(153)과 동일한 물질로 형성되고, 동일 층에 배치될 수 있다. 보조 배선(250)은 별도의 추가적으로 공정 없이 터치 감지부의 브리지 패턴(153)과 함께 형성될 수 있다.

보조 배선(250)은 표시 영역(AA) 및 비표시 영역(IA) 모두에 배치될 수 있다. 보조 배선(250)은 비표시 영역(IA)에 배치되어 공통 전압 배선(VSS)과 연결되는 제1 보조 배선(250-1) 및 제1 보조 배선(250-1)과 연결되어 표시 영역(AA)에 배치되는 제2 보조 배선(250-2)을 포함할 수 있다.

제1 보조 배선(250-1)은 기판(101)의 비표시 영역(IA)을 따라 배치된 공통 전원 배선(VSS)과 중첩되도록 형성되어 공통 전원 배선(VSS)과 전기적으로 연결될 수 있다. 제1 보조 배선(250-1)은 표시 영역(AA)을 둘러싸도록 비표시 영역(IA)에 배치될 수 있다. 즉, 제1 보조 배선(250-1)은 평면적으로 기판(101)의 제1 내지 제4 비표시 영역(IA1, IA2, IA3, IA4)을 따라 배치되므로 폐루프(closed-loop) 형상을 가질 수 있다. 공통 전원 배선(VSS)은 제1 보조 배선(250-1)과 중첩되는 전체 영역과 전기적으로 연결될 수 있으나, 반드시 이에 한정되지 않고, 제1 보조 배선(250-1)의 길이 방향을 따라 일정한 간격으로 설정된 복수의 접촉 영역 각각에서 전기적으로 연결될 수 있다.

제1 보조 배선(250-1)은 표시 영역(AA)을 둘러싸는 폐루프 형상을 가지므로, 저전위 전압 배선(VSS) 뿐만 아니라, 고전위 전압 배선(VDD)의 일부 영역과도 중첩될 수 있다. 제1 보조 배선(250-1)은 고전위 전압 배선(VDD)의 영역 중 제1 고전위 전압 배선(VDD1)과 중첩하도록 제1 고전위 전압 배선(VDD1) 상에 배치될 수 있다. 다만, 제1 보조 배선(250-1)은 고전위 전압 배선(VDD)과 전기적으로 연결되는 것은 아니고, 절연층을 사이에 두고 제1 고전위 전압 배선(VDD1)과 대향하도록 배치될 수 있다.

제2 보조 배선(250-2)은 기판(101)의 표시 영역(AA)에 배치되고, 제1 보조 배선(250-1)과 연결될 수 있다. 제2 보조 배선(250-2)은 표시 영역(AA)에서 도 3b에서와 같이, 메쉬(mesh) 패턴으로 형성될 수 있다. 제2 보조 배선(250-2)은 메쉬 패턴으로 형성됨에 따라, 복수의 터치 전극(TE)의 메쉬 패턴과 중첩할 수 있다.

다만, 보조 배선(250)은 터치 감지부의 브리지 패턴(153)과 동일 층에 형성되므로, 제2 보조 배선(250-2)이 표시 영역(AA)에 배치되면, 터치 감지부의 브리지 패턴(153)과 중첩되는 영역이 발생할 수 있다. 이에, 본 발명의 표시 장치(100)에서는 제2 보조 배선(250-2)은 터치 감지부의 브리지 패턴(153)과 전기적으로 분리될 수 있다. 즉, 제2 보조 배선(250-2)은 브리지 패턴(153)이 배치되는 영역을 제외한 표시 영역에 회피 설계되어, 브리지 패턴(153)과 이격되도록 배치될 수 있다. 제2 보조 배선(250-2)과 브리지 패턴(153)은 동일 층에 동일 물질로 형성될 수 있으나, 도 3b에서와 같이, 제2 보조 배선(250-2)은 브리지 패턴(153)과 인접한 영역에서 단선될 수 있다.

이하에서는, 본 발명의 일 실시예에 따른 표시 장치(100)의 구성요소들에 대한 보다 상세한 설명을 위해 도 4 내지 도 7을 함께 참조한다.

도 4는 도 2 및 도 3b의 Ⅳ-Ⅳ'에 따른 단면도이다.

도 4를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 기판(101), 버퍼층(120), 박막 트랜지스터(TFT), 게이트 절연층(121), 제1 층간 절연층(122), 도전층(110), 제2 층간 절연층(123), 제1 평탄화층(124), 연결 전극(112), 제2 평탄화층(125), 뱅크(127), 발광 소자(130), 봉지부(140), 터치 버퍼층(154), 터치 절연층(156), 터치 감지부, 보조 배선(250) 및 공통 전원 배선(VSS)을 포함할 수 있다.

기판(101)은 표시 장치(100)의 다양한 구성요소들을 지지할 수 있다. 기판(101)은 유리, 또는 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 기판(101)이 플라스틱 물질로 이루어지는 경우, 예를 들어, 폴리이미드(PI)로 이루어질 수도 있다.

버퍼층(120)은 기판(101)상에 배치될 수 있다. 버퍼층(120)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 이루어질 수 있다. 버퍼층(120)은 버퍼층(120) 상에 형성되는 층들과 기판(101) 간의 접착력을 향상시키고, 기판(101)으로부터 유출되는 알칼리 성분 등을 차단하는 역할 등을 수행할 수 있다.

박막 트랜지스터(TFT)는 버퍼층(120) 상에 배치될 수 있다. 박막 트랜지스터(TFT)는 액티브층(104), 게이트 전극(102), 소스 전극(106) 및 드레인 전극(108)을 포함할 수 있다. 여기에서, 화소 회로의 설계에 따라서, 소스 전극(106)이 드레인 전극이 될 수 있으며, 드레인 전극(108)이 소스 전극이 될 수 있다. 버퍼층(120) 상에는 박막 트랜지스터(TFT)의 액티브층(104)이 배치될 수 있다.

액티브층(104)은 폴리 실리콘, 비정질 실리콘, 산화물 반도체 등과 같은 다양한 물질로 이루어질 수 있다. 액티브층(104)은 박막 트랜지스터(TFT)의 구동 시 채널이 형성되는 채널 영역, 채널 영역 양 측의 소스 영역 및 드레인 영역을 포함할 수 있다. 소스 영역은 소스 전극(106)과 연결된 액티브층(104)의 부분을 의미하며, 드레인 영역은 드레인 전극(108)과 연결된 액티브층(104)의 부분을 의미한다.

박막 트랜지스터(TFT)의 액티브층(104) 상에 게이트 절연층(121)이 배치될 수 있다. 게이트 절연층(121)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 게이트 절연층(121)에는 박막 트랜지스터(TFT)의 소스 전극(106) 및 드레인 전극(108) 각각이 박막 트랜지스터(TFT)의 액티브층(104)의 소스 영역 및 드레인 영역 각각에 연결되기위한 컨택홀이 형성될 수 있다.

게이트 절연층(121) 상에 박막 트랜지스터(TFT)의 게이트 전극(102)이 배치될 수 있다. 게이트 전극(102)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 게이트 전극(102)은 박막 트랜지스터(TFT)의 액티브층(104)의 채널 영역과 중첩되도록 게이트 절연층(121) 상에 형성될 수 있다.

게이트 절연층(121) 및 게이트 전극(102) 상에 제1 층간 절연층(122)이 배치될 수 있다. 제1 층간 절연층(122)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 제1 층간 절연층(122)에는 박막 트랜지스터(TFT)의 액티브층(104)의 소스 영역 및 드레인 영역을 노출시키기 위한 컨택홀이 형성될 수 있다.

제1 층간 절연층(122) 상에는 도전층(110)이 배치될 수 있다. 도전층(110)은 게이트 전극(102)과 소스 전극(106) 및 드레인 전극(108) 사이에 배치되는 배선 또는 전극일 수 있다.

제1 층간 절연층(122) 및 도전층(110) 상에 제2 층간 절연층(123)이 배치될 수 있다. 제2 층간 절연층(123)은 제1 층간 절연층(122)과 동일 물질로 형성될 수 있다. 즉, 제2 층간 절연층(123)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 제2 층간 절연층(123)에는 박막 트랜지스터(TFT)의 액티브층(104)의 소스 영역 및 드레인 영역을 노출시키기 위한 컨택홀이 형성될 수 있다.

제2 층간 절연층(123) 상에는 박막 트랜지스터(TFT)의 소스 전극(106) 및 드레인 전극(108)이 배치될 수 있다.

박막 트랜지스터(TFT)의 소스 전극(106) 및 드레인 전극(108)은 게이트 절연층(121), 제1 층간 절연층(122) 및 제2 층간 절연층(123)에 형성된 컨택홀을 통하여 박막 트랜지스터(TFT)의 액티브층(104)과 연결될 수 있다. 따라서, 박막 트랜지스터(TFT)의 소스 전극(106)은 게이트 절연층(121), 제1 층간 절연층(122) 및 제2 층간 절연층(123)에 형성된 컨택홀을 통하여 액티브층(104)의 소스 영역과 연결될 수 있다. 그리고, 박막 트랜지스터(TFT)의 드레인 전극(108)은 게이트 절연층(121), 제1 층간 절연층(122) 및 제2 층간 절연층(123)에 형성된 컨택홀을 통하여 액티브층(104)의 드레인 영역과 연결될 수 있다.

박막 트랜지스터(TFT)의 소스 전극(106) 및 드레인 전극(108)은 동일한 공정에 의해 형성될 수 있다. 그리고, 박막 트랜지스터(TFT)의 소스 전극(106) 및 드레인 전극(108)은 동일한 물질로 형성될 수 있다. 박막 트랜지스터(TFT)의 소스 전극(106) 및 드레인 전극(108)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.

제1 평탄화층(124)은 소스 전극(106), 드레인 전극(108)및 제2 층간 절연층(123) 상에 배치될 수 있다. 도 4에 도시된 바와 같이, 제1 평탄화층(124)에는 드레인 전극(108)을 노출시키기 위한 컨택홀이 형성될 수 있다. 제1 평탄화층(124)은 박막 트랜지스터(TFT)의 상부를 평탄화하기 위한 유기 물질층일수 있다. 예를 들면, 제1 평탄화층(124)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 물질로 형성될 수 있다. 그러나, 이에 한정되지는 않으며, 제1 평탄화층(124)은 박막 트랜지스터(TFT)를 보호하기 위한 무기 물질층일 수 있다. 예를 들면, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)등의 무기 물질로 형성될 수 있다. 제1 평탄화층(124)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다.

연결 전극(112)은 제1 평탄화층(124) 상에 배치될 수 있다. 그리고, 연결 전극(112)은 제1 평탄화층(124)의 컨택홀을 통하여 박막 트랜지스터(TFT)의 드레인 전극(108)과 연결될 수 있다. 연결 전극(112)은 박막 트랜지스터(TFT)과 발광 소자(130)를 전기적으로 연결하는 역할을 할 수 있다. 예를 들어, 연결 전극(112)은 박막 트랜지스터(TFT)의 드레인 전극(108)과 발광 소자(130)의 제1 전극(131)을 전기적으로 연결하는 역할을 할 수 있다. 연결 전극(112)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 연결 전극(112)은 박막 트랜지스터(TFT)의 소스 전극(106) 및 드레인 전극(108)과 동일한 물질로 형성될 수 있다.

제2 평탄화층(125)은 연결 전극(112) 및 제1 평탄화층(124) 상에 배치될 수 있다. 그리고, 도 4에 도시된 바와 같이, 제2 평탄화층(125)에는 연결 전극(112)을 노출시키기 위한 컨택홀이 형성될 수 있다. 제2 평탄화층(125)은 박막 트랜지스터(TFT)의 상부를 평탄화하기 위한 유기 물질층일 수 있다. 예를 들면, 제2 평탄화층(125)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 및 폴리이미드 수지(polyimide resin) 등의 유기 물질로 형성될 수 있다.

발광 소자(130)는 제2 평탄화층(125)상에 배치될 수 있다. 발광 소자(130)는 제1 전극(131), 발광 구조물(133), 및 제2 전극(135)을 포함할 수 있다. 발광 소자(130)의 제1 전극(131)은 제2 평탄화층(125) 상에 배치될 수 있다. 제1 전극(131)은 제2 평탄화층(125)에 형성된 컨택홀을 통하여 연결 전극(112)과 전기적으로 연결될 수 있다. 따라서, 발광 소자(130)의 제1 전극(131)은 제2 평탄화층(125)에 형성된 컨택홀을 통하여 연결 전극(112)과 연결됨으로써, 박막 트랜지스터(TFT)와 전기적으로 연결될 수 있다.

제1 전극(131)은 투명 도전막 및 반사효율이 높은 불투명 도전막을 포함하는 다층 구조로 형성될 수 있다. 투명 도전막으로는 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 일함수 값이 비교적 큰 재질로 이루질 수 있다. 그리고, 불투명 도전막으로는 Al, Ag, Cu, Pb, Mo, Ti 또는 이들의 합금을 포함하는 단층 또는 다층 구조로 이루어질 수 있다. 예를 들어, 제1 전극 전극(131)은 투명 도전막, 불투명 도전막, 및 투명 도전막이 순차적으로 적층된 구조로 형성될 수 있다. 그러나, 이에 한정되지는 않으며, 투명 도전막 및 불투명 도전막이 순차적으로 적층된 구조로도 형성될 수 있다.

본 발명의 일 실시예에 따른 표시 장치(100)는 상부 발광(Top Emission)표시 장치이므로, 제1 전극(131)은 애노드 전극일 수 있다. 표시 장치(100)가 하부 발광(Bottom Emission)인 경우에는 제2 평탄화층(125) 상에 배치된 제1 전극(131)은 캐소드 전극일 수 있다.

제1 전극(131) 및 제2 평탄화층(125) 상에는 뱅크(127)가 배치될 수 있다. 뱅크(127)에는 재1 전극(131)을 노출하기 위한 개구부가 형성될 수 있다. 뱅크(127)는 표시 장치(100)의 발광영역을 정의할 수 있으므로 화소 정의막이라고 할 수도 있다.

제1 전극(131)상에는 발광층을 포함하는 발광 구조물(133)이 배치될 수 있다.

발광 소자(130)의 발광 구조물(133)은 제1 전극(131) 상에 정공층, 발광층, 전자층 순으로 또는 역순으로 적층되어 형성될 수 있다. 이외에도 발광 구조물(133)은 전하 생성층을 사이에 두고 대향하는 제1 및 제2 발광 구조물을 구비할 수도 있다. 이 경우, 제1 및 제2 발광 구조물 중 어느 하나의 발광층은 청색광을 생성하고, 제1 및 제2 발광 구조물 중 나머지 하나의 발광층은 노란색-녹색광을 생성함으로써 제1 및 제2 발광 구조물을 통해 백색광이 생성될 수 있다. 이 발광 구조물(133)에서 생성된 백색광은 발광 구조물(133) 상부에 위치하는 컬러 필터에 입사되어 컬러 영상을 구현할 수 있다. 이외에도 별도의 컬러 필터 없이 각 발광 구조물(133)에서 각 서브 화소에 해당하는 컬러광을 생성하여 컬러 영상을 구현할 수도 있다. 예를 들면, 적색(R) 서브 화소의 발광 구조물(133)은 적색광을, 녹색(G) 서브 화소의 발광 구조물(132)은 녹색광을, 청색(B) 서브 화소의 발광 구조물(133)은 청색광을 생성할 수도 있다.

발광 구조물(133) 상에는 제2 전극(135)이 더 배치될 수 있다. 발광 소자(130)의 제2 전극(135)은 발광 구조물(133)을 사이에 두고 제1 전극(131)과 대향하도록 발광 구조물(133)상에 배치될 수 있다. 본 발명의 일 실시예에 따른 표시 장치(100)에서 제2 전극(135)은 캐소드 전극일 수 있다. 제2 전극(135) 상에는 수분 침투를 억제하는 봉지부(140)가 더 배치될 수 있다.

봉지부(140)는 제1 무기 봉지층(141), 유기 봉지층(143), 및 제2 무기 봉지층(145)을 포함할 수 있다. 봉지부(140)의 제1 무기 봉지층(141)은 제2 전극(135)상에 배치될 수 있다. 그리고, 유기 봉지층(143)은 제1 무기 봉지층(141)상에 배치될 수 있다. 또한, 제2 무기 봉지층(145)은 유기 봉지층(143)상에 배치될 수 있다. 봉지부(140)의 제1 무기 봉지층(141) 및 제2 무기 봉지층(145)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)등의 무기 물질로 형성될 수 있다. 봉지부(140)의 유기 봉지층(143)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 및 폴리이미드 수지(polyimide resin) 등의 유기 물질로 형성될 수 있다.

제2 무기 봉지층(145)은 제1 무기 봉지층(141) 및 유기 봉지층(143) 각각의 상부면 및 측면을 덮을 수 있으며, 제2 무기 봉지층(145)은 외부의 수분 또는 산소가 제1 무기 봉지층(141) 및 유기 봉지층(143)으로 침투하는 것을 최소화하거나 차단한다. 이때, 제1 무기 봉지층(141) 및 제2 무기 봉지층(145)은 수분이나 산소의 침투를 차단하는 역할을 하고, 유기 봉지층(143)은 제1 무기 봉지층(141)의 상부를 평탄화하는 역할을 한다. 이에, 봉지부(140)는 표시 영역(A/A) 및 비표시 영역(I/A)의 게이트 구동회로 및 댐을 덮을 수 있다. 다만, 봉지부(140)의 구성은 이에 제한되지 않는다.

봉지부(140)의 상부에는 제2 무기 봉지층(145)에 접촉하며, 브리지 패턴(153)의 하부에 형성되는 터치 버퍼층(154)이 배치도리 수 있다. 터치 버퍼층(154)은 브리지 패턴(153)을 형성할 때 외부로 노출된 패드부의 전극이 손상되는 것을 방지하는 역할을 한다. 터치 버퍼층(154)은 무기물, 예를 들어 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)로 형성될 수 있으나 이에 제한되지 않으며, 유기물로 형성될 수도 있다. 만약, 패드부의 전극이 터치 버퍼층(154)이 아닌 다른 절연층으로 보호가 되면 터치 버퍼층(154)은 형성되지 않을 수도 있다.

터치 감지부는 터치 버퍼층(154)상에 배치될 수 있다. 터치 감지부는 터치 전극(TE1, TE2) 및 브리지 패턴(153)를 포함할 수 있다.

터치 버퍼층(154)상에 터치 감지부(150)의 브리지 패턴(153)이 배치될 수 있다. 브리지 패턴(153)은 서로 다른 방향으로 배열된 터치 전극(TE1, TE2)이 교차하는 지점에 배치되어 어느 한 방향으로 배열된 터치 전극(TE1, TE2)의 연결에 사용된다. 브리지 패턴(153)은 투명 도전층으로 이루어질 수 있고, 예를 들어, ITO, IZO 등과 같은 투명 도전성 산화물로 이루어질 수 있다.

터치 버퍼층(154) 및 브리지 패턴(153)상에 터치 절연층(156)이 배치될 수 있다. 터치 절연층(156)은 브리지 패턴(153)과 터치 전극(TE1, TE2) 사이를 절연할 수 있다. 그리고, 터치 절연층(156)은 무기 물질층 또는 유기 물질층으로 이루어질 수 있다. 터치 절연층(156)이 무기 물질층인 경우, 터치 절연층(156)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 그리고, 터치 절연층(156)이 유기 물질층인 경우, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 물질로 형성될 수 있다. 터치 절연층(156)에는 브리지 패턴(153)를 노출시키기 위한 컨택홀이 형성될 수 있다.

터치 감지부의 복수의 제1 터치 전극(TE1) 및 복수의 제2 터치 전극(TE2)이 터치 절연층(156)상에 배치될 수 있다. 복수의 제1 터치 전극(TE1)은 터치 절연층(156)의 컨택홀을 통하여 브리지 패턴(153)과 연결될 수 있다. 복수의 제1 터치 전극(TE1)은 브리지 패턴(153)에 의해 서로 연결될 수 있다.

터치 감지부의 제1 터치 전극(TE1) 및 제2 터치 전극(TE2)은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명 도전막으로 형성될 수 있다. 그러나, 이에 한정되지는 않으며, 제1 터치 전극(TE1) 및 제2 터치 전극(TE2)은 개구부를 가지는 불투명 도전막으로 형성될 수도 있다. 제1 터치 전극(TE1) 및 제2 터치 전극(TE2)이 개구부를 가지는 불투명 도전막으로 이루어지는 경우에는, 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.

비표시 영역(IA)에는 터치 라우팅 배선(RL)이 터치 전극(TE1, TE2)과 동일 물질로 형성되고, 동일 층에 배치될 수 있다. 터치 라우팅 배선(RL)은 터치 전극(TE1, TE2)과 전기적으로 연결되어, 패드부(PP)에 배치된 패드 중 복수의 터치 구동 패드로부터 신호를 공급받아, 터치 전극(TE1, TE2)으로 전달할 수 있다.

터치 전극(TE1, TE2), 터치 라우팅 배선(RL) 및 터치 절연층(156)의 상부에는 제2 터치 절연층(158)이 배치될 수 있다. 제2 터치 절연층(158)은 무기물, 예를 들어 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있다.

다음으로, 비표시 영역(IA)에는 제2 전극(135)과 연결되는 공통 전원 배선(VSS)이 배치될 수 있다. 공통 전원 배선(VSS)은 일정한 배선 폭을 가지면서 기판(101)의 표시 영역(AA)에 인접한 제2 내지 제4 비표시 영역(IA2, IA3, IA4)을 따라 배치되고, 기판(101)의 표시 영역(AA)에 인접한 제1 비표시 영역(IA)의 일부를 제외한 나머지 부분을 둘러쌀 수 있다. 공통 전원 배선(VSS)은 발광 소자(130)의 제2 전극(135)과 전기적으로 연결될 수 있다.

공통 전원 배선(VSS) 상에는 댐(129)이 배치될 수 있고, 댐(129)은 봉지부(140)의 유기 봉지층(143)이 표시 장치(100)의 외부로 흘러넘치지 않도록 방지하는 역할을 한다. 댐(129)의 상부에는 봉지부(140) 및 터치 버퍼층(154)이 배치될 수 있다.

터치 버퍼층(154)의 상에는 브리지 패턴(153)과 보조 배선(250)이 배치될 수 있다. 보조 배선(250)은 표시 영역(AA) 및 비표시 영역(IA) 모두에 배치될 수 있다. 표시 영역(AA)에 배치되는 보조 배선(250)은 제2 보조 배선(250-2)으로 브리지 패턴(153)과 분리되어 메쉬 패턴을 배치될 수 있다. 비표시 영역(IA)에 배치되는 보조 배선(250)은 제1 보조 배선(250-1)으로 표시 영역(AA)을 둘러싸도록 배치될 수 있다. 제1 보조 배선(250-1)은 댐(129)보다 기판(101)의 외측에서 공통 전압 배선(VSS)과 전기적으로 연결될 수 있다. 도 4를 참조하면, 제1 보조 배선(250-1)은 봉지부(140) 및 터치 버퍼층(154)에 형성된 컨택홀을 통해 공통 전압 배선(VSS)과 연결될 수 있다.

도 5는 도 3b의 Ⅴ-Ⅴ'에 따른 단면도로, 설명의 편의를 위해 표시 장치(100)의 다양한 구성요소 중 터치 버퍼층(154), 제2 보조 배선(250-2), 터치 절연층(156) 및 제1 터치 전극(TE1)만을 도시하였다.

표시 영역(AA)에는 터치 전극(TE)이 배치되고, 터치 전극(TE)은 복수의 제1 터치 전극(TE1) 및 복수의 제2 터치 전극(TE2)를 포함할 수 있다. 복수의 제1 터치 전극(TE1) 및 복수의 제2 터치 전극(TE2)은 각각 X방향, Y방향으로 연장되어 서로 교차되도록 배치된다. 즉, 복수의 제1 터치 전극(TE1) 및 복수의 제2 터치 전극(TE2)은 메쉬 패턴으로 배치될 수 있다.

보조 배선(250)은 제1 보조 배선(250-1) 및 제2 보조 배선(250-2)을 포함할 수 있고, 표시 영역(AA)에는 제1 보조 배선(250-1)과 연결되는 제2 보조 배선(250-2)이 배치될 수 있다. 제2 보조 배선(250-2)은 복수의 터치 전극(TE1, TE2)과 마찬가지로 메쉬 패턴으로 형성될 수 있다.

이에 따라, 제2 보조 배선(250-2)의 메쉬 패턴은 복수의 터치 전극(TE1, TE2)의 메쉬 패턴과 중첩할 수 있다. 도 5를 참조하면, 제2 보조 배선(250-2)은 터치 절연층(156)을 사이에 두고 복수의 제1 터치 전극(TE1)과 대향하도록 배치될 수 있다. 즉, 제2 보조 배선(250-2)은 복수의 제1 터치 전극(TE1) 또는 복수의 제2 터치 전극(TE2)이 연장되는 방향과 평행하는 방향으로 연장되어 배치될 수 있다. 다만, 앞서 설명하였듯이, 제2 보조 배선(250-2)은 메쉬 패턴을 가지지만, 표시 영역(AA)의 브리지 패턴(153)과는 전기적으로 분리되도록, 브리지 패턴(153)과 인접한 영역에서는 단선되는 형태로 배치될 수 있다.

도 6은 도 3b의 Ⅵ-Ⅵ'에 따른 단면도이고, 도 7의 도 3b의 Ⅶ-Ⅶ'에 따른 단면도이다. 도 6 및 도 7에서는 설명의 편의를 위해 표시 장치(100)의 다양한 구성요소 중 기판(101) 내지 제2 평탄화층(125) 및 제1 보조 배선(250-1)만을 도시하였다.

앞서 설명하였듯이, 제1 비표시 영역(IA1)에는 제1 고전위 전압 배선(VDD1)과 저전위 전압 배선(VSS)의 일부가 배치될 수 있다. 도 6을 참조하면, 제1 고전위 전압 배선(VDD1, VDD1') 하부에는 데이터 링크 배선(DL)이 배치될 수 있다. 데이터 링크 배선(DLL)은 데이터 구동부에서 나온 데이터 신호를 표시 영역(AA)의 데이터 배선까지 전달해주는 배선이다. 데이터 링크 배선(DL)은 게이트 절연층(121)과 제1 층간 절연층(122)의 사이에, 또는 제1 층간 절연층(122)과 제2 층간 절연층(123)사이에 배치될 수 있다. 즉, 데이터 링크 배선(DLL)은 표시 영역(AA)의 박막 트랜지스터(TFT)의 게이트 전극(102) 또는 표시 영역(AA)의 도전층(110)과 동일 층에 동일 물질로 형성될 수 있다.

제1 고전위 전압 배선(VDD1, VDD1')은 제2 층간 절연층(123)과 제1 평탄화층(124) 사이에, 또는 제1 평탄화층(124)과 제2 평탄화층(125) 사이에 배치될 수 있다. 즉 제1 고전위 전압 배선(VDD1, VDD1')은 표시 영역(AA)의 박막 트랜지스터(TFT)의 소스 전극(106) 및 드레인 전극(108)과 동일 층에 동일 물질로 형성될 수 있고, 또는 제1 고전위 전압 배선(VDD1, VDD1')은 표시 영역(AA)의 연결 전극(112)과 동일 층에 동일 물질로 형성될 수 있다. 고전위 전압 배선(VDD)은 단일층으로 배치되는 것으로 제한되지 않고, 도 6과 같이 다중층으로 형성될 수 있다. 다중층인 경우, 어느 한 층의 제1 고전위 전압 배선(VDD1')은 표시 영역(AA)의 소스 전극(106) 및 드레인 전극(108)과 동일 층에 동일 물질로 형성될 수 있고, 다른 층의 제1 고전위 전압 배선(VDD1)은 표시 영역(AA)의 연결 전극(112)과 동일 층에 동일 물질로 형성될 수 있다.

도 7을 참조하면, 저전위 전압 배선(VSS, VSS')도 고전위 전압 배선(VDD)과 동일 층에 동일 물질로 형성될 수 있다. 즉, 저전위 전압 배선(VSS)도 제2 층간 절연층(123)과 제1 평탄화층(124) 사이에, 또는 제1 평탄화층(124)과 제2 평탄화층(125) 사이에 배치될 수 있다. 즉 저전위 전압 배선(VSS, VSS')은 표시 영역(AA)의 박막 트랜지스터(TFT)의 소스 전극(106) 및 드레인 전극(108)과 동일 층에 동 물질로 형성될 수 있고, 또는 저전위 전압 배선(VSS, VSS)은 표시 영역(AA)의 연결 전극(112)과 동일 층에 동일 물질로 형성될 수 있다. 저전위 전압 배선(VSS, VSS')은 단일층으로 배치되는 것으로 제한되지 않고, 도 7과 같이 다중층으로 형성될 수 있다. 다중층인 경우, 어느 한 층의 저전위 전압 배선(VSS')은 표시 영역(AA)의 소스 전극(106) 및 드레인 전극(108)과 동일 층에 동일 물질로 형성될 수 있고, 다른 층의 저전위 전압 배선(VSS)은 표시 영역(AA)의 연결 전극(112)과 동일 층에 동일 물질로 형성될 수 있다.

도 6 및 도 7을 참조하면, 제2 평탄화층(125)상에는 제1 고전위 전압 배선(VDD1, VDD1') 및 저전위 전압 배선(VSS, VSS')과 중첩되도록 제1 보조 배선(250-1)이 배치될 수 있다. 도 6 및 도 7에 도시되지는 않았으나, 제1 보조 배선(250-1)은 저전위 전압 배선(VSS)과 컨택홀을 통해 전기적으로 연결될 수 있다. 다만, 컨택홀을 제외한 부분에서는 제1 보조 배선(250-1)은 제2 평탄화층(125)등의 절연층을 사이에 두고 제1 고전위 전압 배선(VDD1) 및 저전위 전압 배선(VSS)과 중첩하도록 배치될 수 있다.

따라서, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 고전위 전압과 저전위 전압의 전위차로 인한 전기장의 영향을 최소화하고, 과도한 전위차에 의한 불량을 방지할 수 있다.

일반적인 표시 장치에서는 휘도 상승에 대한 요구에 부응하기 위해, 탠덤(Tandem) 소자와 같은 고효율 소자를 표시 장치에 적용하게 되었다. 탠덤 소자는 발광 구조물이 2 스택(stack) 이상으로 적층되는 구조로 형성되는 소자로, 스택들 각각이 정공 수송층, 유기 발광층, 전자 수송층을 포함할 수 있다. 탠덤 소자와 같은 고효율 소자는 낮은 전류로도 높은 휘도를 낼 수 있지만, 표시 장치를 구동하기 위해서 높은 구동 전압을 요구한다. 다만, 높은 구동 전압이 필요한 경우, 화소에 공급되는 고전위 전압과 저전위 전압의 전위차가 증가해야 하므로, 전위차로 인해 기판 내에 발생될 수 있는 전기장의 영향성도 함께 커지게 된다. 이러한 전위차로 인해 발생된 전기장이 박막 트랜지스터에 인가되는 경우, 해당 박막 트랜지스터의 문턱 전압이 시프트 될 수 있고, 표시 장치에 불량이 발생하는 등 신뢰성을 저하시킬 수 있다.

특히 표시 장치 하단에서, 저전위 전압 배선과 고전위 전압 배선이 함께 배치되는 영역은 저전위 전압 배선이 네거티브 바이어스(Negative Bias)를 형성하므로 음전하가 기판에 속박되지 않으나, 고전위 전압 배선만이 배치되는 영역은 고전위 전압 배선이 포지티브 바이어스(Positive Bias)를 형성하므로 음전하가 기판에 속박될 수 있다. 이에 따라, 기판에 차지(Charge)된 전하가 백 바이어스(Back Bias)를 형성하여, 고전위 전압 배선과 인접한 영역에 배치되는 박막 트랜지스터는 바이어스 스트레스(Bias Stress)를 받을 수 있고, 해당 박막 트랜지스터의 문턱 전압이 시프트(Shift)되어 휘도 특성이 변하는 등 품질 저하의 문제점이 있었다. 즉, 종래에는 고전위 전압 배선과 인접한 박막 트랜지스터가 네거티브 시프트(Negative Shift)되어 킥백(Kick-back) 능력이 저하되고, 이에 따라 고전위 전압 배선과 인접한 영역에서 휘도가 비정상적으로 밝은 불량 등이 발생하는 불량이 발생하였다.

이에, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 고전위 전압 배선(VDD) 상부에 저전위 전압 배선(VSS)과 전기적으로 연결되는 제1 보조 배선(250-1)을 배치함에 따라, 고전위 전압 배선(VDD)과 인접한 영역의 박막 트랜지스터 시프트 현상을 보상해줄 수 있다. 즉, 저전위 전압 배선(VSS)과 연결되는 제1 보조 배선(250-1)은 저전위 전압 배선(VSS)과 마찬가지로 네거티브 바이어스를 형성하므로, 고전위 전압 배선(VDD) 상부에 배치될 시, 고전위 전압 배선(VDD)의 포지티브 바이어스로 인한 전기장의 영향을 감소시킬 수 있다. 즉, 제1 보조 배선(250-1)이 고전위 전압 배선(VDD)상부에 배치되는 경우, 고전위 전압 배선(VDD)의 하부 기판에 더 이상 음전하가 속박되지 않을 수 있으므로, 고전위 전압 배선(VDD)과 인접한 영역의 박막 트랜지스터도 문턱 전압 시프트 현상이 발생하지 않을 수 있다. 즉, 박막 트랜지스터의 네거티브 시프트로 인한 하단 국부 밝음 불량 등을 방지할 수 있다.

또한, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 제1 보조 배선(250-1)과 연결되는 제2 보조 배선(250-2)을 표시 영역(AA)에 메쉬 패턴으로 형성함에 따라, 고전위 전압과 저전위 전압의 전위차를 감소시켜 전기장에 의한 영향을 최소화할 수 있다. 즉, 터치 감지부의 브리지 패턴(153)과 동일 층에 형성되는 제2 보조 배선(250-2)이 저전위 전압 배선(VSS)과 전기적으로 연결된 상태로 표시 영역(AA) 전면에 메쉬 패턴으로 배치되면, 저전위 전압을 공급하는 배선이 병렬로 연결되어 로드가 감소하고 발광 소자에 발생할 수 있는 저전위 전압 상승(VSS Rising)을 개선할 수 있다. 저전위 전압 상승(VSS Rising)이 방지되는 경우, 저전위 전압 설정 마진을 확보할 수 있으므로, 저전위 전압을 상향시킬 수 있다. 저전위 전압을 상향시킴에 따라 고전위 전압과 저전위 전압의 전위차가 감소하게 되므로, 전위차에 의한 전기장도 약화된다. 이에 따라, 과도한 전위차로 인한 전기장에 영향을 받아 발생했던 불량 등을 방지할 수 있는 효과가 있다.

본 발명의 다양한 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.

본 발명의 일 실시예에 따른 표시 장치는, 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판, 표시 영역에 배치되고 발광 소자를 포함하는 복수의 화소, 비표시 영역에 배치되고 발광 소자와 연결되는 공통 전압 배선, 표시 영역 및 비표시 영역의 일부를 덮는 봉지부, 봉지부 상에 배치되는 터치 감지부 및 봉지부 상에 배치되고 공통 전압 배선과 연결되는 보조 배선을 포함하고, 터치 감지부는 복수의 제1 터치 전극 및 복수의 제2 터치 전극을 포함하는 복수의 터치 전극 및 복수의 제2 터치 전극을 연결하는 브리지 패턴을 포함하고, 보조 배선은 브리지 패턴과 동일 물질로 이루어지고 동일 층에 배치되고, 보조 배선은 표시 영역 및 비표시 영역 모두에 배치될 수 있다.

본 발명의 다른 특징에 따르면, 보조 배선은 비표시 영역에 배치되어 공통 전압 배선과 연결되는 제1 보조 배선 및 제1 보조 배선과 연결되고 표시 영역에 배치되는 제2 보조 배선을 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 제1 보조 배선은 표시 영역을 둘러싸도록 비표시 영역에 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 제1 보조 배선은 폐루프(closed-loop) 형상을 가질 수 있다.

본 발명의 또 다른 특징에 따르면, 비표시 영역에 배치되고 봉지부의 유기 봉지층이 넘치는 것을 방지하는 댐을 더 포함하고, 제1 보조 배선으 댐보다 기판의 외측에서 공통 전압 배선과 연결될 수 있다.

본 발명의 또 다른 특징에 따르면, 제2 보조 배선은 표시 영역에서 메쉬 패턴으로 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 제2 보조 배선은 브리지 패턴이 배치된 영역을 제외한 표시 영역에 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 제2 보조 배선의 메쉬 패턴은 복수의 터치 전극의 메쉬 패턴과 중첩할 수 있다.

본 발명의 또 다른 특징에 따르면, 제2 보조 배선은 브리지 패턴과 전기적으로 분리될 수 있다.

본 발명의 또 다른 특징에 따르면, 표시 영역의 일 측을 둘러싸도록 비표시 영역에 배치된 고전위 전압 배선을 더 포함하고, 제1 보조 배선은 고전위 전압 배선과 중첩하도록 고전위 전압 배선 상에 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 고전위 전압 배선은 공통 전압 배선보다 표시 영역의 일 측에 더 인접하도록 배치될 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 표시 장치
PXL: 서브 화소
DL: 데이터 배선
Cst: 스토리지 캐패시터
T1: 스위칭 트랜지스터
T2: 구동 트랜지스터
SL: 스캔 배선
AA: 표시 영역
IA: 비표시 영역
IA1: 제1 비표시 영역
IA2: 제2 비표시 영역
IA3: 제3 비표시 영역
IA4: 제4 비표시 영역
TRP: 터치 라우팅부
RL: 터치 라우팅 배선
RL1: 제1 터치 라우팅 배선
RL2: 제2 터치 라우팅 배선
TEP: 터치 전극부
TE: 터치 전극
TE1: 제1 터치 전극
TE2: 제2 터치 전극
VDD: 고전위 전압 배선
VDD1, VDD1': 제1 고전위 전압 배선
VDD2: 제2 고전위 전압 배선
VDD3: 제3 고전위 전압 배선
VSS, VSS': 저전위 전압 배선
DLL: 데이터 링크 배선
101: 기판
102: 게이트 전극
104: 액티브층
106: 소스 전극
108: 드레인 전극
110: 도전층
112: 연결 전극
120: 버퍼층
121: 게이트 절연층
122: 제1 층간 절연층
123: 제2 층간 절연층
124: 제1 평탄화층
125: 제2 평탄화층
127: 뱅크
129: 댐
130: 발광 소자
131: 제1 전극
133: 발광 구조물
135: 제2 전극
140: 봉지부
141: 제1 무기 봉지층
143: 유기 봉지층
145: 제2 무기 봉지층
151a: 복수의 제1 전극 패턴
151b: 복수의 제2 전극 패턴
152: 복수의 연결 라인
153: 복수의 브리지 패턴
154: 터치 버퍼층
155: 브리지 컨택홀
156: 터치 절연층
158: 제2 터치 절연층
250: 보조 배선
250-1: 제1 보조 배선
250-2: 제2 보조 배선
300: 구동 집적 회로
500: 플렉서블 회로 케이블
600: 터치 구동 회로

Claims

표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판;
상기 표시 영역에 배치되고, 발광 소자를 포함하는 복수의 화소;
상기 비표시 영역에 배치되고, 상기 발광 소자와 연결되는 공통 전압 배선;
상기 표시 영역 및 상기 비표시 영역의 일부 영역을 덮는 봉지부;
상기 봉지부 상에 배치되는 터치 감지부; 및
상기 봉지부 상에 배치되고, 상기 공통 전압 배선과 연결되는 보조 배선을 포함하고,
상기 터치 감지부는,
복수의 제1 터치 전극 및 복수의 제2 터치 전극을 포함하는 복수의 터치 전극; 및
상기 복수의 제2 터치 전극을 연결하는 브리지 패턴을 포함하고,
상기 보조 배선은 상기 브리지 패턴과 동일 물질로 이루어지고, 동일 층에 배치되고,
상기 보조 배선은 상기 표시 영역 및 상기 비표시 영역 모두에 배치되는, 표시 장치.
제1 항에 있어서,
상기 보조 배선은,
상기 비표시 영역에 배치되어 상기 공통 전압 배선과 연결되는 제1 보조 배선; 및
상기 제1 보조 배선과 연결되고, 상기 표시 영역에 배치되는 제2 보조 배선을 포함하는, 표시 장치.
제2 항에 있어서,
상기 제1 보조 배선은 상기 표시 영역을 둘러싸도록 상기 비표시 영역에 배치되는, 표시 장치.
제3 항에 있어서,
상기 제1 보조 배선은 폐루프(closed-loop) 형상을 가지는, 표시 장치.
제2 항에 있어서,
상기 비표시 영역에 배치되고, 상기 봉지부의 유기 봉지층이 넘치는 것을 방지하는 댐을 더 포함하고,
상기 제1 보조 배선은 상기 댐 보다 상기 기판의 외측에서 상기 공통 전압 배선과 연결되는, 표시 장치.
제2 항에 있어서,
상기 제2 보조 배선은 상기 표시 영역에서 메쉬 패턴으로 배치되는, 표시 장치.
제6 항에 있어서,
상기 제2 보조 배선은 상기 브리지 패턴이 배치된 영역을 제외한 상기 표시 영역에 배치되는, 표시 장치.
제6 항에 있어서,
상기 제2 보조 배선의 메쉬 패턴은 상기 복수의 터치 전극의 메쉬 패턴과 중첩하는, 표시 장치.
제2 항에 있어서,
상기 제2 보조 배선은 상기 브리지 패턴과 전기적으로 분리되는, 표시 장치.
제2 항에 있어서,
상기 표시 영역의 일 측을 둘러싸도록 상기 비표시 영역에 배치된 고전위 전압 배선을 더 포함하고,
상기 제1 보조 배선은 상기 고전위 전압 배선과 중첩하도록 상기 고전위 전압 배선 상에 배치되는, 표시 장치.
제10 항에 있어서,
상기 고전위 전압 배선은 상기 공통 전압 배선보다 상기 표시 영역의 일 측에 더 인접하도록 배치된, 표시 장치.