CN116347942A - 显示装置 - Google Patents

Abstract

提供一种显示装置。所述显示装置包括：基板，所述基板包括显示区和至少部分地围绕所述显示区的非显示区；在所述显示区中的多个像素；在所述非显示区中的数据驱动单元；在所述显示区中的多条数据线；多条数据连线，所述数据连线在所述非显示区中并且将所述数据驱动单元和所述多条数据线电连接在一起；以及多条高电位电压连线，所述高电位电压连线在所述非显示区中并且被配置为向所述多个像素提供高电位电压，其中所述高电位电压连线包括多个孔，所述孔在所述高电位电压连线的与所述非显示区中的多条数据连线交叠的区域中。

Description

显示装置

相关申请的交叉引用

本申请要求于2021年12月21日在韩国知识产权局提交的韩国专利申请No.10-2021-0184335的优先权，在此通过引用将该专利申请的整体并入本文。

技术领域

本发明涉及一种显示装置，更具体地，涉及一种通过将由多条数据连线之间的长度偏差导致的电阻-电容(RC)延迟一致化而能够抑制图像质量劣化的显示装置。

背景技术

近来，随着全面进入到信息时代，用于在视觉上显示电信息信号的显示装置正在快速发展。持续进行了各种研究来开发轻薄且具有低功耗和改善的性能的各种显示装置。

作为代表性显示装置，具有液晶显示装置(LCD)、场致发光显示装置(FED)、电润湿显示装置(EWD)、有机发光显示装置(OLED)等。

在显示装置之中，电致发光显示装置是包括有机发光显示装置的显示装置，并且是指自主发光的显示装置。不同于液晶显示装置，电致发光显示装置不需要单独的光源，由此可被制造为轻薄的显示装置。此外，电致发光显示装置在功耗方面具有优势，因为电致发光显示装置以低压进行操作。此外，由于电致发光显示装置在颜色的实现、响应速度、视角和对比度(CR)方面也表现优异，所以期望电致发光显示装置应用于各个领域。

发明内容

本发明要实现的一个目的是提供一种显示装置，其通过调节在高电位电压连线(link line)和数据连线之间的寄生电容而能够减小多条数据连线之间的RC延迟的偏差。

本发明要实现的另一个目的是提供一种显示装置，其能够减小基板的***和中心部分之间的数据负荷(data load)差异。

本发明的目的不限于上述目的，所属领域的技术人员根据下文描述能够清楚地理解上文未提及的其他目的。

在一个实施方式中，一种显示装置包括：基板，所述基板包括显示区和至少部分地围绕所述显示区的非显示区；在所述显示区中的多个像素；在所述非显示区中的数据驱动单元；在所述显示区中的多条数据线；多条数据连线，所述数据连线在所述非显示区中并且将所述数据驱动单元和所述多条数据线电连接在一起；以及多条高电位电压连线，所述高电位电压连线在所述非显示区中并且被配置为向所述多个像素提供高电位电压，其中所述高电位电压连线包括多个孔，所述孔在所述高电位电压连线的与所述非显示区中的多条数据连线交叠的区域中。

在一个或多个实施方式中，所述高电位电压连线包括网图案。

在一个或多个实施方式中，所述非显示区包括：第一非显示区，所述数据驱动单元位于所述第一非显示区中；在所述第一非显示区和所述显示区之间的第二非显示区；以及在所述第一非显示区和所述第二非显示区之间的弯曲区，其中所述高电位电压连线包括：第一高电位电压连线，所述第一高电位电压连线在所述第一非显示区中并且与所述第一非显示区中的多条数据连线的第一部分交叠；第二高电位电压连线，所述第二高电位电压连线在所述第二非显示区中并且与所述第二非显示区中的多条数据连线的第二部分交叠；以及多条第三高电位电压连线，所述第三高电位电压连线在所述弯曲区中并且电连接所述第一高电位电压连线和所述第二高电位电压连线，其中所述多个孔位于所述第一高电位电压连线和所述第二高电位电压连线中。

在一个或多个实施方式中，设置有所述多个孔的区域的比例随着所述第一高电位电压连线和所述第二高电位电压连线与所述多条数据连线交叠的面积的减小而减小。

在一个或多个实施方式中，所述多个孔中对于每个单位面积而言的孔的数量随着所述第一高电位电压连线和所述第二高电位电压连线与所述多条数据连线交叠的面积的减小而减小。

在一个或多个实施方式中，所述多个孔的尺寸随着所述第一高电位电压连线和所述第二高电位电压连线与所述多条数据连线交叠的面积的减小而减小。

在一个或多个实施方式中，在所述第一高电位电压连线和所述第二高电位电压连线中设置有所述多个孔的区域的比例在从所述基板的中心部分到所述基板的***的方向上增大。

在一个或多个实施方式中，所述基板具有拐角区，所述显示区具有对应于所述拐角区的形状，在所述拐角区中的第二高电位电压连线具有与所述显示区的形状和所述基板的形状对应的形状。

在一个或多个实施方式中，所述基板的拐角具有圆化形状，所述显示区的拐角具有圆化形状。

在一个或多个实施方式中，在所述拐角区中的第二高电位电压连线的宽度小于在中心区中的第二高电位电压连线的宽度。

在一个或多个实施方式中，所述多条数据连线从所述第一非显示区朝向所述显示区延伸。

在一个或多个实施方式中，所述多条数据连线的长度在从所述基板的中心部分到所述基板的***区的方向上增大。

在一个或多个实施方式中，所述多条数据连线位于与所述高电位电压连线不同的层上。

在一个或多个实施方式中，与所述多条数据连线中的、设置在所述基板的中心部分处的数据连线交叠的所述第一高电位电压连线和所述第二高电位电压连线的第一面积大于与所述多条数据连线中的、设置在所述基板的***区中的数据连线交叠的所述第一高电位电压连线和所述第二高电位电压连线的第二面积。

在一个或多个实施方式中，在与所述多条数据连线交叠的所述第一高电位电压连线和所述第二高电位电压连线上的不同区域中，不同地布置所述多个孔。

在一个或多个实施方式中，在所述第一高电位电压连线和所述第二高电位电压连线中的孔的数量在从所述基板的中心部分到所述基板的***区的方向上增大。

在一个或多个实施方式中，在所述第一高电位电压连线和所述第二高电位电压连线中对于每个单位面积而言的孔的数量是恒定的。

在一个或多个实施方式中，在所述第一高电位电压连线和所述第二高电位电压连线中的所述孔的尺寸在从所述基板的中心部分到所述基板的***区的方向上增大。

在一个实施方式中，一种显示装置包括：基板，所述基板包括显示区和至少部分地围绕所述显示区的非显示区；在所述显示区中的多个像素；在所述非显示区中的数据驱动单元；在所述显示区中的多条数据线；多条数据连线，所述数据连线在所述非显示区中并且将所述数据驱动单元和所述多条数据线电连接在一起；以及多条高电位电压连线，所述高电位电压连线在所述非显示区中并且被配置为向所述多个像素提供高电位电压，其中随着所述多条数据连线的长度从所述基板的中心到所述基板的***的增加，与所述非显示区中的多条数据连线交叠的高电位电压连线的面积在从所述基板的中心朝向所述基板的***的方向上减小。

在一个或多个实施方式中，所述高电位电压连线包括多个孔，所述孔在所述高电位电压连线的与所述多条数据连线交叠的区域中。

在一个或多个实施方式中，在所述高电位电压连线中的多个孔的密度从所述基板的中心朝向所述基板的***增加。

在一个或多个实施方式中，所述多个孔具有相同的尺寸。

在一个或多个实施方式中，在所述高电位电压连线中的多个孔的尺寸从所述基板的中心朝向所述基板的***增加。

在一个或多个实施方式中，在所述高电位电压连线中的多个孔的密度横跨所述高电位电压连线是相同的。

在一个实施方式中，一种显示装置包括：基板，所述基板包括显示区和至少部分地围绕所述显示区的非显示区；在所述显示区中的多个像素；在所述非显示区中的数据驱动单元；在所述显示区中的多条数据线；多条数据连线，所述数据连线在所述非显示区中并且将所述数据驱动单元和所述多条数据线电连接在一起，所述多条数据连线包括第一数据连线和长于所述第一数据连线的第二数据连线；以及多条高电位电压连线，所述高电位电压连线在所述非显示区中并且被配置为向所述多个像素提供高电位电压，其中所述高电位电压连线的与所述第一数据连线交叠的第一部分的面积大于所述高电位电压连线的与长于所述第一数据连线的第二数据连线交叠的第二部分的面积。

在一个或多个实施方式中，所述高电位电压连线的第一部分包括多个第一孔，所述高电位电压连线的第二部分包括多个第二孔。

在一个或多个实施方式中，在所述高电位电压连线的第一部分中的多个第一孔的密度小于在所述高电位电压连线的第二部分中的多个第二孔的密度。

在一个或多个实施方式中，在所述高电位电压连线的第一部分中的多个第一孔的尺寸小于在所述高电位电压连线的第二部分中的多个第二孔的尺寸。

示例性实施方式的其他详细事项包括在详细描述和附图中。

根据本发明，其中设置有多个孔的区域的比例根据高电位电压连线与数据连线交叠的面积而变化。因此，可减小在基板的***区和中心区之间的RC延迟的偏差。

根据本发明，通过减小在多条数据连线之间的RC延迟的偏差，可改善显示装置的图像质量。

根据本发明的效果不限于以上例示的内容，在本申请中包括更多不同的效果。

附图说明

通过结合附图的下文详细描述，将更清楚地理解本发明的上述和其他方面、特征和其他优点，其中：

图1是根据本发明实施方式的显示装置的示意性顶视平面图；

图2是根据本发明实施方式的图1中的区域A的放大顶视平面图；

图3是根据本发明实施方式的显示装置的剖视图；

图4是根据本发明实施方式的沿图2的线IV-IV’截取的剖视图；

图5是根据本发明实施方式的沿图2的线V-V’截取的剖视图；

图6是根据本发明另一实施方式的显示装置的放大顶视平面图；

图7是根据本发明另一实施方式的沿图6的线VII-VII’截取的剖视图；

图8是根据本发明另一实施方式的沿图6的VIII-VIII’截取的剖视图。

具体实施方式

本发明的优点和特点及实现这些优点和特点的方法通过参照下面与附图一起详细描述的示例性实施方式将变得清楚。然而，本发明不限于在此公开的示例性实施方式，而是将以各种形式实现。仅通过示例的方式提供示例性实施方式，以便所属领域技术人员能够充分理解本发明的公开内容及本发明的范围。因此，本发明将仅由所附权利要求书的范围限定。

为了描述本发明的示例性实施方式而在附图中示出的形状、尺寸、比例、角度、数量等仅仅是示例，本发明并不限于此。在整个申请中相似的参考标记表示相似的元件。此外，在本发明下面的描述中，可省略对已知相关技术的详细解释，以避免不必要地使本发明的主题模糊不清。在此使用的诸如“包括”、“具有”和“包含”之类的术语一般旨在允许添加其他部件，除非这些术语与术语“仅”一起使用。

即使没有明确说明，组分仍被解释为包含通常的误差范围。

当使用诸如“在……上”、“在……上方”、“在……下方”和“在……之后”之类的术语描述两部分之间的位置关系时，可在这两个部分之间设置一个或多个部分，除非这些术语与术语“紧接”或“直接”一起使用。

当一元件或层设置在另一元件或层“上”时，该一元件或层可直接设置在该另一元件或层上或者在它们之间可插置其他元件或其他层。

尽管使用术语“第一”、“第二”等描述各种部件，但这些部件不受这些术语限制。这些术语仅仅是用于区分一个部件与其他部件。因此，在本发明的技术构思内，下面提到的第一部件可以是第二部件。

在整个申请中相同的参考标记通常表示相同的元件。

为了便于说明示出了附图中所示的每个部件的尺寸和厚度，本发明不限于图示的部件的尺寸和厚度。

本发明的各实施方式的特征可彼此部分或整体地结合或组合，并且可在技术上以各种方式互锁和操作，这些实施方式可彼此独立地实施，或者彼此关联地实施。

下文中，将参照附图详细描述根据本发明的示例性实施方式的显示装置。

图1是根据本发明实施方式的显示装置的示意性顶视平面图。为了便于描述，图1仅示出了显示装置100的各个组成元件之中的基板110、焊盘部PAD以及数据驱动单元DD。但是，显示装置可包括图1所示的元件之外的其他元件。

参照图1，基板110包括显示区AA和非显示区NA。

基板110是用于支撑显示装置100的各种部件的基础构件，并且可由绝缘材料制成。例如，基板110可由诸如玻璃或聚酰亚胺之类的塑料材料制成。

显示区AA是其中显示图像的区域。多个像素设置在显示区AA中。用于显示图像的显示元件以及用于操作显示元件的驱动部件可设置在显示区AA中。例如，在显示装置100是有机发光显示装置的情形下，显示元件可以是包括阳极、有机层和阴极的有机发光元件。驱动部件可包括用于操作有机发光元件的各种组成元件，比如电源线PL、栅极线、数据线、薄膜晶体管和存储电容器。下文中，为了便于描述，假设显示装置100是有机发光显示装置。但是，显示装置100不限于有机发光显示装置。

参照图1，基板110可具有变形拐角区(variant corner region)。显示区AA可具有与基板110的变形拐角区对应的形状。基板110的拐角和显示区AA的拐角分别可具有圆化形状。但是，本发明不限于此。基板110和显示区AA可具有适用于配备有显示装置100的电子设备的设计的各种形状。

非显示区NA是其中不显示图像的区域。用于操作显示区AA中的显示元件的各种线、各种电路等设置在非显示区NA中。例如，数据驱动单元DD、连线、焊盘部PAD等可设置在非显示区NA中。

非显示区NA可以是从显示区AA延伸的区域。但是，本发明不限于此。非显示区NA可以是围绕显示区AA的区域。

在一个实施方式中，非显示区NA包括第一非显示区NA1、弯曲区BA和第二非显示区NA2。第二非显示区NA2是从显示区AA延伸的区域。弯曲区BA是从第二非显示区NA2延伸的区域。弯曲区BA可被弯曲。第一非显示区NA1是从弯曲区BA延伸的区域。

数据驱动单元DD、焊盘部PAD等可设置在第一非显示区NA1中。连接至各种信号线或PCB的焊盘设置在焊盘部PAD上。电源焊盘、数据焊盘、栅极焊盘等可设置在焊盘部PAD上。

数据驱动单元DD可安装在单独的PCB上或者连接至单独的PCB，并且经由焊盘部PAD连接至显示面板。可选地，数据驱动单元DD可按照面板上芯片(COP)的形式安装或连接在焊盘部PAD和显示区AA之间。数据驱动单元DD包括至少一个源极驱动集成电路(IC)。至少一个源极驱动IC被提供来自时序控制器的源极时序控制信号以及数字视频数据。至少一个源极驱动IC通过响应于源极时序控制信号将数字视频数据转换成伽马电压来产生数据电压，并经由显示区AA中的数据线来提供数据电压。

多个弯曲图案设置在弯曲区BA中。弯曲区BA是在最终产品上弯曲的区域。由于在弯曲区BA弯曲时应力集中在设置于弯曲区BA中的弯曲图案上，所以可出现裂缝。因此，弯曲图案可以是具有具体形状以便减小破裂的出现率的图案。例如，弯曲图案可通过重复设置具有钻石形、菱形、Z字形和圆形的至少之一的导电图案来制成。但是，本发明不限于此。除了上述形状之外，弯曲图案可具有用于减小集中在弯曲图案上的应力和破裂的其他形状。

第二非显示区NA2是位于弯曲区BA和显示区AA之间的区域。诸如电压连线和数据连线之类的连线可设置在第二非显示区NA2中。也就是说，第二非显示区NA2用于将从驱动部件输出的信号传输给显示区AA。在基板110包括变形拐角区的情形下，第二非显示区NA2可具有与基板110的形状和显示区AA的形状对应的形状。

图2是根据一个实施方式的图1中的区域A的放大顶视平面图。为了便于描述，图2示出了显示装置100的各个组成元件之中的基板110、焊盘部PAD、数据驱动单元DD、数据线DL、数据连线DLL以及高电位电压连线160。为了便于图示，图2用虚线标明与高电位电压连线160交叠的数据连线DLL。

参照图2，显示装置100可包括显示区AA和非显示区NA。非显示区NA可包括第一非显示区NA1、第二非显示区NA2以及弯曲区BA。

在显示区AA中，多条数据线DL和多条栅极线可被设置为彼此交叉。此外，像素可按照矩阵形状设置在多条数据线DL与多条栅极线彼此交叉的每个区域中。

每个像素可包括发光元件以及被配置为控制流经发光元件的电流量的驱动薄膜晶体管。显示装置100的像素可经由设置在非显示区NA中的高电位电压连线160被提供高电位电压。显示装置100的像素可经由低电位电压连线被提供低电位电压。

高电位电压连线160可被提供来自设置在焊盘部PAD上的电源焊盘的高电位电压，并且将高电位电压传输给设置在显示区AA中的高电位电源线。高电位电压连线160可包括第一高电位电压连线161、第二高电位电压连线162以及多条第三高电位电压连线163。

第一高电位电压连线161设置在第一非显示区NA1中。在这种情形下，第一高电位电压连线可设置在弯曲区BA和焊盘部PAD之间。第一高电位电压连线161可接收来自焊盘部PAD的电源焊盘的高电位电压。

第三高电位电压连线163设置在弯曲区BA中，并且将第一高电位电压连线161和第二高电位电压连线162连接在一起。由于第三高电位电压连线163设置在弯曲区BA中，所以第三高电位电压连线163可具有用于减小弯曲工艺期间破裂的出现率的具体形状的图案。但是，本发明不限于此。第三高电位电压连线163可从第一高电位电压连线161接收高电位电压，并将高电位电压传输给第二高电位电压连线162。

第二高电位电压连线162设置在第二非显示区NA2中。因此，第二高电位电压连线162可设置在显示区AA和弯曲区BA之间。因此，在基板110和显示区AA均具有对应于变形拐角区的形状的情形下，第二高电位电压连线162在变形拐角区中可具有与显示区AA的形状和基板110的形状对应的形状。也就是说，第二高电位电压连线162在变形拐角区中可具有与显示区AA的形状和基板110的形状匹配的形状。例如，在基板110的拐角区和显示区AA的拐角区的每一个具有图2所示的圆化形状的情形下，在变形拐角区中的第二高电位电压连线162的宽度可小于在中心区中的第二高电位电压连线162的宽度。第二高电位电压连线162可从第三高电位电压连线163接收高电位电压，并将高电位电压传输给显示区AA。

接下来，显示装置100的像素可经由设置在非显示区NA中的数据连线DLL以及经由设置在显示区中的数据线被提供数据电压。数据电压可经由焊盘部PAD的数据焊盘被提供给数据驱动单元DD。数据驱动单元DD设置在第一非显示区NA1中并且设置成集成电路(IC)的形式。数据驱动单元DD采样并锁存从时序控制器提供的数据信号，将数据信号转换成伽马基准电压，并且响应于从时序控制器提供的数据时序控制信号来输出伽马基准电压。数据驱动单元DD经由多条数据连线DLL输出数据信号。

由于设置在第一非显示区NA1中的数据驱动单元DD和数据焊盘经由数据连线DLL连接至显示区AA中的数据线，所以数据连线DLL设置在第一非显示区NA1、弯曲区BA和第二非显示区NA2上。也就是说，数据连线DLL可经由弯曲区BA从第一非显示区NA1朝向显示区AA延伸。数据连线DLL可如图2所示形成。但是，本发明不限于此。形成在非显示区NA中的数据连线DLL可按照各种方式连接至形成在显示区AA中的数据线DL。

由于数据连线DLL从数据驱动单元DD经由非显示区NA朝向显示区AA延伸，所以在第一非显示区NA1和第二非显示区NA2中出现数据连线DLL与高电位电压连线160交叠的区域。在这种情形下，多个孔H1可设置在第一和第二高电位电压连线161和162分别与数据连线DLL的第一部分和第二部分交叠的区域中。因此，第一和第二高电位电压连线161和162可具有其中布置有多个孔H1的网图案(mesh pattern)。但是，本发明不限于此。高电位电压连线160可具有包括多个孔H1的各个形状。

设置有多个孔H1的区域的比例可随着第一和第二高电位电压连线161和162与多条数据连线DLL交叠的面积的减小而减小。也就是说，对于高电位电压连线160的每个单位面积来说设置有多个孔H1的区域的比例可随着第一和第二高电位电压连线161和162与多条数据连线DLL交叠的面积的增大而增大。多条数据连线DLL需要将来自数据驱动单元DD的数据信号传输给基板110的显示区AA。因此，数据连线DLL可在基板110的中心部分具有最短长度，并且数据连线DLL的长度可在朝向基板110的***区的方向上增大。也就是说，设置在基板110的中心部分的数据连线DLL具有相对较短的长度，由此具有低电阻。设置在基板110的***区中的数据连线DLL具有相对较长的长度，由此具有高电阻。因此，与设置在基板110的中心部分处的数据连线DLL交叠的第一和第二高电位电压连线161和162的面积需要大于与设置在基板110的***区中的数据连线DLL交叠的第一和第二高电位电压连线161和162的面积，以便减小在位于基板110的中心部分处的数据连线DLL与位于基板110的***区中的数据连线DLL之间的RC延迟的偏差。因此，对于第一和第二高电位电压连线161和162的每个单位面积而言设置有多个孔H1的区域的比例可在从基板110的中心部分朝向***的方向上增大。由此，如图2所示，在数据连线DLL具有较短宽度的基板的中心部分中的孔H1的密度小于在数据连线DLL具有比基板110的中心部分中的数据连线DLL长的长度的、位于基板110的***处的基板110的拐角中的孔H1的密度。结果，孔H1的密度从基板110的中心部分朝向基板110的***增加。

下文中，将参照图3至5更详细地描述根据本发明实施方式的显示装置100的组成元件。

图3是根据本发明实施方式的显示装置的剖视图。

参照图3，根据本发明实施方式的显示装置100可包括基板110、缓冲层111、第一薄膜晶体管120、栅极绝缘层112、第一层间绝缘层113、导电层150、第二层间绝缘层114、第一平坦化层115、连接电极190、第二平坦化层116、堤部117、发光元件130、密封部140以及导电层150。

基板110可支撑显示装置100的各个组成元件。基板110可由具有柔性的塑料材料或玻璃制成。在基板110由塑料材料制成的情形下，基板110例如可由聚酰亚胺(PI)制成。

缓冲层111可设置在基板110上。缓冲层111可以是由硅氮化物(SiNx)或硅氧化物(SiOx)制成的单层或者包括上述层的多层。缓冲层111可用于增大在基板110与形成在缓冲层111上的多个层之间的接合力，并且阻挡碱性材料从基板110泄漏。

薄膜晶体管120可设置在缓冲层111上。薄膜晶体管120可包括有源层121、栅极124、源极122和漏极123。在这种情形下，根据像素电路的设计，源极122可以是漏极，漏极123可以是源极。薄膜晶体管120的有源层121可设置在缓冲层111上。

有源层121可由诸如多晶硅、非晶硅、氧化物半导体层之类的各种材料制成。有源层121可包括在薄膜晶体管120操作时形成有沟道的沟道区、以及设置在沟道区的相对两侧的源极区和漏极区。源极区是指有源层121的连接至源极122的部分。漏极区是指有源层121的连接至漏极123的部分。

栅极绝缘层112可设置在薄膜晶体管120的有源层121上。栅极绝缘层112可以是由硅氮化物(SiNx)或硅氧化物(SiOx)制成的单层或者包括上述层的多层。栅极绝缘层112可具有接触孔，薄膜晶体管120的源极122和漏极123通过接触孔连接至薄膜晶体管120的有源层121的源极区和漏极区。

薄膜晶体管120的栅极124可设置在栅极绝缘层112上。栅极124可被配置为由钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)、钕(Nd)及其合金中的任一种制成的单层或者多层。栅极124可形成在栅极绝缘层112上，并且与薄膜晶体管120的有源层121的沟道区交叠。

第一层间绝缘层113可设置在栅极绝缘层112和栅极124上。第一层间绝缘层113可以是由硅氮化物(SiNx)或硅氧化物(SiOx)制成的单层或者包括上述层的多层。第一层间绝缘层113可具有接触孔，薄膜晶体管120的有源层121的源极区和漏极区经由接触孔暴露。

导电层150可设置在第一层间绝缘层113上。导电层150可以是设置在栅极124、源极122和漏极123之间的线或电极。

第二层间绝缘层114可设置在第一层间绝缘层113和导电层150上。第二层间绝缘层114可具有与第一层间绝缘层113相同的材料。也就是说，第二层间绝缘层114可以是由硅氮化物(SiNx)或硅氧化物(SiOx)制成的单层或者包括上述层的多层。第二层间绝缘层114可具有接触孔，薄膜晶体管120的有源层121的源极区和漏极区经由接触孔暴露。

薄膜晶体管120的源极122和漏极123可设置在第二层间绝缘层114上。

薄膜晶体管120的源极122和漏极123可经由形成在栅极绝缘层112、第一层间绝缘层113以及第二层间绝缘层114中的接触孔连接至薄膜晶体管120的有源层121。因此，薄膜晶体管120的源极122可经由形成在栅极绝缘层112、第一层间绝缘层113以及第二层间绝缘层114中的接触孔连接至有源层121的源极区。此外，薄膜晶体管120的漏极123可经由形成在栅极绝缘层112、第一层间绝缘层113以及第二层间绝缘层114中的接触孔连接至有源层121的漏极区。

薄膜晶体管120的源极122和漏极123可通过相同的工艺形成。此外，薄膜晶体管120的源极122和漏极123可由相同材料制成。薄膜晶体管120的源极122和漏极123的每一个可被配置为由钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)、钕(Nd)中的任一种或其合金制成的单层或者多层。

第一平坦化层115可设置在源极122、漏极123和第二层间绝缘层114上。如图3所示，第一平坦化层115可具有用于暴露漏极123的接触孔。第一平坦化层115可以是用于将薄膜晶体管120的上部平坦化的有机材料层。例如，第一平坦化层115可由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂和聚酰亚胺树脂之类的有机材料制成。但是，本发明不限于此。第一平坦化层115可以是用于保护薄膜晶体管120的无机材料层。例如，第一平坦化层115可由诸如硅氮化物(SiNx)或硅氧化物(SiOx)之类的无机材料制成。第一平坦化层115可以是由硅氮化物(SiNx)或硅氧化物(SiOx)制成的单层或者包括上述层的多层。

连接电极190可设置在第一平坦化层115上。此外，连接电极190可经由第一平坦化层115的接触孔连接至薄膜晶体管120的漏极123。连接电极190可用于电连接薄膜晶体管120和发光元件130。例如，连接电极190可用于电连接薄膜晶体管120的漏极123和发光元件130的第一电极131。连接电极190可被配置为由钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)、钕(Nd)及其合金中的任一种制成的单层或者多层。连接电极190可由与薄膜晶体管120的源极122和漏极123相同的材料制成。

第二平坦化层116可设置在连接电极190和第一平坦化层115上。此外，如图3所示，第二平坦化层116可具有用于暴露连接电极190的接触孔。第二平坦化层116可以是用于将薄膜晶体管120的上部平坦化的有机材料层。例如，第二平坦化层116可由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂和聚酰亚胺树脂之类的有机材料制成。

发光元件130可设置在第二平坦化层116上。发光元件130可包括第一电极131、发光结构132以及第二电极133。发光元件130的第一电极131可设置在第二平坦化层116上。第一电极131可经由形成在第二平坦化层116中的接触孔电连接至连接电极190。因此，发光元件130的第一电极131可经由形成在第二平坦化层116中的接触孔连接至连接电极190，从而第一电极131可电连接至薄膜晶体管120。

第一电极131可具有包括透明导电膜和具有高反射效率的不透明导电膜的多层结构。透明导电膜可由诸如具有相对较大的功函数值的氧化铟锡(ITO)或氧化铟锌(IZO)之类的材料制成。此外，不透明导电膜可具有由Al、Ag、Cu、Pb、Mo、Ti或其合金制成的单层或多层结构。例如，第一电极131可具有依次堆叠有透明导电膜、不透明导电膜和透明导电膜的结构。但是，本发明不限于此。第一电极可具有依次堆叠有透明导电膜和不透明导电膜的结构。

由于根据本发明实施方式的显示装置100是顶部发光显示装置，第一电极131可以是阳极。当显示装置100是底部发光显示装置时，设置在第二平坦化层116上的第一电极131可以是阴极。

堤部117可设置在第一电极131和第二平坦化层116上。堤部117可具有用于暴露第一电极131的开口部。由于堤部117可限定显示装置100的发光区，堤部117可被称为像素限定膜。

包括发光层的发光结构132可设置在第一电极131上。

发光元件130的发光结构132可通过在第一电极131上依次或者按照相反的顺序堆叠正性空穴层、发光层和电子层而形成。此外，发光结构132可具有彼此面对且其间插置有电荷生成层的第一发光结构和第二发光结构。在这种情形下，第一发光结构和第二发光结构的任一个的发光层发射蓝色光，第一发光结构和第二发光结构的另一个的发光层发射黄绿色光。因此，可通过第一发光结构和第二发光结构发射白色光。通过发光结构132发射的白色光可进入到位于发光结构132的上部上的滤色器，由此实现彩色图像。此外，发光结构132的每一个可发射对应于每个子像素的颜色的光，由此在不需要单独滤色器的条件下实现彩色图像。例如，红色(R)子像素的发光结构132可发射红色光，绿色(G)子像素的发光结构132可发射绿色光，蓝色(B)子像素的发光结构132可发射蓝色光。

第二电极133可进一步设置在发光结构132上。发光元件130的第二电极133可设置在发光结构132上，并且与第一电极131在其间插置有发光结构132的条件下彼此面对。在根据本发明实施方式的显示装置100中，第二电极133可以是阴极。用于抑制湿气渗透的密封部140可进一步设置在第二电极133上。

密封部140可包括第一无机密封层141、有机密封层142和第二无机密封层143。密封部140的第一无机密封层141可设置在第二电极133上。此外，有机密封层142可设置在第一无机密封层141上。此外，第二无机密封层143可设置在有机密封层142上。密封部140的第一无机密封层141和第二无机密封层143的每一个可由诸如硅氮化物(SiNx)或硅氧化物(SiOx)之类的无机材料制成。密封部140的有机密封层142可由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂和聚酰亚胺树脂之类的有机材料制成。

第二无机密封层143可覆盖第一无机密封层141和有机密封层142的每一个的上表面和侧表面。第二无机密封层143可减小或抑制外部湿气或氧气向第一无机密封层141和有机密封层142的渗透。在这种情形下，第一无机密封层141和第二无机密封层143可用于抑制湿气或氧气的渗透。有机密封层142可用于将第一无机密封层141的上部平坦化。因此，密封部140可覆盖在显示区AA和非显示区NA中的栅极驱动电路和堰(dam)。但是，密封部140的构造不限于此。

图4是根据一个实施方式的沿图2的线IV-IV’截取的剖视图。图5是根据一个实施方式的沿图2的线V-V’截取的剖视图。为了便于描述，图4和5仅示出了显示装置100的各个组成元件之中的从基板110到第二平坦化层116的组成元件。参照图4和5仅描述了第二高电位电压连线162。第二高电位电压连线162的结构可等同地应用于第一高电位电压连线161。

参照图4和5，数据连线DLL可设置在栅极绝缘层112和第一层间绝缘层113之间。也就是说，数据连线DLL可形成在与显示区AA中的薄膜晶体管120的栅极124相同的层上。但是，本发明不限于此。数据连线DLL可形成在与显示区AA中的导电层150相同的层上。也就是说，数据连线DLL可设置在第一层间绝缘层113和第二层间绝缘层114之间。具体地，在第一非显示区NA1和第二非显示区NA2中，数据连线DLL可形成在与栅极124或导电层150相同的层上。但是，本发明不限于此，数据连线DLL可与基板110上的各个导电组成元件由相同的材料形成在相同的层上。但是，数据连线DLL可设置在与上面设置有高电位电压连线160的层不同的层上。

高电位电压连线160可设置在第二层间绝缘层114上。第一平坦化层115和第二平坦化层116可设置在第二高电位电压连线162上。图4和5是沿着图2的线IV-IV’和V-V’截取的剖视图。第二高电位电压连线162可设置在第二层间绝缘层114上。

如上所述，多个孔H1可设置在第一和第二高电位电压连线161和162与数据连线DLL交叠的区域中。因此，第一和第二高电位电压连线161和162可具有其中布置有多个孔H1的网图案。

此外，对于高电位电压连线160的每个单位面积而言由多个孔H1占据的区域的比例可随着第一高电位电压连线161和第二高电位电压连线162与多条数据连线DLL交叠的面积的减小而减小。多条数据连线DLL将数据信号从数据驱动单元DD传输给基板110的显示区AA。因此，数据连线DLL可在基板110的中心部分处具有最短长度，并且数据连线DLL的长度可在朝向基板110的***区的方向上增大。也就是说，设置在基板110的中心部分处的数据连线DLL相比在***区中的数据连线DLL具有相对较短的长度，由此相比在***区中的数据连线DLL的电阻具有更低的电阻。设置在基板110的***区中的数据连线DLL相比在基板110的中心部分中的数据连线DLL具有相对较长的长度，由此相比在基板110的中心部分中的数据连线DLL的电阻具有更高的电阻。因此，与设置在基板110的中心部分处的数据连线DLL交叠的第一高电位电压连线161和第二高电位电压连线162的面积需要大于与设置在基板110的***区中的数据连线DLL交叠的第一高电位电压连线161和第二高电位电压连线162的面积，以便减小设置在基板110的中心部分处的数据连线DLL与设置在基板110的***区中的数据连线DLL之间的RC延迟的偏差。因此，对于第一高电位电压连线161和第二高电位电压连线162的每个单位面积而言设置有多个孔H1的区域的比例可在从基板110的中心部分朝向***的方向上增大。多条数据连线可包括第一数据连线和长于第一数据连线的第二数据连线，其中高电位电压连线的与第一数据连线交叠的第一部分的面积可大于高电位电压连线的与长于第一数据连线的第二数据连线交叠的第二部分的面积。高电位电压连线的第一部分可包括多个第一孔，高电位电压连线的第二部分可包括多个第二孔。在高电位电压连线的第一部分中的多个第一孔的密度可小于在高电位电压连线的第二部分中的多个第二孔的密度。在高电位电压连线的第一部分中的多个第一孔的尺寸可小于在高电位电压连线的第二部分中的多个第二孔的尺寸。

参照图2、4和5，对于第一高电位电压连线161和第二高电位电压连线162的每个单位面积而言设置有多个孔H1的区域的比例可根据孔H1的数量而变化。也就是说，多个孔H1的尺寸在高电位电压连线160的整个区域中彼此相等，但是高电位电压连线160的长度相对较长。因此，对于每个单位面积而言设置在高电位电压连线160上的孔H1的数量可随着高电位电压连线与数据连线DLL交叠的区域的增大而增大(或者随着高电位电压连线与数据连线DLL交叠的面积的减小而减小)。也就是说，数据连线DLL的与位于基板110的中心部分处的高电位电压连线160交叠的长度较短，并且数据连线DLL的与位于基板110的***处的高电位电压连线160交叠的长度较长。因此，在第一高电位电压连线161和第二高电位电压连线162上的孔H1在基板110的***处的数量可大于在基板110的中心部分处的数量。

在一般的显示装置中，数据连线DLL包括在倾斜方向而不是直线方向上延伸的部分，以便减小非显示区NA的尺寸。因此，数据连线的长度可根据数据连线的位置等而改变。例如，在从相同数据驱动单元接收信号的多条数据连线之中，设置在中心部分处的数据连线的长度相对较短，而设置在***区域中的数据连线的长度相对较长。因此，设置在***区中的连线的线电阻大于设置在中心部分处的连线的线电阻，从而导致在***区中的数据连线的RC延迟值大于在中心部分处的数据连线的RC延迟值的问题。

此外，对于高分辨率和高速操作的产品的需求增大，显示装置的分辨率增大，从而显示面板的数据负荷增大。因此，出现像素充电时间逐渐减少并且操作时间不足的问题。当操作时间如上所述不足时，由于RC延迟，产生尚未被充入数据电压的像素。为此，可出现彼此相邻设置的像素的颜色混合的缺陷。因此，需要减小数据连线的RC延迟。由于数据连线的RC延迟与显示面板的数据负荷成比例，所以数据负荷在高分辨率和大面积的产品的情形下需要减小。在这种情形下，根据数据连线的电阻和电容来确定显示面板的数据负荷，并且数据连线的电阻和电容与线的长度成比例地增加。因此，显示面板的数据负荷趋向于在***区中相比在基板的中心部分进一步增大。

因此，在根据本发明实施方式的显示装置100中，对于与数据连线DLL交叠的第一高电位电压连线161和第二高电位电压连线162上的各自区域，不同地设置多个孔H1。因此，在多条数据连线DLL之间的RC延迟的偏差可减小。当多个孔H1设置在高电位电压连线160上时，高电位电压连线160与数据连线DLL交叠的面积减小，从而施加给数据连线DLL的寄生电容可减小。当施加给数据连线DLL的寄生电容减小时，数据连线DLL的电阻保持相同，但数据负荷降低。因此，数据连线的RC延迟减小，这可有利于即使在高分辨率和高速操作的产品的情形下也能确保操作时间。

此外，在根据本发明实施方式的显示装置100中，多个孔H1的区域的比例可与数据连线DLL和高电位电压连线160交叠的面积成比例地增加。这是为了通过设置大量孔H1最大程度上减小数据连线DLL和高电位电压连线160交叠的区域，因为寄生电容随着数据连线DLL和高电位电压连线160交叠的区域的增大而增大。在多条数据连线DLL之中，设置在基板110的中心部分处的数据连线DLL可具有相对较短的长度，由此具有低电阻。设置在基板110的中心部分处的数据连线DLL与高电位电压连线160交叠的区域可较小。相反，在多条数据连线DLL之中，设置在基板110的***区中的数据连线DLL可具有相对较长的长度，由此具有高电阻。设置在基板110的***区中的数据连线DLL与高电位电压连线160交叠的区域可较大。因此，设置在第一高电位电压连线161和第二高电位电压连线162上的孔H1的数量可在从基板110的中心部分到***区的方向上增大，从而施加给位于基板110的***区中的数据连线DLL的寄生电容低于施加给位于基板的中心部分处的数据连线的寄生电容。因此，在根据本发明实施方式的显示装置100中，孔H1的数量根据数据连线DLL与高电位电压连线160交叠的面积而改变。因此，可减小多条数据连线之间的RC延迟的偏差，并且改善图像质量。

图6是根据本发明另一实施方式的显示装置的放大顶视平面图。图7是根据本发明另一实施方式的沿图6的线VII-VII’截取的剖视图。图8是沿图6的VIII-VIII’截取的剖视图。为了便于描述，图6仅示出了显示装置200的各个组成元件之中的基板110、焊盘部PAD、数据驱动单元DD、数据线DL、数据连线DLL以及高电位电压连线260。为了便于图示，图6用虚线标明与高电位电压连线260交叠的数据连线DLL。为了便于描述，图7和8仅示出了在显示装置200的各个组成元件之中从基板110到第二平坦化层116的组成元件。参照图7和8仅描述了第二高电位电压连线262。第二高电位电压连线262的结构可等同地应用于第一高电位电压连线261。

由于数据连线DLL从数据驱动单元DD经由非显示区NA朝向显示区AA延伸，所以出现数据连线DLL与高电位电压连线260交叠的区域。在这种情形下，多个孔H2可设置在第一和第二高电位电压连线261和262与数据连线DLL交叠的区域中。因此，第一和第二高电位电压连线261和262可具有其中布置有多个孔H2的网图案。但是，本发明不限于此。高电位电压连线260可具有包括多个孔H2的各个形状。

高电位电压连线260的多个孔H2的尺寸可随着第一和第二高电位电压连线261和262与多条数据连线DLL交叠的面积的减小而减小。也就是说，在高电位电压连线中的孔H2的尺寸从基板110的中心朝向基板110的***增加。多条数据连线DLL需要将来自数据驱动单元DD的数据信号传输给基板110的显示区AA。因此，数据连线DLL可在基板110的中心部分具有最短长度，并且数据连线DLL的长度可在朝向基板110的***区的方向上增大。也就是说，设置在基板110的中心部分的数据连线DLL相比位于基板110的***处的数据连线DLL具有相对较短的长度，由此具有低电阻。设置在基板110的***区中的数据连线DLL相比位于基板110的中心部分的数据连线DLL具有相对较长的长度，由此具有高电阻。因此，与设置在基板110的中心部分处的数据连线DLL交叠的第一和第二高电位电压连线261和262的面积需要大于与设置在基板110的***区中的数据连线DLL交叠的第一和第二高电位电压连线261和262的面积，以便减小在位于基板110的中心部分处的数据连线DLL与位于基板110的***区中的数据连线DLL之间的RC延迟的偏差。因此，对于第一和第二高电位电压连线261和262的每个单位面积而言设置的孔H2的数量彼此相等。但是，多个孔H2的尺寸可在从基板的中心部分到***的方向上增大。

参照图6至8，多个孔H2的尺寸可根据第一和第二高电位电压连线261和262的区域而改变。也就是说，对于每个单位面积而言的孔H2的数量(例如密度)在整个区域中或者横跨高电位电压连线是恒定的或相同的，但是高电位电压连线260的长度相对较长。因此，设置在高电位电压连线260上的多个孔H2的尺寸可随着高电位电压连线260与数据连线DLL交叠的区域的增大而增大。也就是说，与位于基板110的中心部分处的高电位电压连线260交叠的数据连线DLL的长度较短，并且与位于基板110的***处的高电位电压连线260交叠的数据连线DLL的长度较长。因此，在第一和第二高电位电压连线261和262上的多个孔H2在基板110的***处的尺寸可大于在基板110的中心部分处的尺寸。

在根据本发明另一实施方式的显示装置200中，对于与数据连线DLL交叠的第一高电位电压连线261和第二高电位电压连线262上的各自区域，不同地设置多个孔H2。因此，在多条数据连线DLL之间的RC延迟的偏差可减小。当多个孔H2设置在高电位电压连线260上时，高电位电压连线260与数据连线DLL交叠的面积减小，从而施加给数据连线DLL的寄生电容可减小。当施加给数据连线DLL的寄生电容减小时，数据连线DLL的电阻保持相同，但数据负荷降低。因此，数据连线的RC延迟减小，这可有利于即使在高分辨率和高速操作的产品的情形下也能确保操作时间。

此外，在根据本发明另一实施方式的显示装置200中，多个孔H2的尺寸可与数据连线DLL和高电位电压连线260交叠的面积成比例地增加。这是为了通过增大多个孔H2的尺寸最大程度上减小数据连线DLL和高电位电压连线260交叠的区域，因为寄生电容随着数据连线DLL和高电位电压连线260交叠的区域的增大而增大。在多条数据连线DLL之中，设置在基板110的中心部分处的数据连线DLL可具有相对较短的长度，由此具有低电阻。设置在基板110的中心部分处的数据连线DLL与高电位电压连线260交叠的区域可较小。相反，在多条数据连线DLL之中，设置在基板110的***区中的数据连线DLL可具有相对较长的长度，由此具有高电阻。设置在基板110的***区中的数据连线DLL与高电位电压连线260交叠的区域可较大。因此，设置在第一高电位电压连线261和第二高电位电压连线262上的多个孔H2的尺寸可在从基板110的中心部分到***区的方向上增大，从而施加给位于基板110的***区中的数据连线DLL的寄生电容低于施加给位于基板110的中心部分处的数据连线DLL的寄生电容。因此，在根据本发明另一实施方式的显示装置200中，多个孔H2的尺寸根据数据连线DLL与高电位电压连线260交叠的面积而改变。因此，可将多条数据连线DLL之间的RC延迟的偏差最小化，并且改善图像质量。

本发明的示例性实施方式还可描述如下：

根据本发明的一个方面，提供一种显示装置。所述显示装置包括基板，所述基板包括显示区和被配置为围绕所述显示区的非显示区；设置在所述显示区中的多个像素；设置在所述非显示区中的数据驱动单元；设置在所述显示区中的多条数据线；多条数据连线，所述数据连线设置在所述非显示区中并且被配置为连接所述数据驱动单元和所述多条数据线；以及多条高电位电压连线，所述高电位电压连线设置在所述非显示区中并且被配置为向所述多个像素提供高电位电压，其中所述高电位电压连线包括多个孔，所述孔设置在所述高电位电压连线与所述多条数据连线交叠的区域中。

所述高电位电压连线可设置为网图案。

所述非显示区可包括：第一非显示区，在所述第一非显示区中设置所述数据驱动单元；设置在所述第一非显示区和所述显示区之间的第二非显示区；以及设置在所述第一非显示区和所述第二非显示区之间的弯曲区。

所述高电位电压连线可包括：第一高电位电压连线，所述第一高电位电压连线设置在所述第一非显示区中并且被设置为与所述多条数据连线交叠；第二高电位电压连线，所述第二高电位电压连线设置在所述第二非显示区中并且被设置为与所述多条数据连线交叠；以及多条第三高电位电压连线，所述第三高电位电压连线设置在所述弯曲区中并且被配置为连接所述第一高电位电压连线和所述第二高电位电压连线。

所述多个孔可设置在所述第一高电位电压连线和所述第二高电位电压连线上。

设置有所述多个孔的区域的比例可随着所述第一高电位电压连线和所述第二高电位电压连线与所述多条数据连线交叠的面积的减小而减小。

对于每个单位面积而言的所述孔的数量可随着所述第一高电位电压连线和所述第二高电位电压连线与所述多条数据连线交叠的面积的减小而减小。

所述多个孔的尺寸可随着所述第一高电位电压连线和所述第二高电位电压连线与所述多条数据连线交叠的面积的减小而减小。

在所述第一高电位电压连线和所述第二高电位电压连线上设置有所述多个孔的区域的比例可在从所述基板的中心部分到***的方向上增大。

所述基板可具有变形拐角区，所述显示区可具有对应于所述变形拐角区的形状，在所述变形拐角区中的第二高电位电压连线可具有与所述显示区的形状和所述基板的形状对应的形状。

所述基板的拐角和所述显示区的拐角的每一个可具有圆化形状。

在所述变形拐角区中的第二高电位电压连线的宽度可小于在中心区中的第二高电位电压连线的宽度。

尽管已参照附图详细描述了本发明的示例性实施方式，但本发明并不限于此，在不背离本发明的技术构思的情况下，本发明可以以诸多不同的形式实施。因此，提供本发明的示例性实施方式仅是为了举例说明的目的，而不旨在限制本发明的技术构思。本发明的技术构思的范围不限于此。因此，应当理解，上述示例性实施方式在所有方面仅是举例说明性的，并不限制本发明。应当基于所附的权利要求书解释本发明的保护范围，其等同范围内的所有技术构思都应解释为落入本发明的范围内。

Claims (10)

1.一种显示装置，包括：

基板，所述基板包括显示区和至少部分地围绕所述显示区的非显示区；

在所述显示区中的多个像素；

在所述非显示区中的数据驱动单元；

在所述显示区中的多条数据线；

多条数据连线，所述数据连线在所述非显示区中并且将所述数据驱动单元和所述多条数据线电连接在一起；以及

多条高电位电压连线，所述高电位电压连线在所述非显示区中并且被配置为向所述多个像素提供高电位电压，

其中所述高电位电压连线包括多个孔，所述孔在所述高电位电压连线的与所述非显示区中的多条数据连线交叠的区域中。

2.根据权利要求1所述的显示装置，其中所述高电位电压连线包括网图案。

3.根据权利要求1所述的显示装置，其中所述非显示区包括：

第一非显示区，所述数据驱动单元位于所述第一非显示区中；

在所述第一非显示区和所述显示区之间的第二非显示区；以及

在所述第一非显示区和所述第二非显示区之间的弯曲区，

其中所述高电位电压连线包括：

第一高电位电压连线，所述第一高电位电压连线在所述第一非显示区中并且与所述第一非显示区中的多条数据连线的第一部分交叠；

第二高电位电压连线，所述第二高电位电压连线在所述第二非显示区中并且与所述第二非显示区中的多条数据连线的第二部分交叠；以及

多条第三高电位电压连线，所述第三高电位电压连线在所述弯曲区中并且电连接所述第一高电位电压连线和所述第二高电位电压连线，

其中所述多个孔位于所述第一高电位电压连线和所述第二高电位电压连线中。

4.根据权利要求3所述的显示装置，其中设置有所述多个孔的区域的比例随着所述第一高电位电压连线和所述第二高电位电压连线与所述多条数据连线交叠的面积的减小而减小。

5.根据权利要求4所述的显示装置，其中所述多个孔中对于每个单位面积而言的孔的数量随着所述第一高电位电压连线和所述第二高电位电压连线与所述多条数据连线交叠的面积的减小而减小。

6.根据权利要求3所述的显示装置，其中所述多个孔的尺寸随着所述第一高电位电压连线和所述第二高电位电压连线与所述多条数据连线交叠的面积的减小而减小。

7.根据权利要求4所述的显示装置，其中在所述第一高电位电压连线和所述第二高电位电压连线中设置有所述多个孔的区域的比例在从所述基板的中心部分到所述基板的***的方向上增大。

8.根据权利要求3所述的显示装置，其中所述基板具有拐角区，所述显示区具有对应于所述拐角区的形状，在所述拐角区中的第二高电位电压连线具有与所述显示区的形状和所述基板的形状对应的形状。

9.一种显示装置，包括：

基板，所述基板包括显示区和至少部分地围绕所述显示区的非显示区；

在所述显示区中的多个像素；

在所述非显示区中的数据驱动单元；

在所述显示区中的多条数据线；

多条数据连线，所述数据连线在所述非显示区中并且将所述数据驱动单元和所述多条数据线电连接在一起；以及

多条高电位电压连线，所述高电位电压连线在所述非显示区中并且被配置为向所述多个像素提供高电位电压，

其中随着所述多条数据连线的长度从所述基板的中心到所述基板的***的增加，与所述非显示区中的多条数据连线交叠的高电位电压连线的面积在从所述基板的中心朝向所述基板的***的方向上减小。

10.一种显示装置，包括：

基板，所述基板包括显示区和至少部分地围绕所述显示区的非显示区；

在所述显示区中的多个像素；

在所述非显示区中的数据驱动单元；

在所述显示区中的多条数据线；

多条数据连线，所述数据连线在所述非显示区中并且将所述数据驱动单元和所述多条数据线电连接在一起，所述多条数据连线包括第一数据连线和长于所述第一数据连线的第二数据连线；以及

多条高电位电压连线，所述高电位电压连线在所述非显示区中并且被配置为向所述多个像素提供高电位电压，

其中所述高电位电压连线的与所述第一数据连线交叠的第一部分的面积大于所述高电位电压连线的与长于所述第一数据连线的第二数据连线交叠的第二部分的面积。

Images