KR20230099423A - 표시장치와 그 구동방법 - Google Patents

표시장치와 그 구동방법 Download PDF

Info

Publication number
KR20230099423A
KR20230099423A KR1020210188751A KR20210188751A KR20230099423A KR 20230099423 A KR20230099423 A KR 20230099423A KR 1020210188751 A KR1020210188751 A KR 1020210188751A KR 20210188751 A KR20210188751 A KR 20210188751A KR 20230099423 A KR20230099423 A KR 20230099423A
Authority
KR
South Korea
Prior art keywords
refresh rate
pixels
refresh
synchronization signal
processor
Prior art date
Application number
KR1020210188751A
Other languages
English (en)
Inventor
김영호
유준호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210188751A priority Critical patent/KR20230099423A/ko
Priority to US17/986,231 priority patent/US12039912B2/en
Priority to CN202211570706.2A priority patent/CN116416955A/zh
Publication of KR20230099423A publication Critical patent/KR20230099423A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 명세서의 실시예에 따른 표시장치는 제1 리프레쉬 레이트와 이보다 높은 제2 리프레쉬 레이트 사이에서 전환 가능하게 구동되는 복수의 픽셀들이 구비된 표시패널; 미리 설정된 특정 조건에서 주파수 전환용 커맨드신호를 출력하는 프로세서; 및 상기 프로세서로부터 수신되는 상기 주파수 전환용 커맨드신호의 시간적 위치에 따라 상기 픽셀들을 대상으로 한 리프레시 레이트의 전환 시점을 다르게 제어하는 타이밍 콘트롤러를 포함한다.

Description

표시장치와 그 구동방법{Display Device And Driving Method Of The Same}
본 명세서의 실시예는 표시장치와 그 구동방법에 관한 것이다.
표시장치에 요구되는 다양한 기능 중 하나로서, VRR(Variable Refresh Rate)이 있다. VRR 이란 일정한 리프레시 레이트로 구동하다가, 고속 구동이 필요한 시점에서 리프레시 레이트를 증가시키고, 소비 전력을 낮추거나 저속 구동이 필요한 시점에서 리프레시 레이트를 낮춰서 픽셀을 동작시키는 기술이다. 리프레시 레이트는 프레임 레이트 또는 프레임 주파수로 칭해지기도 한다.
VRR에 따라 리프레시 레이트가 변동되는 경우, 예컨대 저속 구동 중에 갑자기 리프레시 레이트가 증가되는 경우, 영상 신호의 전송과 관련된 인터페이스 타이밍이 지연되거나 또는, 픽셀들에 공급될 픽셀 구동 전압의 변경 시점이 지연되어 영상 왜곡이 초래될 수 있다.
따라서, 표시장치에서 리프레시 레이트의 변동에 의한 영상 왜곡이 최소화될 것이 요구되고 있다.
따라서, 본 명세서의 실시예는 리프레시 레이트의 변동에 의한 영상 왜곡이 최소화될 수 있도록 한 표시장치와 그 구동방법을 제공한다.
본 명세서의 실시예에 따른 표시장치는 제1 리프레쉬 레이트와 이보다 높은 제2 리프레쉬 레이트 사이에서 전환 가능하게 구동되는 복수의 픽셀들이 구비된 표시패널; 미리 설정된 특정 조건에서 주파수 전환용 커맨드신호를 출력하는 프로세서; 및 상기 프로세서로부터 수신되는 상기 주파수 전환용 커맨드신호의 시간적 위치에 따라 상기 픽셀들을 대상으로 한 리프레시 레이트의 전환 시점을 다르게 제어하는 타이밍 콘트롤러를 포함한다.
본 명세서의 실시예에 따라 제1 리프레쉬 레이트와 이보다 높은 제2 리프레쉬 레이트 사이에서 전환 가능하게 구동되는 복수의 픽셀들을 갖는 표시장치의 구동방법은, 프로세서에서 미리 설정된 특정 조건에서 주파수 전환용 커맨드신호를 출력하는 단계; 및 상기 프로세서로부터 수신되는 상기 주파수 전환용 커맨드신호의 시간적 위치에 따라 타이밍 콘트롤러에서 상기 픽셀들을 대상으로 한 리프레시 레이트의 전환 시점을 다르게 제어하는 단계를 포함한다.
본 실시예는 다음과 같은 효과가 있다.
본 실시예는 수직 동기신호와 비교할 때 주기가 동일하고 위상이 다른 인터럽트 동기신호를 별도로 생성하고, 프로세서로부터 수신되는 주파수 전환용 커맨드신호의 시간적 위치에 따라 픽셀들을 대상으로 한 리프레시 레이트의 전환 시점을 인터럽트 동기신호를 기반으로 다르게 제어함으로써, 주파수 전환용 커맨드신호가 비규칙적으로 수신더라도 안정적인 주파수 전환을 가능하게 하고 영상 왜곡을 방지할 수 있다.
본 명세서에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 명세서의 실시예에 따른 표시장치를 보여주는 블록도이다.
도 2는 표시패널에 구비된 픽셀들의 일 배치 예를 보여 주는 도면이다.
도 3은 표시패널에 구비된 픽셀들의 다른 배치 예를 보여 주는 도면이다.
도 4는 도 1에 도시된 드라이브 IC 구성을 보여 주는 블록도이다.
도 5는 각 서브 픽셀의 픽셀 회로를 개략적으로 보여주는 도면이다.
도 6은 리프레시 프레임의 구동 타이밍을 보여주는 도면이다.
도 7은 스킵 프레임의 구동 타이밍을 보여주는 도면이다.
도 8은 픽셀들이 저속 구동되는 일 타이밍을 보여주는 도면이다.
도 9는 본 명세서의 실시예로서 노말 타입의 주파수 전환용 커맨드신호에 따라 리프레시 레이트가 규칙적으로 전환되는 일 타이밍을 보여주는 도면이다.
도 10은 본 명세서의 비교예로서 인터럽트 타입의 주파수 전환용 커맨드신호에 따라 리프레시 레이트가 비규칙적으로 전환되는 일 타이밍을 보여주는 도면이다.
도 11 및 도 12는 도 10의 비교예에서 인터럽트 타입의 주파수 전환용 커맨드신호의 수신 시점에 따라 리프레시 레이트의 전환시 생길 수 있는 문제점을 설명하기 위한 도면이다.
도 13 및 도 14는 본 명세서의 실시예로서 인터럽트 타입의 주파수 전환용 커맨드신호에 따라 리프레시 레이트가 비규칙적으로 전환되는 일 타이밍을 보여주는 도면들이다.
도 15 및 도 16은 본 명세서의 실시예로서 인터럽트 타입의 주파수 전환용 커맨드신호에 따라 리프레시 레이트가 비규칙적으로 전환되는 다른 타이밍을 보여주는 도면들이다.
도 17은 본 명세서의 실시예에 따른 표시장치의 구동방법을 보여주는 도면이다.
이하 첨부된 도면을 참조하여 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 이 명세서 내용과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 불필요하게 내용 이해를 흐리게 하거나 방해할 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1 내지 도 4를 참조하면, 본 명세서의 표시장치(1000)는 전계 발광 표시장치일 수 있으나, 이에 한정되지 않고 다양한 방식의 표시장치에 적용될 수 있다. 예를 들어, 표시장치는 액정 표시장치, 전기영동 표시장치, 전기습윤 표시장치, 양자점 표시장치 등의 다양한 형태로 구현될 수 있다. 본 실시예에서는 편의상 전계 발광 표시장치를 대상으로 설명한다.
본 명세서의 표시장치(1000)는 표시패널(100)과, 표시패널 구동부(120, 300)과, 프로세서(200)를 포함한다.
표시패널 구동부(120, 300)는 입력 영상 데이터를 화면(AR)의 픽셀들(P)에 기입하여 화면(AR) 상에 영상을 표시한다. 표시패널 구동부(120, 300)는 표시패널(100)의 게이트 라인들(GL1~GL2)에 게이트 신호를 공급하는 게이트 구동부(120), 영상 데이터를 데이터 신호의 전압(이하, "데이터 전압"이라 함)으로 변환하여 데이터 출력 채널들을 통해 데이터 라인들(DL1~DL6)에 공급하는 데이터 구동부(306), 및 데이터 구동부(306)와 게이트 구동부(120)의 동작 타이밍을 제어하는 타이밍 콘트롤러(303)를 포함한다. 데이터 구동부(306)와 타이밍 콘트롤러(303)는 드라이브 IC(Integrated Circuit, 300)에 집적될 수 있다.
표시패널(100)의 화면(AR)은 데이터 라인들(DL1~DL6), 데이터 라인들(DL1~DL6)과 교차되는 게이트 라인들(GL1, GL2), 및 픽셀들(P)이 매트릭스 형태로 배치된 픽셀 어레이를 포함한다. 픽셀들(P)은 데이터 라인들(DL1~DL6)과 게이트 라인들(GL1, GL2)에 의해 정의된 매트릭스 형태로 픽셀 어레이에 배치된다. 픽셀들(P)은 인가받은 데이터 전압에 따라 영상을 표시한다.
픽셀들(P) 각각은 컬러 구현을 위하여 복수의 서브 픽셀들을 포함한다. 서브 픽셀들은 적색(Red, 이하 " R 서브 픽셀"이라 함), 녹색(Green, 이하 "G 서브 픽셀"이라 함), 및 청색(Blue, 이하 "B 서브 픽셀"이라 함)을 포함한다. 도시하지 않았으나 백색 서브 픽셀이 픽셀(P)에 더 포함될 수 있다.
서브 픽셀들 각각은 구동 소자의 전기적 특성 예를 들어, 문턱 전압을 센싱하여 구동 소자의 게이트 전압을 보상하는 내부 보상 회로를 포함할 수 있다.
서브 픽셀들은 리얼(real) 컬러 픽셀(P) 또는, 펜타일(pentile) 픽셀(P)을 구성할 수 있다. 펜타일 픽셀(P)은 미리 설정된 픽셀 렌더링 알고리즘(pixel rendering algorithm)을 이용하여 도 2에 도시된 바와 같이 컬러가 다른 두 개의 서브 픽셀들을 하나의 픽셀(P)로 구동하여 리얼 컬러 픽셀 보다 높은 해상도를 구현할 수 있다. 픽셀 렌더링 알고리즘은 서브 픽셀들 각각에서 부족한 컬러 표현을 인접한 서브 픽셀에서 발광된 빛의 컬러로 보상한다.
리얼 컬러 픽셀(P)의 경우, 하나의 픽셀(P)이 도 3에 도시된 바와 같이 R, G 및 B 서브 픽셀들로 구성된다.
픽셀 어레이의 해상도가 n*m 일 때, 픽셀 어레이는 n 개의 픽셀 컬럼(Column)과, 픽셀 컬럼과 교차되는 m 개의 픽셀 행들을 포함한다. 도 2 및 도 3에서, #1, #2는 픽셀 행의 번호를 나타낸다. 픽셀 컬럼은 Y축 방향을 따라 배치된 픽셀들(P)을 포함한다. 픽셀 행은 X축 방향을 따라 배치된 픽셀들(P)을 포함한다. 1 수평 기간(1H)은 1 프레임 기간을 m 개의 픽셀 행 개수로 나눈 시간이다. 게이트 구동부(120)가 게이트 신호를 제1 픽셀 행부터 제m 픽셀 행까지 순차적으로 출력하여 픽셀들(P)을 행 단위로 프로그레시브 스캔(progressive scan)할 수 있다. 1 픽셀 행의 서브 픽셀들 각각은 1 수평 기간 내에서 초기화, 센싱, 및 데이터 기입 순서로 동작할 수 있다.
표시패널(100)의 픽셀 어레이는 유리 기판, 금속 기판, 플라스틱 기판 상에 형성될 수 있다. 플라스틱 패널의 경우, 플라스틱 기판 상에 픽셀 어레이가 형성되어 플렉시블 패널로 구현될 수 있다. 플라스틱 패널은 백 플레이트(Back plate) 상에 접착된 유기 박막 필름 상에 픽셀 어레이를 포함한다. 픽셀 어레이 위에 터치 센서 어레이가 형성될 수 있다.
백 플레이트는 PET(Polyethylene terephthalate) 기판일 수 있다. 백 플레이트 상에 유기 박막 필름이 형성된다. 유기 박막 필름 상에 픽셀 어레이와 터치 센서 어레이가 형성될 수 있다. 백 플레이트는 픽셀 어레이가 습도에 노출되지 않도록 유기 박막 필름을 향하는 투습을 차단한다. 유기 박막 필름은 얇은 PI(Polyimide) 필름 기판일 수 있다. 유기 박막 필름 상에 도시하지 않은 절연 물질로 다층의 버퍼막이 형성될 수 있다. 유기 박막 필름 상에 픽셀 어레이와 터치 센서 어레이에 인가되는 전원이나 신호를 공급하기 위한 배선들이 형성될 수 있다.
표시패널(100)의 기판에는 픽셀 어레이와 함께 게이트 구동부(120)가 실장될 수 있다. 표시패널(100)의 기판 상에 직접 형성되는 게이트 구동부(120)는 GIP(Gate in panel) 회로로 알려져 있다.
게이트 구동부(120)는 표시패널(100)의 좌우측 베젤(bezel) 중 일측 베젤에 배치되어 게이트 라인들(GL1, GL2)에 싱글 피딩(single feeding) 방식으로 게이트 신호를 공급할 수 있다. 싱글 피딩 방식의 경우, 도 1에서 두 개의 게이트 구동부(120) 중 하나가 필요 없다.
게이트 구동부(120)는 표시패널(100)의 좌우측 베젤들 각각에 배치되어 게이트 라인들(GL1, GL2)에 더블 피딩 (double feeding) 방식으로 게이트 신호를 공급할 수 있다. 더블 피딩 방식의 경우, 하나의 게이트 라인의 양 측 끝단에서 게이트 신호가 동시에 인가될 수 있다.
게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 드라이브 IC(300)로부터 공급되는 게이트 타이밍 신호에 따라 구동되어 게이트 라인들(GL1, GL2)에 게이트 신호(GATE1, GATE2)를 공급한다. 시프트 레지스터는 게이트 신호(GATE1, GATE2)를 시프트시킴으로써 게이트 신호(GATE1, GATE2)를 게이트 라인들(GL1, GL 2)에 순차적으로 공급할 수 있다. 게이트 신호(GATE1, GATE2)는 스캔 신호, 발광 제어 신호 등을 포함할 수 있다.
드라이브 IC(300)는 게이트 구동부(120)를 제어하기 위한 게이트 타이밍 신호를 출력할 수 있다. 드라이브 IC(300)는 데이터 출력 채널들을 통해 데이터 라인들(DL1~DL6)에 연결되어 데이터 라인들(DL1~DL6)에 데이터 전압을 공급한다.
드라이브 IC(300)는 도 4에 도시된 바와 같이 프로세서(200), 제1 메모리(301), 및 표시패널(100)에 연결될 수 있다. 드라이브 IC(300)는 데이터 연산부(308), 타이밍 콘트롤러(303), 및 데이터 구동부(306)를 포함할 수 있다. 드라이브 IC(300)는 제2 메모리(302), 감마 보상 전압 생성부(305), 전원부(304), 레벨 시프터 (Level shifter, 307) 등을 더 포함할 수 있다.
데이터 연산부(308)는 프로세서(200)으로부터 영상 데이터(DATA)를 수신하고, 수신된 영상 데이터(DATA)를 미리 설정된 화질 알고리즘으로 변조하여 화질을 향상시킨다. 데이터 연산부(308)는 압축된 영상 데이터(DATA)를 디코딩(Decoding)하여 복원하는 데이터 복원부 등을 포함할 수 있다.
타이밍 콘트롤러(303)는 데이터 연산부(308)로부터 수신되는 영상 데이터(DATA)를 데이터 구동부(306)에 제공한다. 타이밍 콘트롤러(303)는 게이트 구동부(120)를 제어하기 위한 게이트 타이밍 신호와, 데이터 구동부(306)를 제어하기 위한 소스 타이밍 신호를 생성하여 게이트 구동부(120)와 데이터 구동부(306)의 동작 타이밍을 제어할 수 있다. 타이밍 콘트롤러(303)는 전원부(304)의 동작을 제어할 수 있다.
전원부(304)는 직류-직류 변환기(DC-DC Converter)를 이용하여 표시패널(100)의 픽셀 어레이, 게이트 구동부(120), 및 드라이브 IC(300)의 구동에 필요한 전원을 생성한다. 직류-직류 변환기는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함할 수 있다. 전원부(304)는 입력 전압을 조정하여 감마 기준 전압, 게이트 온 전압(VGL). 게이트 오프 전압(VGH), 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 초기화 전압(Vini) 등의 직류 전원을 생성할 수 있다.
감마 기준 전압은 감마 보상 전압 생성부(305)에 공급된다. 게이트 온 전압(VGL)과 게이트 오프 전압(VGH)은 레벨 시프터(307)와 게이트 구동부(120)에 공급된다. 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 초기화 전압(Vini) 등의 픽셀 전원은 서브 픽셀들에 공통으로 공급된다. 서브 픽셀들 각각은 발광 소자(EL)와 구동 소자(DT)를 포함한 픽셀 회로를 구성한다.
초기화 전압(Vini)은 픽셀 회로의 주요 노드들을 초기화하는 전압이다. 게이트 전압은 VGH = 8V, VGL = -7V로, 픽셀 전원은 VDD = 4.6V, VSS = -2V ~ -3V, Vini(또는 Vref) = -3V ~ -4V 로 설정될 수 있으나 이에 한정되지 않는다. 데이터 전압(Vdata)은 Vdata = 2V ~ 6V으로 설정될 수 있으나 이에 한정되지 않는다.
초기화 전압(Vini)은 데이터 전압(Vdata) 보다 낮고 발광 소자(EL)의 문턱 전압 보다 낮은 직류 전압으로 설정되어 발광 소자(EL)의 발광을 억제하고, 픽셀 회로의 주요 노드들을 초기화한다.
전원부(304)는 타이밍 콘트롤러(303)의 제어하에 밝기값(DBV)에 따라 저전위 전원 전압(ELVSS)을 가변하여, 픽셀들(P)을 통해 구현되는 화면(AR)의 최대 휘도를 제한한다.
레벨 시프터(307)는 타이밍 콘트롤러(303)로부터 게이트 타이밍 신호들을 수신하여 게이트 타이밍 신호들의 전압 레벨을 변경한다. 게이트 타이밍 신호는 스타트 펄스(start pulse, VST), 시프트 클럭 (shift clock, GCLK) 등의 게이트 타이밍 신호와, 게이트 온 전압(VGL) 및 게이트 오프 전압(VGH) 등의 게이트 전압을 포함한다. 스타트 펄스(VST)와 시프트 클럭(GCLK)은 게이트 온 전압(VGL)과 게이트 오프 전압(VGH) 사이에서 스윙한다.
레벨 시프터(307)는 타이밍 콘트롤러(303)로부터 수신된 게이트 타이밍 신호의 로우 레벨 전압(low level voltage)을 게이트 온 전압(VGL)으로 변환하고, 게이트 타이밍 신호의 하이 레벨 전압(high level voltage)을 게이트 오프 전압(VGH)으로 변환한다. 레벨 시프터(307)는 출력 채널들을 통해 게이트 타이밍 신호와 게이트 전압(VGH, VGL)을 출력하여 게이트 구동부(120)에 공급한다.
데이터 구동부(306)는 디지털-아날로그 변환기(Digital to Analog converter, 이하 "DAC"라 함)를 이용하여 타이밍 콘트롤러(303)로부터 수신된 영상 데이터(디지털 신호)를 감마 보상 전압으로 변환하여 데이터 전압을 출력한다. 데이터 구동부(306)로부터 출력된 데이터 전압은 드라이브 IC(300)의 데이터 채널에 연결된 출력 버퍼를 통해 픽셀 어레이의 데이터 라인들(DL1~DL6)에 공급된다.
감마 보상 전압 생성부(305)는 전원부(304)로부터의 감마 기준 전압을 분압 회로를 통해 분배하여 계조별 감마 보상 전압을 발생한다. 감마 보상 전압은 영상 데이터의 계조별로 전압이 설정된 아날로그 전압이다. 감마 보상 전압 생성부(305)로부터 출력된 감마 보상 전압은 데이터 구동부(306)에 제공된다.
제2 메모리(302)는 드라이브 IC(300)에 전원이 입력될 때 제1 메모리(301)로부터 수신된 레지스터 설정값 등을 저장한다. 레지스터 설정값은 데이터 구동부(306), 타이밍 콘트롤러(303), 감마 보상 전압 생성부(305), 전원부(34) 등의 동작과 파형의 타이밍, 전원부(34)의 출력 전압 레벨 등을 정의한다. 제1 메모리(301)는 플래시 메모리 (Flash memory)를 포함할 수 있다. 제2 메모리(302)는 SRAM(Static RAM)을 포함할 수 있다.
프로세서(200)는 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시 스템, 모바일 시스템, 웨어러블 시스템 중 어느 하나일 수 있다.
모바일 시스템에서 프로세서(200)는 AP(Application Processor)로 구현될 수 있다. 모바일 시스템에서 프로세서(200)는 MIPI(Mobile Industry Processor Interface)를 통해 드라이브 IC(300)에 입력 영상 데이터를 전송할 수 있다. 프로세서(200)는 가요성 인쇄 회로 예를 들면, FPC(Flexible Printed Circuit)(310)를 통해 드라이브 IC(300)에 연결될 수 있다.
본 명세서의 표시장치(1000)는 VRR(Variable Refresh Rate) 기술을 채용하고 있다. 본 명세서의 표시장치(1000)는 일정한 리프레시 레이트로 구동하다가, 고속 구동이 필요한 시점에서 리프레시 레이트를 증가시키고, 소비 전력을 낮추거나 저속 구동이 필요한 시점에서 리프레시 레이트를 낮춰서 픽셀들(P)을 동작시킬 수 있다. 픽셀들(P)은 제1 리프레쉬 레이트와 이보다 높은 제2 리프레쉬 레이트 사이에서 전환 가능하게 구동될 수 있다. 픽셀들(P)은 제1 리프레쉬 레이트로 저속 구동되거나 또는 제2 리프레쉬 레이트로 고속 구동될 수 있다.
프로세서(200)는 미리 설정된 특정 조건에서 주파수 전환용 커맨드신호를 드라이브 IC(300)로 출력한다. 주파수 전환용 커맨드신호는 인터럽트 정보가 더 포함되지 않은 노말 타입과, 인터럽트 정보가 더 포함된 인터럽트 타입으로 구분될 수 있다. 프로세서(200)는 노말 타입의 주파수 전환용 커맨드신호를 저속 구동의 완료 시점 또는 고속 구동의 완료 시점에 출력할 수 있으나 이에 한정되지 않는다. 프로세서(200)에서 노말 타입의 주파수 전환용 커맨드신호가 출력되는 타이밍은 미리 약속되어 있을 필요가 없다.
프로세서(200)는 인터럽트 타입의 주파수 전환용 커맨드신호를 저속 구동이 진행되고 있는 도중에 고속 구동이 필요한 시점에서 갑자기 출력할 수 있다. 픽셀들(P)이 구동되고 있는 동안에, 인터럽트 타입의 주파수 전환용 커맨드신호가 불규칙적으로 프로세서(200)에 출력될 수 있다.
드라이브 IC(300)의 타이밍 콘트롤러(303)는 프로세서(200)로부터 수신한 주파수 전환용 커맨드신호에 삽입된 인터럽트 정보의 유무에 따라 주파수 전환용 커맨드신호가 노말 타입인지 혹은 인터럽트 타입인지 판단한다. 주파수 전환용 커맨드신호가 노말 타입일 때, 타이밍 콘트롤러(303)는 주파수 전환용 커맨드신호의 수신 타이밍에 상관없이 미리 정해진 시점에서 픽셀들(P)을 구동하기 위한 리프레시 레이트를 제1 리프레쉬 레이트에서 제2 리프레쉬 레이트로, 혹은 그 반대로 전환시킨다.
타이밍 콘트롤러(303)는 인터럽트 타입의 주파수 전환용 커맨드신호에 따라 리프레시 레이트를 전환시킬 때, 프로세서(200)로부터 수신되는 주파수 전환용 커맨드신호의 시간적 위치에 따라 리프레시 레이트의 전환 시점을 다르게 제어함으로써, 리프레시 레이트가 변동될 때 생길 수 있는 이미지 왜곡을 최소화한다. 특히 타이밍 콘트롤러(303)는 리프레시 레이트를 전환시킬 때 기준으로 하는 동기신호를 2원화하고, 노말 타입과 인터럽트 타입에서 서로 다른 동기신호를 적용함으로써, 영상 신호의 전송과 관련된 인터페이스 타이밍이 지연되는 문제 또는, 픽셀들에 공급될 픽셀 구동 전압의 변경 시점이 지연되는 문제를 미연에 방지한다. 이에 대해서는 도 6 내지 도 17을 통해 자세히 설명된다.
도 5는 각 서브 픽셀의 픽셀 회로를 개략적으로 보여주는 도면이다.
도 5를 참조하면, 픽셀 회로는 제1 내지 제3 회로부들(10, 20, 30)과, 제1 내지 제3 연결부들(12, 23, 13)을 포함할 수 있다. 이 픽셀 회로에서 하나 이상의 구성 요소가 생략되거나 추가될 수 있다.
제1 회로부(10)는 픽셀 구동 전압(ELVDD)을 구동 소자(DT)에 공급한다. 구동 소자(DT)는 게이트(DRG), 소스(DRS), 및 드레인(DRD)을 포함한 트랜지스터로 구현될 수 있다. 제2 회로부(20)는 구동 소자(DT)의 게이트(DRG)에 연결된 커패시터(Cst)를 충전하고, 1 프레임 기간 동안 커패시터(Cst)의 전압을 유지한다. 제3 회로부(30)는 구동 소자(DT)를 통해 픽셀 구동 전압(ELVDD)으로부터 공급되는 전류를 발광 소자(EL)에 제공함으로써 전류가 빛으로 전환되게 한다. 제1 내지 제3 회로부들(10, 20, 30)은 구동 소자(DT)의 문턱 전압을 보상하기 위한 내부 보상 회로를 포함할 수 있다. 제3 회로부(30)는 구동 소자(DT)의 문턱 전압 또는 전기적 특성 변화를 실시간 센싱하는 센싱부에 연결될 수 있다.
제1 연결부(12)는 제1 회로부(10)와 제2 회로부(20)를 연결한다. 제2 연결부(23)는 제2 회로부(20)와 제3 회로부(30)를 연결한다. 제3 연결부(13)는 제3 회로부(30)와 제1 회로부(10)를 연결한다. 제1 연결부(12), 제2 연결부(23), 제3 연결부(13) 각각은 하나 이상의 트랜지스터와 배선을 포함할 수 있다.
도 6은 리프레시 프레임의 구동 타이밍을 보여주는 도면이다. 도 7은 스킵 프레임의 구동 타이밍을 보여주는 도면이다. 그리고, 도 8은 픽셀들이 저속 구동되는 일 타이밍을 보여주는 도면이다.
도 6 내지 도 8을 참조하면, 저속 구동은 일부 프레임들에서 영상 데이터에 대한 전송 및 픽셀 기입 동작을 스킵하여 영상 데이터의 리프레시 레이트를 1Hz까지 낮추는 기술이다. 저속 구동을 위해 이웃한 리프레시 프레임들(N) 사이에 적어도 2개 이상의 스킵 프레임들(S) (예를 들어, S1~S3)이 위치할 수 있다. 저속 구동용 리프레시 레이트(이하, 제1 리프레시 레이트라 함)는 수직 동기신호(VSYNC)를 기준으로 구분되는 1개의 리프레시 프레임(N)과 복수개의 스킵 프레임들(S)에 의해 구현된다. 고속 구동용 리프레시 레이트(이하, 제2 리프레시 레이트라 함)는 수직 동기신호(VSYNC)를 기준으로 구분되는 각각의 리프레시 프레임(N)에 의해 구현될 수 있다. 제2 리프레시 레이트는 60Hz일 때, 제1 리프레시 레이트는 15Hz 이하일 수 있으나, 이는 일 예시일 뿐이고, 본 명세서의 기술적 사상은 리프레시 레이트의 구체적인 수치에 한정되지 않는다.
리프레시 프레임(N)에서 새로운 영상 데이터가 표시패널의 픽셀들에 제공된다. 타이밍 콘트롤러는 각 리프레시 프레임(N)의 특정 시점에서 전송 요청 신호(TE)를 프로세서로 송신하여, 후속 리프레시 프레임(N)에서의 리프레시 구동을 위한 새로운 영상 데이터를 MIPI를 통해 프로세서로부터 수신한다. 타이밍 콘트롤러는 수신된 영상 데이터를 프레임 메모리에 저장하여 화질 보상 동작을 수행한 후, 게이트 구동부(GDRV)와 데이터 구동부(SDRV)의 동작을 제어하여 영상 데이터를 픽셀들에 기입한다. 전송 요청 신호(TE)는 영상의 티어링 이펙트(tearing effect)를 방지하기 위한 신호로서, 수직 동기신호(VSYNC)를 기준으로 미리 약속된 특정 타이밍에서 생성될 수 있다. 프로세서는 전송 요청 신호(TE)에 응답하여 후속 리프레시 프레임(N)에서 필요한 영상 데이터를 타이밍 콘트롤러로 전송한다. 리프레시 프레임(N)에서, 타이밍 콘트롤러는 픽셀 구동전압(VOP)을 제1 레벨(VL2)로 제어할 수 있다. 픽셀 구동전압(VOP)은 픽셀을 구성하는 발광 소자의 애노드전극을 초기화하기 위한 전압이다.
스킵 프레임(S)에서는 새로운 영상 데이터가 표시패널의 픽셀들에 제공되지 않고, 픽셀들은 이전 리프레시 프레임(N)의 표시 상태를 유지한다. 그리고, 프레임 메모리는 이전 리프레시 프레임(N)의 영상 데이터를 그대로 홀딩한다. 스킵 프레임들(S)에서, 픽셀들이 영상 업데이트 없이 스킵 구동되기 때문에 타이밍 콘트롤러는 게이트 구동부(GDRV)와 데이터 구동부(SDRV)의 동작을 중지(HI-Z) 시킬 수 있다, 타이밍 콘트롤러는 마지막 번째 스킵 프레임(S3)을 제외한 나머지 스킵 프레임들(S1,S2)에서는 전송 요청 신호(TE)를 프로세서로 송신하지 않는다. 다만, 타이밍 콘트롤러는 마지막 번째 스킵 프레임(S3)에서는 후속 리프레시 프레임(N)에서의 리프레시 구동을 위해 전송 요청 신호(TE)를 프로세서로 송신한다. 타이밍 콘트롤러는 스킵 프레임(S)에서의 픽셀 구동전압(VOP)을 리프레시 프레임(N)에서와 다르게 제2 레벨(VL2)로 제어할 수 있다. 제2 레벨(VL2)은 제1 레벨(VL1)보다 낮을 수 있다.
마지막 번째 스킵 프레임(S3)에서, 타이밍 콘트롤러가 전송 요청 신호(TE)를 프로세서로 송신하기에 앞서, 프로세서는 노말 타입의 주파수 전환용 커맨드신호를 타이밍 콘트롤러로 송신할 수 있다. 마지막 번째 스킵 프레임(S3)에서 프로세서와 타이밍 콘트롤러 간의 송수신 동작은 미리 정해진 타이밍에서 규칙적으로 이루어진다.
마지막 번째 스킵 프레임(S3)에서, 타이밍 콘트롤러는 후속 리프레시 프레임(N)에서의 리프레시 구동을 위해 픽셀 구동전압(VOP)을 제2 레벨(VL2)에서 제1 레벨(VL1)로 미리 변경함으로써, 전압 세틀링 타임(settling time)을 충분히 확보한다.
도 9는 본 명세서의 비교예로서 노말 타입의 주파수 전환용 커맨드신호에 따라 리프레시 레이트가 규칙적으로 전환되는 일 타이밍을 보여주는 도면이다.
도 9를 참조하면, 제1 리프레시 레이트는 1Hz로, 제2 리프레시 레이트는 60Hz로 예시된다. 노말 타입의 주파수 전환용 커맨드신호(CMD)는 미리 약속된 타이밍, 일 예로서 스킵 프레임 S58에서 프로세서에서 타이밍 콘트롤러로 전송될 수 있다. 이 경우, 타이밍 콘트롤러는 제1 리프레시 레이트에 할당된 시간을 채운 뒤(즉, 1Hz 동작을 완성한 후)에 주파수 전환 동작을 수행한다. 다시 말해, 타이밍 콘트롤러는 스킵 프레임 S58이 아닌 스킵 프레임 S59에서 주파수 전환 동작을 수행한다. 스킵 프레임 S59에서, 타이밍 콘트롤러는 수직 동기신호(VSYNC)를 기반으로, 후속 리프레시 구동을 위한 새로운 영상 데이터의 전송 요청 신호(TE)를 프로세서에 송신함과 아울러 픽셀들에 공급될 픽셀 구동 전압(VOP)을 리프레시 구동에 맞게 변경(VL2
Figure pat00001
VL1)하여, 픽셀들을 대상으로 한 리프레시 레이트를 제1 리프레쉬 레이트에서 제2 리프레쉬 레이트로 전환한다.
제1 리프레시 레이트와 제2 리프레시 레이트가 미리 약속된 대로 교번하기 때문에, 타이밍 콘트롤러는 마지막 번째 스킵 프레임인 S59에서 주파수 전환 동작을 안정적으로 수행할 수 있다.
도 10은 본 명세서의 비교예로서 인터럽트 타입의 주파수 전환용 커맨드신호에 따라 리프레시 레이트가 비규칙적으로 전환되는 일 타이밍을 보여주는 도면이다. 도 11 및 도 12는 도 10의 비교예에서 인터럽트 타입의 주파수 전환용 커맨드신호의 수신 시점에 따라 리프레시 레이트의 전환시 생길 수 있는 문제점을 설명하기 위한 도면이다.
도 10을 참조하면, 인터럽트 타입의 주파수 전환용 커맨드신호(CMD)는 제1 리프레시 레이트에 기반한 저속 구동 중에 갑자기 고속 구동을 위해 제2 리프레시 레이트의 변경이 필요한 경우에 출력될 수 있다. 예를 들어, 인터럽트 타입의 주파수 전환용 커맨드신호(CMD)는 1Hz 동작 중에 프로세서가 갑작스럽게 영상 데이터를 업데이트 해야 하는 경우(예컨대, 유저에 의한 화면 변경, 또는 통신에 의한 변경)에 출력할 수 있다.
이러한 인터럽트 타입의 주파수 전환용 커맨드신호(CMD)에 대응하여 타이밍 콘트롤러가 1Hz 동작을 완성한 후에 리프레시 레이트를 변경하면, 상기 커맨드신호(CMD)의 수신 시점과 리프레시 레이트의 전환 시점 간에 수 프레임 또는 수십 프레임의 시간 차가 생길 수 있다. 이를 방지하기 위해, 타이밍 콘트롤러는 주파수 전환용 커맨드신호(CMD)에 삽입된 인터럽트 정보를 식별하고, 주파수 전환용 커맨드신호(CMD)의 수신 시점에 위치하는 스킵 프레임(S7)에서 바로 리프레시 레이트의 전환 동작을 수행함으로써, 1Hz 동작이 완성되기 전에 비규칙적으로 리프레시 레이트를 변경할 수 있다. 이 경우, 리프레시 레이트의 전환 동작이 이뤄지는 스킵 프레임(S7)이 마지막 번째 스킵 프레임이 되고, 제1 리프레시 레이트는 1Hz가 아닌 7.5Hz를 완성한 상태가 된다. 도면에서, "S7
Figure pat00002
S59"는 인터럽트 타입의 주파수 전환용 커맨드신호(CMD)에 대응하여 스킵 프레임(S7)이 마지막 번째 스킵 프레임이 된다는 것을 의미한다.
인터럽트 타입의 주파수 전환을 위해서는, 스킵 프레임(S7) 내에서 주파수 전환용 커맨드신호(CMD)의 수신 시점을 기준으로 할 때, 전송 요청 신호(TE)가 프로세서로 전송될 수 있어야 하고, 또한 픽셀 구동 전압(VOP)의 변경을 위한 충분한 시간 여유가 있어야 한다.
인터럽트 타입의 주파수 전환용 커맨드신호(CMD)는 노말 타입의 그것과 달리 한 프레임 내에서 랜덤한 시간에 프로세서로부터 수신된다. 반면에, 전송 요청 신호(TE)의 생성 가능 시점과 픽셀 구동 전압(VOP)의 변경 가능 시점은 수직 동기신호(VSYNC)를 기준으로 한 각 프레임의 특정 타이밍으로 미리 약속되어 있다.
도 11과 같이, 스킵 프레임(S7) 내에서, 인터럽트 타입의 주파수 전환용 커맨드신호(CMD)의 수신 시점(tt1)이 상기 미리 약속 특정 타이밍(Ftm)보다 앞서면 인터럽트 타입의 주파수 전환이 안정적으로 수행될 수 있다.
반면에, 도 12와 같이, 스킵 프레임(S7) 내에서, 인터럽트 타입의 주파수 전환용 커맨드신호(CMD)의 수신 시점(tt2)이 상기 미리 약속 특정 타이밍(Ftm)보다 뒤지면 인터럽트 타입의 주파수 전환이 안정적으로 수행될 수 없게 된다.
이에 대해 구체적으로 설명하면, 스킵 프레임(S7)에서 상기 커맨드신호(CMD)의 수신 시점(tt2) 이후에는 전송 요청 신호(TE)가 생성되지 못하기 때문에, MIPI를 통한 영상 데이터의 업데이트 없이 후속 리프레시 프레임으로 진입하게 된다. 또한, 상기 커맨드신호(CMD)의 수신 시점(tt2) 이후에는 시간 부족으로 인해 스킵 프레임(S7) 내에서 픽셀 구동 전압(VOP)의 변경(VL이 이뤄지지 못하고 픽셀 구동 전압(VOP)의 변경 시점이 후속 리프레시 프레임으로 딜레이된다.
인터럽트 타입의 주파수 전환이 안정적적으로 수행되지 못하면, 영상 신호의 전송과 관련된 인터페이스 타이밍이 지연되고, 픽셀 구동 전압(VOP)의 변경 시점이 지연되며, 그에 따라 영상 왜곡이 생길 수 있다.
도 13 및 도 14는 본 명세서의 실시예로서 인터럽트 타입의 주파수 전환용 커맨드신호에 따라 리프레시 레이트가 비규칙적으로 전환되는 일 타이밍을 보여주는 도면들이다. 그리고, 도 15 및 도 16은 본 명세서의 실시예로서 인터럽트 타입의 주파수 전환용 커맨드신호에 따라 리프레시 레이트가 비규칙적으로 전환되는 다른 타이밍을 보여주는 도면들이다.
도 13 내지 도 16을 참조하면, 본 실시예의 타이밍 콘트롤러는 프로세서로부터 수신되는 주파수 전환용 커맨드신호(CMD)의 시간적 위치에 따라 픽셀들을 대상으로 한 리프레시 레이트의 전환 시점을 다르게 제어함으로써, 주파수 전환용 커맨드신호(CMD)가 비규칙적으로 수신더라도 안정적인 주파수 전환을 가능하게 하고 영상 왜곡을 방지한다.
타이밍 콘트롤러는, 주파수 전환용 커맨드신호(CMD)가 복수개의 스킵 프레임들(S1~S59) 중에서 마지막 번째 스킵 프레임(S59)에서 프로세서로부터 수신될 때, 리프레시 레이트의 전환 시점을 수직 동기신호(VSYNC)를 기반으로 제어한다. 그리고, 타이밍 콘트롤러는, 주파수 전환용 커맨드신호(CMD)가 복수개의 스킵 프레임들(S1~S59) 중에서 마지막 번째 스킵 프레임(S59)을 제외한 특정 스킵 프레임(예를 들어, S7)에서 프로세서로부터 수신될 때, 리프레시 레이트의 전환 시점을 인터럽트 동기신호(ISYNC)를 기반으로 제어한다.
이를 위해, 타이밍 콘트롤러는 수직 동기신호(VSYNC) 외에 인터럽트 동기신호(ISYNC)를 더 생성한다. 수직 동기신호(VSYNC)는 스킵 프레임들(S1~S59)과 리프레시 프레임(N)을 정의한다. 수직 동기신호(VSYNC)는 각 프레임 내에서 전송 요청 신호(TE)의 생성 가능 시점과 픽셀 구동 전압(VOP)의 변경 가능 시점을 정의한다. 인터럽트 동기신호(ISYNC)는 특정 스킵 프레임(S7) 내에서 주파수 전환용 커맨드신호(CMD)의 수신 시점에 따라, 리프레시 레이트의 전환 시점이 특정 스킵 프레임(S7)과 그 후속 스킵 프레임(S8) 중 어느 하나로 제어되도록 하기 위한 기준점을 제공한다. 이를 위해, 인터럽트 동기신호(ISYNC)는 수직 동기신호(VSYNC)와 주기가 같은 반면에, 수직 동기신호(VSYNC)와 위상이 다르다. 정확한 기준점 제공을 위해 인터럽트 동기신호(ISYNC)는 각 프레임 내에서 전송 요청 신호(TE)의 생성 가능 시점과 동기됨이 바람직하다.
노말 타입 또는 인터럽트 타입의 주파수 전환용 커맨드신호(CMD)가 마지막 번째 스킵 프레임(S59)에서 프로세서로부터 수신되면 타이밍 콘트롤러는 다음과 같이 동작한다. 타이밍 콘트롤러는 마지막 번째 스킵 프레임(S59) 내에서, 수직 동기신호(VSYNC)를 기반으로, 리프레시 구동을 위한 새로운 영상 데이터의 전송 요청 신호(TE)를 프로세서에 송신함과 아울러 픽셀들에 공급될 픽셀 구동 전압(VOP)을 리프레시 구동에 맞게 변경(VL2
Figure pat00003
VL1)하여, 픽셀들을 대상으로 한 리프레시 레이트를 제1 리프레쉬 레이트(1Hz)에서 제2 리프레쉬 레이트(60Hz)로 전환한다.
인터럽트 타입의 주파수 전환용 커맨드신호(CMD)가 마지막 번째 스킵 프레임(S59) 이외의 특정 스킵 프레임(S7)에서 프로세서로부터 수신되면 타이밍 콘트롤러는 다음과 같이 동작한다. 타이밍 콘트롤러는 특정 스킵 프레임(S7) 내에서 주파수 전환용 커맨드신호(CMD)의 수신 시점(도 13-14의 tt3, 도 15-16의 tt4)과 인터럽트 동기신호(ISYNC) 간의 시간적 선후 관계에 따라, 리프레시 레이트의 전환 시점을 다르게 제어함으로써, 주파수 전환용 커맨드신호(CMD)가 비규칙적으로 수신더라도 안정적인 주파수 전환을 가능하게 하고 영상 왜곡을 방지할 수 있다.
도 13 및 도 14와 같이 특정 스킵 프레임(S7) 내에서 주파수 전환용 커맨드신호(CMD)의 수신 시점(tt3)이 인터럽트 동기신호(ISYNC)보다 더 앞서는 경우, 타이밍 콘트롤러는 다음과 같이 동작한다. 타이밍 콘트롤러는 특정 스킵 프레임(S7) 내에서, 인터럽트 동기신호(ISYNC)를 기반으로 하여, 리프레시 구동을 위한 새로운 영상 데이터의 전송 요청 신호(TE)를 프로세서에 송신함과 아울러 픽셀들에 공급될 픽셀 구동 전압(VOP)을 리프레시 구동에 맞게 변경(VL2
Figure pat00004
VL1)하여, 픽셀들을 대상으로 한 리프레시 레이트를 제1 리프레쉬 레이트(1Hz)에서 제2 리프레쉬 레이트(60Hz)로 전환한다.
도 15 및 도 16과 같이 특정 스킵 프레임(S7) 내에서 주파수 전환용 커맨드신호(CMD)의 수신 시점(tt3)이 인터럽트 동기신호(ISYNC)보다 더 뒤지는 경우, 타이밍 콘트롤러는 다음과 같이 동작한다. 타이밍 콘트롤러는 특정 스킵 프레임(S7)에 이웃하게 연속되는 후속 스킵 프레임(S8) 내에서, 인터럽트 동기신호(ISYNC)를 기반으로 하여, 리프레시 구동을 위한 새로운 영상 데이터의 전송 요청 신호(TE)를 프로세서에 송신함과 아울러 픽셀들에 공급될 픽셀 구동 전압(VOP)을 리프레시 구동에 맞게 변경(VL2
Figure pat00005
VL1)하여, 픽셀들을 대상으로 한 리프레시 레이트를 제1 리프레쉬 레이트(1Hz)에서 제2 리프레쉬 레이트(60Hz)로 전환한다.
도 17은 본 명세서의 실시예에 따른 표시장치의 구동방법을 보여주는 도면이다.
도 17을 참조하면, 타이밍 콘트롤러는 프로세서로부터 수신한 주파수 전환용 커맨드신호(CMD)에 인터럽트 정보가 삽입되어 있는지 여부를 판별하여, 주파수 전환용 커맨드신호(CMD)가 노말 타입인지 혹은 인터럽트 타입인지를 알아낸다(S171,S172). 노말 타입의 주파수 전환용 커맨드신호(CMD)가 저속 구동 중의 미리 약속된 타이밍에 규칙적으로 수신되는 데 반해, 인터럽트 타입의 주파수 전환용 커맨드신호(CMD)는 저속 구동 중의 갑작스런 타이밍에 비규칙적으로 수신될 수 있다.
타이밍 콘트롤러는 인터럽트 타입의 주파수 전환용 커맨드신호(CMD)가 수신되는 타이밍이 1 저속 구동 사이클 내에 포함된 마지막 번째 스킵 프레임에서 위치하는지 또는, 마지막 번째 스킵 프레임 이전의 특정 스킵 프레임에 위치하는지 여부를 판단한다(S173).
타이밍 콘트롤러는 저속 구동 중에 노말 타입의 주파수 전환용 커맨드신호(CMD)가 수신되거나 또는, 저속 구동 중의 마지막 번째 스킵 프레임에서 인터럽트 타입의 주파수 전환용 커맨드신호(CMD)가 수신되면, 수직 동기신호(VSYNC)를 기반으로 한 리프레시 레이트의 전환 동작을 수행한다, 즉, 타이밍 콘트롤러는, 마지막 번째 스킵 프레임 내에서, 수직 동기신호(VSYNC)를 기반으로, 리프레시 구동을 위한 새로운 영상 데이터의 전송 요청 신호(TE)를 프로세서에 송신함과 아울러 픽셀들에 공급될 픽셀 구동 전압(VOP)을 리프레시 구동에 맞게 변경하여, 픽셀들을 대상으로 한 리프레시 레이트를 제1 리프레쉬 레이트에서 그보다 높은 제2 리프레쉬 레이트로 전환한다(S174,S175).
타이밍 콘트롤러는 저속 구동 중에 인터럽트 타입의 주파수 전환용 커맨드신호(CMD)가 마지막 번째 스킵 프레임 이전의 특정 스킵 프레임에서 수신되면, 인터럽트 동기신호(ISYNC)를 기반으로 한 리프레시 레이트의 전환 동작을 수행한다. 타이밍 콘트롤러는 특정 스킵 프레임 내에서 주파수 전환용 커맨드신호(CMD)의 수신 시점과 인터럽트 동기신호(ISYNC) 간의 시간적 선후 관계에 따라, 리프레시 레이트의 전환 시점을 다르게 제어함으로써, 주파수 전환용 커맨드신호(CMD)가 비규칙적으로 수신더라도 전송 요청 신호(TE)의 송신 및 픽셀 구동 전압(VOP)의 변경과 관련된 제반 동작을 수행하여 안정적인 주파수 전환을 가능하게 한다(S176,S177). 이에 대해서는 도 13 내지 도 16에서 전술한 바와 같다.
이상 설명한 내용을 통해 당업자라면 본 명세서의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 명세서의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
100: 표시 패널 200: 프로세서
303: 타이밍 콘트롤러

Claims (14)

  1. 제1 리프레쉬 레이트와 이보다 높은 제2 리프레쉬 레이트 사이에서 전환 가능하게 구동되는 복수의 픽셀들이 구비된 표시패널;
    미리 설정된 특정 조건에서 주파수 전환용 커맨드신호를 출력하는 프로세서; 및
    상기 프로세서로부터 수신되는 상기 주파수 전환용 커맨드신호의 시간적 위치에 따라 상기 픽셀들을 대상으로 한 리프레시 레이트의 전환 시점을 다르게 제어하는 타이밍 콘트롤러를 포함하는 표시장치.
  2. 제 1 항에 있어서,
    상기 제1 리프레시 레이트는 제1 동기신호를 기준으로 구분되는 1개의 리프레시 프레임과 복수개의 스킵 프레임들에 의해 구현되고 상기 제2 리프레시 레이트는 상기 제1 동기신호를 기준으로 구분되는 각각의 리프레시 프레임에 의해 구현되며,
    상기 리프레시 프레임에서는 상기 픽셀들로 영상 데이터가 기입되고 상기 스킵 프레임에서는 상기 픽셀들로 상기 영상 데이터의 기입이 생략되는 표시장치.
  3. 제 2 항에 있어서,
    상기 타이밍 콘트롤러는,
    상기 주파수 전환용 커맨드신호가 상기 복수개의 스킵 프레임들 중에서 마지막 번째 스킵 프레임에서 상기 프로세서로부터 수신될 때, 상기 픽셀들을 대상으로 한 리프레시 레이트의 전환 시점을 상기 제1 동기신호를 기반으로 제어하고,
    상기 주파수 전환용 커맨드신호가 상기 복수개의 스킵 프레임들 중에서 상기 마지막 번째 스킵 프레임을 제외한 특정 스킵 프레임에서 상기 프로세서로부터 수신될 때, 상기 픽셀들을 대상으로 한 리프레시 레이트의 전환 시점을 제2 동기신호를 기반으로 제어하며,
    상기 제1 동기신호와 상기 제2 동기신호는, 서로 동일한 주기를 가지고, 서로 다른 위상을 갖는 표시장치.
  4. 제 3 항에 있어서,
    상기 주파수 전환용 커맨드신호가 상기 마지막 번째 스킵 프레임에서 상기 프로세서로부터 수신될 때,
    상기 타이밍 콘트롤러는,
    상기 마지막 번째 스킵 프레임 내에서, 상기 제1 동기신호를 기반으로, 리프레시 구동을 위한 새로운 영상 데이터의 전송 요청 신호를 상기 프로세서에 송신하고, 상기 픽셀들에 공급될 픽셀 구동 전압을 상기 리프레시 구동에 맞게 변경하여, 상기 픽셀들을 대상으로 한 리프레시 레이트를 상기 제1 리프레쉬 레이트에서 상기 제2 리프레쉬 레이트로 전환하는 표시장치.
  5. 제 3 항에 있어서,
    상기 주파수 전환용 커맨드신호가 상기 특정 스킵 프레임에서 상기 프로세서로부터 수신될 때,
    상기 타이밍 콘트롤러는, 상기 특정 스킵 프레임 내에서 상기 주파수 전환용 커맨드신호의 수신 시점과 상기 제2 동기신호 간의 시간적 선후 관계에 따라, 상기 픽셀들을 대상으로 한 리프레시 레이트의 전환 시점을 다르게 제어하는 표시장치.
  6. 제 5 항에 있어서,
    상기 특정 스킵 프레임 내에서 상기 주파수 전환용 커맨드신호의 수신 시점이 상기 제2 동기신호보다 더 앞서는 경우,
    상기 타이밍 콘트롤러는,
    상기 특정 스킵 프레임 내에서, 상기 제2 동기신호를 기반으로, 리프레시 구동을 위한 새로운 영상 데이터의 전송 요청 신호를 상기 프로세서에 송신하고, 상기 픽셀들에 공급될 픽셀 구동 전압을 상기 리프레시 구동에 맞게 변경하여, 상기 픽셀들을 대상으로 한 리프레시 레이트를 상기 제1 리프레쉬 레이트에서 상기 제2 리프레쉬 레이트로 전환하는 표시장치.
  7. 제 5 항에 있어서,
    상기 특정 스킵 프레임 내에서 상기 주파수 전환용 커맨드신호의 수신 시점이 상기 제2 동기신호보다 더 뒤지는 경우,
    상기 타이밍 콘트롤러는,
    상기 특정 스킵 프레임에 이웃한 후속 스킵 프레임 내에서 상기 제2 동기신호를 기반으로, 리프레시 구동을 위한 새로운 영상 데이터의 전송 요청 신호를 상기 프로세서에 송신하고, 상기 픽셀들에 공급될 픽셀 구동 전압을 상기 리프레시 구동에 맞게 변경하여, 상기 픽셀들을 대상으로 한 리프레시 레이트를 상기 제1 리프레쉬 레이트에서 상기 제2 리프레쉬 레이트로 전환하는 표시장치.
  8. 제1 리프레쉬 레이트와 이보다 높은 제2 리프레쉬 레이트 사이에서 전환 가능하게 구동되는 복수의 픽셀들을 갖는 표시장치의 구동방법에 있어서,
    프로세서에서 미리 설정된 특정 조건에서 주파수 전환용 커맨드신호를 출력하는 단계; 및
    상기 프로세서로부터 수신되는 상기 주파수 전환용 커맨드신호의 시간적 위치에 따라 타이밍 콘트롤러에서 상기 픽셀들을 대상으로 한 리프레시 레이트의 전환 시점을 다르게 제어하는 단계를 포함하는 표시장치의 구동방법.
  9. 제 8 항에 있어서,
    상기 제1 리프레시 레이트는 제1 동기신호를 기준으로 구분되는 1개의 리프레시 프레임과 복수개의 스킵 프레임들에 의해 구현되고 상기 제2 리프레시 레이트는 리프레시 프레임에 의해 구현되며,
    상기 리프레시 프레임에서는 상기 픽셀들로 영상 데이터가 기입되고 상기 스킵 프레임에서는 상기 픽셀들로 상기 영상 데이터의 기입이 생략되는 표시장치의 구동방법.
  10. 제 9 항에 있어서,
    상기 타이밍 콘트롤러에서 상기 픽셀들을 대상으로 한 리프레시 레이트의 전환 시점을 다르게 제어하는 단계는,
    상기 주파수 전환용 커맨드신호가 상기 복수개의 스킵 프레임들 중에서 마지막 번째 스킵 프레임에서 상기 프로세서로부터 수신될 때, 상기 픽셀들을 대상으로 한 리프레시 레이트의 전환 시점을 상기 제1 동기신호를 기반으로 제어하는 단계; 및
    상기 주파수 전환용 커맨드신호가 상기 복수개의 스킵 프레임들 중에서 상기 마지막 번째 스킵 프레임을 제외한 특정 스킵 프레임에서 상기 프로세서로부터 수신될 때, 상기 픽셀들을 대상으로 한 리프레시 레이트의 전환 시점을 제2 동기신호를 기반으로 제어하는 단계를 포함하고,
    상기 제1 동기신호와 상기 제2 동기신호는, 서로 동일한 주기를 가지고, 서로 다른 위상을 갖는 표시장치의 구동방법.
  11. 제 10 항에 있어서,
    상기 타이밍 콘트롤러에서 상기 픽셀들을 대상으로 한 리프레시 레이트의 전환 시점을 상기 제1 동기신호를 기반으로 제어하는 단계는,
    상기 주파수 전환용 커맨드신호가 상기 마지막 번째 스킵 프레임에서 상기 프로세서로부터 수신되는지를 확인하는 단계;
    상기 마지막 번째 스킵 프레임 내에서, 상기 제1 동기신호를 기반으로, 리프레시 구동을 위한 새로운 영상 데이터의 전송 요청 신호를 상기 프로세서에 송신하고, 상기 픽셀들에 공급될 픽셀 구동 전압을 상기 리프레시 구동에 맞게 변경하여, 상기 픽셀들을 대상으로 한 리프레시 레이트를 상기 제1 리프레쉬 레이트에서 상기 제2 리프레쉬 레이트로 전환하는 단계를 포함한 표시장치의 구동방법.
  12. 제 10 항에 있어서,
    상기 타이밍 콘트롤러에서 상기 픽셀들을 대상으로 한 리프레시 레이트의 전환 시점을 제2 동기신호를 기반으로 제어하는 단계는,
    상기 주파수 전환용 커맨드신호가 상기 특정 스킵 프레임에서 상기 프로세서로부터 수신되는지를 확인하는 단계; 및
    상기 특정 스킵 프레임 내에서, 상기 주파수 전환용 커맨드신호의 수신 시점과 상기 제2 동기신호 간의 시간적 선후 관계에 따라, 상기 픽셀들을 대상으로 한 리프레시 레이트의 전환 시점을 다르게 제어하는 단계를 포함한 표시장치의 구동방법.
  13. 제 12 항에 있어서,
    상기 주파수 전환용 커맨드신호의 수신 시점과 상기 제2 동기신호 간의 시간적 선후 관계에 따라, 상기 픽셀들을 대상으로 한 리프레시 레이트의 전환 시점을 다르게 제어하는 단계는,
    상기 특정 스킵 프레임 내에서 상기 주파수 전환용 커맨드신호의 수신 시점이 상기 제2 동기신호보다 더 앞서는 경우,
    상기 특정 스킵 프레임 내에서 상기 제2 동기신호를 기반으로, 리프레시 구동을 위한 새로운 영상 데이터의 전송 요청 신호를 상기 프로세서에 송신하고, 상기 픽셀들에 공급될 픽셀 구동 전압을 상기 리프레시 구동에 맞게 변경하여, 상기 픽셀들을 대상으로 한 리프레시 레이트를 상기 제1 리프레쉬 레이트에서 상기 제2 리프레쉬 레이트로 전환하는 단계를 포함한 표시장치의 구동방법.
  14. 제 12 항에 있어서,
    상기 주파수 전환용 커맨드신호의 수신 시점과 상기 제2 동기신호 간의 시간적 선후 관계에 따라, 상기 픽셀들을 대상으로 한 리프레시 레이트의 전환 시점을 다르게 제어하는 단계는,
    상기 특정 스킵 프레임 내에서 상기 주파수 전환용 커맨드신호의 수신 시점이 상기 제2 동기신호보다 더 뒤지는 경우,
    상기 특정 스킵 프레임에 이웃한 후속 스킵 프레임 내에서 상기 제2 동기신호를 기반으로, 리프레시 구동을 위한 새로운 영상 데이터의 전송 요청 신호를 상기 프로세서에 송신하고, 상기 픽셀들에 공급될 픽셀 구동 전압을 상기 리프레시 구동에 맞게 변경하여, 상기 픽셀들을 대상으로 한 리프레시 레이트를 상기 제1 리프레쉬 레이트에서 상기 제2 리프레쉬 레이트로 전환하는 단계를 포함한 표시장치의 구동방법.
KR1020210188751A 2021-12-27 2021-12-27 표시장치와 그 구동방법 KR20230099423A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210188751A KR20230099423A (ko) 2021-12-27 2021-12-27 표시장치와 그 구동방법
US17/986,231 US12039912B2 (en) 2021-12-27 2022-11-14 Display apparatus and driving method thereof
CN202211570706.2A CN116416955A (zh) 2021-12-27 2022-12-08 显示设备及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210188751A KR20230099423A (ko) 2021-12-27 2021-12-27 표시장치와 그 구동방법

Publications (1)

Publication Number Publication Date
KR20230099423A true KR20230099423A (ko) 2023-07-04

Family

ID=86896995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210188751A KR20230099423A (ko) 2021-12-27 2021-12-27 표시장치와 그 구동방법

Country Status (3)

Country Link
US (1) US12039912B2 (ko)
KR (1) KR20230099423A (ko)
CN (1) CN116416955A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087473B1 (en) * 2007-11-21 2015-07-21 Nvidia Corporation System, method, and computer program product for changing a display refresh rate in an active period
CN104115216B (zh) * 2012-02-20 2016-12-14 夏普株式会社 驱动装置和显示装置
KR102081131B1 (ko) * 2013-12-30 2020-02-25 엘지디스플레이 주식회사 저속 구동이 가능한 표시장치
US9524694B2 (en) * 2014-10-29 2016-12-20 Apple Inc. Display with spatial and temporal refresh rate buffers
US9984664B2 (en) * 2015-03-18 2018-05-29 Ati Technologies Ulc Method and apparatus for compensating for variable refresh rate display range limitations
US9728166B2 (en) * 2015-08-20 2017-08-08 Qualcomm Incorporated Refresh rate matching with predictive time-shift compensation
KR102618425B1 (ko) * 2016-12-07 2023-12-26 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR20220041509A (ko) * 2020-09-25 2022-04-01 엘지디스플레이 주식회사 구동 회로와 이를 이용한 표시장치
KR20220051905A (ko) * 2020-10-19 2022-04-27 삼성디스플레이 주식회사 가변 프레임 모드를 지원하는 표시 장치, 및 표시 장치의 구동 방법
CN112331145B (zh) * 2020-11-17 2022-02-15 Oppo广东移动通信有限公司 显示屏变频方法、ddic芯片、显示屏模组及终端

Also Published As

Publication number Publication date
CN116416955A (zh) 2023-07-11
US20230206819A1 (en) 2023-06-29
US12039912B2 (en) 2024-07-16

Similar Documents

Publication Publication Date Title
KR102559087B1 (ko) 유기 발광 다이오드 디스플레이 장치
KR102668815B1 (ko) 저속 구동을 위한 영상 표시장치와 그 구동방법
CN112992049B (zh) 具有像素驱动电路的电致发光显示装置
KR20210083644A (ko) 유기발광 표시장치 및 그 구동방법
KR20210073188A (ko) 화소 구동 회로를 포함한 전계발광 표시장치
CN114550658B (zh) 显示装置及其驱动方法
KR102627276B1 (ko) 구동회로, 표시장치 및 이의 구동방법
KR20190142791A (ko) 표시 장치
KR20210085875A (ko) 저속 구동 가능한 영상 표시장치와 그 구동방법
CN102376244A (zh) 显示设备以及显示设备的像素驱动方法
US11948498B2 (en) Display device and driving method thereof
US11532283B2 (en) Display device and image processing method thereof
CN111883035A (zh) 显示设备及其驱动方法
KR20230093624A (ko) 표시 장치 및 그 구동 방법
KR20230060774A (ko) 전계발광 표시장치 및 이의 구동 방법
KR102676123B1 (ko) 표시장치와 그 구동 방법
KR20230102585A (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
KR102618390B1 (ko) 표시장치와 그 구동 방법
KR20230089118A (ko) 전계 발광 표시장치와 그 구동방법
KR20230101617A (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
KR20230099423A (ko) 표시장치와 그 구동방법
KR102392710B1 (ko) 유기발광 표시장치
KR20210045909A (ko) 표시 제어 장치, 표시 장치 및 표시 제어 방법
KR20200046796A (ko) 발광표시장치
KR102670243B1 (ko) 픽셀 회로와 이를 포함한 표시장치