KR102676123B1 - 표시장치와 그 구동 방법 - Google Patents

Abstract

표시장치와 그 구동 방법이 개시된다. 이 표시장치는 전원 라인에 초기화 전압을 공급하고, 데이터 라인들에 픽셀 데이터의 데이터 전압을 공급한다. 표시장치는 픽셀들에 기입되는 픽셀 데이터의 트랜지션 발생시 또는 상기 픽셀 데이터의 대표값이 변할 때 초기화 전압을 가변한다.

Description

표시장치와 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}

본 발명은 구동 소자의 전기적 특성을 센싱하여 그 전기적 특성의 편차 또는 변화를 보상하는 표시장치와 그 구동 방법에 관한 것이다.

전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 대별된다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기 발광 표시장치는 발광 다이오드 소자(Organic Light Emitting Diode, OLED"라 함)가 픽셀들 각각에 형성된다. 유기 발광 표시장치는 응답속도가 빠르고 발광효율, 휘도, 시야각 등이 우수할 뿐 아니라, 블랙 계조를 완전한 블랙으로 표현할 수 있기 때문에 명암비(contrast ratio)와 색재현율이 우수하다.

유기 발광 표시장치는 백라이트 유닛(Backlight unit)이 필요 없고, 플렉시블(flexible) 소재인 플라스틱 기판, 박형 유리 기판, 금속 기판 상에 구현될 수 있다. 따라서, 플렉시블 디스플레이는 유기 발광 표시 장치로 구현될 수 있다.

플렉시블 디스플레이는 표시패널을 감거나 접고 구부리는 방법으로 화면의 크기와 형태가 가변될 수 있다. 플렉시블 디스플레이는 롤러블 디스플레이(rollable display), 벤더블(bendable) 디스플레이, 표시장치(foldable display), 슬라이더블 디스플레이(slidable display) 등으로 구현될 수 있다. 이러한 플렉시블 표시장치는 스마트폰과 태블릿 PC와 같은 모바일 기기뿐만 아니라 TV, 자동차 디스플레이, 웨어러블 기기 등에 적용될 수 있고 그 응용 분야가 확대되고 있다.

유기 발광 표시장치의 픽셀들은 OLED와, 게이트-소스간 전압(Vgs)에 따라 OLED에 흐르는 전류를 조절하여 OLED를 구동하는 구동 소자, 구동 소자의 게이트 전압을 유지하는 스토리지 커패시터 등을 포함한다.

구동 소자는 트랜지스터(transistor)로 구현될 수 있다. 유기 발광 표시장치의 화면 전체의 화질을 균일하게 하기 위하여, 구동 소자는 모든 픽셀들 간에 그 전기적 특성이 균일하여야 한다. 그러나, 표시패널의 제조 공정에서 초래되는 공정 편차와 소자 특성 편차로 인하여 픽셀들 간에 구동 소자의 전기특 성에서 차이가 있을 수 있고 이러한 차이는 픽셀들의 구동 시간이 경과됨에 따라 더 커질 수 있다. 픽셀들 간에 구동 소자의 전기적 특성 편차를 보상하기 위해, 유기 발광 표시장치에 내부 보상 기술 및/또는 외부 보상 기술이 적용될 수 있다.

내부 보상 기술은 픽셀들 각각에 내장된 내부 보상 회로를 이용하여 서브 픽셀별로 구동 소자의 문턱 전압을 센싱하여 그 문턱 전압 만큼 구동 소자의 게이트 -소스간 전압(Vgs)을 보상한다.

외부 보상 기술은 외부 보상 회로를 이용하여 구동 소자들의 전기적 특성에 따라 변하는 구동 소자의 전류 또는 전압을 실시간 센싱한다. 외부 보상 기술은 픽셀 별로 센싱된 구동 소자의 전기적 특성 편차(또는 변화) 만큼 입력 영상의 픽셀 데이터(디지털 데이터)를 변조함으로써 픽셀들 각각에서 구동 소자의 전기적 특성 편차(또는 변화)를 실시간 보상한다.

내부 보상 기술의 경우, 구동 소자의 게이트 전압이 미리 설정된 초기화 타겟 레벨(target level)의 전압으로 초기화되어야만 구동 소자의 게이트 전압이 제한된 시간 내에서 픽셀 데이터의 데이터 전압에 도달할 수 있다.

내부 보상 기술에서, 구동 소자의 게이트 전압이 이상적으로(ideal) 초기화되어야만 다양한 원인에 의해 구동 소자의 게이트 전압이 제한된 시간 내에 초기화되지 못할 수 있다. 이 경우, 픽셀들의 응답 시간이 지연되고 픽셀 데이터의 동일 계조에서 화면 내의 휘도 편차가 시인될 수 있다.

본 발명은 전술한 필요성 및/또는 문제점을 해결하는 것을 목적으로 한다.

본 발명은 픽셀들의 응답 시간 지연을 최소화하고 화면 내의 휘도 균일도를 향상시키도록 한 표시장치와 그 구동 방법을 제공한다.

본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

본 발명의 표시장치는 데이터 라인들과 게이트 라인들이 교차되고 전원 라인에 연결된 픽셀들이 배치된 픽셀 어레이; 및 상기 전원 라인에 초기화 전압을 공급하고, 상기 데이터 라인들에 픽셀 데이터의 데이터 전압을 공급하는 구동 장치를 포함한다. 상기 구동 장치는 상기 픽셀들에 기입되는 픽셀 데이터의 트랜지션 발생시 또는 상기 픽셀 데이터의 대표값이 변할 때 상기 초기화 전압을 가변한다.

상기 표시장치의 구동 방법은 상기 전원 라인에 초기화 전압을 공급하고, 상기 데이터 라인들에 픽셀 데이터의 데이터 전압을 공급하는 단계; 및 상기 픽셀들에 기입되는 픽셀 데이터의 트랜지션 발생시 또는 상기 픽셀 데이터의 대표값이 변할 때 상기 초기화 전압을 가변하는 단계를 포함한다.

본 발명의 표시장치는 데이터 트랜지션 양에 따라 혹은, 데이터의 대표값에 따라 초기화 전압의 변조폭을 가변한다. 그 결과, 구동 소자의 게이트 전압이 1 프레임 기간 내에 충분히 초기화 타겟 레벨에 도달할 수 있다. 구동 소자의 게이트 전압이 초기화 강조 제어에 의해 빠른 시간 내에 이상적으로 초기화되기 때문에 픽셀들의 응답 시간이 감소될 수 있다. 본 발명의 표시장치는 픽셀들의 응답 특성이 향상되므로 동영상의 화질을 개선할 수 있다.

본 발명의 표시장치는 픽셀의 충전율을 측정하고, 이 충전율에 따라 가변되는 게인으로 초기화 전압의 변조폭을 가변함으로써 표시패널의 주변 온도, 소자 열화 등 컨디션의 변화에 따른 픽셀들의 응답 특성을 실시간으로 보상할 수 있다.

본 발명의 표시장치는 초기화 전압이 공급되는 전원 라인의 RC 딜레이(delay)로 인한 픽셀들의 충전율 편차를 반영하여 초기화 전압의 변조폭을 가변하여 전원 라인의 RC 딜레이를 보상할 수 있다.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

도 1은 본 발명의 일 실시예에 따른 표시장치를 보여 주는 블록도이다.
도 2는 펜타일 픽셀 배치의 일 예를 보여 주는 도면이다.
도 3은 리얼 픽셀 배치의 일 예를 보여 주는 도면이다.
도 4는 도 1에 도시된 드라이브 IC 구성을 보여 주는 블록도이다.
도 5는 본 발명의 픽셀 회로를 개략적으로 보여 주는 도면이다.
도 6 및 도 7은 도 5에 도시된 픽셀 회로를 상세히 보여 주는 회로도들이다.
도 8a 내지 도 10b는 도 6에 도시된 픽셀 회로의 동작을 단계적으로 보여 주는 도면들이다.
도 11a 내지 도 13b는 도 7에 도시된 픽셀 회로의 동작을 단계적으로 보여 주는 도면들이다.
도 14는 본 발명의 제1 실시예에 따른 초기화 보상 방법을 보여 주는 흐름도이다.
도 15는 본 발명의 제2 실시예에 따른 초기화 보상 방법을 보여 주는 흐름도이다.
도 16은 본 발명의 실시예에 따른 초기화 보상 장치를 보여 주는 도면이다.
도 17은 본 발명의 실시예에 따른 초기화 보상에 따른 구동 소자의 게이트 전압 변화를 보여 주는 도면이다.
도 18은 이미지 패턴에 따라 초기화 전압이 변조되는 일 예를 보여 주는 도면이다.
도 19는 룩업 테이블의 일 예를 보여 주는 도면이다.
도 20은 데이터의 트랜지션 양에 따라 가변되는 초기화 전압 가산치를 보여 주는 도면이다.
도 21은 룩업 테이블의 다른 예를 보여 주는 도면이다.
도 22는 픽셀 데이터의 대표값에 따라 가변되는 초기화 전압을 보여 주는 도면이다.
도 23은 더미 픽셀이 픽셀 어레이의 최상단에 배치된 예를 보여 주는 도면이다.
도 24는 더미 픽셀과 센싱부를 자세히 보여 주는 회로도이다.
도 25는 더미 픽셀과 센싱부 사이에 연결된 멀티플렉서(Multiplexer)를 보여 주는 도면이다.
도 26은 1 프레임 기간의 액티브 기간과 버티컬 블랭크 기간을 상세히 보여 주는 도면이다.
도 27은 픽셀들과 더미 픽셀들이 공유하는 배선을 통해 초기화 전압이 공급되는 예를 보여 주는 도면이다.
도 28은 멀티플렉서를 통해 더미 픽셀에 연결된 전압 공급부 및 센싱부를 보여 주는 도면이다.
도 29는 픽셀의 초기화 전압 센싱 동작을 보여 주는 파형도이다.
도 30은 더미 픽셀이 픽셀 어레이의 최상단과 최하단에 배치된 예를 보여 주는 도면이다.
도 31은 도 30과 같은 더미 픽셀들을 센싱하여 픽셀의 초기화 전압을 센싱하는 동작을 보여 주는 파형도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

실시예 설명에서, 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되지만, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

여러 실시예들의 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.

본 발명의 표시장치에서 픽셀 회로와 게이트 구동부는 다수의 트랜지스터들을 포함할 수 있다. 트랜지스터들은 산화물 반도체를 포함한 Oxide TFT(Thin Film Transistor), 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT 등으로 구현될 수 있다. 트랜지스터들 각각은 p 채널 MOSFET (metal-oxide-semiconductor field effect transistor) 또는 n 채널 MOSFET 구조의 트랜지스터로 구현될 수 있다. 실시예에서 픽셀 회로의 트랜지스터들이 p 채널 트랜지스터로 구현된 예를 중심으로 설명되지만 본 발명은 이에 한정되지 않는다.

트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.

게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)한다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL)일 수 있다. p 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다.

본 발명의 픽셀들 각각은 발광 소자, 게이트-소스간 전압에 따라 상기 발광 소자에 흐르는 전류를 조절하는 구동 소자, 및 상기 스캔 신호의 펄스에 의해 정의된 센싱 시간에 상기 구동 소자의 문턱 전압을 센싱하여 커패시터에 공급하는 내부 보상 회로를 포함한다. 내부 보상 회로는 구동 소자의 게이트에 연결된 커패시터와, 커패시터와 구동 소자 및 발광 소자를 연결하는 하나 이상의 스위치 소자를 포함한다. 내부 보상 회로는 도 6 및 도 7에 도시된 커패시터와 다수의 스위치 소자들을 포함할 수 있다.

본 발명의 표시장치는 데이터 라인들과 게이트 라인들이 교차되고 전원 라인에 연결된 픽셀들이 배치된 픽셀 어레이를 포함한 표시패널(100)과, 전원 라인에 초기화 전압을 공급하고, 데이터 라인들에 픽셀 데이터의 데이터 전압을 공급하는 구동 장치를 포함한다. 구동 장치는 픽셀들에 기입되는 픽셀 데이터의 트랜지션 발생시 또는 픽셀 데이터의 대표값이 변할 때 상기 초기화 전압을 가변한다. 구동 장치는 이하의 실시예에서 드라이브 IC(300)로 설명된다.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.

도 1 내지 도 4를 참조하면, 본 발명의 표시장치는 표시패널(100)과, 표시패널 구동부(120, 300)를 포함한다.

표시패널 구동부(120, 300)는 입력 영상의 픽셀 데이터를 화면의 픽셀들에 기입하여 화면 상에 영상을 표시한다. 표시패널 구동부(120, 300)는 표시패널(100)의 게이트 라인들(GL1~GL2)에 게이트 신호를 공급하는 게이트 구동부(120), 픽셀 데이터를 데이터 신호의 전압으로 변환하여 활성화된 데이터 출력 채널들을 통해 데이터 라인들에 공급하는 데이터 구동부(306), 및 데이터 구동부(306)와 게이트 구동부(120)의 동작 타이밍을 제어하는 타이밍 콘트롤러(303)을 포함한다. 데이터 구동부(306)와 타이밍 콘트롤러(303)는 드라이브 IC(Integrated Circuit, 300)에 집적될 수 있다.

표시패널(100)의 화면은 데이터 라인들(DL1~DL6), 데이터 라인들(DL1~DL6)과 교차되는 게이트 라인들(GL1, GL2), 및 픽셀들(P)이 매트릭스 형태로 배치된 픽셀 어레이를 포함한다. 픽셀들(P)은 데이터 라인들(DL1~DL6)과 게이트 라인들(GL1, GL2)에 의해 정의된 매트릭스 형태로 픽셀 어레이에 배치된다. 픽셀들(P)은 픽셀 데이터의 (이하, "데이터 전압"이라 함)이 인가되어 영상을 표시한다.

픽셀들(P) 각각은 컬러 구현을 위하여 컬러가 다른 서브 픽셀들을 포함한다. 서브 픽셀들은 적색(Red, 이하 “R 서브 픽셀”이라 함), 녹색(Green, 이하 “G 서브 픽셀”이라 함), 및 청색(Blue, 이하 “B 서브 픽셀”이라 함)을 포함한다. 도시하지 않았으나 백색 서브 픽셀이 더 포함될 수 있다. 이하에서, 픽셀은 서브 픽셀로 해석될 수 있다.

서브 픽셀들 각각은 구동 소자의 전기적 특성 예를 들어, 문턱 전압을 센싱하여 구동 소자의 게이트 전압을 보상하는 내부 보상 회로를 포함할 수 있다.

표시패널(100)의 픽셀 어레이는 더미 픽셀들(D)을 더 포함할 수 있다. 더미 픽셀들(D)은 스위치 소자와 커패시터를 포함하여 픽셀들(P)의 충전율을 센싱하기 위한 용도로 이용될 수 있다. 더미 픽셀들(D)은 픽셀 어레이의 최상단 픽셀 라인에 배치되거나, 픽셀 어레이의 최상단 픽셀 라인과 최하단 픽셀 라인에 배치될 수 있다.

픽셀들(P)은 리얼(real) 컬러 픽셀과, 펜타일(pentile) 픽셀로 배치될 수 있다. 펜타일 픽셀은 미리 설정된 펜타일 픽셀 렌더링 알고리즘(pixel rendering algorithm)을 이용하여 도 2에 도시된 바와 같이 컬러가 다른 두 개의 서브 픽셀들을 하나의 픽셀(P)로 구동하여 리얼 컬러 픽셀 보다 높은 해상도를 구현할 수 있다. 펜타일 픽셀 렌더링 알고리즘은 픽셀들(P) 각각에서 부족한 컬러 표현을 인접한 픽셀에서 발광된 빛의 컬러로 보상한다.

리얼 컬러 픽셀의 경우, 하나의 픽셀(P)이 도 3에 도시된 바와 같이 R, G 및 B 서브 픽셀로 구성된다.

픽셀 어레이의 해상도가 n*m 일 때, 픽셀 어레이는 n 개의 픽셀 컬럼(Column)과, 픽셀 컬럼과 교차되는 m 개의 픽셀 라인들을 포함한다. 도 2 및 도 3에서, #1, #2는 픽셀 라인의 번호를 나타낸다. 픽셀 컬럼은 Y축 방향을 따라 배치된 픽셀들을 포함한다. 픽셀 라인은 X축 방향을 따라 배치된 픽셀들을 포함한다. 1 수평 기간(1H)은 1 프레임 기간을 m 개의 픽셀 라인 개수로 나눈 시간이다. 게이트 구동부(120)가 게이트 신호를 제1 픽셀 라인부터 제m 픽셀 라인까지 순차적으로 출력하여 픽셀들을 라인 단위로 프로그레시브 스캔(progressive scan)할 수 있다. 1 픽셀 라인의 픽셀들은 1 수평 기간 내에서 초기화, 센싱, 및 데이터 기입으로 동작할 수 있다.

표시패널(100)의 픽셀 어레이는 유리 기판, 금속 기판, 플라스틱 기판 상에 형성될 수 있다. 플라스틱 OLED 패널의 경우, 플라스틱 기판 상에 픽셀 어레이가 형성되어 플렉시블 패널로 구현될 수 있다. 플라스틱 OLED 패널은 백 플레이트(Back plate) 상에 접착된 유기 박막 필름 상에 픽셀 어레이를 포함한다. 픽셀 어레이 위에 터치 센서 어레이가 형성될 수 있다.

백 플레이트는 PET(Polyethylene terephthalate) 기판일 수 있다. 백 플레이트 상에 유기 박막 필름이 형성된다. 유기 박막 필름 상에 픽셀 어레이와 터치 센서 어레이가 형성될 수 있다. 백 플레이트는 픽셀 어레이가 습도에 노출되지 않도록 유기 박막 필름을 향하는 투습을 차단한다. 유기 박막 필름은 얇은 PI(Polyimide) 필름 기판일 수 있다. 유기 박막 필름 상에 도시하지 않은 절연 물질로 다층의 버퍼막이 형성될 수 있다. 유기 박막 필름 상에 픽셀 어레이와 터치 센서 어레이에 인가되는 전원이나 신호를 공급하기 위한 배선들이 형성될 수 있다.

표시패널(100)의 기판에는 픽셀 어레이와 함께 게이트 구동부(120)가 실장될 수 있다. 표시패널(100)의 기판 상에 직접 형성되는 게이트 구동부(120)는 GIP(Gate in panel) 회로로 알려져 있다.

게이트 구동부(120)는 표시패널(100)의 좌우측 베젤(bezel) 중 일측 베젤에 배치되어 게이트 라인들(GL1, GL2)에 싱글 피딩(single feeding) 방식으로 게이트 신호를 공급할 수 있다. 싱글 피딩 방식에서, 도 1에서 두 개의 게이트 구동부(120) 중 하나가 필요 없다.

게이트 구동부(120)는 표시패널(100)의 좌우측 베젤들 각각에 배치되어 게이트 라인들(GL1, GL2)에 더블 피딩(double feeding) 방식으로 게이트 신호를 공급할 수 있다. 더블 피딩 방식에서, 하나의 게이트 라인의 양측 끝단에서 게이트 신호가 동시에 인가될 수 있다.

게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 드라이브 IC(300)로부터 공급되는 게이트 타이밍 신호에 따라 구동되어 게이트 라인들(GL1, GL2)에 게이트 신호(GATE1, GATE2)를 순차적으로 공급한다. 시프트 레지스터는 게이트 신호(GATE1, GATE2)를 시프트시킴으로써 게이트 신호(GATE1, GATE2)를 게이트 라인들(GL1, GL2)에 순차적으로 공급할 수 있다. 게이트 신호(GATE1, GATE2)는 도 6 및 도 7에 도시된 스캔 신호[SCAN1, SCAN2, SCAN(N-1), SCAN(N)], 발광 제어 신호[EM, EM(N)] 등을 포함할 수 있다. 이하에서, "발광 제어 신호"를 EM 신호로 칭한다.

드라이브 IC(300)는 데이터 출력 채널들을 통해 데이터 라인들(DL1~DL6)에 연결되어 데이터 라인들(DL1~DL6)에 데이터 전압(Vdata)을 공급한다. 드라이브 IC(300)는 게이트 타이밍 신호 출력 채널들을 통해 게이트 구동부(120)를 제어하기 위한 게이트 타이밍 신호를 출력할 수 있다. 게이트 타이밍 신호는 시프트 레지스터에 입력되는 스타트 신호와 시프트 클럭(shift clock)을 포함할 수 있다.

드라이브 IC(300)는 도 4에 도시된 바와 같이 호스트 시스템(200), 제1 메모리(301), 및 표시패널(100)에 연결될 수 있다. 드라이브 IC(300)는 데이터 수신 및 연산부(308), 타이밍 콘트롤러(303), 및 데이터 구동부(306)를 포함할 수 있다. 드라이브 IC(300)는 제2 메모리(302), 감마 보상 전압 발생부(305), 전원부(304), 초기화 전압 변조부(502), 레벨 시프터(Level shifter, 307) 등을 더 포함할 수 있다.

드라이브 IC(300)는 센싱부(500)를 더 포함할 수 있다. 센싱부(500)는 더미 픽셀(D)과 초기화 전압 변조부(502) 사이에 연결될 수 있다.

타이밍 콘트롤러(303)는 호스트 시스템(200)으로부터 수신되는 입력 영상의 픽셀 데이터(PDATA)를 데이터 구동부(306)에 제공한다. 타이밍 콘트롤러(303)는 게이트 구동부(120)를 제어하기 위한 게이트 타이밍 신호와, 데이터 구동부(306)를 제어하기 위한 소스 타이밍 신호를 발생하여 게이트 구동부(120)와 데이터 구동부(306)의 동작 타이밍을 제어할 수 있다.

타이밍 콘트롤러(303)는 제N-1(N은 자연수) 픽셀 데이터와 제N 픽셀 데이터의 차이를 비교하여 데이터의 트랜지션(data transition) 양을 판단하고, 데이터 트랜지션 양에 비례하는 초기화 강조(initial emphasis)를 실시한다.

제N-1 픽셀 데이터가 제1 계조값이고, 그 다음 수평 기간에 입력되는 제N 픽셀 데이터가 제2 계조값일 때 타이밍 콘트롤러(303)의 제어 하에 두 데이터의 계조 차이값에 비례하는 변조폭만큼 초기화 전압이 변조될 수 있다. 초기화 전압은 타이밍 콘트롤러(303)의 제어 하에 제2 계조의 데이터 전압(Vdata)과 가까운 전압으로 조정된다.

구동 소자(DT)가 p 채널 트랜지스터인 경우, 제1 계조값 보다 제2 계조값이 높을 때 초기화 전압은 디폴트 초기화 레벨(default initial level) 보다 낮은 전압으로 조정될 수 있다. 제1 계조값 보다 제2 계조값이 낮을 때 초기화 전압은 디폴트 초기화 레벨 보다 높은 전압으로 조정될 수 있다. 제1 계조값과 제2 계조값이 동일하면, 초기화 전압은 변조되지 않고 레지스터 설정값으로 정의된 디폴트 초기화 레벨(default initial level)으로 유지된다.

제N-1 픽셀 데이터는 제N-1 픽셀 라인의 대표값일 수 있다. 제N 픽셀 데이터는 제N 픽셀 라인의 대표값일 수 있다. 예를 들어, 제N-1 픽셀 데이터는 제N-1 픽셀 라인에 배치된 픽셀들(P)에 기입될 픽셀 데이터의 합으로 산출되거나, 그 픽셀 데이터 중 최대 값으로 검출될 수 있다. 제N 픽셀 데이터는 제N 픽셀 라인에 배치된 픽셀들(P)에 기입될 픽셀 데이터의 합으로 산출되거나, 그 픽셀 데이터 중 최대 값으로 검출될 수 있다.

타이밍 콘트롤러(303)는 다른 실시예에서 픽셀 데이터의 대표값에 따라 설정된 초기화 강조 데이터를 이용하여 초기화 강조를 실시할 수 있다.

드라이브 IC(300)는 타이밍 콘트롤러(303)와 레벨 시프터(307)를 통해 게이트 구동부(120)를 구동하기 위한 게이트 타이밍 신호들을 발생할 수 있다. 게이트 타이밍 신호는 스타트 펄스(start pulse, VST), 시프트 클럭(shift clock, GCLK) 등의 게이트 타이밍 신호와, 게이트 온 전압(VGL) 및 게이트 오프 전압(VGH) 등의 게이트 전압을 포함한다. 스타트 펄스(VST)와 시프트 클럭(GCLK)은 게이트 온 전압(VGL)과 게이트 오프 전압(VGH) 사이에서 스윙한다.

데이터 수신 및 연산부(308)는 호스트 시스템(200)으로부터 디지털 신호로 입력된 픽셀 데이터를 수신하는 수신부와, 수신부를 통해 입력된 입력 영상 신호의 픽셀 데이터를 미리 설정된 화질 알고리즘으로 변조하여 화질을 향상시키는 데이터 연산부를 포함한다. 데이터 연산부는 압축된 픽셀 데이터를 디코딩(Decoding)하여 복원하는 데이터 복원부와, 미리 설정된 광학 보상값을 픽셀 데이터에 더하는 광학 보상부 등을 포함할 수 있다. 광학 보상값은 제조 공정에서 촬영된 카메라 영상을 바탕으로 측정된 화면의 휘도를 바탕으로 픽셀 데이터 각각의 휘도를 보정하기 위한 값으로 설정될 수 있다.

데이터 구동부(306)는 디지털-아날로그 변환기(Digital to Analog converter, 이하 “DAC”라 함)를 통해 타이밍 콘트롤러(303)로부터 수신된 픽셀 데이터(디지털 신호)를 감마 보상 전압으로 변환하여 데이터 전압(Vdata)을 출력한다. 데이터 구동부(306)로부터 출력된 데이터 전압(Vdata)은 드라이브 IC(300)의 데이터 채널에 연결된 출력 버퍼를 통해 픽셀 어레이의 데이터 라인들(DL1~DL6)에 공급된다.

감마 보상 전압 발생부(305)는 전원부(304)로부터의 감마 기준 전압을 분압 회로를 통해 분배하여 계조별 감마 보상 전압을 발생한다. 감마 보상 전압은 픽셀 데이터의 계조별로 전압이 설정된 아날로그 전압이다. 감마 보상 전압 발생부(305)로부터 출력된 감마 보상 전압은 데이터 구동부(306)에 제공된다.

레벨 시프터(307)는 타이밍 콘트롤러(303)로부터 수신된 게이트 타이밍 신호의 로우 레벨 전압(low level voltage)을 게이트 온 전압(VGL)으로 변환하고, 게이트 타이밍 신호의 하이 레벨 전압(high level voltage)을 게이트 오프 전압(VGH)으로 변환한다. 레벨 시프터(307)는 게이트 타이밍 신호 출력 채널들을 통해 게이트 타이밍 신호와 게이트 전압(VGH, VGL)을 출력하여 게이트 구동부(120)에 공급한다.

전원부(304)는 직류-직류 변환기(DC-DC Converter)를 이용하여 표시패널(100)의 픽셀 어레이, 게이트 구동부(120), 및 드라이브 IC(300)의 구동에 필요한 전원을 발생한다. 직류-직류 변환기는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함할 수 있다. 전원부(304)는 호스트 시스템(200)으로부터의 직류 입력 전압을 조정하여 감마 기준 전압, 게이트 온 전압(VGL). 게이트 오프 전압(VGH), 픽셀 구동 전압(VDD), 저전위 전원 전압(ELVSS), 초기화 전압(Vini), 기준 전압(Vref) 등의 직류 전원을 발생할 수 있다.

감마 기준 전압은 감마 보상 전압 발생부(305)에 공급된다. 게이트 온 전압(VGL)과 게이트 오프 전압(VGH)은 레벨 시프터(307)와 게이트 구동부(120)에 공급된다. 픽셀 구동 전압(VDD), 저전위 전원 전압(ELVSS), 초기화 전압(Vin, Vref) 등의 픽셀 전원은 픽셀들(P)에 공통으로 공급된다.

초기화 전압(Vini)과 기준 전압(Vref)은 픽셀 회로의 주요 노드들을 초기화하는 전압이므로 초기화 전압으로 통칭될 수 있다. 게이트 전압은 VGH = 8V, VGL = -7V로, 픽셀 전원은 VDD = 4.6V, VSS = -2V ~ -3V, Vini(또는 Vref) = -3V ~ -4V로 설정될 수 있으나 이에 한정되지 않는다. 데이터 전압(Vdata)은 Vdata = 2V ~ 6V으로 설정될 수 있으나 이에 한정되지 않는다.

초기화 전압(Vini/Vref)은 VDD 보다 낮고 발광 소자(OLED)의 문턱 전압 보다 낮은 직류 전압으로 설정되어 발광 소자(OLED)의 발광을 억제한다. 초기화 전압(Vini/Vref)은 데이터 트랜지스션 양이나 픽셀 데이터의 대표값에 따라 가변될 수 있다. 픽셀 데이터에 따라 가변되는 초기화 전압으로 인하여, 구동 소자(DT)의 게이트 전압은 제한된 시간 내에 예를 들면, 1 수평 기간(1H) 이하의 시간 내에 초기화 전압(Vini/Vref)에 도달할 수 있다.

제2 메모리(302)는 드라이브 IC(300)에 전원이 입력될 때 제1 메모리(301)로부터 수신된 보상값, 레지스터 설정 데이터 등을 저장한다. 보상값은 화질 향상을 한 다양한 알고리즘에 적용될 수 있다. 보상값은 광학 보상값을 포함할 수 있다.

레지스터 설정 데이터는 데이터 구동부(306), 타이밍 콘트롤러(303), 감마 보상 전압 발생부(305), 전원부(34) 등의 동작과 파형의 타이밍, 전원부(34)의 출력 전압 레벨 등을 정의한다. 제1 메모리(301)는 플래시 메모리(Flash memory)를 포함할 수 있다. 제2 메모리(302)는 SRAM(Static RAM)을 포함할 수 있다.

호스트 시스템(200)은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 시스템, 웨어러블 시스템 중 어느 하나일 수 있다.

모바일 시스템에서 호스트 시스템(200)은 AP(Application Processor)로 구현될 수 있다. 호스트 시스템(200)은 MIPI(Mobile Industry Processor Interface)를 통해 드라이브 IC(300)에 입력 영상의 픽셀 데이터를 전송할 수 있다. 호스트 시스템(200)은 가요성 인쇄 회로 예를 들면, FPC(Flexible Printed Circuit)(310)를 통해 드라이브 IC(300)에 연결될 수 있다.

도 5는 본 발명의 픽셀 회로를 개략적으로 보여 주는 도면이다.

도 5를 참조하면, 픽셀 회로는 제1 내지 제3 회로부들(10, 20, 30)과, 제1 내지 제3 연결부들(12, 23, 13)을 포함할 수 있다. 이 픽셀 회로에서 하나 이상의 구성 요소가 생략되거나 추가될 수 있다.

제1 회로부(10)는 픽셀 구동 전압(VDD)을 구동 소자(DT)에 공급한다. 구동 소자(DT)는 게이트(DRG), 소스(DRS), 및 드레인(DRD)을 포함한 트랜지스터로 구현될 수 있다. 제2 회로부(20)는 구동 소자(DT)의 게이트(DRG)에 연결된 커패시터(Cst)를 충전하고, 1 프레임 기간 동안 커패시터(Cst)의 전압을 유지한다. 제3 회로부(30)는 구동 소자(DT)를 통해 픽셀 구동 전압(VDD)으로부터 공급되는 전류를 발광 소자(EL)에 제공하여 전류를 빛으로 전환한다. 제1 연결부(12)는 제1 회로부(10)와 제2 회로부(20)를 연결한다. 제2 연결부(23)는 제2 회로부(20)와 제3 회로부(30)를 연결한다. 제3 연결부(13)는 제3 회로부(30)와 제1 회로부(10)를 연결한다. 제1 연결부(12), 제2 연결부(23), 제3 연결부(13) 각각은 하나 이상의 트랜지스터와 배선을 포함할 수 있다.

이러한 픽셀회로는 도 6 및 도 7과 같은 픽셀 회로로 구현될 수 있다.

도 6 및 도 7은 도 5에 도시된 픽셀 회로를 상세히 보여 주는 회로도들이다. 도 6 및 도 7에 도시된 픽셀 회로들은 제N 픽셀 라인에 속한 임의의 서브 픽셀 회로이다. 이 픽셀 회로들은 구동 소자(DT)의 문턱 전압(Vth)을 센싱하고 그 문턱 전압(Vth)만큼 구동 소자(DT)의 게이트 전압을 보상하는 내부 보상 회로를 포함한다.

표시패널(100)은 도 6 및 도 7에 도시된 바와 같이 픽셀 구동 전압(VDD)을 픽셀들(P)에 공급하기 위한 제1 전원 라인(61), 저전위 전원 전압(VSS)을 픽셀들(P)에 공급하기 위한 제2 전원 라인(62), 및 픽셀 회로를 초기화하기 위한 초기화 전압(Vref, Vini)을 픽셀들(P)에 공급하기 위한 제3 전원 라인(63)을 더 포함할 수 있다.

도 6을 참조하면, 본 발명의 제1 실시예에 따른 픽셀 회로는 발광 소자(EL)와, 다수의 트랜지스터들(T1~T5, DT), 커패시터(Cst) 등을 포함한다.

트랜지스터들(T1~T5, DT)은 p 채널 트랜지스터로 구현될 수 있다. 트랜지스터들(T1~T5, DT)은 스위치 소자들(T1, T5)과, 구동 소자(DT)를 포함한다.

발광 소자(EL)는 OLED로 구현될 수 있다. OLED는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL) 및 전자주입층(EIL) 등을 포함할 수 있으나 이에 한정되지 않는다. OLED의 애노드는 제4 노드(n4)를 통해 제4 및 제5 스위치 소자들(T4, T5)에 연결된다. OLED의 캐소드는 저전위 전원 전압(VSS)이 인가되는 제2 전원 라인(62)에 연결된다. 구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자(EL)로 흐르는 전류양을 조절하여 발광 소자(EL)를 구동한다. 발광 소자(EL)로 흐르는 전류는 제4 스위치 소자(T4)에 의해 스위칭될 수 있다.

커패시터(Cst)는 제1 노드(n1)와 제2 노드(n2) 사이에 연결된다. 제1 노드(n1)는 제1 스위치 소자(T1)의 제2 전극, 제3 스위치 소자(T3)의 제1 전극, 및 커패시터(Cst)의 제1 전극에 연결된다. 제2 노드(n2)는 커패시터(Cst)의 제2 전극, 구동 소자(DT)의 게이트, 및 제2 스위치 소자(T2)의 제1 전극에 연결된다. 커패시터(Cst)에 센싱된 구동 소자(DT)의 문턱 전압(Vth)만큼 보상된 데이터 전압(Vdata)이 충전된다.

제1 스위치 소자(T1)는 제2 스캔 신호(SCAN2)에 응답하여 데이터 전압(Vdata)을 제1 노드(n1)에 공급한다. 제1 스위치 소자(T1)는 제2 게이트 라인(122)에 연결된 게이트, 데이터 라인(131)에 연결된 제1 전극, 및 제1 노드(n1)에 연결된 제2 전극을 포함한다.

제2 스캔 신호(SCAN2)는 제2 게이트 라인(122)을 통해 픽셀들(P)에 공급된다. 제2 스캔 신호(SCAN2)는 게이트 온 전압(VGL)의 펄스로 발생된다. 제2 스캔 신호(SCAN2)의 펄스는 센싱 시간(Ts)을 정의한다. 제2 스캔 신호(SCAN2)의 펄스폭은 대략 1 수평 기간(1H)으로 설정될 수 있다. 제2 스캔 신호(SCAN2)는 제1 스캔 신호(SCAN1) 보다 늦게 게이트 온 전압(VGL)으로 변하고, 제1 스캔 신호(SCAN1)와 동시에 게이트 오프 전압(VGH)으로 변한다. 제2 스캔 신호(SCAN2)의 펄스폭은 제1 스캔 신호(SCAN1)의 그 것 보다 작게 설정된다. 초기화 시간(Ti)과 발광 시간(Tem) 동안, 제2 스캔 신호(SCAN2)의 전압은 게이트 오프 전압(VGH)을 유지한다.

제2 스위치 소자(T2)는 제1 스캔 신호(SCAN1)에 응답하여 구동 소자(DT)의 게이트와 구동 소자(DT)의 제2 전극을 연결하여 구동 소자(DT)를 다이오드(Diode)로 동작하게 한다. 제2 스위치 소자(T2)는 제1 게이트 라인(121)에 연결된 게이트, 제2 노드(n2)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다.

제1 스캔 신호(SCAN1)는 제1 게이트 라인(121)을 통해 픽셀들(P)에 공급된다. 제1 스캔 신호(SCAN1)는 게이트 온 전압(VGL)의 펄스로 발생될 수 있다. 제1 스캔 신호(SCAN1)의 펄스는 초기화 시간(Ti)과 센싱 시간(Ts)을 정의한다. 발광 시간(Tem) 동안, 제1 스캔 신호(SCAN1)의 전압은 게이트 오프 전압(VGH)을 유지한다.

제3 스위치 소자(T3)는 EM 신호[EM(N)]에 응답하여 소정의 기준 전압(Vref)을 제1 노드(n1)에 공급한다. 기준 전압(Vref)은 제3 전원 라인(63)을 통해 픽셀들(P)에 공급된다. 제3 스위치 소자(T3)는 제3 게이트 라인(123)에 연결된 게이트, 제1 노드(n1)에 연결된 제1 전극, 및 제3 전원 라인(63)에 연결된 제2 전극을 포함한다. EM 신호[EM(N)]는 제3 전원 라인(63)을 통해 픽셀들(P)에 공급되어 발광 소자(EL)의 온/오프(on/off) 시간을 정의한다.

EM 신호[EM(N)]의 펄스는 센싱 시간(Ts) 동안 제1 노드(n1)와 제3 전원 라인(63) 사이의 전류 패스(current path)를 차단하고, 발광 소자(EL)의 전류 패스를 차단하기 위하여 게이트 오프 전압(VEH)로 발생될 수 있다. EM 신호[EM(N)]는 제2 스캔 신호(SCAN2)가 게이트 온 전압(VEL)으로 반전될 때 게이트 오프 전압(VGH)으로 반전되고, 제1 및 제2 스캔 신호(SCAN1, SCAN2)가 게이트 오프 전압(VGH)으로 반전된 후에 게이트 온 전압(VGL)으로 반전될 수 있다. 하위 계조 또는 저계조의 휘도를 정밀하게 표현하기 위하여, EM 신호[EM(N)]는 발광 시간(Tem) 동안 소정의 듀티비(duty ration)로 게이트 온 전압(VGL)과 게이트 오프 전압(VGH) 사이에서 스윙(swing)할 수 있다.

제4 스위치 소자(T4)는 EM 신호[EM(N)]에 응답하여 발광 소자(EL)의 전류 패스를 스위칭한다. 제4 스위치 소자(T4)의 게이트는 제3 게이트 라인(123)에 연결된다. 제4 스위치 소자(T4)의 제1 전극은 제3 노드(n3)에 연결되고, 제4 스위치 소자(T4)의 제2 전극은 제4 노드(n4)에 연결된다.

제5 스위치 소자(T5)는 제1 스캔 신호(SCAN1)의 게이트 온 전압(VGL)에 따라 턴-온되어 초기화 시간(Ti)과 센싱 시간(Ts) 동안 제4 노드(n4)에 기준 전압(Vref)을 공급한다. 초기화 시간(Ti)과 센싱 시간(Ts) 동안, 발광 소자(EL)의 애노드 전압이 기준 전압(Vref)으로 방전된다. 이 때, 발광 소자(EL)는 애노드와 캐소드간 전압이 자신의 문턱 전압 보다 작기 때문에 발광되지 않는다. 제5 스위치 소자(T5)는 제1 게이트 라인(121)에 연결된 게이트, 제3 전원 라인(63)에 연결된 제1 전극, 및 제4 노드(n4)에 연결된 제2 전극을 포함한다.

구동 소자(DT)는 게이트-소스 간 전압(Vgs)에 따라 발광 소자(EL)에 흐르는 전류를 조절하여 발광 소자(EL)를 구동한다. 구동 소자(DT)는 제2 노드(n2)에 연결된 게이트, 제1 전원 라인(61)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다. 픽셀 구동 전압(VDD)은 제1 전원 라인(61)을 통해 픽셀들(P)에 공급된다.

도 7을 참조하면, 본 발명의 제2 실시예에 따른 픽셀 회로는 발광 소자(EL)와, 다수의 트랜지스터들(T11~T16, DT), 커패시터(Cst) 등을 포함한다.

트랜지스터들(T11~T16, DT)은 p 채널 트랜지스터로 구현될 수 있다. 트랜지스터들(T11~T16, DT)은 스위치 소자들(T1, T5)과, 구동 소자(DT)를 포함한다.

이 픽셀 회로에 인가되는 게이트 신호는 제N-1 스캔 신호[SCAN(N-1)], 제N 스캔 신호[SCAN(N)], 및 EM 신호[EM(N)]를 포함한다. 제N-1 스캔 신호[SCAN(N-1)]의 펄스는 제N-1 픽셀 라인의 데이터 전압(Vdata)에 동기된다. 제N 스캔 신호[SCAN(N)]의 펄스는 제N 픽셀 라인의 데이터 전압(Vdata)에 동기된다. 제N 스캔 신호[SCAN(N)]의 펄스는 제N-1 스캔 신호(SCAN(N-1))와 동일한 펄스폭으로 발생되고, 제N-1 스캔 신호[SCAN(N-1)]의 펄스 보다 늦게 발생된다. 스캔 신호[SCAN(N-1), SCAN(N)]의 펄스폭은 1 수평 기간(1H)으로 설정될 수 있다.

커패시터(Cst)는 제1 노드(n11)와 제2 노드(n12) 사이에 연결된다. 픽셀 구동 전압(VDD)은 제1 전원 라인(61)을 통해 픽셀들(P)에 공급된다. 제1 노드(n11)는 제1 전원 라인(61), 제3 스위치 소자(T13)의 제1 전극, 및 커패시터(Cst)의 제1 전극에 연결된다.

제2 노드(n12)는 커패시터(Cst)의 제2 전극, 구동 소자(DT)의 게이트, 제1 스위치 소자(T11)의 제1 전극, 및 제5 스위치 소자(T15)의 제1 전극에 연결된다.

제1 스위치 소자(T11)는 제N 스캔 신호[SCAN(N)]의 게이트 온 전압(VGL)에 따라 턴-온되어 구동 소자(DT)의 게이트와 제2 전극을 연결한다. 제1 스위치 소자(T11)는 제2 게이트 라인(125)에 연결된 게이트, 제2 노드(n12)에 연결된 제1 전극, 및 제3 노드(n13)에 연결된 제2 전극을 포함한다. 제N 스캔 신호[SCAN(N)]는 제2 게이트 라인(125)을 통해 픽셀들(P)에 공급된다. 제3 노드(n13)는 구동 소자(DT)의 게이트, 제1 스위치 소자(T11)의 제2 전극, 및 제4 스위치 소자(T14)의 제1 전극에 연결된다.

제2 스위치 소자(T12)는 제N 스캔 신호[SCAN(N)]의 게이트 온 전압(VGL)에 따라 턴-온되어 데이터 전압(Vdata)을 구동 소자(DT)의 제1 전극에 인가한다. 제2 스위치 소자(T12)는 제2 게이트 라인(125)에 연결된 게이트, 제5 노드(n15)에 연결된 제1 전극, 및 데이터 라인(131)에 연결된 제2 전극을 포함한다. 제5 노드(n15)는 구동 소자(DT)의 제1 전극, 제2 스위치 소자(T12)의 제1 전극, 및 제3 스위치 소자(T13)의 제2 전극에 연결된다.

제3 스위치 소자(T13)는 EM 신호[EM(N)]에 응답하여 픽셀 구동 전압(VDD)을 구동 소자(DT)의 제1 전극에 공급한다. 제3 스위치 소자(T13)는 제3 게이트 라인(126)에 연결된 게이트, 제1 전원 라인(61)에 연결된 제1 전극, 및 제5 노드(n15)에 연결된 제2 전극을 포함한다. EM 신호[EM(N)]는 제3 게이트 라인(126)을 통해 픽셀들(P)에 공급된다.

제4 스위치 소자(T14)는 EM 신호[EM(N)]의 게이트 온 전압(VEL)에 따라 턴-온되어 구동 소자(DT)의 제2 전극을 발광 소자(EL)의 애노드에 연결한다. 제4 스위치 소자(T14)의 게이트는 제3 게이트 라인(126)에 연결된다. 제4 스위치 소자(T14)의 제1 전극은 제3 노드(n13)에 연결되고, 제4 스위치 소자(T14)의 제2 전극은 제4 노드(n14)에 연결된다. 제4 노드(n14)는 발광 소자(EL)의 애노드, 제4 스위치 소자(T14)의 제2 전극, 및 제6 스위치 소자(T16)의 제2 전극에 연결된다.

제5 스위치 소자(T15)는 제N-1 스캔 신호[SCAN(N-1)]의 게이트 온 전압(VGL)에 따라 턴-온되어 제2 노드(n12)를 제3 전원 라인(63)에 연결하여 초기화 시간(Ti) 동안 커패시터(Cst)와 구동 소자(DT)의 게이트를 초기화한다. 제5 스위치 소자(T15)는 제1 게이트 라인(124)에 연결된 게이트, 제2 노드(n12)에 연결된 제1 전극, 및 제3 전원 라인(63)에 연결된 제2 전극을 포함한다.

제N-1 스캔 신호[SCAN(N-1)]는 제1 게이트 라인(124)을 통해 픽셀들(P)에 공급된다. 초기화 전압(Vini)은 제3 전원 라인(63)을 통해 픽셀들(P)에 공급된다.

제6 스위치 소자(T16)는 제N-1 스캔 신호[SCAN(N-1)]의 게이트 온 전압(VGL)에 따라 턴-온되어 초기화 시간(Ti) 동안 제3 전원 라인(63)을 발광 소자(EL)의 애노드에 연결한다. 초기화 시간(Ti) 동안 발광 소자(EL)의 애노드 전압이 제6 스위치 소자(T16)를 통해 초기화 전압(Vini)으로 방전된다. 이 때, 발광 소자(EL)는 애노드와 캐소드간 전압이 자신의 문턱 전압 보다 작기 때문에 발광되지 않는다. 제6 스위치 소자(T16)는 제1 게이트 라인(124)에 연결된 게이트, 제3 전원 라인(63)에 연결된 제1 전극, 및 제4 노드(n14)에 연결된 제2 전극을 포함한다.

구동 소자(DT)는 게이트-소스 간 전압(Vgs)에 따라 발광 소자(EL)에 흐르는 전류를 조절하여 발광 소자(EL)를 구동한다. 구동 소자(DT)는 제2 노드(n12)에 연결된 게이트, 제5 노드(n15)에 연결된 제1 전극, 및 제3 노드(n13)에 연결된 제2 전극을 포함한다.

도 8a 내지 도 10b는 도 6에 도시된 픽셀 회로의 동작을 단계적으로 보여 주는 도면들이다. 도 8a는 초기화 시간(Ti)에 픽셀 회로에 흐르는 전류 패스를 보여 주는 도면이다. 도 9a는 센싱 시간(Ts)에 픽셀 회로에 흐르는 전류 패스를 보여 주는 도면이다. 도 10a는 발광 시간(Tem) 동안 픽셀 회로에 흐르는 전류 패스를 보여 주는 도면이다. 도 8a, 도 9a 및 도 10a에서 흐리게 보이는 트랜지스터는 오프 상태의 트랜지스터이다. 도 8b, 도 9b 및 도 10b는 도 6에 도시된 픽셀 회로에 인가되는 게이트 신호를 보여 주는 파형도들이다.

도 8a 및 도 8b를 참조하면, 초기화 시간(Ti)에 제1 스캔 신호(SCAN1)와 EM 신호[EM(N)]의 전압이 게이트 온 전압(VGL)이다. 제2 내지 제5 스위치 소자들(T2~T5)이 초기화 시간(Ti)에 턴-온되어 제1 노드(n1), 제2 노드(n2) 및 제4 노드(n4)의 전압이 기준 전압(Vref)으로 방전된다. 그 결과, 초기화 시간(Ti)에 커패시터(Cst), 구동 소자(DT)의 게이트 전압, 및 발광 소자(EL)의 애노드 전압이 기준 전압(Vref)으로 초기화된다.

도 9a 및 도 9b를 참조하면, 센싱 시간(Ts)에 제1 스캔 신호(SCAN1)와 제2 스캔 신호(SCAN2)의 전압이 게이트 온 전압(VGL)이다. 제1, 제2 및 제5 스위치 소자들(T1, T2, T5)이 센싱 시간(Ts)에 턴-온된다. 이 때, 데이터 전압(Vdata)이 제1 노드(n1)에 인가되고, 제2 노드(n2)의 전압이 VDD+Vth으로 변한다. 그 결과, 센싱 시간(Ts)에 구동 소자(DT)의 문턱 전압(Vth)이 센싱되어 제2 노드(n2)에 충전된다. 커패시터(Cst)에 센싱 시간(Ts) 동안 구동 소자(DT)의 문턱 전압(Vth)이 보상된 데이터 전압(Vdata)이 충전된다.

도 10a 및 도 10b를 참조하면, 발광 시간(Tem)에 EM 신호[EM(N)]의 전압이 게이트 온 전압(VEL)이다. 제3 및 제4 스위치 소자들(T3, T4)이 발광 시간(Tem)에 턴-온된다. 이 때, 제1 노드(n1)의 전압은 기준 전압(Vref)으로 변하고, 제2 노드(n2)의 전압은 Vref-Vdata+VDD+Vth로 변한다. 발광 시간(Tem) 동안 구동 소자(DT)를 통해 발광 소자(EL)에 전류가 흘러 발광 소자(EL)가 발광될 수 있다.

발광 소자(EL)에 흐르는 전류는 구동 소자(DT)의 게이트-소스간 전압(Vge)에 따라 조절된다. 구동 소자(DT)의 게이트-소스간 전압(Vge)은 발광 시간(Tem) 동안 Vgs = Vref-Vdata+Vth이다.

도 11a 내지 도 13b는 도 7에 도시된 픽셀 회로의 동작을 단계적으로 보여 주는 도면들이다. 도 11a는 초기화 시간(Ti)에 픽셀 회로에 흐르는 전류 패스를 보여 주는 도면이다. 도 12a는 센싱 시간(Ts)에 픽셀 회로에 흐르는 전류 패스를 보여 주는 도면이다. 도 13a는 발광 시간(Tem) 동안 픽셀 회로에 흐르는 전류 패스를 보여 주는 도면이다. 도 11a, 도 13a 및 도 13a에서 흐르게 보이는 트랜지스터는 오프 상태의 트랜지스터이다. 도 11b, 도 12b 및 도 13b는 도 7에 도시된 픽셀 회로에 인가되는 게이트 신호를 보여 주는 파형도들이다.

도 11a 및 도 11b를 참조하면, 초기화 시간(Ti)에 제N-1 스캔 신호[SCAN(N-1)]의 전압이 게이트 온 전압(VGL)이다. 제4 및 제5 스위치 소자들(T14, T15)이 초기화 시간(Ti)에 턴-온되어 제2 및 제4 노드(n12, n14)의 전압이 초기화 전압(Vini)으로 방전된다. 그 결과, 초기화 시간(Ti)에 커패시터(Cst), 구동 소자(DT)의 게이트 전압, 및 발광 소자(EL)의 애노드 전압이 초기화 전압(Vini)으로 초기화된다.

도 12a 및 도 12b를 참조하면, 센싱 시간(Ts)에 제N 스캔 신호[SCAN(N)]의 전압이 게이트 온 전압(VGL)이다. 제1 및 제2 스위치 소자들(T11, T12)이 센싱 시간(Ts)에 턴-온된다. 이 때, 데이터 전압(Vdata)이 제5 노드(n15)에 인가되고, 제2 노드(n12)의 전압이 Vdata+Vth으로 변한다. 그 결과, 센싱 시간(Ts)에 구동 소자(DT)의 문턱 전압(Vth)이 센싱되어 제2 노드(n12)에 충전된다. 커패시터(Cst)에 센싱 시간(Ts) 동안 구동 소자(DT)의 문턱 전압(Vth)이 보상된 데이터 전압(Vdata)이 충전된다.

도 13a 및 도 13b를 참조하면, 발광 시간(Tem)에 EM 신호[EM(N)]의 전압이 게이트 온 전압(VEL)이다. 제3 및 제4 스위치 소자들(T13, T14)이 발광 시간(Tem)에 턴-온된다. 발광 시간(Tem) 동안 구동 소자(DT)를 통해 발광 소자(EL)에 전류가 흘러 발광 소자(EL)가 발광될 수 있다.

발광 소자(EL)에 흐르는 전류는 구동 소자(DT)의 게이트-소스간 전압(Vge)에 따라 조절된다. 구동 소자(DT)의 게이트-소스간 전압(Vge)은 발광 시간(Tem) 동안 Vgs = Vdata+Vth-VDD이다.

도 14는 본 발명의 제1 실시예에 따른 초기화 보상 방법을 보여 주는 흐름도이다.

도 14를 참조하면, 초기화 보상 방법은 제N-1 픽셀 데이터와 제N 픽셀 데이터의 차이를 비교하여 데이터 트랜지션 양을 측정한다(S11).

초기화 보상 방법은 데이터 트랜지션 양에 비례하는 변조폭만큼 초기화 전압(Vini/Vref)을 조정하여 픽셀들(P)에 공급한다(S12 및 S13). 데이터 트랜지션이 발생될 때, 픽셀들(P)에 공급되는 초기화 전압(Vini/Vref)은 초기화 시간(Ti)에 구동 소자(DT)의 게이트에 인가된다.

제N-1 픽셀 데이터와 제N 픽셀 데이터의 계조값이 다른 경우, 계조값 만큼의 데이터 트랜지션이 발생한다. 데이터 트랜지션이 발생될 때 변조된 초기화 전압(Vini/Vref)이 스캔 신호의 펄스에 동기되어 픽셀들(P)의 스캔 시간에 공급된다. 제N-1 픽셀 데이터와 제N 픽셀 데이터의 계조값이 동일할 때 초기화 전압(Vini/Vref)은 변조되지 않고 디폴트 초기화 레벨로 픽셀들(P)에 공급된다. 초기화 전압(Vini/Vref)은 스캔 신호의 펄스가 인가되는 1 수평 기간(1H) 내에서 그 전압이 가변되고, 이 시간 이외의 나머지 프레임 기간 동안 디폴트 초기화 레벨을 유지할 수 있다.

제N-1 픽셀 데이터와 제N 픽셀 데이터는 1 픽셀 라인의 대표값일 수 있다. 예컨대, 제N-1 픽셀 데이터와 제N 픽셀 데이터는 1 픽셀 라인의 픽셀들(P)에 인가될 픽셀 데이터의 합 또는, 1 픽셀 라인의 픽셀들(P)에 인가될 픽셀 데이터의 최대값일 수 있다.

데이터 트랜지션은 제N-1 픽셀 데이터 보다 제N 픽셀 데이터가 큰 정극성(+) 트랜지션과, 제N-1 픽셀 데이터 보다 제N 픽셀 데이터가 더 작은 부극성(-) 트랜지션으로 나뉘어질 수 있다. 구동 소자(DT)가 p 채널 트랜지스터인 경우, 정극성 트랜지션이 발생될 때, 초기화 전압(Vini/Vref)은 데이터 트랜지션 양에 비례하는 부극성 변조폭으로 변조될 수 있다. 초기화 전압(Vini/Vref)이 부극성 변조폭만큼 변조된다는 것은 초기화 전압(Vini/Vref)의 레벨이 디폴트 전압 레벨 보다 변조폭 만큼 낮은 전압으로 변하는 것을 의미한다. 구동 소자(DT)가 p 채널 트랜지스터인 경우, 부극성 트랜지션이 발생될 때, 초기화 전압(Vini/Vref)은 데이터 트랜지션 양에 비례하는 정극성 변조폭으로 변조될 수 있다. 초기화 전압(Vini/Vref)이 정극성 변조폭만큼 변조된다는 것은 초기화 전압(Vini/Vref)의 레벨이 디폴트 전압 레벨 보다 변조폭 만큼 큰 전압으로 변하는 것을 의미한다.

도 15는 본 발명의 제2 실시예에 따른 초기화 보상 방법을 보여 주는 흐름도이다.

도 15를 참조하면, 초기화 보상 방법은 픽셀 라인별 대표값을 검출한다 (S21). 픽셀 라인별 대표값의 일 예로, 1 픽셀 라인의 픽셀들(P)에 인가될 픽셀 데이터의 최대값일 수 있다.

초기화 보상 방법은 픽셀 라인별 대표값의 변동에 비례하도록 초기화 전압(Vini/Vref)을 조정하여 픽셀들(P)에 공급한다(S22 및 S23). 따라서, 픽셀 라인별 대표값이 변하면 그 변동양에 비례하여 초기화 전압(Vini/Vref)이 변한다.

픽셀들(P)에 공급되는 초기화 전압(Vini/Vref)은 초기화 시간(Ti)에 구동 소자(DT)의 게이트에 인가된다. 초기화 시간(Ti) 이외의 나머지 프레임 기간 동안 초기화 전압은 디폴트 초기화 레벨을 유지할 수 있다.

도 16은 본 발명의 실시예에 따른 초기화 보상 장치를 보여 주는 도면이다.

도 16을 참조하면, 초기화 보상 장치는 타이밍 콘트롤러(303)와, 초기화 전압 변조부(502)를 포함한다.

타이밍 콘트롤러(303)는 데이터 비교부를 이용하여 입력 영상의 픽셀 데이터(PDATA)를 수신 받아 제N-1 픽셀 데이터와 제N 픽셀 데이터 간의 데이터 트랜지션 양을 계산한다. 타이밍 콘트롤러(303)는 다른 실시예에서 입력 영상의 픽셀 데이터를 수신 받아 픽셀 라인별 대표값을 검출한다.

타이밍 콘트롤러(303)는 데이터 트랜지션 양에 비례하는 값으로 초기화 강조 데이터를 출력할 수 있다. 타이밍 콘트롤러(303)는 다른 실시예에서 픽셀 라인별 대표값의 변동에 비례하는 초기화 강조 데이터를 출력한다.

타이밍 콘트롤러(303)는 룩업 테이블(Look-up table, LUT)을 이용하여 초기화 강조 데이터를 출력할 수 있다.

룩업 테이블(LUT)은 도 19에 도시된 바와 같이 데이터 트랜지션 양을 지시하는 데이터가 데이터 비교부로부터 입력되면, 입력 데이터 값에 대응하는 출력 데이터를 출력한다. 출력 데이터는 초기화 강조 데이터이다. 초기화 강조 데이터는 룩업 테이블(LUT)의 입력 데이터 값에 대응하여 미리 설정될 수 있다. 초기화 강조 데이터는 초기화 전압(Vini/Vref)의 변조폭을 지시한다.

초기화 전압 변조부(502)는 타이밍 콘트롤러(303)로부터 입력되는 초기화 강조 데이터에 따라 초기화 전압(Vini/Vref)을 변경한다. 초기화 전압 변조부(502)는 디폴트 초기화 레벨에 초기화 강조 데이터를 가산하고 그 합을 DAC를 통해 아날로그 전압으로 변환할 수 있다. 디폴트 초기화 레벨은 드라이브 IC(300)의 레지스터 설정값으로 정의될 수 있다. 다른 실시예에서, 초기화 전압 변조부(502)는 초기화 강조 데이터를 아날로그 전압으로 변환하여 초기화 전압(Vini/Vref)을 출력할 수 있다. 초기화 전압 변조부(502)로부터 출력된 아날로그 전압은 초기화 전압(Vini/Vref)으로서 표시패널(100)에 공급될 수 있다.

초기화 보상 장치는 타이밍 콘트롤러(303)와, 초기화 전압 변조부(502)를 포함한다.

드라이브 IC(300)는 센싱부(500)를 더 포함할 수 있다. 센싱부(500)는 더미 픽셀(D)에 특정 전압을 인가하여 더미 픽셀(D)의 커패시터를 충전시킨 후에 미리 설정된 시간 동안 초기화 전압을 더미 픽셀(D)에 공급한다. 더미 픽셀(D)에 연결된 배선 저항과 커패시터의 용량에 의해 제한된 시간 내에 커패시터의 전압이 초기화 타겟 레벨에 도달되지 않을 수 있다.

센싱부(500)는 더미 픽셀(D)의 커패시터에 충전된 전압을 센싱하여 디지털 데이터로 변환함으로써 더미 픽셀(D)의 충전율을 측정할 수 있다. 더미 픽셀(D)은 픽셀 어레이의 픽셀들(P)과 함께 표시패널(100)의 기판 상에 형성되기 때문에 픽셀들(P)과 유사한 구조를 갖는다. 따라서, 더미 픽셀(D)의 충전율은 픽셀(P)의 충전율로 센싱될 수 있다.

센싱부(500)로부터 출력된 데이터는 게인(Gain)이다. 게인(Gain)은 더미 픽셀(D)의 충전율에 따라 미리 설정된 값으로 발생될 수 있다. 게인(Gain)은 더미 픽셀(D)의 충전율에 따라 0~1 사이의 값으로 발생될 수 있다. 게인(Gain)은 초기화 전압 변조부(502)에 입력되는 초기화 강조 데이터에 곱해져 더미 픽셀(D)의 충전율에 따라 초기화 전압(Vini/Vref)을 가변할 수 있다.

본 발명은 표시패널(100)의 주변 온도, 소자 열화 등 컨디션이 변할 때 픽셀들(P)의 응답 특성을 실시간으로 보상할 수 있다. 예를 들어, 표시패널(100)의 온도가 높아지면 제한된 시간 내에 픽셀(P, D)의 충전율이 높아질 수 있다. 이 경우, 초기화 전압 변조부(502)는 낮은 값의 게인(Gain)에 따라 초기화 전압(Vini/Vref)의 변조폭을 낮게 조정하여 픽셀들(P, D)의 온도 특성을 보상할 수 있다. 픽셀들(P, D)의 트랜지스터가 열화되면, 픽셀(P, D)의 충전율이 낮아질 수 있다. 이 경우, 초기화 전압 변조부(502)는 높은 값의 게인(Gain)에 따라 초기화 전압(Vini/Vref)의 변조폭을 높게 조정하여 트랜지스터의 열화를 보상할 수 있다.

도 17은 본 발명의 실시예에 따른 초기화 보상에 따른 구동 소자(DT)의 게이트 전압 변화를 보여 주는 도면이다. 도 17에서, Vblack은 데이터 전압(Vdata)의 블랙 계조 전압이다. Vwhite는 데이터 전압(Vdata)의 화이트 계조 전압이다. 데이터 전압(Vdata)이 블랙 계조 전압(Vblack)으로부터 화이트 계조 전압(Vwhite)으로 변활 때 혹은 그 반대로 전압이 변할 때 데이터의 트랜지션 양이 최대이다.

도 17을 참조하면, 초기화 전압(Vini/Vdata)이 픽셀 데이터와 무관하게 일정한 전압 레벨을 갖는 직류 전압으로 발생될 수 있다. 이 경우, 데이터 전압(Vdata)의 트랜지션 양에 따라 구동 소자(DT)의 게이트 전압이 1 프레임 기간 내에 초기화 타겟 레벨까지 도달하지 못하고, 3~ 4 프레임 기간 후에 도달할 수 있다. 도 17에서, F1~F4는 제1 내지 제4 프레임 기간이다.

이에 비하여, 본 발명은 픽셀 데이터의 트랜지션 양 또는 픽셀 데이터의 대표값에 따라 초기화 전압(Vini/Vref)을 변조함으로써 구동 소자의 게이트에 대한 초기화를 강조한다. 그 결과, 본 발명은 1 프레임 기간 내에 구동 소자(D1)의 게이트 전압이 초기화 타겟 레벨에 도달할 수 있다. 나아가. 초기화 강조는 1 수평 기간 내에 구동 소자(DT)의 게이트 전압이 초기화 타겟 레벨에 도달할 수 있게 한다. 본 발명의 표시장치에서 픽셀들의 응답 시간 지연이 최소화되고 화면 내의 휘도 균일도가 향상될 수 있다. 또한, 본 발명의 표시장치에서 데이터 패턴과 스캔 방향의 영향을 받지 않고 초기화 효과와 휘도 균일도 효과가 향상될 수 있다.

도 18은 이미지 패턴에 따라 초기화 전압이 변조되는 일 예를 보여 주는 도면이다.

도 18을 참조하면, 화면에 화이트 배경에 블랙 박스를 포함한 이미지가 표시된 예에서, 블랙 박스 패턴이 아래로 이동될 수 있다.

본 발명의 초기화 전압(Vini/Vref)은 픽셀 데이터의 트랜지션 양에 비례하는 변조폭만큼 데이터 전압(Vdata)이 변하는 방향으로 변한다.

초기화 전압(Vini/Vref)은 블랙 박스의 이동에 의해 블랙 계조에서 화이트 계조로 변하는 픽셀들에 인가되는 스캔 신호에 동기하여 픽셀 데이터의 트랜지션 양만큼 낮아진다. 이는 픽셀 데이터가 블랙 계조로부터 화이트 계조로 변할 때 데이터 전압(Vdata)은 블랙 계조 전압(Vblack)으로부터 화이트 계조 전압(Vwhite)으로 낮아지기 때문이다.

초기화 전압(Vini/Vref)은 블랙 박스의 이동에 의해 화이트 계조로부터 블랙 계조로 변하는 픽셀들에 인가되는 스캔 신호에 동기하여 픽셀 데이터의 트랜지션 양만큼 높아질 수 있다. 이는 픽셀 데이터가 화이트 계조로부터 블랙 계조로 변할 때 데이터 전압(Vdata)은 화이트 계조 전압(Vwhite)으로부터 블랙 계조 전압(Vblack)으로 높아지기 때문이다.

도 19는 룩업 테이블(LUT)의 일 예를 보여 주는 도면이다. 도 19에서 "Initial"은 초기화 전압(Vini/Vref)의 가산치를 나타낸다.

도 19를 참조하면, 타이밍 콘트롤러(303)는 룩업 테이블(LUT)을 이용하여 초기화 강조 데이터를 출력할 수 있다.

데이터 트랜지션 양을 지시하는 데이터에 대응하여 값이 서로 다르게 설정된 초기화 강조 데이터가 룩업 테이블(LUT)에 설정된다. 초기화 강조 데이터는 디폴트 초기화 레벨에 가산되는 초기화 전압의 변조폭을 정의한다. 도 19 및 도 20에서 초기화 전압(Vini/Vref)의 가산치는 초기화 강조 데이터이다.

부극성 데이터 트랜지션이 발생될 때 그 데이터 트랜지션 양에 비례하는 정극성 변조폭의 가산치가 선택된다. 부극성 데이터 트랜지션이 발생될 때 그 데이터 트랜지션 양에 비례하는 부극성 변조폭의 가산치가 선택된다. 초기화 전압 변조부(502)는 디폴트 초기화 레벨에 초기화 강조 데이터를 가산하고 그 합을 DAC를 통해 아날로그 전압으로 변환할 수 있다.

화면의 해상도가 QHD(Quad　High　Definition) = 2560x1440 이면 화면을 구성하는 픽셀 라인들의 총 개수는 1440 개이다. 8 bit 픽셀 데이터의 최대값은 255이다. QHD에서 하나의 픽셀이 두 개의 서브 픽셀들을 포함한 경우, 최소 Data Sum = 0, 최대 Data Sum = 1440 * 256 * 2sub = 737280, Data Transition Range = -737280 ~ 737280 이다.

초기화 전압 변조부(502)는 디폴트 초기화 레벨에 초기화 강조 데이터를 가산한 데이터를 아날로그 전압으로 변환하여 초기화 전압(Vini/Vref)을 출력할 수 있다.

도 21은 룩업 테이블(LUT)의 다른 예를 보여 주는 도면이다. 도 22는 픽셀 데이터의 대표값에 따라 가변되는 초기화 전압을 보여 주는 도면이다. 도 22에서 "Initial"은 초기화 전압(Vini/Vref)을 나타낸다. 도 22에서 Horizontal count는 픽셀 라인의 번호이고, Nth Data는 제N 픽셀 라인의 픽셀들에 기입될 픽셀 데이터 중에서 최대값(Max data)을 나타낸다.

도 21 및 도 22를 참조하면, 픽셀 데이터의 대표값은 픽셀 라인별로 픽셀 데이터의 최대값일 수 있다. 룩업 테이블(LUT)에 픽셀 데이터에 대응하는 초기화 전압(Vini/Vref)의 전압 레벨을 지시하는 초기화 강조 데이터가 설정된다. 룩업 테이블(LUT)은 픽셀 데이터의 최대값을 입력 받아 그와 대응하는 초기화 강조 데이터를 출력한다. 일 예로, 픽셀 데이터의 최대값이 255일 때 룩업 테이블은 -4.00V를 정의하는 초기화 강조 데이터를 출력한다.

초기화 전압 변조부(502)는 초기화 강조 데이터를 아날로그 전압으로 변환하여 초기화 전압(Vini/Vref)을 출력할 수 있다.

도 23은 더미 픽셀의 일 예를 보여 주는 도면이다. 도 23에서 L1 및 L2는 영상이 표시되는 픽셀 어레이의 제1 및 제2 픽셀 라인들을 나타낸다. 더미 픽셀들(D)은 표시패널(100) 상에서 픽셀 어레이(AA)의 최상단 라인(DL1)에 배치될 수 있다.

도 24는 더미 픽셀과 센싱부를 자세히 보여 주는 회로도이다. 도 25는 더미 픽셀과 센싱부 사이에 연결된 멀티플렉서(Multiplexer)를 보여 주는 도면이다. 도 26은 1 프레임 기간의 액티브 기간과 버티컬 블랭크 기간을 상세히 보여 주는 도면이다.

도 24 내지 도 26을 참조하면, 더미 픽셀(D)은 커패시터(Cst)와 스위치 소자(SS)를 포함할 수 있다. 스위치 소자(SS)는 트랜지스터로 구현될 수 있다.

더미 픽셀(D)은 픽셀들(P, D)의 초기 전압 충전율을 측정하는데 이용된다. 더미 픽셀(D)은 픽셀 데이터가 기입되지 않기 때문에 발광될 필요가 없다. 따라서, 더미 픽셀(D)은 하나의 커패시터(Cst)와 하나의 스위치 소자(SS)를 포함한 최소의 구성으로 구현될 수 있다. 더미 픽셀(D)로 인한 표시패널(100)의 베젤(Bezel) 크기 증가는 거의 없다.

센싱부(500)는 비교기(212)와, ADC(214)를 포함할 수 있다. 비교기(212)는 연산 증폭기를 포함한다. 연산 증폭기의 반전 입력 단자(-)에 더미 픽셀(D)로부터의 전압이 입력된다. 연산 증폭기의 비반전 입력 단자(+)에 소정의 기준 전압(REF)이 인가된다. 연산 증폭기의 반전 입력 단자와 출력 단자 사이에 피드백 커패시터(Cf)와 리셋 스위치(Srst)가 병렬 연결될 수 있다.

연산 증폭기(212)는 더미 픽셀(D)의 커패시터(Cst)에 충전된 전압과 기준 전압(REF)을 비교하여 기준 전압(REF) 보다 큰 전압을 출력한다. ADC는 연산 증폭기(212)의 출력 전압을 디지털 데이터(Data)로 변환한다. ADC로부터 출력된 데이터(Data)는 게인(Gain)으로서 타이밍 콘트롤러(303)에 공급된다.

초기화 전압 변조부(502)는 게인(Gain)을 초기화 강조 데이터에 곱하여 초기화 강조 데이터를 가변할 수 있다. 게인(Gain)은 표시패널(100)의 주변 온도, 소자 열화 등 컨디션이 변할 때 이 컨디션 변화를 초기화 전압의 변조에 반영하여 픽셀들(P)의 응답 특성을 실시간으로 보상한다.

본 발명의 표시장치는 더미 픽셀들(D)과 센싱부(500) 사이에 연결된 멀티플렉서(MUX)를 더 포함할 수 있다.

센싱부(230)는 입력 영상의 픽셀 데이터가 픽셀들(P)에 기입되지 않는 버티컬 블랭크 기간(VB)에 멀티플렉서(MUX)를 통해 더미 픽셀(D)에 연결되어 더미 픽셀(D)의 충전율을 측정할 수 있다.

멀티플렉서(MUX)는 액티브 기간(도 26의 AT)에 버퍼(AMP)를 제3 전원 라인(63)에 연결한다. 버퍼(AMP)는 기준 전압(Vini/Vref)을 제3 전원 라인(63)에 공급한다. 제3 전원 라인(63)은 도 27과 같이 픽셀들(P)과 더미 픽셀들(D)에 공통으로연결될 수 있다. 멀티플렉서(MUX)는 버티컬 블랭크 기간(도 26의 VB)에 제3 전원 라인(63)을 센싱부(500)에 연결한다. 센싱부(500)는 제3 전원 라인(63)을 통해 수신된 전하양을 비교기(212)의 커패시터(Cf)에 충전된 전압을 센싱하여 1 수평 기간(1H) 동안 초기화 전압(Vini/Vref)을 충전한 픽셀(P, D)의 충전율을 측정한다.

1 프레임 기간(1 Frame)은 도 26과 같이, 픽셀 데이터가 입력되는 액티브 기간(Active interval, AT)과, 픽셀 데이터가 없는 버티컬 블랭크 기간(VB)으로 나뉘어진다. 액티브 기간(AT) 동안 표시패널(100)의 화면(AA) 상의 모든 픽셀들에 기입될 1 프레임 분량의 픽셀 데이터가 드라이브 IC(300)에 수신되어 픽셀들(P)에 기입된다.

버티컬 블랭크 기간(VB)은 제N-1(N은 자연수) 프레임 기간의 액티브 기간(AT)과 제N 프레임 기간의 액티브 기간(AT) 사이에서 픽셀 데이터가 드라이브 IC(300)에 수신되지 않는 블랭크 기간(Blank period)이다. 버티컬 블랭크 기간(VB)은 수직 싱크 시간(Vertical sync time, VS), 버티컬 프론트 포치(Vertical Front Porch, FP), 및 버티컬 백 포치(Vertical Back Porch, BP)을 포함한다.

수직 동기신호(Vsync)는 1 프레임 기간을 정의한다. 수평 동기신호(Hsync)는 1 수평 기간(1H)을 정의한다. 데이터 인에이블 신호(DE)는 화면에 표시될 픽셀 데이터를 포함한 유효 데이터 기간을 정의한다. 데이터 인에이블 신호(DE)의 펄스는 표시패널(100)의 픽셀들에 기입될 픽셀 데이터와 동기된다. 데이터 인에이블 신호(DE)의 1 펄스 주기는 1 수평 기간(1H)이다.

도 26에 도시된 바와 같이, 픽셀들(P)과 더미 픽셀들(D)은 제3 전원 라인(63)을 공유한다. 더미 픽셀(D)에 충전된 전압을 센싱하기 위하여 제3 전원 라인(63)을 센싱부(50)에 연결하여야 한다. 초기화 전압(Vini/Vref)이 버퍼(AMP)를 통해 액티브 기간(AT)에 픽셀들(P)에 공급된다. 센싱부(500)는 픽셀들(P)에 초기화 전압(Vini/Vref)이 공급될 필요가 없는 버티컬 블랭크 기간(VB)에 더미 픽셀들(D)에 연결된다.

도 28은 멀티플렉서를 통해 더미 픽셀에 연결된 전압 공급부(504) 및 센싱부(500)를 보여 주는 도면이다. 도 29는 픽셀의 초기화 전압 센싱 동작을 보여 주는 파형도이다.

도 28 및 도 29를 참조하면, 더미 픽셀(D)의 스위치 소자(SS)는 블랭크 기간(VB) 동안 타이밍 콘트롤러(303)로부터의 인에이블 신호(GEN)의 펄스에 따라 턴-온된다.

멀티플렉서(MUX)는 버티컬 블랭크 기간(VB)에 더미 픽셀(D)을 전압 공급부(504)를 연결한다. 버티컬 블랭크 기간(VB)에 스위치 소자(SS)는 타이밍 콘트롤러(303)의 제어 하에 턴-온된다.

액티브 기간(AT) 동안, 멀티플렉서(MUX)는 더미 픽셀(D)과 픽셀들(P)을 도 25에 도시된 버퍼(AMP)에 연결한다.

전압 공급부(504)는 더미 픽셀(D)의 커패시터(Cst)를 충전하기 위하여 소정의 특정 전압을 더미 픽셀(D)에 공급한 후에 1 수평 기간(1H) 기간 동안 초기화 전압(Vini/Vref)을 공급한다. 특정 전압은 데이터 전압(Vdata)의 범위(Dynamic range) 내의 특정 전압일 수 있으나 이에 한정되지 않는다. 더미 픽셀(D)에 공급되는 초기화 전압(Vini/Vref)의 전압은 디폴트 초기화 레벨의 전압일 수 있다.

더미 픽셀(D)에 형성된 커패시터(Cst)의 제1 전극은 픽셀 구동 전압(VDD)이 공급된다. 커패시터(Cst)의 제2 전극은 A 노드를 통해 스위치 소자(SS)에 연결된다. 스위치 소자(SS)는 인에이블 신호(GEN)가 인가되는 게이트, A 노드에 연결된 제1 전극, 및 멀티플렉서(MUX)에 연결된 제2 전극을 포함한다.

더미 픽셀(D)의 커패시터(Cst)은 버티컬 블랭크 기간(VB)에 특정 전압을 충전한 후, 초기화 전압(Vini/Vref)을 충전한다. 멀티플렉서(MUX)는 더미 커패시터(Cst)가 초기화 전압(Vini/Vref)을 충전한 후 커패시터(Cst)의 전압이 포화될 때 더미 픽셀(D)을 센싱부(500)에 연결한다. 센싱부(500)는 더미 픽셀(D)의 커패시터(Cst)에 충전된 전압을 측정하여 픽셀들(P)의 충전율을 센싱한다.

도 30은 더미 픽셀(D)이 픽셀 어레이의 최상단과 최하단에 배치된 예를 보여 주는 도면이다. 도 31은 도 30과 같은 더미 픽셀들을 센싱하여 픽셀의 초기화 전압을 센싱하는 동작을 보여 주는 파형도이다. 도 30에서 L1 ~ L(n)은 영상이 표시되는 픽셀 어레이의 제1 및 제n 픽셀 라인들을 나타낸다.

도 30 및 도 31을 참조하면, 더미 픽셀들(D)은 표시패널(100) 상에서 픽셀 어레이(AA)의 최상단 라인(DL1)과 최하단 라인(DL2)에 배치될 수 있다.

제3 전원 라인(63)의 RC 딜레이(Delay)로 인하여, 최상단 더미 픽셀들(D)의 전압과 최하단 더미 픽셀들(D)의 전압이 달라질 수 있다. 예를 들어, 최상단 라인(DL1)이 드라이브 IC(300)로부터 먼 위치에 있고, 최하단 라인(DL2)이 드라이브 IC(300)와 가장 가깝다면, 최상단 라인(DL1)의 더미 픽셀들(D)에 공급되는 초기화 전압(Vini/Vref)의 전압 강하가 크다. 이에 비하여, 최하단 라인(DL2)의 더미 픽셀들(D)에 공급되는 초기화 전압(Vini/Vref)의 전압 강하가 거의 없다. 도 31에서 GEN1은 최상단 라인(DL1)의 스위치 소자(SS)의 온/오프를 제어하는 제1 인에이블 신호이다. GEN2는 최하단 라인(DL2)의 스위치 소자(SS)의 온/오프를 제어하는 제2 인에이블 신호이다.

센싱부(500)는 최상단 라인(DL1)과 최하단 라인(DL2) 각각에서 더미 픽셀(D)의 충전율을 측정하고, 최상단 라인(DL1)과 최하단 라인(DL2) 간의 충전율 편차를 계산할 수 있다. 센싱부(500)는 더미 픽셀(D)의 충전율을 측정하여 충전율을 지시하는 게인(Gain)을 발생하고, 최상단 라인(DL1)과 최하단 라인(DL2) 간의 충전율 편차에 따라 게인(Gain)을 픽셀 어레이의 라인별로 가변할 수 있다. 초기화 전압 변조부(502)는 게인으로 초기화 전압(Vini/Vref)의 전압 레벨 변조폭을 가변한다.

드라이브 IC(300)는 최상단 라인(DL1)과 최하단 라인(DL2) 간의 충전율 편차를 바탕으로 초기화 전압의 변조폭을 화면 위치별로 가변할 수 있다. 예를 들어, 타이밍 콘트롤러(303)는 제1 픽셀 라인(L1)에 인가되는 초기화 전압(Vini/Vref)의 변조폭과 제n 픽셀 라인[L1(n)]에 인가되는 초기화 전압(Vini/Vref)의 변조폭을 더미 픽셀들(D)의 충전율 편차 만큼 다르게 제어할 수 있다. 제1 픽셀 라인(L1)과 제n 픽셀 라인(Ln) 사이의 픽셀 라인들에 인가되는 픽셀 라인별로 초기화 전압(Vini/Vini)이 점진적으로 가변될 수 있다.

전압 공급부(504)는 도 31과 같이 최상단 라인(DL1)의 스위치 소자(SS)가 턴-온될 때 최상단 라인(DL1)의 커패시터(Cst)에 특정 전압을 공급한 후 초기화 전압(Vini/Vref)을 최상단 라인(DL1)의 커패시터(Cst)에 공급한다. 이어서, 전압 공급부(504)는 도 31과 같이 최하단 라인(DL2)의 스위치 소자(SS)가 턴-온될 때 최하단 라인(DL2)의 커패시터(Cst)에 특정 전압을 공급한 후 초기화 전압(Vini/Vref)을 최하단 라인(DL2)의 커패시터(Cst)에 공급한다.

본 발명의 표시장치와 그 구동 방법은 다음과 같이 설명될 수 있다.

본 발명의 표시장치는 데이터 라인들과 게이트 라인들이 교차되고 전원 라인에 연결된 픽셀들이 배치된 픽셀 어레이; 및 상기 전원 라인에 초기화 전압을 공급하고, 상기 데이터 라인들에 픽셀 데이터의 데이터 전압을 공급하는 구동 장치를 포함한다. 상기 구동 장치는 상기 픽셀들에 기입되는 픽셀 데이터의 트랜지션 발생시 또는 상기 픽셀 데이터의 대표값이 변할 때 상기 초기화 전압을 가변한다.

상기 픽셀들 각각은 발광 소자; 게이트-소스간 전압에 따라 상기 발광 소자에 전류를 공급하는 구동 소자; 및 상기 구동 소자의 문턱 전압을 센싱하여 상기 픽셀 데이터의 데이터 전압을 상기 문턱 전압 만큼 보상하는 내부 보상 회로를 포함한다. 상기 내부 보상 회로는 상기 구동 소자의 게이트에 연결된 커패시터; 및 상기 커패시터와 상기 구동 소자 및 상기 발광 소자를 연결하는 하나 이상의 스위치 소자를 포함한다.

상기 구동 장치는 제N-1(N은 자연수) 픽셀 데이터와 제N 픽셀 데이터를 비교하여 상기 제N-1 픽셀 데이터와 상기 제N 픽셀 데이터 간의 데이터 트랜지션 양을 계산하는 데이터 비교부; 및 상기 데이터 트랜지션 양만큼 상기 초기화 전압의 전압 레벨을 변조하는 초기화 전압 변조부를 포함한다.

상기 제N-1 픽셀 데이터는 상기 픽셀 어레이의 제N-1 픽셀 라인에 배치된 픽셀들에 기입될 상기 픽셀 데이터의 합이다. 상기 제N 픽셀 데이터가 상기 픽셀 어레이의 제N 픽셀 라인에 배치된 픽셀들에 기입될 상기 픽셀 데이터의 합이다.

상기 제N-1 픽셀 데이터는 상기 픽셀 어레이의 제N-1 픽셀 라인에 배치된 픽셀들에 기입될 상기 픽셀 데이터 중 최대값이다. 상기 제N-1 픽셀 데이터가 상기 픽셀 어레이의 제N-1 픽셀 라인에 배치된 픽셀들에 기입될 상기 픽셀 데이터 중 최대값이다.

상기 구동 장치는 상기 데이터 트랜지션이 발생될 때 디폴트 초기화 레벨과 다른 전압 레벨로 변조된 초기화 전압을 상기 픽셀들에 공급한다. 상기 제N-1 픽셀 데이터와 상기 제N 픽셀 데이터의 계조값이 동일할 때 상기 초기화 전압은 디폴트 초기화 레벨로 유지된다.

상기 픽셀 데이터의 대표값은 상기 픽셀 어레이의 1 픽셀 라인에 배치된 픽셀들에 기입될 픽셀 데이터 중 최대값이다.

상기 픽셀 어레이는 커패시터와, 상기 커패시터에 연결된 스위치 소자를 포함한 하나 이상의 더미 픽셀을 더 포함한다.

상기 구동 장치는 상기 더미 픽셀의 충전율을 측정하고, 상기 충전율을 지시하는 게인을 출력하는 센싱부; 및 상기 게인으로 상기 초기화 전압의 전압 레벨 변조폭을 가변하는 초기화 전압 변조부를 포함한다.

상기 구동 장치는 상기 스위치 소자가 턴-온될 때 상기 커패시터에 특정 전압을 공급한 후 상기 초기화 전압을 상기 커패시터에 공급하는 전압 공급부; 및 블랭크 기간 동안 턴-온된 상기 스위치 소자를 상기 전압 공급부에 연결한 후에 상기 센싱부에 연결하는 멀티플렉서를 더 포함한다.

상기 멀티플렉서는 상기 픽셀 데이터가 상기 픽셀들에 기입되는 액티브 기간 동안 상기 초기화 전압이 출력되는 버퍼를 상기 전원 라인에 연결한다.

상기 픽셀 어레이의 최상단 라인과 최하단 라인 각각이 상기 더미 픽셀을 포함한다.

상기 구동 장치는 상기 최상단 라인과 상기 최하단 라인에 배치된 더미 픽셀들의 충전율을 측정하여 상기 충전율을 지시하는 게인을 발생하고, 상기 최상단 라인과 상기 최하단 라인 간의 충전율 편차에 따라 상기 게인을 상기 픽셀 어레이의 라인별로 가변하는 센싱부; 및 상기 게인으로 상기 초기화 전압의 전압 레벨 변조폭을 가변하는 초기화 전압 변조부를 포함한다.

상기 구동 장치는 상기 최상단 라인의 스위치 소자가 턴-온될 때 상기 최상단 라인의 커패시터에 특정 전압을 공급한 후 상기 초기화 전압을 상기 최상단 라인의 커패시터에 공급한 다음, 상기 최하단 라인의 스위치 소자가 턴-온될 때 상기 최하단 라인의 커패시터에 특정 전압을 공급한 후 상기 초기화 전압을 상기 최하단 라인의 커패시터에 공급하는 전압 공급부; 및 블랭크 기간 동안 턴-온된 상기 최상단 라인과 상기 최하단 라인의 스위치 소자를 상기 전압 공급부에 연결한 후에 상기 센싱부에 연결하는 멀티플렉서를 더 포함한다.

상기 표시장치의 구동 방법은 상기 전원 라인에 초기화 전압을 공급하고, 상기 데이터 라인들에 픽셀 데이터의 데이터 전압을 공급하는 단계; 및 상기 픽셀들에 기입되는 픽셀 데이터의 트랜지션 발생시 또는 상기 픽셀 데이터의 대표값이 변할 때 상기 초기화 전압을 가변하는 단계를 포함한다.

상기 구동 방법은 상기 데이터 트랜지션이 발생될 때 디폴트 초기화 레벨과 다른 전압 레벨로 변조된 초기화 전압을 상기 픽셀들에 공급하는 단계; 및 상기 제N-1 픽셀 데이터와 상기 제N 픽셀 데이터의 계조값이 동일할 때 상기 초기화 전압을 디폴트 초기화 레벨로 유지하는 단계를 더 포함한다.

상기 구동 방법은 상기 픽셀 어레이에 배치된 더미 픽셀의 상기 더미 픽셀의 충전율을 측정하고, 상기 충전율을 지시하는 게인을 발생하는 단계; 및 상기 게인으로 상기 초기화 전압의 전압 레벨 변조폭을 가변하는 단계를 더 포함한다. 상기 더미 픽셀은 커패시터와, 상기 커패시터에 연결된 스위치 소자를 포함한다.

상기 구동 방법은 상기 픽셀 어레이의 최상단 라인과 최하단 라인에 배치된 더미 픽셀들의 충전율을 측정하여 상기 충전율을 지시하는 게인을 발생하는 단계; 상기 최상단 라인과 상기 최하단 라인 간의 충전율 편차에 따라 상기 게인을 상기 픽셀 어레이의 라인별로 가변하는 단계; 및 상기 게인으로 상기 초기화 전압의 전압 레벨 변조폭을 가변하는 단계를 더 포함한다. 상기 더미 픽셀들 각각은 커패시터와, 상기 커패시터에 연결된 스위치 소자를 포함한다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

100 : 표시패널 200 : 호스트 시스템
230 : 센싱부 300 : 드라이브 IC
303 : 타이밍 콘트롤러(데이터 비교부) 304 : 전원부
306 : 데이터 구동부 307 : 레벨 시프터
500 : 센싱부 502 : 초기화 전압 변조부
504 : 전압 공급부 P : 픽셀
D : 더미 픽셀 MUX : 멀티플렉서
SS : 더미 픽셀의 스위치 소자
LUT : 룩업 테이블

Claims (18)

1. 데이터 라인들과 게이트 라인들이 교차되고 전원 라인에 연결된 픽셀들이 배치된 픽셀 어레이; 및
   상기 전원 라인에 초기화 전압을 공급하고, 상기 데이터 라인들에 픽셀 데이터의 데이터 전압을 공급하는 구동 장치를 포함하고,
   상기 구동 장치는 상기 픽셀들에 기입되는 픽셀 데이터의 트랜지션 발생시 또는 상기 픽셀 데이터의 대표값이 변할 때 상기 초기화 전압을 가변하고,
   상기 픽셀 어레이는,
   커패시터와, 상기 커패시터에 연결된 스위치 소자를 포함한 하나 이상의 더미 픽셀을 더 포함하고,
   상기 구동 장치는,
   상기 더미 픽셀의 충전율을 지시하는 게인을 출력하는 센싱부; 및
   상기 게인으로 상기 초기화 전압의 전압 레벨 변조폭을 가변하는 초기화 전압 변조부를 포함하는 표시장치.
2. 제 1 항에 있어서,
   상기 픽셀들 각각은,
   발광 소자;
   게이트-소스간 전압에 따라 상기 발광 소자에 전류를 공급하는 구동 소자; 및
   상기 구동 소자의 문턱 전압을 센싱하여 상기 픽셀 데이터의 데이터 전압을 상기 문턱 전압 만큼 보상하는 내부 보상 회로를 포함하고,
   상기 내부 보상 회로는,
   상기 구동 소자의 게이트에 연결된 커패시터; 및
   상기 커패시터와 상기 구동 소자 및 상기 발광 소자를 연결하는 하나 이상의 스위치 소자를 포함하는 표시장치.
3. 제 1 항에 있어서,
   상기 구동 장치는,
   제N-1(N은 자연수) 픽셀 데이터와 제N 픽셀 데이터를 비교하여 상기 제N-1 픽셀 데이터와 상기 제N 픽셀 데이터 간의 데이터 트랜지션 양을 계산하는 데이터 비교부; 및
   상기 데이터 트랜지션 양만큼 상기 초기화 전압의 전압 레벨을 변조하는 초기화 전압 변조부를 포함하고,
   상기 제N-1 픽셀 데이터는 상기 픽셀 어레이의 제N-1 픽셀 라인에 배치된 픽셀들에 기입될 상기 픽셀 데이터에 기반한 상기 대표값이고,
   상기 제N 픽셀 데이터는 상기 픽셀 어레이의 제N 픽셀 라인에 배치된 픽셀들에 기입될 상기 픽셀 데이터에 기반한 상기 대표값인 표시장치.
4. 제 3 항에 있어서,
   상기 제N-1 픽셀 데이터는 상기 픽셀 어레이의 제N-1 픽셀 라인에 배치된 픽셀들에 기입될 상기 픽셀 데이터의 합이고,
   상기 제N 픽셀 데이터가 상기 픽셀 어레이의 제N 픽셀 라인에 배치된 픽셀들에 기입될 상기 픽셀 데이터의 합인 표시장치.
5. 제 3 항에 있어서,
   상기 제N-1 픽셀 데이터는 상기 픽셀 어레이의 제N-1 픽셀 라인에 배치된 픽셀들에 기입될 상기 픽셀 데이터 중 최대값이고,
   상기 제N-1 픽셀 데이터가 상기 픽셀 어레이의 제N-1 픽셀 라인에 배치된 픽셀들에 기입될 상기 픽셀 데이터 중 최대값인 표시장치.
6. 제 1 항에 있어서,
   상기 구동 장치는
   상기 데이터 트랜지션이 발생될 때 디폴트 초기화 레벨과 다른 전압 레벨로 변조된 초기화 전압을 상기 픽셀들에 공급하고,
   제N-1(N은 자연수) 픽셀 데이터와 제N 픽셀 데이터의 계조값이 동일할 때 상기 초기화 전압은 디폴트 초기화 레벨로 유지되고,
   상기 제N-1 픽셀 데이터는 상기 픽셀 어레이의 제N-1 픽셀 라인에 배치된 픽셀들에 기입될 상기 픽셀 데이터에 기반한 상기 대표값이고,
   상기 제N 픽셀 데이터는 상기 픽셀 어레이의 제N 픽셀 라인에 배치된 픽셀들에 기입될 상기 픽셀 데이터에 기반한 상기 대표값인 표시장치.
7. 제 1 항에 있어서,
   상기 픽셀 데이터의 대표값이,
   상기 픽셀 어레이의 1 픽셀 라인에 배치된 픽셀들에 기입될 픽셀 데이터 중 최대값인 표시장치.
8. 삭제
9. 삭제
10. 제 1 항에 있어서,
    상기 구동 장치는,
    상기 스위치 소자가 턴-온될 때 상기 커패시터에 특정 전압을 공급한 후 상기 초기화 전압을 상기 커패시터에 공급하는 전압 공급부; 및
    블랭크 기간 동안 턴-온된 상기 스위치 소자를 상기 전압 공급부에 연결한 후에 상기 센싱부에 연결하는 멀티플렉서를 더 포함하는 표시장치.
11. 제 10 항에 있어서,
    상기 멀티플렉서는 상기 픽셀 데이터가 상기 픽셀들에 기입되는 액티브 기간 동안 상기 초기화 전압이 출력되는 버퍼를 상기 전원 라인에 연결하는 표시장치.
12. 제 1 항에 있어서,
    상기 픽셀 어레이의 최상단 라인과 최하단 라인 각각이, 상기 더미 픽셀을 포함하는 표시장치.
13. 제 12 항에 있어서,
    상기 구동 장치는,
    상기 최상단 라인과 상기 최하단 라인에 배치된 더미 픽셀들의 충전율을 측정하여 상기 충전율을 지시하는 게인을 발생하고, 상기 최상단 라인과 상기 최하단 라인 간의 충전율 편차에 따라 상기 게인을 상기 픽셀 어레이의 라인별로 가변하는 센싱부를 포함하는 표시장치.
14. 제 13 항에 있어서,
    상기 구동 장치는,
    상기 최상단 라인의 스위치 소자가 턴-온될 때 상기 최상단 라인의 커패시터에 특정 전압을 공급한 후 상기 초기화 전압을 상기 최상단 라인의 커패시터에 공급한 다음, 상기 최하단 라인의 스위치 소자가 턴-온될 때 상기 최하단 라인의 커패시터에 특정 전압을 공급한 후 상기 초기화 전압을 상기 최하단 라인의 커패시터에 공급하는 전압 공급부; 및
    블랭크 기간 동안 턴-온된 상기 최상단 라인과 상기 최하단 라인의 스위치 소자를 상기 전압 공급부에 연결한 후에 상기 센싱부에 연결하는 멀티플렉서를 더 포함하는 표시장치.
15. 데이터 라인들과 게이트 라인들이 교차되고 전원 라인에 연결된 픽셀들이 배치된 픽셀 어레이를 포함한 표시장치의 구동 방법에 있어서,
    상기 전원 라인에 초기화 전압을 공급하고, 상기 데이터 라인들에 픽셀 데이터의 데이터 전압을 공급하는 단계; 및
    상기 픽셀들에 기입되는 픽셀 데이터의 트랜지션 발생시 또는 상기 픽셀 데이터의 대표값이 변할 때 상기 초기화 전압을 가변하는 단계를 포함하고,
    상기 픽셀 어레이에 배치된 더미 픽셀의 충전율을 측정하고, 상기 충전율을 지시하는 게인을 발생하는 단계; 및
    상기 게인으로 상기 초기화 전압의 전압 레벨 변조폭을 가변하는 단계를 더 포함하고,
    상기 더미 픽셀은,
    커패시터와, 상기 커패시터에 연결된 스위치 소자를 포함하는 표시장치의 구동 방법.
16. 제 15 항에 있어서,
    상기 데이터 트랜지션이 발생될 때 디폴트 초기화 레벨과 다른 전압 레벨로 변조된 초기화 전압을 상기 픽셀들에 공급하는 단계; 및
    제N-1(N은 자연수) 픽셀 데이터와 제N 픽셀 데이터의 계조값이 동일할 때 상기 초기화 전압을 디폴트 초기화 레벨로 유지하는 단계를 더 포함하고,
    상기 제N-1 픽셀 데이터는 상기 픽셀 어레이의 제N-1 픽셀 라인에 배치된 픽셀들에 기입될 상기 픽셀 데이터에 기반한 상기 대표값이고,
    상기 제N 픽셀 데이터는 상기 픽셀 어레이의 제N 픽셀 라인에 배치된 픽셀들에 기입될 상기 픽셀 데이터에 기반한 상기 대표값인 표시장치의 구동 방법.
17. 삭제
18. 제 15 항에 있어서,
    상기 픽셀 어레이의 최상단 라인과 최하단 라인에 배치된 더미 픽셀들의 충전율을 측정하여 상기 충전율을 지시하는 게인을 발생하는 단계; 및
    상기 최상단 라인과 상기 최하단 라인 간의 충전율 편차에 따라 상기 게인을 상기 픽셀 어레이의 라인별로 가변하는 단계를 더 포함하고,
    상기 더미 픽셀들 각각은,
    커패시터와, 상기 커패시터에 연결된 스위치 소자를 포함하는 표시장치의 구동 방법.

Images