KR20230097580A - 패널 로드 적응형 디스플레이 구동 회로 - Google Patents

패널 로드 적응형 디스플레이 구동 회로 Download PDF

Info

Publication number
KR20230097580A
KR20230097580A KR1020210187227A KR20210187227A KR20230097580A KR 20230097580 A KR20230097580 A KR 20230097580A KR 1020210187227 A KR1020210187227 A KR 1020210187227A KR 20210187227 A KR20210187227 A KR 20210187227A KR 20230097580 A KR20230097580 A KR 20230097580A
Authority
KR
South Korea
Prior art keywords
output
circuit
driving circuit
panel
signal
Prior art date
Application number
KR1020210187227A
Other languages
English (en)
Inventor
이동훈
김원
김영태
박태명
민창기
Original Assignee
주식회사 엘엑스세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘 filed Critical 주식회사 엘엑스세미콘
Priority to KR1020210187227A priority Critical patent/KR20230097580A/ko
Priority to TW111146202A priority patent/TW202326674A/zh
Priority to CN202211561193.9A priority patent/CN116343620A/zh
Priority to US18/084,353 priority patent/US11961443B2/en
Publication of KR20230097580A publication Critical patent/KR20230097580A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 디스플레이 구동 회로를 개시한다. 본 발명의 디스플레이 구동 회로는 디스플레이 패널의 패널 로드에 최적화된 상태로 소스 신호를 구동하도록 구성될 수 있다.

Description

패널 로드 적응형 디스플레이 구동 회로{PANEL LOAD ADAPTIVE DISPLAY DRIVING CIRCUIT}
본 발명은 디스플레이 구동 회로에 관한 것으로서, 보다 상세하게는 디스플레이 패널의 패널 로드에 최적화된 상태로 소스 신호를 구동하도록 개선된 패널 로드 적응형 디스플레이 구동 회로에 관한 것이다.
디스플레이 구동 회로는 디스플레이 데이터에 대응하여 디스플레이 패널을 구동하도록 설계되고, 드라이버 집적 회로로 제작되어서 디스플레이 시스템에 실장될 수 있다.
디스플레이 시스템에 구성되는 디스플레이 패널은 제작 환경 또는 사양에 따라서 다양한 패널 로드를 가질 수 있다. 패널 로드는 디스플레이 패널이 디스플레이 구동 회로에 부하로 작용하는 것을 의미한다.
그러므로, 디스플레이 패널의 패널 로드의 변화는 디스플레이 구동 회로에서 출력되는 소스 신호의 슬류 레이트(Slew)를 가변시킬 수 있고 시스템의 안정화에 영향을 미칠 수 있다.
따라서, 디스플레이 구동 회로는 디스플레이 패널 로드에 적응할 수 있도록 설계될 필요가 있다.
본 발명의 목적은 디스플레이 패널의 패널 로드에 적합한 전류량으로 디스플레이 패널을 구동할 수 있는 패널 로드 적응형 디스플레이 구동 회로를 제공함을 목적으로 한다.
본 발명의 디스플레이 구동 회로는, 디스플레이 데이터에 대응하는 소스 신호를 출력하는 출력 버퍼; 및 상기 소스 신호를 제공할 디스플레이 패널의 패널 로드를 판단한 제어 신호를 제공하는 패널 로드 검출 회로;를 구비하며, 상기 출력 버퍼는 상기 제어 신호에 대응하여 상기 패널 로드에 따라 변화된 전류량으로 상기 소스 신호를 출력함을 특징으로 한다.
또한, 본 발명의 디스플레이 구동 회로는, 디스플레이 데이터에 대응하는 소스 신호를 출력하는 출력 버퍼; 상기 소스 신호의 출력 경로를 제어하는 멀티플렉서; 및 상기 소스 신호를 제공할 디스플레이 패널의 패널 로드를 판단한 제어 신호를 제공하는 패널 로드 검출 회로;를 구비하며, 상기 멀티플렉서는 상기 제어 신호에 대응하여 상기 패널 로드에 따라 변화된 전류량을 갖도록 상기 출력 경로를 통하여 상기 소스 신호를 출력함을 특징으로 한다.
본 발명은 디스플레이 패널의 패널 로드에 대응하여 출력 버퍼에서 출력되는 소스 신호, 멀티플렉서에서 디스플레이 패널로 출력되는 소스 신호 또는 출력 버퍼와 멀티플렉서 각각의 소스 신호의 전류량을 제어할 수 있다.
그러므로, 본 발명은 디스플레이 패널의 패널 로드에 적합한 전류량으로 디스플레이 패널을 구동할 수 있으며, 그 결과 디스플레이 구동 회로에서 출력되는 소스 신호의 슬류 레이트(Slew)가 개선될 수 있고 시스템의 안정화가 가능한 이점이 있다.
도 1은 본 발명의 디스플레이 드라이버의 실시예를 나타내는 블록도.
도 2는 도 1의 출력 버퍼 및 멀티플렉서의 실시예를 나타내는 회로도.
도 3은 제어 신호를 제공하기 위한 패널 로드 검출 회로의 실시예를 나타내는 블록도.
도 4는 본 발명에 의해 패널 로드에 따라 소스 신호의 전류량을 제어하는 방법을 설명하는 흐름도.
디스플레이 시스템에서, 디스플레이 구동 회로는 디스플레이 데이터에 대응하는 소스 신호를 디스플레이 패널에 제공하도록 구성되며, 드라이버 집적 회로로 제작될 수 있다.
디스플레이 구동 회로는 패킷으로 전송되는 전송 데이터에서 디스플레이 데이터와 클럭을 복원하고, 복원된 디스플레이 데이터와 클럭을 이용하여 소스 신호를 출력하도록 구성될 수 있다.
이를 위하여, 디스플레이 구동 회로는 클럭 데이터 복원부(도시되지 않음), 래치들(도시되지 않음), 디지털 아날로그 컨버터(DAC), 출력 버퍼(BUF) 및 멀티플렉서(MUX)를 구비하도록 구성될 수 있다. 도 1은 상기한 구성 중 실시예의 설명을 위하여 디지털 아날로그 컨버터(DAC), 출력 버퍼(BUF) 및 멀티플렉서(MUX)를 포함하는 것으로 디스플레이 구동 회로(10)를 예시한 것이다.
상기한 구성에서 클럭 데이터 복원부는 전송 데이터에서 디스플레이 데이터와 클럭을 복원할 수 있고, 래치들은 클럭을 이용하여 디스플레이 데이터를 병렬로 정렬할 수 있다.
디지털 아날로그 컨버터(DAC)는 래치들로부터 디스플레이 데이터를 수신하고, 디스플레이 데이터에 해당하는 감마 전압을 선택하고, 선택된 감마 전압에 해당하는 아날로그 신호를 출력하도록 구성될 수 있다.
버퍼(BUF)는 디스플레이 데이터에 대응하는 상기한 아날로그 신호를 수신하고, 아날로그 신호에 대응하는 소스 신호를 출력하도록 구성된다. 버퍼(BUF)는 디스플레이 구동 회로(10)의 내부에서 생성된 아날로그 신호를 디스플레이 패널(20)에 제공할 수 있는 레벨의 소스 신호로 변환하는 기능을 하는 것으로 이해될 수 있다.
멀티플렉서(MUX)는 소스 신호 Sout을 디스플레이 패널(20)에 제공하는 출력 경로를 제어하도록 구성된다. 소스 신호 Sout가 제공되는 디스플레이 패널(20)의 컬럼 라인은 픽셀들의 극성 변환 등의 목적을 위하여 주기적으로 변경될 수 있다. 이를 위하여, 멀티플렉서(MUX)는 소스 신호 Sout를 제공하는 출력 경로를 주기적으로 제어하도록 구성될 필요가 있다.
소스 신호 Sout는 디스플레이 패널(20)의 컬럼 라인 별로 제공된다. 그러므로, 도 1에서 디스플레이 패널(20)은 하나의 컬럼 라인에 구성되는 복수의 픽셀들(P1, P2 ... Pn)을 포함하는 것으로 예시된다.
디스플레이 패널(20)의 각 픽셀들(P1, P2 ... Pn)은 등가적 저항과 등가적 캐패시터가 조합된 부하로 작용하는 것으로 예시될 수 있다.
디스플레이 패널(20)의 패널 로드는 상기한 픽셀들(P1, P2 ... Pn)의 부하들에 의해 결정될 수 있다.
본 발명의 실시예는 디스플레이 패널(20)의 패널 로드를 판단하고, 판단 결과에 대응하여 패널 로드에 따라 변화된 전류량을 갖도록 소스 신호 Sout를 출력하도록 구성된다.
이를 위하여, 도 1의 출력 버퍼(BUF)와 멀티플렉서(MUX)는 도 2와 같이 실시될 수 있다. 그리고, 디스플레이 패널(20)의 패널 로드를 판단하기 위하여 제어 신호 SW는 도 3의 패널 로드 검출 회로(50)에 의해 제공될 수 있다. 패널 로드 검출 회로(50)는 소스 신호 Sout를 제공할 디스플레이 패널(20)의 패널 로드를 판단한 제어 신호 SW를 제공하도록 구성될 수 있다.
먼저, 도 2를 참조하여, 출력 버퍼(BUF)와 멀티플렉서(MUX)의 상세한 구성을 설명한다.
출력 버퍼(BUF)는 복수의 구동 회로를 갖는 출력 회로(30)를 포함할 수 있다. 복수의 구동 회로는 출력 버퍼(BUF)의 출력단에 병렬로 연결되며 출력 버퍼(BUF)의 내부에서 구동된 출력 신호 PO 및 NO에 의해 동작하도록 구성될 수 있다. 출력 신호 PO는 출력 버퍼(BUF)의 내부에서 구동된 포지티브 출력 신호를 의미하며, 출력 신호 NO는 출력 버퍼(BUF)의 내부에서 구동된 네가티브 출력 신호를 의미한다.
그리고, 출력 버퍼(BUF)는 제어 신호 SW에 의해 선택된 수의 구동 회로를 이용하여 소스 신호 Sout를 출력하도록 구성될 수 있다.
보다 구체적으로, 출력 회로(30)는 제1 구동 회로(32) 및 제2 구동 회로(34)를 포함할 수 있으며, 제1 구동 회로(32) 및 제2 구동 회로(34)는 출력 버퍼(BUF)의 출력단에 병렬로 연결되며 내부에서 구동된 출력 신호 PO 및 NO를 공유하며 출력 신호 PO 및 NO에 의해 동작하도록 구성될 수 있다.
보다 구체적으로, 제1 구동 회로(32)는 출력 신호 PO가 게이트에 인가되는 PMOS 트랜지스터(QP1)와 출력 신호 NO가 게이트에 인가되는 NMOS 트랜지스터(QN1)를 포함하도록 구성될 수 있다. 여기에서, PMOS 트랜지스터(QP1)와 NMOS 트랜지스터(QN1)는 공통 드레인을 갖도록 구성되고, PMOS 트랜지스터(QP1)와 NMOS 트랜지스터(QN1)의 공통 드레인은 출력 버퍼(BUF)의 출력단에 연결될 수 있다. 그리고, PMOS 트랜지스터(QP1)의 소스에는 동작 전압 VDD가 인가될 수 있고, NMOS 트랜지스터(QN1)의 소스에는 접지 전압 GND가 인가될 수 있다.
그리고, 제2 구동 회로(34)는 출력 신호 PO가 게이트에 인가되는 PMOS 트랜지스터(QP2)와 출력 신호 NO가 게이트에 인가되는 NMOS 트랜지스터(QN2)를 포함하도록 구성될 수 있다. 여기에서, PMOS 트랜지스터(QP2)와 NMOS 트랜지스터(QN2)는 공통 드레인을 갖도록 구성되고 PMOS 트랜지스터(QP2)와 NMOS 트랜지스터(QN2)의 공통 드레인은 출력 버퍼(BUF)의 출력단에 연결될 수 있다. 즉, 제2 구동 회로(34)는 제1 구동 회로(32)와 병렬로 출력 버퍼(BUF)의 출력단에 연결될 수 있다. 그리고, PMOS 트랜지스터(QP2)의 소스에는 동작 전압 VDD가 인가될 수 있고, NMOS 트랜지스터(QN2)의 소스에는 접지 전압 GND가 인가될 수 있다.
그리고, 출력 회로(30)는 제어 신호 SW에 의해 스위칭되는 스위칭 회로를 포함할 수 있다. 스위칭 회로는 제어 신호 SW에 의해 출력 신호 PO 및 NO가 제2 구동 회로(34)에 제공되는 것을 스위칭하도록 구성될 수 있다.
여기에서, 스위칭 회로는 스위치(36) 및 스위치(38)을 포함할 수 있다. 스위치(36)는 동작 전압 VDD를 제2 구동 회로의 PMOS 트랜지스터(QP2)의 게이트에 인가하는 것을 스위칭하도록 구성된다. PMOS 트랜지스터(QP2)는 게이트에 동작 전압 VDD가 인가되면 턴오프되며, 출력 신호 PO에 상관없이 턴오프가 유지될 수 있다. 결과적으로 스위치(36)는 출력 신호 PO가 PMOS 트랜지스터(QP2)에 제공되는 것을 스위칭할 수 있다. 그리고, 스위치(38)는 접지 전압 GND를 제2 구동 회로의 NMOS 트랜지스터(QN2)의 게이트에 인가하는 것을 스위칭하도록 구성된다. NMOS 트랜지스터(QN2)는 게이트에 접지 전압 GND가 인가되면 턴오프되며, 출력 신호 NO에 상관없이 턴오프가 유지될 수 있다. 결과적으로 스위치(38)는 출력 신호 NO가 NMOS 트랜지스터(QN2)에 제공되는 것을 스위칭할 수 있다.
상기한 구성에 의하여, 출력 회로(30)는 제어 신호 SW에 의한 제2 구동 회로(34)의 동작 여부에 따라 변화된 전류량의 소스 신호 Sout를 출력할 수 있다. 이때, 소스 신호 Sout는 제1 구동 회로(32)에 의한 제1 전류량 또는 제1 구동 회로(32)와 제2 구동 회로(34)에 의한 제2 전류량을 갖도록 출력될 수 있다.
한편, 멀티플렉서(MUX)는 제어 신호 SW에 대응하여 패널 로드에 따라 변화된 전류량을 갖도록 출력 경로를 통하여 소스 신호 Sout를 출력하도록 구성될 수 있다.
이를 위하여, 멀티플렉서(MUX)는 선택 회로(MUX1)와 전류량 제어 회로(40)를 포함할 수 있다.
선택 회로(MUX1)는 소스 신호 Sout의 출력 경로를 제어하기 위한 것이며, 제어에 의해 소스 신호 Sout를 위한 출력 경로를 제공할 수 있다. 선택회로(MUX1)의 구동을 위하여 동작 전압 VDD과 접지 전압 GND가 이용될 수 있다.
전류량 제어 회로(40)는 제어 신호 SW에 의하여 선택 회로(MUX1)의 출력 경로를 통하여 출력되는 소스 신호 Sout의 전류량을 제어하도록 구성된다.
이를 위하여, 전류량 제어 회로(40)는 포지티브 구동부(MP), 네가티브 구동부(MN) 및 스위칭 회로를 포함할 수 있다.
여기에서, 동작 전압 VDD에 의해 구동되는 포지티브 구동부(MP)와 접지 전압 GND에 의해 구동되는 네가티브 구동부(MN)는 미리 설정된 전류 구동 용량을 가질 수 있다.
그리고, 스위칭 회로는 제어 신호 SW에 의해 선택 회로(MUX1)의 출력단에 포지티브 구동부(MP)와 네가티브 구동부(MN)가 연결되는 것을 스위칭하도록 구성될 수 있다. 이를 위하여, 스위칭 회로는 스위치(46) 및 스위치(48)을 포함할 수 있으며, 스위치(46)는 제어 신호 SW에 의해 포지티브 구동부(MP)가 선택 회로(MUX1)의 출력단에 전류를 제공하는 것을 스위칭하도록 구성되고, 스위치(48)는 제어 신호 SW에 의해 네가티브 구동부(MN)가 선택 회로(MUX1)의 출력단에 전류를 제공하는 것을 스위칭하도록 구성된다. 즉, 제어 신호 SW에 의해 스위치들(46, 48)이 턴오프된 경우, 전류량 제어 회로(40)는 선택 회로(MUX1)의 출력단에 전류를 제공하지 않는다.
그러므로, 멀티플렉서(MUX1)는 선택 회로(MUX1)에 의한 제1 전류량 또는 선택 회로(MUX1)와 전류량 제어 회로(40)에 의한 제2 전류량의 소스 신호 Sout를 출력하도록 구성될 수 있다.
본 발명의 도 2와 같이 구성된 실시예는 제어 신호 SW에 의해 출력 버퍼(BUF)와 멀티플렉서(MUX) 중 적어도 하나에서 디스플레이 패널(20)의 패널 로드에 대응하는 전류량을 갖도록 소스 신호 Sout를 출력하도록 동작될 수 있다.
한편, 패널 로드 검출 회로(50)는 출력 버퍼(BUF)와 멀티플렉서(MUX)에 제공되는 제어 신호 SW를 제공하도록 구성된다.
즉, 패널 로드 검출 회로(50)는 디스플레이 패널(20)의 패널 로드를 헤비 로드(Heavy Load)와 라이트 로드(Light Load) 중 하나로 판단하고, 판단에 대응하는 상태의 제어 신호 SW를 제공하도록 구성될 수 있다.
이를 위하여, 패널 로드 검출 회로(50)는 도 3과 같이 구성될 수 있다.
도 3을 참조하면, 패널 로드 검출 회로(50)는 방전부(51), 충전부(52), 비교부(53), 타이밍 펄스 생성부(55) 및 패널 로드 판단부(54)를 포함하도록 구성될 수 있다.
여기에서, 방전부(51)와 충전부(52) 사이의 노드(ND)는 디스플레이 패널(20)에 연결된다. 설명의 편의를 위하여, 도 3의 방전부(51)와 충전부(52) 사이의 노드(ND)는 디스플레이 패널(20)의 컬럼 라인에 연결됨으로써 패널 로드를 센싱하도록 구성된 것으로 예시한다.
방전부(51)는 디스플레이 패널(20)의 패널 로드를 측정하기 위하여 패널 로드를 초기화하기 위한 방전을 수행할 수 있다.
그리고, 충전부(52)는 초기화된 디스플레이 패널(20)의 패널 로드를 미리 설정된 전압으로 충전하기 위한 것이다. 디스플레이 패널(20)은 충전부(52)의 충전에 의해 충전될 수 있다. 이때, 디스플레이 패널(20)의 충전 레벨은 패널 로드에 따라 달라질 수 있다. 디스플레이 패널(20)이 헤비 로드를 갖는 경우, 충전 레벨은 낮게 형성될 수 있다. 반대로, 디스플레이 패널(20)이 라이트 로드를 갖는 경우, 충전 레벨은 높게 형성될 수 있다.
상기와 같이 충전부(52)에 의해 형성된 노드(ND)의 충전 전압 VND는 비교부(53)에 제공될 수 있다.
비교부(53)는 헤비 로드와 라이트 로드를 구분하기 위하여 미리 설정된 레벨을 갖도록 설정된 기준 전압 Vref과 노드(ND)의 충전 전압 VND를 비교하고, 비교 결과에 따른 비교 신호를 패널 로드 판단부(54)에 제공하도록 구성될 수 있다.
본 발명의 실시예는 디스플레이 패널(20)의 패널 로드를 측정하는 것은 파워 온 시점에 수행될 수 있다.
이를 위하여, 타이밍 펄스 생성부(55)가 필요하다. 타이밍 펄스 생성부(55)는 파워 온 시점과 같이 미리 설정된 시점에 미리 설정된 기간의 인에이블 시간을 갖는 타이밍 펄스를 제공하도록 구성될 수 있다.이때, 타이밍 펄스의 인에이블 시간은 제작자의 필요에 따라 다양하게 설정될 수 있다.
패널 로드 판단부(54)는 타이밍 펄스의 인에이블 시간에 출력되는 비교부(53)의 비교 신호의 레벨에 대응하는 레벨의 제어 신호 SW를 출력하도록 구성될 수 있다. 예시적으로, 패널 로드 판단부(54)는 D플립플롭을 이용하여 구성될 수 있다.
상술한 도 3의 구성에 의하여, 패널 로드 검출 회로(50)는 세트의 파워 온 이후 디스플레이 패널(20)의 패널 로드를 판단하고, 판단에 따른 제어 신호 SW의 상태를 파워 오프까지 유지할 수 있다.
도 1 내지 도 3과 같이 구성되는 본 발명의 실시예는 도 4와 같이 동작될 수 있다.
디스플레이 시스템의 세트가 파워온되면(S2), 패널 로드 검출 회로(50)에 의해 디스플레이 패널(20)의 패널 로드에 따라 헤비 로드 또는 라이트 로드를 구동하기 위한 제어 신호 SW가 생성될 수 있다.
이를 위하여, 디스플레이 패널(20)의 패널 로드가 방전부(51)에 의해 방전되며(S4), 방전에 의한 초기화 후 디스플레이 패널(20)의 패널 로드가 충전부(52)에 의해 충전될 수 있다(S6).
그 후, 비교부(53)는 기준 전압 Vref와 디스플레이 패널(20)의 패널 로드에 연결된 노드(ND)의 충전 전압 VND를 비교한다(S8).
그리고, 패널 로드 판단부(54)는 비교부(53)의 비교 결과에 대응하여 헤비 로드를 구동하기 위한 제어 신호 SW를 출력하거나(S10) 라이트 로드를 구동하기 위한 제어 신호 SW를 출력할 수 있다.
헤비 로드를 구동하기 위한 제어 신호 SW가 제공되는 경우, 출력 버퍼(BUF)의 제1 구동 회로(32)와 제 구동 회로(34)에 의해 소스 신호 Sout이 출력될 수 있고, 멀티플렉서(MUX)의 선택 회로(MUX1)와 전류량 제어 회로(40)에 의해 소스 신호 Sout이 출력될 수 있다. 이때, 소스 신호 Sout는 헤비 로드를 구동하기 위한 전류량을 갖는 것으로 이해될 수 있다.
라이트 로드를 구동하기 위한 제어 신호 SW가 제공되는 경우, 출력 버퍼(BUF)의 제1 구동 회로(32)에 의해 소스 신호 Sout이 출력될 수 있고, 멀티플렉서(MUX)의 선택 회로(MUX1)에 의해 소스 신호 Sout이 출력될 수 있다. 이때, 소스 신호 Sout는 라이트 로드를 구동하기 위한 전류량을 갖는 것으로 이해될 수 있다.
본 발명은 상술한 바와 같이 디스플레이 패널의 패널 로드에 대응하여 출력 버퍼에서 출력되는 소스 신호, 멀티플렉서에서 디스플레이 패널로 출력되는 소스 신호 또는 출력 버퍼와 멀티플렉서 각각의 소스 신호의 전류량을 제어할 수 있다.
그러므로, 본 발명은 디스플레이 패널의 패널 로드에 적합한 전류량으로 디스플레이 패널을 구동할 수 있으며, 소스 신호의 슬류 레이트(Slew)가 개선될 수 있고 시스템의 안정화가 가능하다.

Claims (16)

  1. 디스플레이 데이터에 대응하는 소스 신호를 출력하는 출력 버퍼; 및
    상기 소스 신호를 제공할 디스플레이 패널의 패널 로드를 판단한 제어 신호를 제공하는 패널 로드 검출 회로;를 구비하며,
    상기 출력 버퍼는 상기 제어 신호에 대응하여 상기 패널 로드에 따라 변화된 전류량으로 상기 소스 신호를 출력함을 특징으로 하는 디스플레이 구동 회로.
  2. 제1 항에 있어서,
    상기 출력 버퍼는 출력단에 병렬로 연결되며 내부에서 구동된 출력 신호에 의해 동작하는 복수의 구동 회로를 갖는 출력 회로;를 포함하고,
    상기 출력 버퍼는 상기 제어 신호에 의해 선택된 수의 상기 구동 회로를 이용하여 상기 소스 신호를 출력하는 디스플레이 구동 회로.
  3. 제1 항에 있어서,
    상기 출력 버퍼는 출력단에 병렬로 연결되며 내부에서 구동된 출력 신호에 의해 동작하는 제1 구동 회로 및 제2 구동 회로를 갖는 출력 회로;를 포함하고,
    상기 출력 버퍼는 상기 제어 신호에 의한 상기 제2 구동 회로의 동작 여부에 따라 변화된 상기 전류량의 상기 소스 신호를 출력하는 디스플레이 구동 회로.
  4. 제1 항에 있어서, 상기 출력 버퍼는,
    출력단에 병렬로 연결되며 출력 신호를 공유하는 제1 구동 회로 및 제2 구동 회로; 및
    상기 제어 신호에 의해 상기 출력 신호가 상기 제2 구동 회로에 제공되는 것을 스위칭하는 스위칭 회로;를 포함하며,
    상기 제1 구동 회로에 의한 제1 전류량 또는 상기 제1 구동 회로와 상기 제2 구동 회로에 의한 제2 전류량의 상기 소스 신호를 출력하는 디스플레이 구동 회로.
  5. 제1 항에 있어서,
    상기 패널 로드 검출 회로는 상기 디스플레이 패널의 패널 로드를 헤비 로드와 라이트 로드 중 하나로 판단하고, 판단에 대응하는 상태의 상기 제어 신호를 제공하는 디스플레이 구동 회로.
  6. 제5 항에 있어서,
    상기 패널 로드 검출 회로는 세트의 파워 온 이후 상기 디스플레이 패널의 패널 로드를 판단하고, 판단에 따른 상기 제어 신호의 상태를 파워 오프까지 유지하는 디스플레이 구동 회로.
  7. 제1 항에 있어서, 상기 패널 로드 검출 회로는,
    상기 디스플레이 패널의 패널 로드를 초기화하는 방전부;
    초기화된 패널 로드를 미리 설정된 전압으로 충전하는 충전부;
    상기 패널 로드의 충전 전압을 미리 설정된 기준 전압과 비교한 비교 신호를 제공하는 비교부;
    미리 설정된 기간의 인에이블 시간을 갖는 타이밍 펄스를 제공하는 타이밍 펄스 생성부; 및
    상기 타이밍 펄스의 인에이블 시간의 상기 비교 신호의 레벨에 대응하는 레벨의 상기 제어 신호를 출력하는 패널 로드 판단부;를 구비하는 디스플레이 구동 회로.
  8. 디스플레이 데이터에 대응하는 소스 신호를 출력하는 출력 버퍼;
    상기 소스 신호의 출력 경로를 제어하는 멀티플렉서; 및
    상기 소스 신호를 제공할 디스플레이 패널의 패널 로드를 판단한 제어 신호를 제공하는 패널 로드 검출 회로;를 구비하며,
    상기 멀티플렉서는 상기 제어 신호에 대응하여 상기 패널 로드에 따라 변화된 전류량을 갖도록 상기 출력 경로를 통하여 상기 소스 신호를 출력함을 특징으로 하는 디스플레이 구동 회로.
  9. 제8 항에 있어서, 상기 멀티플렉서는,
    상기 소스 신호의 출력 경로를 제어하는 선택 회로; 및
    상기 제어 신호에 의하여 상기 출력 경로를 통하여 출력되는 상기 소스 신호의 상기 전류량을 제어하는 전류량 제어 회로;를 구비하는 디스플레이 구동 회로.
  10. 제9 항에 있어서, 상기 전류량 제어 회로는,
    미리 설정된 전류 구동 용량을 갖는 포지티브 구동부 및 네가티브 구동부;
    상기 제어 신호에 의해 상기 선택 회로의 출력단에 상기 포지티브 구동부와 상기 네가티브 구동부가 연결되는 것을 스위칭하는 스위칭 회로;를 포함하며,
    상기 선택 회로에 의한 제1 전류량 또는 상기 선택 회로와 상기 전류량 제어 회로에 의한 제2 전류량의 상기 소스 신호를 출력하는 디스플레이 구동 회로.
  11. 제8 항에 있어서,
    상기 출력 버퍼는 출력단에 병렬로 연결되며 내부에서 구동된 출력 신호에 의해 동작하는 복수의 구동 회로를 갖는 출력 회로;를 포함하고,
    상기 출력 버퍼는 상기 제어 신호에 의해 선택된 수의 상기 구동 회로를 이용하여 상기 소스 신호를 출력하는 디스플레이 구동 회로.
  12. 제8 항에 있어서,
    상기 출력 버퍼는 출력단에 병렬로 연결되며 내부에서 구동된 출력 신호에 의해 동작하는 제1 구동 회로 및 제2 구동 회로를 갖는 출력 회로;를 포함하고,
    상기 출력 버퍼는 상기 제어 신호에 의한 상기 제2 구동 회로의 동작 여부에 따라 변화된 상기 전류량의 상기 소스 신호를 출력하는 디스플레이 구동 회로.
  13. 제8 항에 있어서, 상기 출력 버퍼는,
    출력단에 병렬로 연결되며 출력 신호를 공유하는 제1 구동 회로 및 제2 구동 회로; 및
    상기 제어 신호에 의해 상기 출력 신호가 상기 제2 구동 회로에 제공되는 것을 스위칭하는 스위칭 회로;를 포함하며,
    상기 제1 구동 회로에 의한 제1 전류량 또는 상기 제1 구동 회로와 상기 제2 구동 회로에 의한 제2 전류량의 상기 소스 신호를 출력하는 디스플레이 구동 회로.
  14. 제8 항에 있어서,
    상기 패널 로드 검출 회로는 상기 디스플레이 패널의 패널 로드를 헤비 로드와 라이트 로드 중 하나로 판단하고, 판단에 대응하는 상태의 상기 제어 신호를 제공하는 디스플레이 구동 회로.
  15. 제14 항에 있어서,
    상기 패널 로드 검출 회로는 세트의 파워 온 이후 상기 디스플레이 패널의 패널 로드를 판단하고, 판단에 따른 상기 제어 신호의 상태를 파워 오프까지 유지하는 디스플레이 구동 회로.
  16. 제8 항에 있어서, 상기 패널 로드 검출 회로는,
    상기 디스플레이 패널의 패널 로드를 초기화하는 방전부;
    초기화된 패널 로드를 미리 설정된 전압으로 충전하는 충전부;
    상기 패널 로드의 충전 전압을 미리 설정된 기준 전압과 비교한 비교 신호를 제공하는 비교부;
    미리 설정된 기간의 인에이블 시간을 갖는 타이밍 펄스를 제공하는 타이밍 펄스 생성부; 및
    상기 타이밍 펄스의 인에이블 시간의 상기 비교 신호의 레벨에 대응하는 레벨의 상기 제어 신호를 출력하는 패널 로드 판단부;를 구비하는 디스플레이 구동 회로.
KR1020210187227A 2021-12-24 2021-12-24 패널 로드 적응형 디스플레이 구동 회로 KR20230097580A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210187227A KR20230097580A (ko) 2021-12-24 2021-12-24 패널 로드 적응형 디스플레이 구동 회로
TW111146202A TW202326674A (zh) 2021-12-24 2022-12-01 顯示驅動設備
CN202211561193.9A CN116343620A (zh) 2021-12-24 2022-12-07 显示驱动设备
US18/084,353 US11961443B2 (en) 2021-12-24 2022-12-19 Display driving apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210187227A KR20230097580A (ko) 2021-12-24 2021-12-24 패널 로드 적응형 디스플레이 구동 회로

Publications (1)

Publication Number Publication Date
KR20230097580A true KR20230097580A (ko) 2023-07-03

Family

ID=86890413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210187227A KR20230097580A (ko) 2021-12-24 2021-12-24 패널 로드 적응형 디스플레이 구동 회로

Country Status (4)

Country Link
US (1) US11961443B2 (ko)
KR (1) KR20230097580A (ko)
CN (1) CN116343620A (ko)
TW (1) TW202326674A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI398098B (zh) * 2010-02-04 2013-06-01 Novatek Microelectronics Corp 可提高穩定性之輸出緩衝電路
KR101761253B1 (ko) 2010-11-09 2017-07-25 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR20150104662A (ko) 2014-03-05 2015-09-16 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102229371B1 (ko) 2014-10-30 2021-03-19 삼성디스플레이 주식회사 로딩 이펙트 제어 장치 및 이를 포함하는 유기 발광 표시 장치

Also Published As

Publication number Publication date
US20230206805A1 (en) 2023-06-29
CN116343620A (zh) 2023-06-27
TW202326674A (zh) 2023-07-01
US11961443B2 (en) 2024-04-16

Similar Documents

Publication Publication Date Title
US8044950B2 (en) Driver circuit usable for display panel
US6144237A (en) Power on reset circuit
KR20030026800A (ko) 반도체 집적 회로
US5760614A (en) Potential detecting circuit and semiconductor integrated circuit
JP2007140005A (ja) バイアス電圧発生回路
US20070182499A1 (en) Oscillation circuit
US7859489B2 (en) Current drive circuit for supplying driving current to display panel
US7135937B2 (en) Oscillator circuit and integrated circuit incorporating the same
JP5535766B2 (ja) タイマー回路
KR100754959B1 (ko) 표시장치
KR102579814B1 (ko) 소스 드라이버, 및 이를 포함하는 디스플레이 장치
KR101433862B1 (ko) 액정표시장치의 구동회로 및 구동장치
KR20230097580A (ko) 패널 로드 적응형 디스플레이 구동 회로
JP2006511161A (ja) 電力供給レベル監視およびリセット生成
JP2006352384A (ja) 集積回路内蔵発振器
US7659787B2 (en) Circuit for generating clock of semiconductor memory apparatus
US7394705B2 (en) Internal voltage supplier for memory device
KR20130011799A (ko) 반도체 집적회로의 파워업 신호 발생회로
KR100979384B1 (ko) 아날로그 버퍼회로
KR100228384B1 (ko) 집적회로 내장형 공급전원 지연회로
US20100295835A1 (en) Voltage Boosting Circuit and Display Device Including the Same
US11271551B2 (en) Level shifter
TWI777622B (zh) 開關電容電路及電容式數位類比轉換器
KR102428998B1 (ko) 디스플레이 구동 장치의 디지털 아날로그 컨버터
JP4724486B2 (ja) 駆動用電源回路