KR20230078143A - 비휘발성 메모리 장치 - Google Patents

비휘발성 메모리 장치 Download PDF

Info

Publication number
KR20230078143A
KR20230078143A KR1020210165620A KR20210165620A KR20230078143A KR 20230078143 A KR20230078143 A KR 20230078143A KR 1020210165620 A KR1020210165620 A KR 1020210165620A KR 20210165620 A KR20210165620 A KR 20210165620A KR 20230078143 A KR20230078143 A KR 20230078143A
Authority
KR
South Korea
Prior art keywords
pulse
voltage level
lead
light
pulse width
Prior art date
Application number
KR1020210165620A
Other languages
English (en)
Inventor
송정환
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210165620A priority Critical patent/KR20230078143A/ko
Priority to US17/752,513 priority patent/US20230170020A1/en
Priority to CN202211386178.5A priority patent/CN116189736A/zh
Publication of KR20230078143A publication Critical patent/KR20230078143A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 실시예는, 라이트펄스를 생성하기 위한 라이트회로; 리드펄스를 생성하기 위한 리드회로; 및 상기 라이트펄스의 펄스폭(Pulse width)의 변화에 대응하는 상기 라이트펄스의 전압레벨의 변화 범위에 상기 리드펄스의 펄스폭의 변화에 대응하는 상기 리드펄스의 전압레벨의 변화 범위가 속하는 특성을 가지는 저항변화층을 각각 포함하는 복수의 메모리 셀을 포함하는 비휘발성 메모리 장치가 제공된다.

Description

비휘발성 메모리 장치{NONVOLATILE MEMORY DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치에 관한 것이다.
비휘발성 메모리 장치는 전원이 공급되지 않아도 저장된 데이터를 보존할 수 있는 비휘발성 메모리 셀을 이용하는 메모리 장치이다. 예컨대, 상기 비휘발성 메모리 장치는 자기 변화 램(MRAM), 상 변화 램(PCRAM), 저항 변화 램(ReRAM) 등을 포함할 수 있다.
본 발명의 실시예는 리드 교란(read disturb)을 감소하기 위한 비휘발성 메모리 장치를 제공할 수 있다.
본 발명의 일 측면에 따르면, 비휘발성 메모리 장치는, 라이트펄스를 생성하기 위한 라이트회로; 리드펄스를 생성하기 위한 리드회로; 및 상기 라이트펄스의 펄스폭(Pulse width)의 변화에 대응하는 상기 라이트펄스의 전압레벨의 변화 범위에 상기 리드펄스의 펄스폭의 변화에 대응하는 상기 리드펄스의 전압레벨의 변화 범위가 속하는 특성을 가지는 저항변화층을 각각 포함하는 복수의 메모리 셀을 포함할 수 있다.
본 발명의 실시예는 리드 교란(read disturb)을 감소함으로써 리드 동작 시 동작 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 비휘발성 메모리 장치의 블록구성도이다.
도 2는 도 1에 도시된 라이트회로의 블록구성도이다.
도 3은 도 1에 도시된 리드회로의 블록구성도이다.
도 4 내지 도 7은 본 발명의 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기 위한 도면들이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "접속"되어 있다고 할 때 이는 "직접적으로 접속"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 접속"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1에는 본 발명의 실시예에 따른 비휘발성 메모리 장치의 블록구성도가 도시되어 있다.
도 1을 참조하면, 비휘발성 메모리 장치(100)는 메모리셀어레이(110), 라이트회로(120), 워드라인 선택회로(130), 비트라인 선택회로(140), 및 리드회로(150)를 포함할 수 있다.
메모리셀어레이(110)는 복수의 워드라인(WLs)과 복수의 비트라인(BLs)의 교차점에 배치된 복수의 메모리셀을 포함할 수 있다. 상기 복수의 메모리셀은 각각 저항변화층을 포함할 수 있다. 상기 저항변화층은 저항변화를 유도하고 저항상태에 따라 데이터를 저장할 수 있다. 상기 저항변화층은 외부 전압(예: 라이트펄스(WP))의 크기 또는 전압의 극성에 따라 고저항상태와 저저항상태로 저항값이 변화하는 물성을 가질 수 있다. 상기 저항변화층은 상기 외부 전압이 제거된 경우, 변화된 저항값을 유지하는 메모리 기능을 가질 수 있다. 특히, 상기 저항변화층은 라이트펄스(WP)의 펄스폭(Pulse width)의 변화에 대응하는 라이트펄스(WP)의 전압레벨의 변화 범위에 리드펄스(VREAD)의 펄스폭의 변화에 대응하는 리드펄스(VREAD)의 전압레벨의 변화 범위가 속하는 특성을 가질 수 있다(도 5 참조). 예컨대, 상기 저항변화층은 은(Ag)과 구리(Cu) 중 적어도 하나를 포함할 수 있다.
라이트회로(120)는 라이트인에이블신호(WT)와 모드선택신호(MD)와 셋인에이블신호(EN1)와 리셋인에이블신호(EN2)에 기초하여 라이트펄스(WP)를 생성할 수 있다. 라이트회로(120)는 라이트인에이블신호(WT)에 기초하여 라이트모드 시 인에이블되어 라이트펄스(WP)를 생성할 수 있고, 모드선택신호(MD)에 기초하여 제1 내지 제3 동작 모드에 최적화된 라이트펄스(WP)의 파형을 결정할 수 있고(도 7 참조), 셋인에이블신호(EN1)와 리셋인에이블신호(EN2)에 기초하여 라이트펄스(WP)의 극성을 결정할 수 있다.
워드라인 선택회로(130)는 워드라인 선택신호(XADD)에 기초하여 복수의 워드라인(WLs) 중 선택된 워드라인과 라이트회로(120)를 접속할 수 있다. 워드라인 선택회로(130)는 상기 선택된 워드라인에게 라이트펄스(WP)를 제공할 수 있다.
비트라인 선택회로(140)는 비트라인 선택신호(YADD)에 기초하여 복수의 비트라인(BLs) 중 선택된 비트라인과 리드회로(150)를 접속할 수 있다. 비트라인 선택회로(140)는 상기 선택된 비트라인에게 데이터펄스(DP)를 제공할 수 있다. 데이터펄스(DP)는 상기 복수의 메모리 셀 중 선택된 메모리셀에 저장된 데이터값에 대응할 수 있다.
리드회로(150)는 리드인에이블신호(RD)에 기초하여 데이터펄스(DP)에 대응하는 리드데이터(DT)를 생성할 수 있다. 리드회로(150)는 리드인에이블신호(RD)에 기초하여 리드모드 시 인에이블되어 리드펄스(VREAD)를 생성할 수 있고, 리드펄스(VREAD)와 데이터펄스(DP)에 기초하여 리드데이터(DT)를 생성할 수 있다.
도 2에는 도 1에 도시된 라이트회로(120)의 블록구성도가 도시되어 있다.
도 2를 참조하면, 라이트회로(120)는 라이트펄스 생성회로(121), 및 라이트펄스 선택회로(123)를 포함할 수 있다.
라이트펄스 생성회로(121)는 라이트인에이블신호(WT)에 기초하여 상기 제1 내지 제3 동작 모드에 대응하는 제1 내지 제3 셋펄스(VSET1 ~ VSET3) 및 제1 내지 제3 리셋펄스(VRESET1 ~ VRESET3)를 생성할 수 있다. 상기 제1 동작 모드는 고속의 동작을 필요로 하는 모드일 수 있고, 상기 제3 동작 모드는 저전압 동작을 필요로 하는 모드일 수 있고, 상기 제2 동작 모드는 적당한 속도와 적당한 전압을 필요로 하는 모드일 수 있다. 라이트펄스 생성회로(121)는 상기 저항변화층의 특성을 고려하여 동작 모드별로 최적화된 제1 내지 제3 셋펄스(VSET1 ~ VSET3) 및 제1 내지 제3 리셋펄스(VRESET1 ~ VRESET3)를 생성할 수 있다.
라이트펄스 선택회로(123)는 모드선택신호(MD)와 셋인에이블신호(EN1)와 리셋인에이블신호(EN2)에 기초하여 제1 내지 제3 셋펄스(VSET1 ~ VSET3) 및 제1 내지 제3 리셋펄스(VRESET1 ~ VRESET3) 중 어느 하나를 라이트펄스(WP)로써 출력할 수 있다.
도 3에는 도 1에 도시된 리드회로(150)의 블록구성도가 도시되어 있다.
도 3을 참조하면, 리드회로(150)는 리드펄스 생성회로(151), 및 감지회로(153)를 포함할 수 있다.
리드펄스 생성회로(151)는 리드인에이블신호(RD)에 기초하여 리드펄스(VREAD)를 생성할 수 있다. 리드펄스 생성회로(151)는 라이트펄스(WP)와 리드펄스(VREAD) 간의 전압마진(magin)이 충분해지도록 상기 저항변화층의 특성을 고려한 리드펄스(VREAD)를 생성할 수 있다. 예컨대, 리드펄스 생성회로(151)는 상기 저항변화층의 특성에 따라 라이트펄스(WP)의 전압레벨과 리드펄스(VREAD)의 전압레벨의 차이가 라이트펄스(WP)의 전압레벨의 2/3배 ~ 1/10배에 대응(즉, 제1 조건을 만족)하도록 리드펄스(VREAD)의 타겟 전압레벨을 설정할 수 있다. 리드펄스 생성회로(151)는 상기 저항변화층의 특성에 따라 기준 펄스폭의 1/10배 ~ 1/1000배에 대응(즉, 제2 조건을 만족)하도록 리드펄스(VREAD)의 타겟 펄스폭을 설정할 수 있다. 상기 기준 펄스폭은 라이트펄스(WP)의 펄스폭의 변화에 대응하는 라이트펄스(WP)의 전압레벨의 변화를 나타내는 제1 특성곡선과 리드펄스(VREAD)의 펄스폭의 변화에 따른 리드펄스(VREAD)의 전압레벨의 변화를 나타내는 제2 특성곡선의 교차점에 대응하는 펄스폭일 수 있다. 리드펄스 생성회로(151)는 상기 제1 조건과 상기 제2 조건 중 어느 하나를 만족하거나 또는 상기 제1 조건과 상기 제2 조건을 동시에 만족하도록 리드펄스(VREAD)의 타겟 전압레벨 및 타겟 펄스폭을 설정할 수 있다.
감지회로(153)는 리드펄스(VREAD)와 데이터펄스(DP)에 기초하여 상기 선택된 메모리 셀에 저장된 데이터값에 대응하는 리드데이터(DT)를 생성할 수 있다. 감지회로(153)는 상기 저항변화층의 상기 특성을 고려하여 리드펄스(VREAD)를 생성 및 이용하기 때문에, 상기 리드동작 시 리드펄스(VREAD)로 인해 상기 선택된 메모리 셀에 저장된 상기 데이터값이 의도치않게 변화하는 리드교란(read disturb)이 방지될 수 있다.
이하, 상기와 같은 구성을 가지는 본 발명의 실시예에 따른 비휘발성 메모리 장치(100)의 동작을 도 4 내지 도 7을 참조하여 설명한다.
도 4에는 상기 라이트모드 시 선택된 메모리셀에 데이터가 저장되는 동작을 설명하기 위한 그래프 도면이 도시되어 있다.
도 4를 참조하면, 상기 메모리셀은 전류에 따라 저항값이 변하고, 변화된 저항값을 유지하는 특성을 가진다.
상기 메모리셀에 인가되는 라이트펄스(WP)가 양(+)의 전압레벨을 가질 경우 상기 메모리셀에 흐르는 전류가 상승하고, 라이트펄스(WP)가 셋펄스(VSET)의 전압레벨 이상일 경우 상기 메모리셀에 흐르는 전류가 급격히 상승할 수 있다. 이때 상기 메모리셀은 저저항상태일 수 있다. 만약 리드펄스(VREAD)가 제1 전압레벨(VREAD1)로 설정되었다면, 라이트펄스(WP)와 리드펄스(VREAD)는 제1 마진(M1)을 가질 것이다.
반면, 상기 메모리셀에 인가되는 라이트펄스(WP)가 음(-)의 전압레벨을 가질 경우 상기 메모리셀에 흐르는 전류가 상승하고, 라이트펄스(WP)가 리셋펄스(VRESET)의 전압레벨 이상일 경우 상기 메모리셀에 흐르는 전류가 급격히 감소할 수 있다. 이때 상기 메모리셀은 고저항상태일 수 있다. 만약 리드펄스(VREAD)가 제2 전압레벨(VREAD2)로 설정되었다면, 라이트펄스(WP)와 리드펄스(VREAD)는 제2 마진(M2)을 가질 것이다.
즉, 상기 메모리셀은 전압에 따라 전류가 급격히 증가하고 급격히 감소하는 현상을 반복하게 된다.
도 5에는 상기 저항변화층의 상기 특성을 설명하기 위한 그래프 도면이 도시되어 있다. 도 5에는 셋펄스(VSET)에 대응하는 제1 특성곡선과 리드펄스(VREAD)에 대응하는 제2 특성곡선이 도시되어 있다.
도 5를 참조하면, 상기 저항변화층은 셋펄스(VSET)의 펄스폭(Pulse width)의 변화에 따른 셋펄스(VSET)의 전압레벨의 변화 범위에 리드펄스(VREAD)의 펄스폭의 변화에 따른 리드펄스(VREAD)의 전압레벨의 변화 범위가 속하는 특성을 가질 수 있다.
리드펄스(VREAD)의 타겟 전압레벨은 상기 저항변화층의 상기 특성에 따라 셋펄스(VSET)의 전압레벨과 리드펄스(VREAD)의 전압레벨의 차이(VD)가 셋펄스(VSET)의 전압레벨의 2/3배 ~ 1/10배에 대응하도록 설정될 수 있다.
리드펄스(VREAD)의 타겟 펄스폭은 상기 저항변화층의 상기 특성에 따라 상기 기준 펄스폭의 1/10배 ~ 1/1000배에 대응하도록 설정될 수 있다. 상기 기준 펄스폭은 셋펄스(VSET)의 펄스폭의 변화에 따른 셋펄스(VSET)의 전압레벨의 변화를 나타내는 상기 제1 특성곡선과 리드펄스(VREAD)의 펄스폭의 변화에 따른 리드펄스(VREAD)의 전압레벨의 변화를 나타내는 상기 제2 특성곡선의 교차점에 대응하는 펄스폭일 수 있다. 예컨대, 만약 상기 제1 특성곡선과 상기 제2 특성곡선의 교차점에 대응하는 펄스폭이 '10 μsec ~ 1 msec'이라면 리드펄스(VREAD)의 타겟 펄스폭은 '1 μsec' 이하로 설정되는 것이 좋다.
도 6에는 상기 리드교란과 관련하여 설명하기 위한 그래프 도면이 도시되어 있다.
도 6을 참조하면, 리드펄스(VREAD)가 상기 저항변화층의 상기 특성을 고려하여 생성되면, 충분한 마진(M1, M2)으로 인해 상기 리드교란이 방지될 수 있다. 예컨대, 리드펄스(VREAD)가 제1 전압레벨(VREAD1)로 설정된 경우 셋펄스(VSET)의 전압레벨과 리드펄스(VREAD)의 제1 전압레벨(VREAD1) 사이에 충분한 제1 마진(M1)이 생기기 때문에, 상기 리드모드 시 리드펄스(VREAD)는 상기 저저항상태를 가지는 메모리셀들의 산포(B1)에 영향을 미치지 않는다. 또는, 리드펄스(VREAD)가 제2 전압레벨(VREAD2)로 설정된 경우 리셋펄스(VRESET)의 전압레벨과 리드펄스(VREAD)의 제2 전압레벨(VREAD2) 사이에 충분한 제2 마진(M2)이 생기기 때문에, 상기 리드모드 시 리드펄스(VREAD)는 상기 고저항상태를 가지는 메모리셀들의 산포(B2)에 영향을 미치지 않는다.
도 7에는 상기 제1 내지 제3 동작 모드에 따라 라이트펄스(WP)와 리드펄스(VREAD)를 설명하기 위한 도면이 도시되어 있다. 설명의 편의를 위해 셋펄스(VSET)를 예로 들어로 설명한다.
도 7을 참조하면, 상기 제1 동작 모드는 고속의 동작을 필요로 하는 모드일 수 있다. 이에 따라, 라이트펄스 생성회로(121)는 상기 제1 동작 모드 시 상기 제1 내지 제3 동작 모드 중 가장 높은 제1 전압레벨을 가지며 가장 짧은 제1 펄스폭을 가지는 제1 셋펄스(VSET1)를 생성할 수 있다.
상기 제3 동작 모드는 저전압 동작을 필요로 하는 모드일 수 있다. 이에 따라, 라이트펄스 생성회로(121)는 상기 제3 동작 모드 시 상기 제1 내지 제3 동작 모드 중 가장 낮은 제2 전압레벨을 가지며 가장 긴 제2 펄스폭을 가지는 제3 셋펄스(VSET3)를 생성할 수 있다.
상기 제2 동작 모드는 적당한 속도와 적당한 전압을 필요로 하는 모드일 수 있다. 이에 따라, 라이트펄스 생성회로(121)는 상기 제2 동작 모드 시 상기 제1 전압레벨과 상기 제2 전압레벨 사이의 제3 전압레벨을 가지면 상기 제1 펄스폭과 상기 제2 펄스폭 사이의 제3 펄스폭을 가지는 제2 셋펄스(VSET2)를 생성할 수 있다.
이와 같은 본 발명의 실시예에 따르면, 리드모드 시 리드교란을 방지하면서도 라이트모드 시 최적화된 라이트펄스를 이용할 수 있는 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 비휘발성 메모리 장치 110 : 메모리셀어레이
120 : 라이트회로 130 : 워드라인 선택회로
140 : 비트라인 선택회로 150 : 리드회로

Claims (9)

  1. 라이트모드 시 라이트펄스를 생성하는 라이트회로;
    리드모드 시 리드펄스를 생성하는 리드회로; 및
    상기 라이트펄스의 펄스폭(Pulse width)의 변화에 대응하는 상기 라이트펄스의 전압레벨의 변화 범위에 상기 리드펄스의 펄스폭의 변화에 대응하는 상기 리드펄스의 전압레벨의 변화 범위가 속하는 특성을 가지는 저항변화층을 각각 포함하는 복수의 메모리 셀
    을 포함하는 비휘발성 메모리 장치.
  2. 제1항에 있어서,
    상기 리드펄스의 타겟 전압레벨은 상기 저항변화층의 특성에 따라 상기 라이트펄스의 전압레벨과 상기 리드펄스의 전압레벨의 차이가 상기 라이트펄스의 전압레벨의 2/3배 ~ 1/10배에 대응하도록 설정되는 비휘발성 메모리 장치.
  3. 제1항에 있어서,
    상기 리드펄스의 타겟 펄스폭은 상기 저항변화층의 특성에 따라 기준 펄스폭의 1/10배 ~ 1/1000배에 대응하도록 설정되고,
    상기 기준 펄스폭은 상기 라이트펄스의 펄스폭의 변화에 따른 상기 라이트펄스의 전압레벨의 변화를 나타내는 제1 특성곡선과 상기 리드펄스의 펄스폭의 변화에 따른 상기 리드펄스의 전압레벨의 변화를 나타내는 제2 특성곡선의 교차점에 대응하는 펄스폭인 비휘발성 메모리 장치.
  4. 제1항에 있어서,
    상기 리드펄스의 타겟 전압레벨은 상기 저항변화층의 특성에 따라 상기 라이트펄스의 전압레벨과 상기 리드펄스의 전압레벨의 차이가 상기 라이트펄스의 전압레벨의 2/3배 ~ 1/10배에 대응하도록 설정되고,
    상기 리드펄스의 타겟 펄스폭은 상기 저항변화층의 특성에 따라 기준 펄스폭의 1/10배 ~ 1/1000배에 대응하도록 설정되고,
    상기 기준 펄스폭은 상기 라이트펄스의 펄스폭의 변화에 따른 상기 라이트펄스의 전압레벨의 변화를 나타내는 제1 특성곡선과 상기 리드펄스의 펄스폭의 변화에 따른 상기 리드펄스의 전압레벨의 변화를 나타내는 제2 특성곡선의 교차점에 대응하는 펄스폭인 비휘발성 메모리 장치.
  5. 제1항에 있어서,
    상기 리드회로는,
    리드인에이블신호에 기초하여 상기 리드펄스를 생성하기 위한 리드펄스 생성회로; 및
    상기 리드펄스와 데이터펄스 - 상기 복수의 메모리 셀 중 선택된 메모리 셀을 통해 제공됨 - 에 기초하여 상기 선택된 메모리 셀에 저장된 리드데이터를 생성하기 위한 감지회로를 포함하는 비휘발성 메모리 장치.
  6. 제1항에 있어서,
    상기 저항변화층은 은(Ag)과 구리(Cu) 중 적어도 하나를 포함하는 비휘발성 메모리 장치.
  7. 제1항에 있어서,
    상기 라이트회로는 상기 저항변화층의 특성에 따라 복수의 동작 모드에 대응하는 상기 라이트펄스를 생성하는 비휘발성 메모리 장치.
  8. 제7항에 있어서,
    상기 복수의 동작 모드는 제1 내지 제3 동작 모드를 포함하고,
    상기 라이트회로는 상기 제1 동작 모드 시 상기 제1 내지 제3 동작 모드 중 가장 높은 제1 전압레벨을 가지며 가장 짧은 제1 펄스폭을 가지는 상기 라이트펄스를 생성하고,
    상기 라이트회로는 상기 제3 동작 모드 시 상기 제1 내지 제3 동작 모드 중 가장 낮은 제2 전압레벨을 가지며 가장 긴 제2 펄스폭을 가지는 상기 라이트펄스를 생성하고,
    상기 라이트회로는 상기 제2 동작 모드 시 상기 제1 전압레벨과 상기 제2 전압레벨 사이의 제3 전압레벨을 가지며 상기 제1 펄스폭과 상기 제2 펄스폭 사이의 제3 펄스폭을 가지는 상기 라이트펄스를 생성하는 비휘발성 메모리 장치.
  9. 제1항에 있어서,
    상기 라이트회로는,
    라이트인에이블신호에 기초하여 복수의 동작 모드에 대응하는 복수의 셋펄스 및 복수의 리셋펄스를 생성하기 위한 라이트펄스 생성회로; 및
    모드선택신호와 셋인에이블신호와 리셋인에이블신호에 기초하여 상기 복수의 셋펄스와 상기 복수의 리셋펄스 중 어느 하나를 상기 라이트펄스로써 출력하기 위한 라이트펄스 선택회로를 포함하는 비휘발성 메모리 장치.
KR1020210165620A 2021-11-26 2021-11-26 비휘발성 메모리 장치 KR20230078143A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210165620A KR20230078143A (ko) 2021-11-26 2021-11-26 비휘발성 메모리 장치
US17/752,513 US20230170020A1 (en) 2021-11-26 2022-05-24 Nonvolatile memory device
CN202211386178.5A CN116189736A (zh) 2021-11-26 2022-11-07 非易失性存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210165620A KR20230078143A (ko) 2021-11-26 2021-11-26 비휘발성 메모리 장치

Publications (1)

Publication Number Publication Date
KR20230078143A true KR20230078143A (ko) 2023-06-02

Family

ID=86437045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210165620A KR20230078143A (ko) 2021-11-26 2021-11-26 비휘발성 메모리 장치

Country Status (3)

Country Link
US (1) US20230170020A1 (ko)
KR (1) KR20230078143A (ko)
CN (1) CN116189736A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6745302B1 (en) * 1996-08-20 2004-06-01 Sony Corporation Method and circuit for enabling a clock-synchronized read-modify-write operation on a memory array
JP2004178729A (ja) * 2002-11-28 2004-06-24 Hitachi Ltd 半導体記憶装置
KR20200117374A (ko) * 2019-04-04 2020-10-14 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 이의 동작 방법 및 이를 이용하는 시스템

Also Published As

Publication number Publication date
CN116189736A (zh) 2023-05-30
US20230170020A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
TWI636459B (zh) 包含多階記憶體單元之裝置及操作該裝置之方法
TWI575525B (zh) 非揮發性半導體記憶裝置
EP2981895B1 (en) Rram, and methods of storing and retrieving information for rram
TWI765496B (zh) 記憶體單元之多態程式化
JP4469319B2 (ja) 半導体記憶装置
TWI765495B (zh) 記憶體單元之三態程式化
US8144506B2 (en) Cross-point memory devices, electronic systems including cross-point memory devices and methods of accessing a plurality of memory cells in a cross-point memory array
US8780609B2 (en) Variable-resistance memory device and driving method thereof
US8811059B2 (en) Resistive memory apparatus, layout structure, and sensing circuit thereof
KR101402205B1 (ko) 비휘발성 메모리의 계층적 교차 어레이
JP2011198407A (ja) 不揮発性半導体メモリ及びその製造方法
US8331177B2 (en) Resistance semiconductor memory device having a bit line supplied with a compensating current based on a leak current detected during a forming operation
JP2011054246A (ja) 抵抗変化メモリ装置
KR20080069336A (ko) 소오스 라인 공유구조를 갖는 저항성 랜덤 억세스 메모리및 그에 따른 데이터 억세스 방법
TW201240065A (en) Resistance-change memory
JP5763004B2 (ja) 不揮発性半導体記憶装置
KR20180082138A (ko) 반도체 장치
JP2011187144A (ja) 半導体記憶装置
KR20230078143A (ko) 비휘발성 메모리 장치
JP6972059B2 (ja) 抵抗変化型メモリ
JP2021140851A (ja) 半導体記憶装置