KR20230066519A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20230066519A
KR20230066519A KR1020230055246A KR20230055246A KR20230066519A KR 20230066519 A KR20230066519 A KR 20230066519A KR 1020230055246 A KR1020230055246 A KR 1020230055246A KR 20230055246 A KR20230055246 A KR 20230055246A KR 20230066519 A KR20230066519 A KR 20230066519A
Authority
KR
South Korea
Prior art keywords
substrate
pixel
gate
pixels
display device
Prior art date
Application number
KR1020230055246A
Other languages
English (en)
Other versions
KR102666432B1 (ko
Inventor
유승준
송영구
김학선
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020230055246A priority Critical patent/KR102666432B1/ko
Publication of KR20230066519A publication Critical patent/KR20230066519A/ko
Application granted granted Critical
Publication of KR102666432B1 publication Critical patent/KR102666432B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/56—Substrates having a particular shape, e.g. non-rectangular
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 실시예는 곡면을 가지는 제1 기판; 상기 제1 기판상에 배치된 복수 개의 화소; 상기 제1 기판상에 배치되며, 게이트 신호를 인가하는 복수 개의 스테이지로 이루어진 게이트 구동부; 상기 제1 기판의 가장 자리와 상기 게이트 구동부 사이에 배치되고, 구부러지고 각각 평행한 복수 개의 신호 배선; 상기 복수 개의 신호 배선과 상기 복수 개의 스테이지를 선택적으로 전기적으로 연결하는 복수 개의 신호 연결 배선; 상기 게이트 구동부에 연결되어 상기 게이트 신호를 상기 복수 개의 화소의 각각의 행에 인가하는 복수 개의 게이트 라인; 및 복수 개의 데이터 라인을 포함하며, 상기 복수 개의 화소는 상기 제1 기판의 곡면에 계단 형상으로 배치되고, 상기 복수 개의 데이터 라인 중 적어도 하나는 상기 복수 개의 게이트 라인 중 한 게이트 라인에 수직한 제2 방향으로 연장되는 제1 부분 및 제2 부분과 상기 게이트 라인에 평행한 제1 방향으로 연장되고 상기 제1 부분 및 제2 부분 사이의 배치된 제3 부분을 포함하며, 상기 복수 개의 스테이지 중 적어도 하나는 상기 복수 개의 게이트 라인 중 하나에 연결되어 상기 복수 개의 화소의 하나의 행에 상기 게이트 신호를 인가하고, 상기 복수 개의 데이터 라인 중 상기 적어도 하나의 상기 제3 부분, 및 상기 제2 방향으로 상기 복수 개의 화소 중 다른 행의 적어도 2개의 화소와 중첩하고, 상기 복수 개의 데이터 라인 중 상기 적어도 하나의 상기 제3 부분은 상기 제2 방향으로 동일한 행에 있는 상기 복수 개의 화소 중 적어도 2개의 화소 전체와 중첩하며, 상기 복수 개의 데이터 라인은 상기 복수 개의 화소에 직접 접속되는 표시 장치를 제공한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 특히 곡선형 모서리를 갖는 표시장치에 대한 것이다.
최근, 표시장치로 액정표시장치(liquid crystal display, LCD), 유기 발광 표시장치(organic light emitting diode display, OLED display), 플라즈마 표시장치(plasma display panel, PDP), 전기 영동 표시장치(electrophoretic display) 등과 같은 평판 표시장치가 사용되고 있다. 이 중, 액정표시장치와 유기 발광 표시장치는 얇고 가벼우며 낮은 소비전력을 가지기 때문에, 텔레비전, 모니터, 스마트폰, 휴대용 정보 기기 등에 널리 사용되고 있다.
평판 표시장치는 일반적으로 직각의 모서리를 갖는다. 그러나, 직각의 모서리 부분에 표시된 정보는 낮은 인식율을 가지며, 커브드 표시장치의 직각 모서리는 사용자를 향하기 때문에 사용자에게 불쾌감을 줄 수 있다. 또한, 최근 수요자이 우수한 디자인을 갖는 제품을 원하기 때문에, 표시장치의 디자인을 향상시키기 위한 연구들이 진행되고 있다.
본 발명의 일 실시예는 곡선형 모서리를 갖는 표시장치를 제공하고자 한다.
또한, 본 발명의 다른 일 실시예는 계단형으로 배치된 복수 개의 스테이지를 갖는 표시장치를 제공하고자 한다.
이를 위해, 본 발명의 일 실시예는, 곡면을 가지는 제1 기판; 상기 제1 기판상에 배치된 복수 개의 화소; 상기 제1 기판상에 배치되며, 게이트 신호를 인가하는 복수 개의 스테이지로 이루어진 게이트 구동부; 상기 제1 기판의 가장 자리와 상기 게이트 구동부 사이에 배치되고, 구부러지고 각각 평행한 복수 개의 신호 배선; 상기 복수 개의 신호 배선과 상기 복수 개의 스테이지를 선택적으로 전기적으로 연결하는 복수 개의 신호 연결 배선; 상기 게이트 구동부에 연결되어 상기 게이트 신호를 상기 복수 개의 화소의 각각의 행에 인가하는 복수 개의 게이트 라인; 및 복수 개의 데이터 라인을 포함하며, 상기 복수 개의 화소는 상기 제1 기판의 곡면에 계단 형상으로 배치되고, 상기 복수 개의 데이터 라인 중 적어도 하나는 상기 복수 개의 게이트 라인 중 한 게이트 라인에 수직한 제2 방향으로 연장되는 제1 부분 및 제2 부분과 상기 게이트 라인에 평행한 제1 방향으로 연장되고 상기 제1 부분 및 제2 부분 사이의 배치된 제3 부분을 포함하며, 상기 복수 개의 스테이지 중 적어도 하나는 상기 복수 개의 게이트 라인 중 하나에 연결되어 상기 복수 개의 화소의 하나의 행에 상기 게이트 신호를 인가하고, 상기 복수 개의 데이터 라인 중 상기 적어도 하나의 상기 제3 부분, 및 상기 제2 방향으로 상기 복수 개의 화소 중 다른 행의 적어도 2개의 화소와 중첩하고, 상기 복수 개의 데이터 라인 중 상기 적어도 하나의 상기 제3 부분은 상기 제2 방향으로 동일한 행에 있는 상기 복수 개의 화소 중 적어도 2개의 화소 전체와 중첩하며, 상기 복수 개의 데이터 라인은 상기 복수 개의 화소에 직접 접속되는 표시 장치를 제공한다.
상기 게이트 구동부는, 상기 제1 기판의 곡면에서, i번째 스테이지; 및 상기 i번째 스테이지에 인접하여 배치된 i+1 번째 스테이지;를 포함하고, 상기 i번째 스테이지는 상기 i+1번째 스테이지보다 상기 게이트 라인 연장 방향으로 더 돌출된다.
상기 복수 개의 화소는, 상기 i번째 스테이지와 i번째 게이트 라인에 연결된 i번째 화소행; 및 상기 i+1 번째 스테이지와 i+1번째 게이트 라인에 연결된 i+1번째 화소행;을 포함하고, 상기 i+1번째 화소행은 상기 i번째 화소행보다 더 많은 화소를 포함한다.
상기 i+1번째 화소행은 상기 i번째 화소행보다 적어도 두 개의 화소군을 더 포함할 수 있다.
상기 화소군은 청색 화소, 적색 화소 및 녹색 화소를 포함한다. 또한, 상기 화소군은 백색 화소를 더 포함할 수 있다.
상기 표시장치는, 데이터 라인; 및 상기 게이트 라인과 상기 데이터 라인에 연결된 박막 트랜지스터;를 더 포함한다.
상기 데이터 라인은, 상기 게이트 구동부와 상기 복수 개의 화소 사이에서, 계단형, 사선형 및 곡선형 중 어느 하나의 형태를 갖는다.
상기 표시장치는, 상기 제1 기판과 대향 배치된 제2 기판; 상기 제1 기판과 상기 제2 기판 사이에 배치된 액정층; 및 상기 제1 기판과 제2 기판을 접합하는 실링부;를 더 포함한다.
본 발명의 일 실시예에 따른 표시장치는 곡선형 모서리를 가져 우수한 심미감을 갖는다.
또한, 본 발명의 일 실시예에 따른 표시장치는 기판의 곡선형 모서리에 계단형으로 배치된 복수 개의 스테이지를 갖는다. 그에 따라, 게이트 구동부가 기판의 모서리에 마련된 좁은 영역에 배치될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 표시장치의 평면도이다.
도 2는 제1 기판의 크기와 곡선형 모서리의 곡률반경에 대한 그래프이다.
도 3은 본 발명의 제1 실시예에 따른 표시장치의 모서리 부분에 대한 평면도이다.
도 4는 차광부의 배치에 대한 평면도이다.
도 5는 도 3의 I-I'를 따라 자른 단면도이다.
도 6은 도 3의 어느 한 화소에 대한 평면도이다.
도 7은 도 6의 II-II'를 따라 자른 단면도이다.
도 8 및 도 9는 본 발명의 제2 실시예에 따른 표시장치의 화소 배치에 대한 평면도이다.
도 10은 본 발명의 제3 실시예에 따른 표시장치의 화소 배치에 대한 평면도이다.
도 11은 본 발명의 제4 실시예에 따른 표시장치의 화소 배치에 대한 평면도이다.
도 12는 본 발명의 제5 실시예에 따른 표시장치의 화소 배치에 대한 평면도이다.
도 13은 도 12의 어느 한 화소군에 대한 평면도이다.
도 14는 도 13의 III-III'를 따라 자른 단면도이다.
도 15는 본 발명의 제6 실시예에 따른 표시장치의 화소 배치에 대한 평면도이다.
도 16은 본 발명의 제7 실시예에 따른 표시장치의 화소 배치에 대한 평면도이다.
도 17은 본 발명의 제8 실시예에 따른 표시장치의 평면도이다.
도 18은 본 발명의 제9 실시예에 따른 표시장치의 평면도이다.
도 19는 본 발명의 제10 실시예에 따른 표시장치의 평면도이다.
도 20은 본 발명의 제11 실시예에 따른 표시장치의 사시도이다.
이하, 첨부도면을 참조하여 본 발명을 상세히 설명한다.
본 발명은 다양한 변경이 가능하고, 여러 가지 형태로 실시될 수 있는 바, 특정의 실시예만이 도면에 예시되고 이를 중심으로 본 발명이 설명된다. 그렇다고 하여 본 발명의 범위가 이러한 특정한 실시예로 한정되는 것은 아니다. 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 또는 대체물은 본 발명의 범위에 포함되는 것으로 이해되어야 한다.
도면에서 각 구성요소와 그 형상 등이 간략하게 그려지거나 또는 과장되어 그려지기도 하며, 실제 제품에 있는 구성요소가 표현되지 않고 생략되기도 한다. 따라서, 도면은 발명의 이해를 돕기 위한 것으로 해석되어야 한다. 또한, 동일한 기능을 하는 구성요소는 동일한 부호로 표시된다.
어떤 층이나 구성요소가 다른 층이나 구성요소의 "상"에 있다 라고 기재되는 것은 어떤 층이나 구성요소가 다른 층이나 구성요소와 직접 접촉하여 배치된 경우뿐 아니라, 그 사이에 제3의 층이 개재되어 배치된 경우까지 모두 포함하는 의미이다.
어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라, 그 중간에 다른 구성요소를 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 명세서에서 제1, 제2, 제3 등의 용어는 다양한 구성 요소들을 설명하는데 사용되지만, 구성 요소들이 이러한 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소들로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소가 제2 또는 제3 구성 요소 등으로 명명될 수 있으며, 유사하게 제2 또는 제3 구성 요소도 교호적으로 명명될 수 있다. 예를 들어, "A"라는 구성요소는 "제1 A", "제2 A" 또는 "제3 A"로 표현될 수 있다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 것으로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below, beneath)"에 배치된 것으로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 과도하게 해석되지 않는다.
본 발명을 명확하게 설명하기 위해 설명과 관계없는 부분은 생략되었으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호가 붙여진다.
이하, 도 1 내지 도 7을 참조하여 본 발명의 제1 실시예를 설명한다.
도 1은 본 발명의 제1 실시예에 따른 표시장치의 평면도이다.
본 발명의 제1 실시예에 따른 표시장치는 액정표시장치(10)이다. 그러나, 본 발명의 제1 실시예가 이에 한정되는 것은 아니며, 본 발명의 제1 실시예는 유기발광 표시장치에도 적용될 수 있다.
도 1을 참조하면, 액정표시장치(10)는 영상을 표시하는 액정 표시패널(110) 및 액정 표시패널(110)에 데이터 전압을 출력하는 데이터 구동부(310)를 포함한다. 액정 표시패널(110)은 게이트 전압을 출력하는 게이트 구동부(210)를 포함한다.
액정 표시패널(110)은 제1 기판(111), 제1 기판(111)과 마주보는 제2 기판(112) 및 제1 기판(111)과 제2 기판(112)과의 사이에 개재된 액정층(LC)을 포함한다. 제1 기판(111)은 영상을 표시하는 표시부(DA)와 영상을 표시하지 않는 비표시부(NDA)를 포함한다.
다수의 게이트 라인(GL1~GLm, 또는 GL) 및 다수의 게이트 라인(GL1~GLm)과 절연되어 교차하는 다수의 데이터 라인(DL1~DLn, 또는 DL)이 표시부(DA)에 배치된다. 또한, 다수의 게이트 라인(GL1~GLm) 및 다수의 데이터 라인(DL1 ~ DLn)과 연결되어 화상을 표시하는 화소(PX)가 표시부(DA)에 배치된다.
게이트 구동부(210)는 다수의 게이트 라인(GL1~GLm)의 일단부에 인접하여 비표시부(NDA)에 배치된다. 게이트 구동부(210)는 다수의 게이트 라인(GL1~GLm)의 일단부에 전기적으로 연결되어 게이트 전압을 다수의 게이트 라인(GL1~GLm)에 순차적으로 인가한다.
데이터 구동부(310)는 다수의 데이터 라인(DL1~DLn)의 일단부에 인접하여 비표시부(NDA)에 배치된다. 데이터 구동부(310)는 다수의 구동 회로 기판(320a, 320b, 320c, 320d, 320e)을 포함한다. 예를 들어, 다수의 구동 회로 기판(320a, 320b, 320c, 320d, 320e)은 테이프 캐리어 패키지(Tape Carrier Package, TCP) 또는 칩 온 필름(Chip On Film, COF)일 수 있다. 다수의 구동 회로 기판(320a, 320b, 320c, 320d, 320e)상에 다수의 데이터 구동 집적 회로(321a, 321b, 321c, 321d, 321e)가 실장된다. 다수의 데이터 구동 집적 회로(321a, 321b, 321c, 321d, 321e)는 다수의 데이터 라인(DL1~DLn)의 일단부에 전기적으로 연결되어 다수의 데이터 라인(DL1~DLn)에 데이터 전압을 출력한다.
액정표시장치(10)는 게이트 구동부(210)와 다수의 데이터 구동 집적 회로(321a, 321b, 321c, 321d, 321e)의 구동을 제어하기 위한 컨트롤 인쇄회로기판(330)을 더 포함한다. 컨트롤 인쇄회로기판(330)은 다수의 데이터 구동 집적 회로(321a, 321b, 321c, 321d, 321e)의 구동을 제어하는 데이터 제어 신호와 영상 데이터를 출력하고, 게이트 구동부(210)의 구동을 제어하는 게이트 제어 신호를 출력한다.
컨트롤 인쇄회로기판(330)은 외부로부터 영상 데이터를 입력 받아 데이터 제어 신호와 게이트 제어 신호를 생성하는 타이밍 컨트롤러(331) 및 게이트 제어 신호를 생성하는 게이트 제어회로(332)를 포함한다. 그러나, 본 발명의 제1 실시예가 이에 한정되는 것은 아니며, 컨트롤 인쇄회로기판(330)은 타이밍 컨트롤러를 포함하는 또 다른 인쇄회로기판으로부터 제어 신호를 수신하고 데이터 제어 신호를 생성하여 출력하는 데이터 인쇄회로기판일 수도 있다.
타이밍 컨트롤러(331)는 다수의 데이터 구동 집적 회로(321a, 321b, 321c, 321d, 321e)와 게이트 구동부(210)의 구동을 제어한다. 게이트 제어회로(332)는 게이트 구동부(210)의 구동을 위한 클럭 신호, 게이트 신호의 개시를 알리는 개시 신호 등을 생성한다.
컨트롤 인쇄회로기판(330)은 데이터 제어신호와 영상 데이터를 다수의 구동 회로 기판(320a, 320b, 320c, 320d, 320e)을 통해 다수의 데이터 구동 집적 회로(321a, 321b, 321c, 321d, 321e)로 인가한다. 또한, 컨트롤 인쇄회로기판(330)은 게이트 제어 신호를 게이트 구동부(210)에 인접하는 구동 회로 기판(320a)을 통해 게이트 구동부(210)에 인가한다.
그러나, 본 발명의 제1 실시예가 이에 한정되는 것은 아니며, 다수의 데이터 구동 집적 회로(321a, 321b, 321c, 321d, 321e)는 액정 표시패널(110)에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(미도시) 위에 장착되어 액정 표시패널(110)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 상에 장착될 수도 있다. 또한, 다수의 데이터 구동 집적 회로(321a, 321b, 321c, 321d, 321e)는 게이트 라인(GL1 ~ GLm) 및 박막 트랜지스터(TR)와 함께 액정 표시패널(110)에 집적될 수도 있다. 또한, 다수의 데이터 구동 집적 회로(321a, 321b, 321c, 321d, 321e), 타이밍 컨트롤러(331), 및 게이트 제어회로(332)는 단일 칩으로 집적될 수 있다.
제1 기판(111)은 투명한 유리 또는 플라스틱 등으로 된 절연 기판이다.
도 1 및 도 3을 참조하면, 제1 기판(111)은 적어도 하나의 모서리에 곡선형을 갖는다.
제1 기판(111)의 대각선의 길이가 "D"mm 이고, 제1 기판(111)의 모서리의 곡률반경은 "R"mm 일 때, "D"와 "R"은, 예를 들어, 다음 식 1을 만족할 수 있다.
[식 1]
0.01 x D + 5 ≤ R ≤ 0.01 x D + 15
또한, 제1 기판(111)의 대각선의 길이가 "d"inch 이고, 제1 기판(111)의 모서리의 곡률반경은 "R"mm 일 때, "R"과 "d"는 다음 식 2를 만족할 수 있다.
[식 2]
0.25 x d + 5 ≤ R ≤ 0.25 x d + 15
제1 기판(111)의 대각선의 길이(단위 inch)에 대한 곡선형 모서리의 곡률반경(단위 mm)은 관계는 도 2의 그래프로 표시될 수 있다.
도 3은 본 발명의 제1 실시예에 따른 표시장치의 모서리 부분에 대한 평면도이다. 구체적으로, 도 3은 제1 기판(111) 좌측 상부의 곡선형 모서리 부분을 도시한다.
도 3을 참조하면, 제1 기판(111) 상에 복수 개의 게이트 라인(GL), 복수 개의 데이터 라인(DL) 및 복수 개의 화소(PX)가 배치된다.
또한, 제1 기판(111)의 비표시부(NDA)에 데이터 링크 배선(114a), 공통 전압 배선부(115a), 게이트 링크부(116a), 및 게이트 구동부(210)가 배치된다. 게이트 구동부(210)는 복수 개의 스테이지(ST1, ST2, ...)를 포함한다.
데이터 링크 배선(114a)은 데이터 라인(DL)으로부터 연장되어 데이터 구동부(310)와 데이터 배선(DL)을 전기적으로 접속시킨다.
공통 전압 배선부(115a)는 일정한 간격을 가지도록 배치된 복수의 공통 전압 배선(115)을 포함한다. 복수의 공통 전압 배선(115)의 일측 끝단은 하나의 공통 전압 연장 배선(115b)을 거쳐 공통 전압 생성부(미도시)와 접속한다.
복수의 공통 전압 배선(115)은 공통 전극(CE)에 전기적으로 연결된다.
게이트 링크부(116a)는 공통 전압 배선부(115a)와 게이트 구동부(210) 사이에 배치된 복수 개의 신호 라인(116)을 포함한다. 게이트 링크부(116a)는, 예를 들어, 게이트 스타트 신호 라인, 복수의 클럭 신호 라인, 정방향 신호 라인, 역방향 신호 라인, 리셋 신호 라인, 기저 전압 라인 등을 포함한다. 게이트 링크부(116a)의 각 신호 라인(116)의 일단은 타이밍 컨트롤러(331) 또는 게이트 제어회로(332)와 연결된다. 또한 게이트 링크부(166a)의 각 신호 라인(116)의 타단은 신호 연결 배선(116b)을 통해 게이트 구동부(210)에 선택적으로 연결된다.
게이트 구동부(210)는 화소(PX)의 박막 트랜지스터(TR)와 함께 형성된다. 이와 같이, 게이트 구동부(210)가 화소(PX)의 박막 트랜지스터(TR)와 동일한 기판상에 형성된 구조를 아몰포스 실리콘 게이트(amorphous silicon gate, ASG) 구조라고도 한다.
게이트 구동부(210)는 게이트 링크부(116a)로부터 공급되는 게이트 스타트 신호 라인, 복수의 클럭 신호 라인, 정방향 신호 라인, 역방향 신호 라인, 리셋 신호 라인, 및 기저 전압 라인에 따라 게이트 신호를 생성하여 게이트 라인(GL)에 공급한다. 이를 위해, 게이트 구동부(210)는 게이트 라인(GL)과 각각 접속된 복수 개의 스테이지(ST1,ST2,...)를 포함한다. 복수 개의 스테이지(ST1,ST2, ...)는 각각 게이트 라인(GL)에 게이트 신호를 인가한다. 또한, 인접한 스테이지(ST1,ST2,...)들은 캐리 신호를 전달하는 캐리 라인(CL)에 의해 서로 연결된다.
예를 들어, 복수의 스테이지(ST1,ST2,...) 각각은 게이트 스타트 신호 라인 또는 이전 단 스테이지로부터 공급되는 게이트 스타트 신호에 응답하여 복수의 클럭 신호 라인 중 어느 하나로부터 공급되는 클럭 신호인 게이트 신호를 게이트 라인(GL)에 공급한다. 게이트 라인(GL)은 게이트 구동부(210)에 연결되어 게이트 신호를 화소(PX)에 인가한다.
도 3을 참조하면, 화소(PX)들은 제1 기판(111)의 적어도 하나의 모서리에 계단형으로 배치된다. 게이트 구동부(210)는 제1 기판(111)의 적어도 하나의 모서리에, 화소(PX)들에 대응하여 계단형으로 배치된 복수 개의 스테이지(ST1, ST2, ST3)를 포함한다.
화소(PX)들의 배치에 대응하여, 복수 개의 스테이지(ST1, ST2, ST3)가 제1 기판(111)의 모서리에 계단형으로 배치됨으로써, 복수 개의 스테이지(ST1, ST2, ST3)의 배치 영역이 불필요하게 확장되는 것이 방지된다. 그에 따라, 스테이지(ST) 및 게이트 구동부(210)의 배치 면적이 최소화될 수 있으며, 비표시부(NDA)의 면적 역시 최소화될 수 있다.
구체적으로, 제1 스테이지(ST1)는 제2 스테이지(ST2)보다 게이트 라인의 연장 방향(도 3의 오른쪽)으로 더 돌출된다. 마찬가지로, 제2 스테이지(ST2)는 제3 스테이지(ST3)보다 게이트 라인(GL)의 연장방향으로 더 돌출된다.
화소(PX)들의 면적이 실질적으로 동일할 때, 제2 게이트 라인(GL2)에 연결된 제2 번째 화소행(pixel row)은 제1 게이트 라인(GL1)에 연결된 제1 번째 화소행보다 더 많은화소를 포함한다.
스테이지(ST1~ST4)와 화소(PX)들 사이에 데이터 라인(DL)들이 배치된다. 도 3을 참조하면, 제1 내지 제3 스테이지(ST1~ST3)와 화소(PX)들 사이에서 데이터 라인(DL1, DL2, DL3)은 계단형으로 연장된다. 그러나, 본 발명의 제1 실시예가 이에 한정되는 것은 아니며, 스테이지(ST1~ST4)와 화소(PX)들 사이에서 데이터 라인(DL)은 사선 또는 곡선형으로 연장될 수도 있다.
본 발명의 제1 실시예에 따르면, 복수 개의 화소(PX)들은 게이트 라인(GL)을 따라 화소군(PXu) 단위로 배치된다. 하나의 화소군(PXu)은 하나의 적색 화소(PX1), 하나의 녹색 화소(PX2) 및 하나의 청색 화소(PX3)를 포함한다. 그러나, 본 발명의 제1 실시예가 이에 한정되는 것은 아니며, 하나의 화소군(PXu)은 백색 화소(미도시)를 더 포함할 수도 있다. 도 3을 참조하면, 하나의 게이트 라인(GL)을 따라 나란히 배치된 적색 화소(PX1), 녹색 화소(PX2) 및 청색 화소(PX3)가 하나의 화소군(PXu)을 형성한다.
어떤 부분의 화소들이 적색 화소(PX1), 녹색 화소(PX2) 및 청색 화소(PX3)를 포함하는 화소군(PXu)을 형성하지 못하는 경우, 그 부분에서 색상이 제대로 발현되지 않는 컬러 브레이크 현상이 발생될 수 있다. 반면, 본 발명의 제1 실시예에 따른 액정표시장치(10)는, 화소들이 화소군(PXu) 단위로 배치되어, 컬러 브레이크의 발생을 방지할 수 있다.
도 3을 참조하면, 제1 기판(111)의 좌측 상부에서, 제2 게이트 라인(GL2)에 연결된 제2 번째 화소행은 제1 게이트 라인(GL1)에 연결된 제1 번째 화소행보다 게이트 라인(GL)의 연장 방향(도 3의 왼쪽)으로 더 돌출되어 있다. 또한, 제2 번째 화소행은 제1 기판(111)의 좌측 상부에서 제1 번째 화소행보다 적어도 하나 의 화소군(PXu)을 더 포함한다.
한편, 도 3에 도시되지 않았지만, 각 화소행은 제1 기판(111)의 좌측 상부와 대칭되게 제1 기판(111)의 우측 상부에 배치된 화소(PX)들을 포함할 수 있다. 이에 따라, 제2 게이트 라인(GL2)에 연결된 제2 번째 화소행은제1 게이트 라인(GL1)에 연결된 제1 번째 화소행보다 두 개의 화소군(PXu)을 더 포함할 수 있다.
반면, 각 화소행은 제1 기판(111)의 좌측 상부와 비대칭되게 제1 기판(111)의 우측 상부에 배치된 화소(Px)를 포함할 수도 있다.
또한, 각 화소행은 제1 기판(111)상부와 대칭되게 제1 기판(111)의 하부에 배치된 화소(PX)들을 포함할 수 있다.
도 4는 차광부(190)의 배치를 나타내는 평면도이고, 도 5는 도 3의 I-I'를 따라 자른 단면도이다.
도 4를 참조하면, 차광부(190)는 평면상으로 표시부(DA)와 비표시부의 경계를 정의하고, 제1 기판(111)의 적어도 하나의 모서리에서 곡선형을 갖는다. 또한, 차광부(190)는 표시부(DA)에서 화소영역을 정의하는 블랙 매트릭스(black matrix)를 더 포함할 수 있다. 도 4에서 블랙 매트릭스는 점으로 표시되어 있다. 차광부(190)는 백라이트 유닛(미도시)에서 방출된 광을 차단하고 게이트 라인(GL), 데이터 라인(DL) 또는 박막 트랜지스터(TR)에 조사되는 외광을 차단한다.
한편, 차광부(190)는 표시부(DA)의 외곽에서 화소(PX)와 중첩될 수 있다.
즉, 도 4와 도 5를 참조하면, 차광부(190)는 표시부(DA)의 모서리에서 제1 게이트 라인(GL1)에 연결된 화소(PX) 중 일부, 제2 게이트 라인(GL2)에 연결된 화소(PX) 중 일부 및 제3 게이트 라인(GL3)에 연결된 화소(PX) 중 일부와 중첩된다. 이에 따라, 본 발명의 제1 실시예에 따른 액정표시장치(10)는 곡선의 모서리를 갖는 화면을 표시할 수 있다.
차광부(190)가 화소(PX)의 일부와 중첩되는 경우, 해당 화소의 개구율이 저하되어 컬러 브레이크가 발생될 수 있다. 이 경우, 차광부(190)에 의해 가려진 화소(PX)의 계조가 조정될 수 있으며, 인접 화소의 계조가 조정될 수도 있다.
본 발명의 제1 실시예에 따른 액정표시장치(10)는 제1 기판(111)과 제2 기판(112)을 밀봉하는 실링부(140)를 포함한다. 실링부(140)는 차광부(190)와 중첩하여 배치되며, 게이트 구동부(210)의 스테이지(ST)와도 일부 중첩하여 배치된다. 실링부(140)는 당업계에서 통상적으로 사용되는 재료를 이용한 통상적인 방법으로 만들어질 수 있다.
도 5를 참조하면, 제1 기판(111)상에 공통 전압 배선부(115a)와 게이트 링크부(116a)가 배치되고, 그 위에 게이트 절연막(130), 층간 절연막(169) 및 보호층(175)이 배치된다. 또한, 스테이지(ST)를 서로 연결하는 캐리 라인(CL)도 공통 전압 배선부(115a) 및 게이트 링크부(116a)와 동일한 층에 배치된다.
이하, 도 6 및 도 7을 참조하여 본 발명의 제1 실시예에 따른 화소(PX)의 구조를 상세히 설명한다.
도 6은 도 3의 어느 한 화소에 대한 평면도이고, 도 7은 도 6의 II-II'를 따라 자른 단면도이다. 화소(PX)는 게이트 라인(GL) 및 데이터 라인(DL)에 연결된다.
도 6을 참조하면, 본 발명의 제1 실시예에 따른 화소(PX)는 제1 서브 화소(SPX1) 및 제2 서브 화소(SPX2)를 포함한다. 제1 서브 화소는 제1 박막 트랜지스터(TR1), 제1 화소 전극(PE1) 및 제1 스토리지 전극(STE1)을 포함한다. 제2 서브 화소(SPX2)는 제2 박막 트랜지스터(TR2), 제2 화소 전극(PE2), 제2 스토리지 전극(STE2) 및 제3 박막 트랜지스터(TR3)를 포함한다.
제1 서브 화소(SPX1)는 상부 화소(high pixel)라 불려지고, 제2 서브 화소(SPX2)는 하부 화소(low pixel)라 불려지기도 한다.
제1 서브 화소(SPX1)의 제1 박막 트랜지스터(TR1)는 게이트 라인(GL)으로부터 분기된 제1 게이트 전극(GE1), 제1 게이트 전극(GE1)과 중첩하여 배치된 제1 반도체층(SM1), 데이터 라인(DL)으로부터 분기되며 제1 반도체층(SM1)과 중첩하여 배치된 제1 소스 전극(SE1), 제1 소스 전극(SE1)과 이격되어 제1 반도체층(SM1)과 중첩하여 배치된 제1 드레인 전극(DE1)을 포함한다. 제1 드레인 전극(DE1)은 제1 화소 전극(PE1)과 연결된다. 구체적으로, 제1 드레인 전극(DE1)은 제1 화소 전극(PE1)쪽으로 연장되어 제1 컨택홀(H1)을 통해 제1 화소 전극(PE1)으로부터 분기된 제1 연결 전극(CNE1)과 전기적으로 연결된다.
제1 스토리지 전극(STE1)은 제1 스토리지 라인(SL1)과 연결된다. 제1 화소 전극(PE1)은 제1 스토리지 라인(SL1), 제1 스토리지 전극(STE1)과 부분적으로 중첩되어 제1 스토리지 커패시터를 형성한다. 제1 스토리지 전극(STE1)는 스토리지 전압을 인가받는다.
제2 서브 화소(SPX2)의 제2 박막 트랜지스터(TR2)는 게이트 라인(GL)으로부터 분기된 제2 게이트 전극(GE2), 제2 게이트 전극(GE2)과 중첩하여 배치된 제2 반도체층(SM2), 데이터 라인(DL)으로부터 분기되며 제2 반도체층(SM2)과 중첩하여 배치된 제2 소스 전극(SE2) 및 제2 소스 전극(SE2)과 이격되어 제2 반도체층(SM2)과 중첩하여 배치된 제2 드레인 전극(DE2)을 포함한다. 제2 드레인 전극(DE2)은 제2 화소 전극(PE2)과 연결된다. 구체적으로, 제2 드레인 전극(DE2)은 제2 화소 전극(PE2)쪽으로 연장되어 제2 컨택홀(H2)을 통해 제2 화소 전극(PE2)으로부터 분기된 제2 연결 전극(CNE2)과 전기적으로 연결된다.
제2 서브 화소(SPX2)의 제3 박막 트랜지스터(TR3)는 게이트 라인(GL)으로부터 분기된 제3 게이트 전극(GE3), 제3 컨택홀(H3)을 통해 제1 스토리지 전극(STE1)과 전기적으로 연결된 제3 소스 전극(SE3), 제2 드레인 전극(DE2)으로부터 연장된 제3 드레인 전극(DE3) 및 제3 반도체층(SM3)을 포함한다. 제3 소스 전극(SE3)과 제1 스토리지 전극(STE1)은 제3 컨택홀(H3)을 통해 서로 전기적으로 연결된다. 또한, 제3 드레인 전극(DE3)은 제2 컨택홀(H2)을 통해 제2 화소 전극에 전기적으로 연결된다.
제2 스토리지 전극(STE2)은 제2 스토리지 라인(SL2)과 연결된다. 제2 화소 전극(PE2)은 제2 스토리지 라인(SL2) 및 제2 스토리지 전극(STE2)과 부분적으로 중첩되어 제2 스토리지 커패시터를 형성한다. 제2 스토리지 전극(STE2) 스토리지 전압을 인가받는다.
도 6 및 도 7을 참조하면, 제1 기판(111)상에 게이트 라인(GL), 게이트 라인(GL)으로부터 분기된 제1, 제2 및 제3 게이트 전극(GE1, GE2, GE3), 제1 스토리지 라인(SL1), 제1 스토리지 전극(STE1), 제2 스토리지 라인(SL2) 및 제2 스토리지 전극(STE2)이 배치된다.
제1 기판(111) 상에 게이트 라인(GL), 제1, 제2 및 제3 게이트 전극(GE1, GE2, GE3), 제1 및 제2 스토리지 라인(SL1, SL2), 및 제1 및 제2 스토리지 전극(STE1, STE2)을 덮는 게이트 절연막(130)이 배치된다.
게이트 절연막(130)은 공통 전압 배선부(115a), 게이트 링크부(116a) 및 캐리 라인(CL)상에도 배치된다.
게이트 절연막(130)상에, 제1, 제2 및 제3 반도체층(SM1, SM2, SM3)이 배치된다. 제1, 제2 및 제3 반도체층(SM1, SM2, SM3)은 비정질 실리콘(amorphous Silicon)으로 이루어지거나, 또는, 갈륨(Ga), 인듐(In), 주석(Sn), 아연(Zn) 중 적어도 하나 이상의 원소를 포함하는 산화물 반도체(oxide semiconductor)로 이루어 질 수 있다. 도면에 도시되지 않았으나, 제1, 제2 및 제3 반도체층(SM1, SM2, SM3)상에 오믹 콘택층이 배치될 수 있다.
데이터 라인(DL)은 세로 방향으로 연장되어 게이트 절연막(130) 상에 배치된다. 제1, 제2 및 제3 반도체층(SM1, SM2, SM3)과 중첩되어 제1, 제2 및 제3 소스 전극(SE1, SE2, SE3)이 각각 배치되고, 제1, 제2 및 제3 드레인 전극(DE1, DE2, DE3)이 각각 배치되어, 제1, 제2 및 제3 박막 트랜지스터(TR1, TR2, TR3)가 이루어진다.
제3 박막 트랜지스터(TR3)의 제3 소스 전극(SE3)은 게이트 절연막(130)을 관통하여 형성된 제3 컨택홀(H3)을 통해 제1 스토리지 전극(STE1)과 전기적으로 연결된다.
데이터 라인(DL), 제1, 제2 및 제3 박막 트랜지스터(TR1, TR2, TR3)를 덮도록 층간절연막(169)이 배치된다. 층간절연막(169)은 노출된 제1, 제2 및 제3 반도체층(SM1, SM2, SM3)의 상부를 커버한다. 층간절연막(169)은, 예를 들어, 실리콘 산화물, 실리콘 질화물, 감광성(photosensitivity) 유기물 또는 실리콘계 저유전율 절연 물질을 포함하는 단일막 또는 다중막 구조를 가질 수 있다.
층간절연막(169) 상에 컬러 필터(CF)가 배치된다.
컬러 필터(CF)는 제1 및 제2 화소 전극(PE1, PE2)과 중첩하여 배치되며, 화소를 투과하는 광에 색을 제공한다. 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터 중 어느 하나일 수 있다. 컬러 필터는 백색 컬러 필터일 수도 있다.
층간절연막(169) 및 컬러 필터(CF)상에 보호층(175)이 배치된다. 보호층(175)은 실리콘 산화물, 실리콘 질화물, 감광성(photosensitivity)의 유기물 또는 실리콘계 저유전율 절연 물질 등을 포함하는 단일막 또는 다중막 구조를 가질 수 있다.
보호층(175)은 제1, 제2 및 제3 박막 트랜지스터(TR1, TR2, TR3)와 컬러 필터들(CF1, CF2)의 상부를 평탄화하는 역할을 한다. 따라서 보호층(175)은 평탄화막이라고도 불려진다.
층간절연막(169) 및 보호층(175)의 일부가 제거되어, 제1 드레인 전극(DE1)의 일부를 드러내는 제1 컨택홀(H1) 및 제2 드레인 전극(DE2)의 일부를 드러내는 제2 컨택홀(H2)이 만들어진다.
보호층(175)상에 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)이 배치된다. 제1 화소 전극(PE1)은 제1 컨택홀(H1)을 통하여 제1 드레인 전극(DE1)과 전기적으로 연결된다. 제2 화소전극(PE2)은 제2 컨택홀(H2)을 통하여 제2 드레인 전극(DE2)과 전기적으로 연결된다.
도 6을 참조하면, 제1 및 제2 화소 전극(PE1, PE2)은 각각 십자 형상의 줄기부 및 줄기부로부터 연장된 복수의 가지부들을 포함한다. 제1 및 제2 화소 전극(PE1, PE2)은 투명 도전성 물질로 만들어질 수 있다. 예를 들어, 제1 및 제2 화소 전극(PE1, PE2)은 ITO(indium tin oxide), IZO(indium zinc oxide), ITZO(indium tin zinc oxide), AZO(aluminum zinc oxide) 등의 투명 도전성 물질로 만들어 질 수 있다.
도 7을 참조하면, 차광부(190)가 보호층(175)상에 배치되고, 컬럼 스페이서(193)가 차광부(190)에 배치된다. 본 발명의 제1 실시예에 따르면, 차광부(190)와 컬럼 스페이서(193)는 단일 공정에 의해 동시에 형성된다. 이러한 차광부(190)와 컬럼 스페이서(193)는 블랙 컬럼스페이서(BCS)라고 불려지기도 한다. 또한, 동일 기판에 배치된 차광부(190)와 박막 트랜지스터(TR1, TR2, TR3)를포함하는 구조는 BOA (Black Matirx on Array) 구조라고도 불려진다.
도시되지 않았지만, 제1 및 제2 화소 전극(PE1, PE2) 및 차광부(190) 상에 하부 배향막이 배치될 수 있다. 하부 배향막은 수직 배향막일 수 있고, 광반응 물질을 포함할 수 있다.
제2 기판(112)은 투명한 유리 또는 플라스틱 등으로 된 절연 기판이다.
공통 전극(CE)은 제2 기판(112) 상에 배치된다. 공통 전극(CE)은 ITO (indium tin oxide), IZO(indium zinc oxide) 또는 AZO(aluminum zinc oxide)와 같은 투명도전성산화물(Transparent Conductive Oxide)로 만들어질 수 있다.
도시되지 않았지만, 공통 전극(CE)상에 상부 배향막이 배치될 수 있다. 상부 배향막은 전술된 하부 배향막과 동일한 물질로 만들어질 수 있다.
제1 기판(111)과 제2 기판(112) 사이의 마주보는 면들을 각각 해당 기판의 상부면으로 정의하고, 그 상부면들의 반대편에 위치한 면들을 각각 해당 기판의 하부면으로 정의할 때, 제1 기판(111)의 하부면과 제2 기판(112)의 하부면에 각각 편광판이 배치될 수 있다.
컬럼 스페이서(193)에 의하여 확보된 제1 기판(111)과 제2 기판(112) 사이의 이격 공간에 액정층(LC)이 개재된다.
액정층(LC)은 액정 분자를 포함할 수 있다. 액정층(LC)의 액정 분자는 그 장축 방향이 제1 기판(111)과 제2 기판(112) 중 어느 하나와 평행하게 배열되어 있고, 그 방향이 제1 기판(111)의 배향막의 러빙 방향으로부터 제2 기판(112)에 이르기까지 나선상으로 90도 비틀린 구조를 가질 수 있다. 또는, 액정층(LC)은 수직 배향된 액정 분자들을 포함할 수도 있다.
이하, 도 8 및 도 9를 참조하여, 본 발명의 제2 실시예를 설명한다.
도 8 및 9는 본 발명의 제2 실시예에 따른 표시장치의 화소 배치에 대한 평면도이다. 본 발명의 제2 실시예에 따른 표시장치는 액정표시장치(20)이다. 그러나, 본 발명의 제2 실시예가 이에 한정되는 것은 아니며, 본 발명의 제2 실시예는 유기발광 표시장치에도 적용될 수 있다. 이하, 중복을 피하기 위해, 이미 설명된 구성요소에 대한 설명은 생략된다.
도 8은 본 발명의 제2 실시예에 따른 액정표시장치(20)의 좌측 상부의 화소 배치에 대한 평면도이다.
도 8을 참조하면, 게이트 구동부(210)는 상기 제1 기판(111)의 모서리에, 화소(PX)에 대응하여 계단형으로 배치된 i번째 스테이지(STi), i+1 번째 스테이지(STi+1) 및 i+2 번째 스테이지(STi+2)를 포함한다. 여기서, i는 자연수이다.
i+1 번째 스테이지(STi+1)는 i번째 스테이지(STi)에 인접하여 배치되며, i번째 스테이지(STi)는 i+1번째 스테이지(STi+1)보다 게이트 라인 연장 방향으로 더 돌출되어 있다.
각각의 게이트 라인에 연결된 각 화소행은 제1 기판(111)의 좌측 상부와 대칭되게 또는 비대칭되게 제1 기판(111)의 우측 상부에 배치된 화소(PX)들을 포함할 수 있다. 또한, 제1 기판(111)의 하부의 각 화소행은 제1 기판(111) 상부와 대칭되게 배치된 화소(PX)들을 포함할 수 있다.
구체적으로, i번째 게이트 라인(GLi)은 i번째 스테이지(STi)로부터 인출되어 i번째 화소행과 연결되어 있고, i+1번째 게이트 라인(GLi+1)은 i+1 번째 스테이지(STi+1)로부터 인출되어 i+1번째 화소행과 연결된다.
도 8을 참조하면, i+1번째 화소행은 i번째 화소행보다 제1 기판(111)의 좌측 상부에서 두 개의 화소군(PXu)을 더 포함한다.
또한, i+2 번째 화소행은 i+1번째 화소행보다 제1 기판(111)의 좌측 상부에서 하나의 화소군(PXu)을 더 포함한다.
도 8에 도시되지 않았지만, 각 화소행은 제1 기판(111)의 좌측 상부와 대칭되게 제1 기판(111)의 우측 상부에 배치된 화소(PX)들을 포함할 수 있다. 즉, 본 발명의 제2 실시예에 따른 액정표시장치(20)의 각 화소행은좌우 대칭으로 배치된 화소(PX)들을 포함할 수 있다. 이에 따라, i+1번째 화소행은 제1 기판(111)의 상부에서 i번째 화소행보다 4개의 화소군(PXu)을 더 포함하고, i+2번째 화소행은 i+1번째 화소행보다 2개의 화소군(PXu)을 더 포함할 수 있다.
또한, i+3번째 스테이지(STi+3) 및 i+3번째 게이트 라인(GLi+3)과 연결된 i+3번째 화소행은 i+2번째 화소행과 동일한 수의 화소군(PXu)을 갖는다.
i+4번째 스테이지(STi+4) 및 i+4번째 게이트 라인(GLi+4)과 연결된 i+4번째 화소행은 제1 기판(111)의 좌측 상부에서 i+3번째 화소행보다 하나의 화소군(PXu)을 더 포함한다.
그러나, 본 발명의 제2 실시예가 이에 한정되는 것은 아니며, 본 발명의 제2 실시예에 따른 액정표시장치(20)의 각 화소행은 좌우 비대칭으로 배치된 화소(PX)들을 포함할 수 있다.
도 9는 본 발명의 제2 실시예에 따른 액정표시장치(20)의 좌측 하부의 화소 배치에 대한 평면도이다. 도 9의 화소는 도 8에 도시된 화소와 상하 대칭으로 배치된다.
도 9를 참조하면, 게이트 구동부(210)는, 제1 기판(111)의 적어도 하나의 모서리에서, k번째 스테이지(STk) 및 k번째 스테이지(STk)에 인접하여 배치된 k+1 번째 스테이지(STk+1)를 포함한다. k+1번째 스테이지(STk+1)는 상기 k번째 스테이지(STk)보다 게이트 라인(GL) 연장 방향으로 더 돌출된다. 여기서, k는 자연수이다.
k번째 스테이지(STk) 및 k번째 게이트 라인(GLk)과 연결된 k번째 화소행은 k+1번째 스테이지(STk+1) 및 k+1번째 게이트 라인(GLk+1)과 연결된 k+1번째 화소행보다 제1 기판(111)의 좌측 하부에서 하나의 화소군(PXu)을 더 포함한다. 제1 기판(111) 하부에 배치된 각 화소행이 좌우 대칭으로 배치된 화소(PX)들을 포함하는 경우, k번째 화소행은 k+1번째 화소행보다 제1 기판(111)의 하부에서 두 개의 화소군(PXu)을 더 포함한다.
k+1번째 화소행은, k+2번째 스테이지(STk+2) 및 k+2번째 게이트 라인(GLk+2)과 연결된 k+2번째 화소행보다 제1 기판(111)의 좌측 하부에서 2개의 화소군(PXu)을 더 포함한다.
k-1번째 스테이지(STk-1) 및 k-1번째 게이트 라인(GLk-1)과 연결된 k-1번째 화소행은 k번째 화소행과 동일한 수의 화소군(PXu)을 포함한다.
k-2번째 스테이지(STk-2) 및 k-2번째 게이트 라인(GLk-2)과 연결된 k-2번째 화소행은 k-1번째 화소행보다 제1 기판(111)의 좌측 하부에서 하나의 화소군(PXu)을 더 포함한다.
이하, 도 10을 참조하여, 본 발명의 제3 실시예를 설명한다.
도 10은 본 발명의 제3 실시예에 따른 표시장치의 화소 배치에 대한 평면도이다. 본 발명의 제3 실시예에 따른 표시장치는 액정표시장치(30)이다.
본 발명의 제3 실시예에 따르면, i+1번째 화소행은 i번째 화소행보다 제1 기판(111)의 좌측 상부에서 세 개의 화소군(PXu)을 더 포함한다. 즉, 도 10을 참조하면, i+1번째 화소행은 i번째 화소행보다 제1 기판(111)의 좌측 상부에서 9개의 화소(PX)를 더 포함한다.
i+2번째 화소행은 i+1번째 화소행보다 제1 기판(111)의 좌측 상부에서 한 개의 화소군(PXu)을 더 포함한다. i+3번째 화소행은 i+2번째 화소행보다 제1 기판(111)의 좌측 상부에서 한 개의 화소군(PXu)을 더 포함한다. i+4번째 화소행은 i+3번째 화소행보다 제1 기판(111)의 좌측 상부에서 한 개의 화소군(PXu)을 더 포함한다.
i+4번째 화소행, i+5번째 화소행 및 i+6번째 화소행은 서로 동일한 수의 화소군(PXu)을 포함한다.
i+7번째 화소행은 i+6번째 화소행보다 제1 기판(111)의 좌측 상부에서 한 개의 화소군(PXu)을 더 포함한다.
본 발명의 제3 실시예에 따른 액정표시장치(30)의 각 화소행은제1 기판(111)의 좌측 상부와 대칭되게 또는 비대칭되게 제1 기판(111)의 우측 상부에 배치된 화소(PX)들을 포함할 수 있다. 또한, 본 발명의 제3 실시예에 따른 액정표시장치(30)는 제1 기판(111)상부와 대칭되게 또는 비대칭되게 제1 기판(111)의 하부에 배치된 화소행을 포함할 수 있다.
이하, 도 11을 참조하여, 본 발명의 제4 실시예를 설명한다.
도 11은 본 발명의 제4 실시예에 따른 표시장치의 화소 배치에 대한 평면도이다. 본 발명의 제4 실시예에 따른 표시장치는 액정표시장치(40)이다.
본 발명의 제4 실시예에 따르면, 복수 개의 화소(PX)는 데이터 라인(DL)을 따라 화소군(PXu) 단위로 배치된다. 화소군(PXu)은 적색 화소(PX1), 녹색 화소(PX2) 및 청색 화소(PX3)를 포함한다. 화소군(PXu)은 백색 화소(미도시)를 더 포함할 수 있다.
도 11을 참조하면, j+1번째 데이터 라인(DLj+1)과 연결된 j+1번째 화소열(pixel column)은 j번째 데이터 라인(DLj)과 연결된 j번째 화소열보다 제1 기판(111)의 좌측상부에서 두 개의 화소군(PXu)을 더 포함한다. j+2번째 데이터 라인(DLj+2)과 연결된 j+2번째 화소열은 j+1번째 화소열보다 제1 기판(111)의 좌측 상부에서 한 개의 화소군(PXu)을 더 포함한다.
또한, 도 11을 참조하면, i+1 번째 스테이지(STi+1) 및 i+1번째 게이트 라인(GLi+1)과 연결된 i+1번째 화소행은 i번째 스테이지(STi) 및 i번째 게이트 라인(GLi)과 연결된 i번째 화소행보다제1 기판(111)의 좌측 상부에서 하나의 화소(PX)를 더 포함한다.
본 발명의 제4 실시예에 따르면, 각 화소행은 좌우 대칭되게 기판(111)의 상부에 배치된 화소(PX)들을 포함할 수 있다. 이 경우, i+1번째 화소행은 i번째 화소행보다 두 개의 화소(PX)를 더 포함한다.
이하 도 12 내지 14를 참조하여 본 발명의 제5 실시예를 설명한다.
도 12는 본 발명의 제5 실시예에 따른 표시장치의 화소 배치에 대한 평면도이다. 본 발명의 제5 실시예에 따른 표시장치는 액정표시장치(50)이다.
도 12를 참조하면, 본 발명의 제5 실시예에 따른 액정표시장치(50)는 화소(PX)의 상부에 배치된 게이트 라인(GL)을 포함한다.
도 13은 도 12의 어느 한 화소군(PXu) 대한 평면도이고, 도 14는 도 13의 III-III'를 따라 자른 단면도이다.
도 13 및 14를 참조하면, 게이트 라인(GL)을 따라 나란히 배치된 3개의 화소(PX1, PX2, PX3)가 하나의 화소군(PXu)을 구성한다.
본 발명의 제5 실시예에 따른 액정표시장치(50)는 제1 기판(111), 제1 기판(111)과 대향하여 배치된 제2 기판(112) 및 제1 기판(111)과 제2 기판(112) 사이에 배치된 액정층(LC)을 포함한다.
제1 기판(111)은 투명한 유리 또는 플라스틱 등으로 이루어진 절연 기판이다.
제1 기판(111) 상에 게이트 신호를 전달하는 게이트 라인(GL)이 배치된다. 게이트 전극(GE)은 게이트 라인(GL)으로부터 돌출된다.
제1 기판(111), 게이트 라인(GL) 및 게이트 전극(GE) 상에 게이트 절연막(130)이 배치된다.
게이트 절연막(130)상에, 박막 트랜지스터(TR)의 채널 형성을 위한 반도체층(SM)이 배치된다. 반도체층(SM)의 적어도 일부는 게이트 전극(GE)과 중첩한다.
게이트 절연막(130) 상에 데이터 라인(DL)이 배치된다.
소스 전극(SE)은 데이터 라인(DL)으로부터 분기되어 반도체층(SM)의 상부까지 연장된다. 드레인 전극(DE)은 박막 트랜지스터(TR)의 채널 영역을 중심으로 소스 전극(SE)과 이격되어 반도체층(SM)의 상부에 배치된다.
게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE) 및 반도체층(SM)에 의해 박막 트랜지스터(TR)가 구성된다. 이와 같이, 박막 트랜지스터(TR)는 게이트 라인(GL) 및 데이터 라인(DL)과 연결된다.
박막 트랜지스터(TR) 상에 층간절연막(169)이 배치된다.
층간절연막(169) 상에 제1 컬러 필터(미도시), 제2 컬러 필터(CF2), 및 제3 컬러 필터(CF3)가 배치된다. 제1 컬러 필터(미도시)는 적색 컬러 필터이고, 제2 컬러 필터(CF2)는 녹색 컬러 필터이고, 제3 컬러 필터(CF3)는 청색 컬러 필터이다. 컬러 필터로 백색 컬러 필터(미도시)가 사용될 수도 있다.
층간절연막(169) 및 컬러 필터(CF2, CF3) 상에 보호층(175)이 배치된다. 보호층(175)은 실리콘 산화물, 실리콘 질화물, 감광성(photosensitivity) 유기물 또는 실리콘계 저유전율 절연 물질 등을 포함하는 단일막 또는 다중막 구조를 가질 수 있다.
층간절연막(169) 및 보호층(175)의 일부가 제거되어, 드레인 전극(DE)의 일부를 드러내는 컨택홀이 만들어진다.
보호층(175)상에 화소전극(PE)이 배치된다. 화소전극(PE)은 컨택홀을 통하여 드레인 전극(DE)과 전기적으로 연결된다.
차광부(190)가 보호층(175)상에 배치되고, 메인 컬럼 스페이서(191)와 서브 컬럼 스페이서(192)가 차광부(190)상에 배치된다.
메인 컬럼 스페이서(191)와 서브 컬럼 스페이서(192)는 차광부(190)로부터 돌출된 구조를 가진다. 메인 컬럼 스페이서(191)와 서브 컬럼 스페이서(192)는 높이 차를 가지며 서로 이격되어 배치된다. 차광부(190)의 표면을 기준으로 메인 컬럼 스페이서(191)는 서브 컬럼 스페이서(192)보다 큰 높이를 갖는다.
본 발명의 제5 실시예에 따르면, 차광부(190), 메인 컬럼 스페이서(191) 및 서브 컬럼 스페이서(192)는 동일 재료에 의해 동일 공정으로 만들어진 BCS (Black Column Spacer) 구조를 가진다.
제2 기판(112)은 투명한 유리 또는 플라스틱 등으로 된 절연 기판이다.
공통 전극(CE)은 제2 기판(112) 상에 배치된다.
컬럼 스페이서(191, 192)에 의하여 확보된 제1 기판(111)과 제2 기판(112) 사이의 이격 공간에 액정층(LC)이 개재된다.
이하, 도 15를 참조하여, 본 발명의 제6 실시예를 설명한다.
도 15는 본 발명의 제6 실시예에 따른 표시장치의 화소 배치에 대한 평면도이다. 본 발명의 제6 실시예에 따른 표시장치는 액정표시장치(60)이다.
도 15를 참조하면, 복수 개의 스테이지(STi, STi+1, STi+2, STi+3, STi+4)가 액정표시장치(60)의 모서리에서 방사형으로 배치된다. 이러한 복수 개의 스테이지(STi, STi+1, STi+2, STi+3, STi+4)를 포함하는 게이트 구동부(210)은 게이트 구동부(210)가 배치되는 제1 기판(111)의 적어도 하나의 모서리에서 곡선형을 갖는다.
이하, 도 16을 참조하여, 본 발명의 제7 실시예를 설명한다.
도 16은 본 발명의 제7 실시예에 따른 표시장치의 화소 배치에 대한 평면도이다. 본 발명의 제7 실시예에 따른 표시장치는 액정표시장치(70)이다.
도 16을 참조하면, 복수 개의 화소(PX)는 데이터 라인(DL)을 따라 화소군(PXu) 단위로 배치되며, 복수 개의 스테이지(..., STi-1, STi, STi+1, ...)는 액정 표시장치의 모서리에서 방사형으로 배치된다. 이러한 복수 개의 스테이지(..., STi-1, STi, STi+1, ...)를 포함하는 게이트 구동부(210)는 제1 기판(111)의 모서리에서 곡선형을 갖는다.
이하, 도 17을 참조하여 본 발명의 제8 실시예를 설명한다.
도 17은 본 발명의 제8 실시예에 따른 표시장치(80)의 평면도이다.
본 발명의 제8 실시예에 따른 표시장치(80)는 좌측 상부 모서리 및 우측 상부 모서리에 곡선형을 갖는다. 또한, 본 발명의 제8 실시예에 따른 표시장치(80)는 상부 영역(RA) 및 직각 영역(SQA1)을 갖는다.
상부 영역(RA)은 좌측 상부의 곡선형 모서리 및 우측 상부의 곡선형 모서리가 연결된 영역으로 정의될 수 있다. 상부 영역(RA)은 정보창으로 이용될 수 있으며, 정보 아이콘(Inf1, Inf2, Inf3, Inf4) 들이 정보창에 표시될 수 있다.
직각 영역(SQA1)은 상부 영역(RA)의 하부에 위치한다. 메인 영상은 직각 영역(SQA1)에 표시될 수 있다. 이 경우, 직각 영역(SQA1)의 모서리 부분에서 영상의 손실이 발생하지 않는다.
최근의 영화 화면은 21:9의 가로:세로 비율을 가진다. 따라서, 직각 영역(SQA1)이 21:9의 가로:세로 비율을 가지도록 설계되어, 모서리부의 화면 손실없이 영화 화면을 표시할 수 있다.
이하, 도 18을 참조하여 본 발명의 제9 실시예를 설명한다.
도 18은 본 발명의 제9 실시예에 따른 표시장치(90)의 평면도이다.
본 발명의 제9 실시예에 따른 표시장치(90)는 상부 영역(RA1), 직각 영역(SQA1) 및 하부 영역(RA2)를 가지며, 좌우측 상부의 모서리 및 좌우측 하부의 모서리에 곡선형을 갖는다.
상부 영역(RA1)은 좌측 상부의 곡선형 모서리 및 우측 상부의 곡선형 모서리가 연결된 영역으로 정의되며, 메인 정보창 역할을 한다. 하부 영역(RA2)은 좌측 하부의 곡선형 모서리 및 우측 하부의 곡선형 모서리가 연결된 영역으로 정의되며, 보조 정보창 역할을한다. 직각 영역(SQA1)은 상부 영역(RA1)과 하부 영역(RA2) 사이에 위치한다.
최근 제조되는 텔레비전 화면은 16:9의 가로:세로 비율을 갖는다. 반면, 최근의 영화 화면은 21:9의 가로:세로 비율을 가져, 텔레비전과 화면 비율이 일치하지 않는다. 본 발명의 제9 실시예에 따르면, 직각 영역(SQA1)이 21:9의 가로:세로 비율을 가지도록 설계되어, 21:9의 가로:세로 비율을 갖는 영화 화면을 표시할 수 있다.
이하, 도 19를 참조하여 본 발명의 제10 실시예를 설명한다.
도 19는 본 발명의 제10 실시예에 따른 표시장치(100)의 평면도이다.
본 발명의 제10 실시예에 따른 표시장치(100)는 사다리꼴 형상의 상부 영역(RA) 및 상부 영역(RA) 하부에 위치하는 직각 영역(SQA1)을 갖는다. 상부 영역(RA)은 정보창으로 이용될 수 있다.
이하, 도 20을 참조하여 본 발명의 제11 실시예를 설명한다.
도 20은 본 발명의 제11 실시예에 따른 표시장치(101)의 사시도이다.
본 발명의 제11 실시예에 따른 표시장치(101)는 영상이 표시되는 표시부(DA) 및 영상이 표시되지 않는 비표시부(NDA)를 가지며, 전체적으로 휘어진 형상을 갖는다. 이러한 표시장치(101)는 곡면의 형상을 갖는 표시부(DA)를 이용하여 입체감, 몰입감 및 임장감이 향상된 영상을 표시할 수 있다.
도 20을 참조하면, 제1 기판(111)과 제2 기판(112)은 모서리부에 곡선형을 갖는다. 따라서, 휨 응력이 모서리의 특정 지점으로 모이는 것이 방지되어 모서리부의 휨 응력이 분산된다. 그에 따라, 모서리의파손이 감소된다. 또한, 제1 기판과 제2 기판 사이의 응력이 완화되어 제1 기판과 제2 기판 사이의 틀어짐이 방지되며, 무라(mura) 현상 발생이 방지될 수 있다.
본 발명의 실시예는 액정표시장치를 중심으로 설명되었다. 그러나 본 발명이 액정표시장치로 한정되는 것은 아니다. 본 발명은 유기 발광 표시장치와 같은 다른 표시장치에도 적용될 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
DA: 표시부 NDA: 비표시부
ST: 스테이지 PX: 화소
GL: 게이트 라인 DL: 데이터 라인
SM: 반도체층 TR: 박막 트랜지스터
111: 제1 기판 112: 제2 기판
114a: 데이터 링크 배선 115a: 공통 전압 배선부
116a: 게이트 링크부 210: 게이트 구동부
190: 차광부 193: 컬럼 스페이서

Claims (11)

  1. 곡면을 가지는 제1 기판;
    상기 제1 기판상에 배치된 복수 개의 화소;
    상기 제1 기판상에 배치되며, 게이트 신호를 인가하는 복수 개의 스테이지로 이루어진 게이트 구동부;
    상기 제1 기판의 가장 자리와 상기 게이트 구동부 사이에 배치되고, 구부러지고 각각 평행한 복수 개의 신호 배선;
    상기 복수 개의 신호 배선과 상기 복수 개의 스테이지를 선택적으로 전기적으로 연결하는 복수 개의 신호 연결 배선;
    상기 게이트 구동부에 연결되어 상기 게이트 신호를 상기 복수 개의 화소의 각각의 행에 인가하는 복수 개의 게이트 라인; 및
    복수 개의 데이터 라인을 포함하며,
    상기 복수 개의 화소는 상기 제1 기판의 곡면에 계단 형상으로 배치되고,
    상기 복수 개의 데이터 라인 중 적어도 하나는 상기 복수 개의 게이트 라인 중 한 게이트 라인에 수직한 제2 방향으로 연장되는 제1 부분 및 제2 부분과 상기 게이트 라인에 평행한 제1 방향으로 연장되고 상기 제1 부분 및 제2 부분 사이의 배치된 제3 부분을 포함하며,
    상기 복수 개의 스테이지 중 적어도 하나는 상기 복수 개의 게이트 라인 중 하나에 연결되어 상기 복수 개의 화소의 하나의 행에 상기 게이트 신호를 인가하고, 상기 복수 개의 데이터 라인 중 상기 적어도 하나의 상기 제3 부분, 및 상기 제2 방향으로 상기 복수 개의 화소 중 다른 행의 적어도 2개의 화소와 중첩하고,
    상기 복수 개의 데이터 라인 중 상기 적어도 하나의 상기 제3 부분은 상기 제2 방향으로 동일한 행에 있는 상기 복수 개의 화소 중 적어도 2개의 화소 전체와 중첩하며,
    상기 복수 개의 데이터 라인은 상기 복수 개의 화소에 직접 접속되는 표시 장치.
  2. 제1항에 있어서,
    상기 게이트 구동부는, 상기 제1 기판의 곡면에서,
    i번째 스테이지; 및
    상기 i번째 스테이지에 인접하여 배치된 i+1 번째 스테이지;를 포함하고,
    상기 i번째 스테이지는 상기 i+1번째 스테이지보다 상기 게이트 라인 연장 방향으로 더 돌출된 표시장치.
  3. 제2항에 있어서,
    상기 복수 개의 화소는,
    상기 i번째 스테이지와 i번째 게이트 라인에 연결된 i번째 화소행; 및
    상기 i+1 번째 스테이지와 i+1번째 게이트 라인에 연결된 i+1번째 화소행;을 포함하고,
    상기 i+1번째 화소행은 상기 i번째 화소행보다 더 많은 화소를 포함하는 표시장치.
  4. 제3항에 있어서,
    상기 i+1번째 화소행은 상기 i번째 화소행보다 적어도 두 개의 화소군을 더 포함하는 표시장치.
  5. 제3항에 있어서, 상기 복수 개의 화소는 데이터 라인을 따라 화소군 단위로 배치된 표시장치.
  6. 제5항에 있어서,
    상기 화소군은 적색 화소, 녹색 화소 및 청색 화소를 포함하는 표시장치.
  7. 제6항에 있어서, 상기 화소군은 백색 화소를 더 포함하는 표시장치.
  8. 제1항에 있어서,
    데이터 라인; 및
    상기 게이트 라인과 상기 데이터 라인에 연결된 박막 트랜지스터;를 더 포함하는 표시장치.
  9. 제8항에 있어서,
    상기 데이터 라인은, 상기 게이트 구동부와 상기 복수 개의 화소 사이에서, 계단형, 사선형 및 곡선형 중 어느 하나의 형태를 갖는 표시장치.
  10. 제1항에 있어서,
    상기 게이트 구동부는 상기 제1 기판의 곡면에서 곡선형을 갖는 표시장치.
  11. 제1항에 있어서,
    상기 제1 기판과 대향 배치된 제2 기판;
    상기 제1 기판과 상기 제2 기판 사이에 배치된 액정층; 및
    상기 제1 기판과 제2 기판을 접합하는 실링부;
    를 더 포함하는 표시장치.
KR1020230055246A 2016-02-03 2023-04-27 표시장치 KR102666432B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230055246A KR102666432B1 (ko) 2016-02-03 2023-04-27 표시장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160013229A KR20170092726A (ko) 2016-02-03 2016-02-03 표시장치
KR1020230055246A KR102666432B1 (ko) 2016-02-03 2023-04-27 표시장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160013229A Division KR20170092726A (ko) 2016-02-03 2016-02-03 표시장치

Publications (2)

Publication Number Publication Date
KR20230066519A true KR20230066519A (ko) 2023-05-16
KR102666432B1 KR102666432B1 (ko) 2024-05-16

Family

ID=59386608

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160013229A KR20170092726A (ko) 2016-02-03 2016-02-03 표시장치
KR1020230055246A KR102666432B1 (ko) 2016-02-03 2023-04-27 표시장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020160013229A KR20170092726A (ko) 2016-02-03 2016-02-03 표시장치

Country Status (3)

Country Link
US (1) US10451942B2 (ko)
KR (2) KR20170092726A (ko)
CN (1) CN107039008B (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102426742B1 (ko) * 2015-12-31 2022-07-27 엘지디스플레이 주식회사 어레이 기판 및 이를 포함하는 표시 장치
TWI631552B (zh) 2017-07-21 2018-08-01 Ili Technology Corp. 顯示裝置及其影像處理方法
KR102051385B1 (ko) * 2017-07-21 2019-12-03 아이엘아이 테크놀로지 코포레이션 디스플레이 장치 및 이의 이미지 처리 방법
JP2019035891A (ja) * 2017-08-18 2019-03-07 三菱電機株式会社 表示装置
CN107610594A (zh) * 2017-09-19 2018-01-19 厦门天马微电子有限公司 一种显示面板和显示装置
KR102352312B1 (ko) 2017-09-29 2022-01-19 삼성디스플레이 주식회사 표시 장치
KR102395111B1 (ko) * 2017-10-17 2022-05-04 엘지디스플레이 주식회사 표시장치
JP6917273B2 (ja) * 2017-10-27 2021-08-11 株式会社ジャパンディスプレイ 表示装置
KR102460239B1 (ko) * 2017-10-31 2022-10-31 삼성전자주식회사 디스플레이 장치, 디스플레이 장치의 제어 방법 및 영상 변환 장치
KR102436563B1 (ko) * 2017-12-27 2022-08-26 엘지디스플레이 주식회사 표시장치
TWI645391B (zh) * 2018-01-19 2018-12-21 友達光電股份有限公司 顯示面板
JP2019144326A (ja) * 2018-02-16 2019-08-29 シャープ株式会社 表示パネル
US11762247B2 (en) * 2018-03-16 2023-09-19 Sharp Kabushiki Kaisha Display device
CN108711575B (zh) * 2018-03-27 2020-08-04 上海中航光电子有限公司 显示面板和显示装置
CN108646474A (zh) * 2018-03-27 2018-10-12 上海天马微电子有限公司 阵列基板、显示面板和显示装置
CN108445686B (zh) * 2018-03-28 2021-03-12 上海中航光电子有限公司 阵列基板、显示面板与显示装置
CN208141792U (zh) * 2018-05-28 2018-11-23 北京京东方技术开发有限公司 移位寄存器单元、电路结构、驱动电路及显示装置
KR102579342B1 (ko) 2018-06-18 2023-09-18 삼성디스플레이 주식회사 수평 라인 드라이버 및 이를 포함하는 표시 장치
CN108878452B (zh) * 2018-06-29 2020-08-25 武汉天马微电子有限公司 显示面板和显示装置
CN108986669B (zh) * 2018-09-18 2024-01-30 武汉华星光电技术有限公司 显示面板及其制造方法
CN109192137B (zh) * 2018-10-30 2021-06-29 昆山国显光电有限公司 显示器及其显示面板
JP7146584B2 (ja) * 2018-11-13 2022-10-04 株式会社ジャパンディスプレイ 表示装置
KR102657409B1 (ko) * 2018-12-20 2024-04-16 엘지디스플레이 주식회사 표시패널 및 표시장치
CN109637352B (zh) * 2018-12-28 2021-04-13 上海天马微电子有限公司 一种显示面板和显示装置
KR102658438B1 (ko) * 2019-03-21 2024-04-19 삼성디스플레이 주식회사 표시 장치
US11069317B2 (en) * 2019-04-26 2021-07-20 Sharp Kabushiki Kaisha Display device
CN209729907U (zh) * 2019-07-01 2019-12-03 京东方科技集团股份有限公司 一种阵列基板及显示装置
KR20210021210A (ko) 2019-08-16 2021-02-25 삼성디스플레이 주식회사 표시 장치
US10914989B1 (en) * 2019-09-16 2021-02-09 Tcl China Star Optoelectronics Technology Co., Ltd. Display panel and display device
KR102676673B1 (ko) * 2020-02-11 2024-06-20 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR20210127283A (ko) * 2020-04-13 2021-10-22 삼성디스플레이 주식회사 표시 장치
CN111509023B (zh) * 2020-05-06 2022-05-20 京东方科技集团股份有限公司 显示面板和显示装置
JP7477530B2 (ja) * 2020-05-07 2024-05-01 京東方科技集團股▲ふん▼有限公司 アレイ基板及び表示装置
TWI726723B (zh) 2020-05-18 2021-05-01 元太科技工業股份有限公司 電子裝置
KR20210149279A (ko) 2020-06-01 2021-12-09 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
WO2022027556A1 (zh) * 2020-08-07 2022-02-10 京东方科技集团股份有限公司 显示基板、显示装置
CN114556205B (zh) 2020-09-18 2023-10-24 京东方科技集团股份有限公司 显示基板和显示装置
CN112435593A (zh) * 2020-11-27 2021-03-02 京东方科技集团股份有限公司 阵列基板和显示面板
KR20220087190A (ko) * 2020-12-17 2022-06-24 엘지디스플레이 주식회사 표시장치
WO2022241770A1 (zh) * 2021-05-21 2022-11-24 京东方科技集团股份有限公司 显示基板以及显示装置
CN113363298B (zh) * 2021-05-31 2023-04-07 京东方科技集团股份有限公司 显示面板及含有其的显示装置
CN113204137B (zh) * 2021-07-05 2021-09-14 北京京东方技术开发有限公司 直下式背光液晶显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080266210A1 (en) * 2007-04-27 2008-10-30 Nec Lcd Technologies, Ltd Non-rectangular display apparatus
KR20090083677A (ko) * 2008-01-30 2009-08-04 삼성전자주식회사 표시 장치
US20100214195A1 (en) * 2007-10-31 2010-08-26 Sharp Kabushiki Kaisha Display panel and display apparatus

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100675629B1 (ko) * 2002-12-31 2007-02-01 엘지.필립스 엘시디 주식회사 액정 표시패널 및 그 제조방법
US20090102824A1 (en) * 2006-03-15 2009-04-23 Sharp Kabushiki Kaisha Active matrix substrate and display device using the same
JP4201041B2 (ja) * 2006-11-20 2008-12-24 セイコーエプソン株式会社 アクティブマトリクス回路基板及び表示装置
JP5278729B2 (ja) * 2007-04-27 2013-09-04 Ｎｌｔテクノロジー株式会社 非矩形表示装置
US8462099B2 (en) * 2007-10-24 2013-06-11 Sharp Kabushiki Kaisha Display panel and display device
US8159644B2 (en) * 2008-05-11 2012-04-17 Nlt Technologies, Ltd. Non-rectangular pixel array and display device having same
KR101944052B1 (ko) 2009-12-11 2019-01-30 엘지디스플레이 주식회사 평판 표시 장치
JP2012103335A (ja) * 2010-11-08 2012-05-31 Hitachi Displays Ltd 表示装置
TWI480656B (zh) * 2011-07-19 2015-04-11 Innolux Corp 液晶顯示裝置及其驅動方法
WO2014010463A1 (ja) * 2012-07-09 2014-01-16 シャープ株式会社 表示装置
US20140078186A1 (en) * 2012-09-19 2014-03-20 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array Substrate and Liquid Crystal Display
KR102076666B1 (ko) * 2013-04-11 2020-02-12 엘지디스플레이 주식회사 플렉서블 표시패널
KR102048437B1 (ko) 2013-08-30 2019-11-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치
TWI505010B (zh) * 2013-11-12 2015-10-21 E Ink Holdings Inc 主動元件陣列基板
CN104465707B (zh) * 2014-12-24 2018-08-21 昆山工研院新型平板显示技术中心有限公司 像素电路、显示屏及电子设备
KR102239481B1 (ko) * 2014-12-31 2021-04-13 엘지디스플레이 주식회사 디스플레이 장치
US20160291376A1 (en) * 2015-03-30 2016-10-06 Innolux Corporation Display device
JP2016218216A (ja) * 2015-05-19 2016-12-22 パナソニック液晶ディスプレイ株式会社 表示パネル
US9940866B2 (en) * 2015-06-01 2018-04-10 Apple Inc. Electronic device having display with curved edges
KR102426742B1 (ko) * 2015-12-31 2022-07-27 엘지디스플레이 주식회사 어레이 기판 및 이를 포함하는 표시 장치
JP2017134338A (ja) * 2016-01-29 2017-08-03 株式会社ジャパンディスプレイ 表示装置
KR102654508B1 (ko) * 2016-05-04 2024-04-04 삼성디스플레이 주식회사 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080266210A1 (en) * 2007-04-27 2008-10-30 Nec Lcd Technologies, Ltd Non-rectangular display apparatus
US20100214195A1 (en) * 2007-10-31 2010-08-26 Sharp Kabushiki Kaisha Display panel and display apparatus
KR20090083677A (ko) * 2008-01-30 2009-08-04 삼성전자주식회사 표시 장치

Also Published As

Publication number Publication date
KR102666432B1 (ko) 2024-05-16
CN107039008B (zh) 2021-07-16
US10451942B2 (en) 2019-10-22
KR20170092726A (ko) 2017-08-14
US20170219895A1 (en) 2017-08-03
CN107039008A (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
KR102666432B1 (ko) 표시장치
CN107357073B (zh) 具有非直线显示区域的显示装置
US9922585B2 (en) Display device and method of testing the same
US9030504B2 (en) Display panel and method of driving the same
US20160349548A1 (en) High quality liquid crystal display pixel circuit
US9897870B2 (en) Liquid crystal display
GB2550307A (en) Capacitive voltage-division low-colour-cast pixel circuit
US10394356B2 (en) Display device
KR20210127847A (ko) 표시 장치
KR102421145B1 (ko) 표시 장치
KR102676673B1 (ko) 표시 패널 및 이를 포함하는 표시 장치
US10884300B2 (en) Display device
US20170153468A1 (en) Liquid crystal display device
KR102381908B1 (ko) 표시패널과 그 정전기 방전 방법
KR102219771B1 (ko) 수평 전계형 액정 표시장치
KR20210052741A (ko) 표시장치
TW202044214A (zh) 畫素陣列基板
KR102219773B1 (ko) 수평 전계형 액정 표시장치
KR20150034892A (ko) 액정표시장치
KR102099963B1 (ko) 표시 장치
KR102075355B1 (ko) 액정표시장치
KR20120002048A (ko) 액정표시장치와 이의 제조방법
KR102371386B1 (ko) 수평 전계형 액정 표시장치
US20160202558A1 (en) Curved liquid crystal display device
KR20120002190A (ko) 액정표시장치와 이의 구동방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant